KR20210035123A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20210035123A
KR20210035123A KR1020210034854A KR20210034854A KR20210035123A KR 20210035123 A KR20210035123 A KR 20210035123A KR 1020210034854 A KR1020210034854 A KR 1020210034854A KR 20210034854 A KR20210034854 A KR 20210034854A KR 20210035123 A KR20210035123 A KR 20210035123A
Authority
KR
South Korea
Prior art keywords
pad
external
connection terminal
external connection
layer
Prior art date
Application number
KR1020210034854A
Other languages
English (en)
Other versions
KR102283061B1 (ko
Inventor
정기조
조창용
오정식
이영모
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Publication of KR20210035123A publication Critical patent/KR20210035123A/ko
Application granted granted Critical
Publication of KR102283061B1 publication Critical patent/KR102283061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 기술적 사상은 제1 면 상에 마련된 칩 패드를 포함하는 반도체 칩, 상기 반도체 칩의 상기 칩 패드와 전기적으로 연결된 외부 패드, 상기 외부 패드를 덮는 외부 접속 단자, 및 상기 외부 패드와 상기 외부 접속 단자 사이에 마련되고, 상기 외부 패드에 포함된 제1 금속 물질 및 상기 외부 접속 단자에 포함된 제2 금속 물질과 상이한 제3 금속 물질을 포함하는 중간층을 포함하는 반도체 패키지를 제공한다.

Description

반도체 패키지 및 그 제조 방법 {Semiconductor package and method of manufacturing the same}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 보다 상세하게는 웨이퍼 레벨 패키지(wafer level package)에 관한 것이다.
일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 제조된 반도체 칩들에 대하여, 반도체 패키지 공정을 수행하여 반도체 패키지를 제조한다. 최근에는 반도체 패키지의 생산 비용을 절감하기 위하여, 웨이퍼 레벨에서 반도체 패키지 공정을 수행하고, 반도체 패키지 공정을 거친 웨이퍼 레벨의 반도체 패키지를 개별 단위로 개별화하는 웨이퍼 레벨 패키지 기술이 제안되었다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 면 상에 마련된 칩 패드를 포함하는 반도체 칩, 상기 반도체 칩의 상기 칩 패드와 전기적으로 연결된 외부 패드, 상기 외부 패드를 덮는 외부 접속 단자, 및 상기 외부 패드와 상기 외부 접속 단자 사이에 마련되고, 상기 외부 패드에 포함된 제1 금속 물질 및 상기 외부 접속 단자에 포함된 제2 금속 물질과 상이한 제3 금속 물질을 포함하는 중간층을 포함하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 중간층의 상기 제3 금속 물질은 금(Au)을 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 제1 면 상의 절연층을 더 포함하고, 상기 외부 접속 단자는 상기 외부 패드의 측벽을 덮고, 상기 절연층의 상면에 면 접촉(surface contact)하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 상기 제1 면에 평행한 제1 방향에 대해, 상기 외부 패드의 상기 측벽의 최상단과 상기 외부 접속 단자의 외부 표면 사이에서, 상기 외부 접속 단자의 상기 제1 방향에 따른 두께는 10 ㎛ 내지 약 30 ㎛ 사이인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 제1 면 상의 절연층을 더 포함하고, 상기 반도체 칩의 상기 제1 면에 수직한 제2 방향에 대해, 상기 절연층의 상면을 기준으로 상기 외부 패드의 상기 제2 방향에 따른 높이는 10 ㎛ 내지 50 ㎛ 사이인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 칩 패드와 상기 외부 패드 사이에서 연장되어, 상기 칩 패드와 상기 외부 패드를 전기적으로 연결하는 배선 패턴을 더 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지는 팬-아웃(fan-out) 형태의 반도체 패키지인 것을 특징으로 한다.
또한, 상술한 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 면 상에 마련된 칩 패드를 포함하는 반도체 칩, 상기 반도체 칩의 상기 칩 패드와 전기적으로 연결된 외부 패드, 및 상기 외부 패드를 덮고 솔더(solder)를 포함하는 외부 접속 단자를 포함하고, 상기 외부 접속 단자는 상기 솔더 및 상기 외부 패드에 포함된 제1 금속 물질과 상이한 제2 금속 물질을 더 포함하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 제2 금속 물질은 상기 외부 접속 단자의 전체 무게의 0.00001wt% 내지 1wt% 사이인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 제2 금속 물질은 금(Au)을 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 외부 접속 단자는 상기 외부 패드의 측벽을 덮고, 상기 반도체 칩의 상기 제1 면에 평행한 제1 방향에 대해, 상기 외부 패드의 측벽의 최상단과 상기 외부 접속 단자의 외부 표면 사이에서, 상기 외부 접속 단자의 상기 제1 방향에 따른 두께는 10 ㎛ 내지 약 30 ㎛ 사이인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 칩 패드와 상기 외부 패드 사이에서 연장되어, 상기 칩 패드와 상기 외부 패드를 전기적으로 연결하는 배선 패턴을 더 포함하는 것을 특징으로 한다.
또한, 상술한 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 면 상에 마련된 칩 패드를 포함하는 반도체 칩, 상기 반도체 칩의 상기 칩 패드와 전기적으로 연결된 외부 패드, 및 상기 외부 패드를 덮고, 상기 외부 패드에 포함된 제1 금속 물질과 상이한 제2 금속 물질을 포함하는 커버층을 포함하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 커버층의 상기 제2 금속 물질은 금(Au)을 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 커버층은 상기 외부 패드의 상면 및 측벽을 덮고, 0.001 ㎛ 내지 1 ㎛ 사이의 두께를 가지는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 칩 패드와 상기 외부 패드 사이에서 연장되어, 상기 칩 패드와 상기 외부 패드를 전기적으로 연결하는 배선 패턴을 더 포함하는 것을 특징으로 한다.
또한, 상술한 과제를 해결하기 위하여, 본 발명의 기술적 사상은 반도체 칩의 제1 면 상에, 상기 반도체 칩의 칩 패드와 전기적으로 연결된 외부 패드를 형성하는 단계, 상기 외부 패드를 덮는 커버층을 형성하는 단계, 및 상기 커버층 상에 솔더볼을 위치시키고 리플로우 공정을 수행하여, 상기 외부 패드에 전기적으로 연결된 외부 접속 단자를 형성하는 단계를 포함하고, 상기 커버층은 상기 외부 패드에 포함된 제1 금속 물질 및 상기 외부 접속 단자에 포함된 제2 금속 물질과 상이한 제3 금속 물질을 포함하는 반도체 패키지의 제조 방법을 제공한다.
예시적인 실시예들에서, 상기 커버층의 상기 제3 금속 물질은 금(Au)을 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 커버층은 상기 외부 패드의 상면 및 측벽을 덮고, 0.001 ㎛ 내지 1 ㎛ 사이의 두께를 가지는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 외부 접속 단자에 함유된 상기 제3 금속 물질은 상기 외부 접속 단자의 전체 무게의 0.00001wt% 내지 1wt% 사이인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 칩 패드와 상기 외부 패드를 전기적으로 연결하는 배선 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 예시적인 실시예들에 의하면, 젖음성(wetting)이 우수한 커버층을 형성한 상태에서 리플로우 공정을 수행하므로, 외부 패드의 측벽 상에서 금속간 화합물을 덮는 외부 접속 단자가 비교적 두껍게 형성될 수 있다. 외부 패드의 측벽을 덮고 있는 외부 접속 단자에 의해 외부 충격이 완화될 수 있으므로, 외부 패드 근방에서 크랙의 발생이 억제될 수 있고, 궁극적으로 반도체 패키지와 외부 장치 사이의 접합 신뢰성이 향상될 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 3은 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 일부를 나타내는 단면도로서, 도 1의 "Ⅲ"으로 표시된 영역에 대응하는 영역을 보여주는 단면도이다.
도 4a 내지 도 4h는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순서에 따라 나타낸 단면도들이다.
도 5a 내지 도 5f는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순서에 따라 나타낸 단면도들이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(100)의 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(110), 상기 반도체 칩(110) 상의 재배선 구조체(120), 외부 패드(150), 및 외부 접속 단자(160)를 포함할 수 있다.
반도체 칩(110)에는 다양한 종류의 복수의 개별 소자(individual devices)가 형성될 수 있다. 예컨대, 상기 복수의 개별 소자는 다양한 미세 전자 소자 (microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
반도체 칩(110)은 제1 면(118) 상에 마련된 칩 패드(111)를 포함할 수 있다. 칩 패드(111)는 반도체 칩(110)에 형성된 상기 반도체 소자와 전기적으로 연결될 수 있다. 또한, 반도체 칩(110)은 제1 면(118)을 덮는 패시베이션막(113)을 포함할 수 있다.
예시적인 실시예들에서, 반도체 칩(110)은 예를 들면, 메모리 반도체 칩일 수 있다. 상기 메모리 반도체 칩은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 반도체 칩일 수 있다.
또는, 예시적인 실시예들에서, 반도체 칩(110)은 로직 칩일 수 있다. 예를 들어, 반도체 칩(110)은 CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다.
또한, 도 1에서는 반도체 패키지(100)는 하나의 반도체 칩(110)을 포함하는 것으로 도시되었으나, 반도체 패키지(100)는 둘 이상의 반도체 칩(110)을 포함할 수 있다. 반도체 패키지(100)에 포함된 둘 이상의 반도체 칩(110)은 동종의 반도체 칩일 수도 있고, 이종의 반도체 칩일 수도 있다. 일부 실시예들에서, 반도체 패키지(100)는 서로 다른 종류의 반도체 칩들이 서로 전기적으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지(system in package, SIP)일 수 있다.
재배선 구조체(120)는 반도체 칩(110)의 제1 면(118) 상에 마련될 수 있다. 재배선 구조체(120)는 절연층(130), 및 배선 패턴(140)을 포함할 수 있다.
절연층(130)은 반도체 칩(110)의 제1 면(118) 상에 배치될 수 있다. 절연층(130)은 복수의 절연막이 적층된 구조를 가질 수 있다. 예를 들어, 절연층(130)은 반도체 칩(110)의 제1 면(118) 상에 순차적으로 적층된 제1 절연층(131) 및 제2 절연층(133)을 포함할 수 있다.
예를 들어, 제1 절연층(131) 및 제2 절연층(133)은 각각 절연성 폴리머, 에폭시(epoxy), 실리콘 산화막, 실리콘 질화막, 절연성 폴리머, 또는 이들의 조합으로 이루어질 수도 있다.
배선 패턴(140)은 절연층(130) 내에 마련되며, 반도체 칩(110)의 칩 패드(111)와 외부 패드(150)를 전기적으로 연결할 수 있다. 좀 더 구체적으로, 배선 패턴(140)의 일부는 제1 절연층(131)의 개구부를 통해 반도체 칩(110)의 칩 패드(111)에 연결될 수 있고, 배선 패턴(140)의 다른 일부는 제1 절연층(131)의 표면을 따라 연장할 수 있다. 예를 들어, 배선 패턴(140)은 텅스텐(W), 구리(Cu), 지르코늄(Zr), 티타늄(Ti), 탄탈럼(Ta), 알루미늄(Al), 루테늄(Ru), 팔라듐(Pd), 백금(Pt), 코발트(Co), 니켈(Ni), 또는 이들의 조합으로 이루어질 수 있다.
도 1에서는 배선 패턴(140)이 단층 구조를 가지는 것으로 도시되었으나, 배선 패턴(140)은 복수의 배선층들이 수직 방향으로 적층된 다층 구조를 가질 수도 있다.
외부 패드(150)는 제2 절연층(133) 상에 마련되며, 외부 접속 단자(160)가 배치되는 패드로 기능할 수 있다. 외부 패드(150)는 제2 절연층(133)의 개구부를 통해 배선 패턴(140)에 연결될 수 있으며, 배선 패턴(140)을 통해 반도체 칩(110)의 칩 패드(111)에 전기적으로 연결될 수 있다. 예를 들어, 외부 패드(150)는 언더 범프 메탈층(under bump metal layer, UBM)일 수 있다.
외부 패드(150)는 배선 패턴(140) 보다 두껍게 형성될 수 있다. 예를 들어, 배선 패턴(140)이 대략 3 ㎛ 내지 8 ㎛ 사이의 두께를 가지도록 형성된 것과 비교하여, 외부 패드(150)는 10 ㎛ 이상의 두께를 가지도록 형성될 수 있다.
반도체 칩(110)의 제1 면(118)에 수직한 제2 방향(예를 들어, Z 방향)에 대해, 외부 패드(150)의 높이(150h)는 제2 절연층(133)의 상면을 기준으로 외부 패드(150)의 상기 제2 방향에 따른 높이를 의미할 수 있다. 예시적인 실시예들에서, 외부 패드(150)의 높이(150h)는 10 ㎛ 내지 50 ㎛ 사이일 수 있다. 예를 들어, 외부 패드(150)의 높이(150h)는 대략 30 ㎛일 수 있다.
외부 패드(150)는 하부 금속층(151) 및 하부 금속층(151) 상의 상부 금속층(153)을 포함할 수 있다.
하부 금속층(151)은 제2 절연층(133)의 개구부를 통해 노출된 배선 패턴(140) 상에 형성되고, 제2 절연층(133)의 표면을 따라 연장될 수 있다. 하부 금속층(151)은, 예를 들어 상부 금속층(153)을 형성하기 위한 시드층(seed layer), 또는 접착층일 수 있다. 예를 들어, 하부 금속층(151)은 티타늄(Ti), 구리(Cu), 크롬(Cr), 텅스텐(W), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 금(Au) 또는 이들의 조합을 포함할 수 있다.
예시적인 실시예들에서, 하부 금속층(151)은 하나의 금속층일 수도 있으나, 복수의 금속층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들어, 하부 금속층(151)은 제2 절연층(133) 및 배선 패턴(140) 상에 순차적으로 적층된 제1 서브 금속층 및 제2 서브 금속층을 포함할 수 있다. 상기 제1 서브 금속층은 제2 절연층(133)과의 우수한 접착 특성을 갖는 금속 물질을 포함할 수 있다. 예를 들어, 제1 서브 금속층은 티타늄(Ti)을 포함할 수 있다. 상기 제2 서브 금속층은 상부 금속층(153)의 형성을 위한 시드층으로 기능할 수 있다. 예를 들어, 상기 제2 서브 금속층은 구리(Cu)를 포함할 수 있다.
상부 금속층(153)은 하부 금속층(151) 상에 마련될 수 있다. 상부 금속층(153)은, 예를 들어 하부 금속층(151)을 시드(seed)로 이용한 도금 방법에 의해 형성될 수 있다. 상부 금속층(153)은 절연층(130) 상에 세워진 기둥(pillar) 형상을 가지며, 중앙부가 함몰된 구조를 가질 수 있다. 예시적인 실시예들에서, 상부 금속층(153)은 구리(Cu) 또는 구리의 합금을 포함할 수 있으나, 이에 한정되는 것은 아니다.
외부 접속 단자(160)는 외부 패드(150) 상에 마련될 수 있다. 외부 접속 단자(160)는 반도체 패키지(100)를 외부의 기판 상에 실장시키기 위한 칩-기판 연결 단자일 수 있다. 예시적인 실시예들에서, 외부 접속 단자(160)는 구형 또는 볼 형상을 가질 수 있다. 예를 들어, 외부 접속 단자(160)는 주석(Sn), 은(Ag), 인듐(In), 비스무트(Bi), 안티모니(Sb), 구리(Cu), 아연(Zn), 납(Pb) 및/또는 이들의 합금을 포함할 수 있다.
예시적인 실시예들에서, 외부 접속 단자(160)는 외부 패드(150)를 덮을 수 있다. 예를 들어, 외부 접속 단자(160)는 외부 패드(150)의 상부 표면 및 측벽(158)을 덮을 수 있다. 또한, 외부 접속 단자(160)는 외부 패드(150)의 근방의 제2 절연층(133)의 표면을 덮을 수 있고, 제2 절연층(133)의 상면과 면 접촉(surface contact)을 형성할 수 있다.
예시적인 실시예들에서, 반도체 칩(110)의 상기 제1 면(118)에 평행한 제1 방향(예를 들어, X 방향 또는 Y 방향)에 대해, 외부 패드(150)의 측벽(158)상에서, 외부 접속 단자(160)의 제1 방향으로의 두께는 적어도 5 ㎛ 이상일 수 있다. 예를 들어, 외부 패드(150)의 측벽(158)상에서, 외부 접속 단자(160)의 제1 방향으로의 두께는 적어도 5 ㎛ 이상일 수 있다. 일부 예시적인 실시예들에서, 외부 접속 단자(160)의 측벽(158)의 최상단과 외부 접속 단자(160)의 외부 표면 사이에서, 외부 접속 단자(160)의 제1 방향으로의 두께는 10 ㎛ 내지 30 ㎛ 사이일 수 있다. 또한, 일부 예시적인 실시예들에서, 외부 접속 단자(160)의 측벽(158)의 최하단과 외부 접속 단자(160)의 외부 표면 사이에서, 외부 접속 단자(160)의 제1 방향으로의 두께는 5 ㎛ 내지 20 ㎛ 사이일 수 있다.본 발명의 예시적인 실시예들에 의하면, 외부 접속 단자(160)는 외부 패드(150)를 완전히 덮음으로써 외부 패드(150)가 외부로 노출되는 것을 방지할 수 있고, 외부 패드(150)가 외부로 노출됨에 따른 외부 패드(150)의 손상을 방지함으로써 반도체 패키지(100)의 신뢰성을 향상시킬 수 있다.
한편, 상기 반도체 패키지(100)는 팬-인(fan-in) 구조의 반도체 패키지일 수 있다. 또는, 상기 반도체 패키지(100)는 팬-아웃(fan-out) 구조의 반도체 패키지일 수도 있다. 상기 반도체 패키지(100)가 팬-아웃 구조의 반도체 패키지인 경우, 배선 패턴(140)은 반도체 칩(11)의 외측으로 더 연장될 수 있고, 적어도 하나의 외부 패드(150) 및 적어도 하나의 외부 접속 단자(160)는 반도체 칩(110)의 외측에 배치될 수 있다.
도 2는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(100a)를 나타내는 단면도이다. 도 2에 도시된 반도체 패키지(100a)는 커버층(170)을 더 포함하고 외부 접속 단자(도 1의 160)가 생략된 점을 제외하고는 도 1에 도시된 반도체 패키지(100)와 대체로 동일한 구성을 가질 수 있다. 도 2에 있어서, 도 1과 중복된 설명은 생략하거나 간단히 한다.
도 2를 참조하면, 반도체 패키지(100a)는 외부 패드(150)를 덮는 커버층(170)을 포함할 수 있다. 예를 들어, 커버층(170)은 무전해 도금 방법 또는 스퍼터링 방법에 의해 형성되어, 외부 패드(150)의 표면의 적어도 일부를 덮도록 형성될 수 있다.
예시적인 실시예들에서, 커버층(170)은 외부 패드(150)의 표면을 전체적으로 덮도록 형성될 수 있다. 즉, 커버층(170)은 외부 패드(150)의 상면 및 측벽(158)을 덮을 수 있다. 또는, 다른 예시적인 실시예들에서, 커버층(170)은 외부 패드(150)의 표면의 일부만을 덮도록 형성될 수도 있다. 예를 들어, 커버층(170)은 외부 패드(150)의 측벽(158) 상에만 형성될 수도 있다.
커버층(170)은 외부 패드(150) 상에 외부 접속 단자(도 1의 160)을 더 형성할 때, 외부 접속 단자(160)를 구성하는 물질의 흐름성을 향상시키는 역할을 수행할 수 있다. 예를 들어, 외부 접속 단자(160)의 형성을 위한 리플로우 공정 동안, 용융 상태의 솔더는 젖음성이 우수한 금속 물질로 이루어진 커버층(170)의 표면을 따라서 퍼져나갈 수 있으므로, 외부 접속 단자(160)는 외부 패드(150)의 측벽(158)을 두껍게 덮도록 형성될 수 있다.
예시적인 실시예들에서, 커버층(170)은 젖음성이 우수한 금속 물질을 포함할 수 있다. 예를 들어, 커버층(170)은 금(Au), 팔라듐(Pd), 니켈(Ni), 구리(Cu), 솔더 또는 이들의 조합을 포함할 수 있다.
또는, 다른 예시적인 실시예들에서, 커버층(170)에는 도전성 와이어가 부착될 수 있다. 상기 도전성 와이어는 외부의 기판과 커버층(170) 사이에서 연장되고 상기 외부의 기판과 커버층(170)을 전기적으로 연결할 수 있다.
커버층(170)은 외부 패드(150)의 표면 상에 얇은 두께로 형성된 금속막일 수 있다. 예시적인 실시예들에서, 커버층(170)의 두께는 0.001 ㎛ 이상, 0.005 ㎛ 이상, 0.01 ㎛ 이상, 0.05 ㎛ 이상, 또는 0.1 ㎛ 이상일 수 있다. 커버층(170)의 두께가 0.001 ㎛ 보다 작은 경우, 커버층(170)의 젖음성이 낮아져, 커버층(170)을 이용한 외부 접속 단자(도 1의 160)의 리플로우 시 외부 접속 단자(160)를 구성하는 물질의 흐름성이 충분히 강화되지 않을 수 있고, 결과적으로 외부 패드(150)의 측벽이 외부 접속 단자(160)에 의해 덮이지 못하거나 외부 패드(150)의 측벽 상의 외부 접속 단자(160)의 두께가 너무 얇게 형성될 수 있다.
또한, 예시적인 실시예들에서, 커버층(170)의 두께는 1 ㎛ 이하, 0.95 ㎛ 이하, 0.9 ㎛ 이하, 0.85 ㎛ 이하, 또는 0.8 ㎛ 이하일 수 있다. 커버층(170)의 두께가 1 ㎛ 보다 큰 경우, 커버층(170)을 이용한 외부 접속 단자(160)의 리플로우 시, 외부 접속 단자(160)를 구성하는 물질의 흐름성이 과도하게 강화되어 외부 접속 단자(160)의 높이가 너무 낮아질 수 있고, 외부 접속 단자(160)와 외부 패드(150) 사이에 금속간 화합물이 너무 두껍게 형성될 수 있다.
도 3은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(100c)의 일부를 나타내는 단면도로서, 도 1의 "Ⅲ"으로 표시된 영역에 대응하는 영역을 보여주는 단면도이다. 도 3에 도시된 반도체 패키지(100c)는 중간층(171)을 포함한다는 점을 제외하고는 도 1에 도시된 반도체 패키지(100)와 대체로 동일한 구성을 가질 수 있다. 도 3에 있어서, 앞서 설명된 내용과 중복된 설명은 생략하거나 간단히 한다.
도 3을 도 1과 함께 참조하면, 반도체 패키지(100c)는 외부 패드(150)와 외부 접속 단자(160) 사이에 마련된 중간층(171)을 포함할 수 있다. 중간층(171)은 외부 패드(150)에 포함된 금속 물질 및 외부 접속 단자(160)에 포함된 금속 물질들이 상대적으로 높은 온도에서 반응하여 형성된 금속간 화합물(intermetallic compound)을 포함할 수 있다. 상기 금속간 화합물은 외부 패드(150)의 표면을 따라 형성될 수 있다.
예시적인 실시예들에서, 중간층(171)은 외부 패드(150)에 포함된 제1 금속 물질 및 외부 접속 단자(160)에 포함된 제2 금속 물질 외에, 상기 제1 금속 물질 및 상기 제2 금속 물질과 상이한 제3 금속 물질을 더 포함할 수 있다. 예시적인 실시예들에서, 중간층(171)의 제3 금속 물질은 젖음성이 우수한 금속 물질을 포함할 수 있다. 예를 들어, 중간층(171)의 제3 금속 물질은 외부 접속 단자(160)와의 젖음성을 나타내는 척도인 접촉각이 0˚ 내지 90˚ 사이인 물질, 10˚ 내지 80˚ 사이, 또는 20˚ 내지 70˚ 사이인 물질을 포함할 수 있다. 예를 들어, 중간층(171)의 제3 금속 물질은 금(Au), 팔라듐(Pd), 니켈(Ni), 구리(Cu), 솔더 또는 이들의 조합을 포함할 수 있다.
예를 들면, 중간층(171)은 커버층(도 2의 170) 상에 솔더볼을 위치시킨 상태에서 리플로우 공정을 수행한 결과 형성될 수 있다. 좀 더 구체적으로, 리플로우 공정 동안에, 얇은 두께로 형성된 커버층(170)에 포함된 제3 금속 물질이 확산되고, 상기 커버층(170)의 제3 금속 물질이 외부 패드(150)에 포함된 제1 금속 물질 및 외부 접속 단자(160)의 제2 금속 물질과 높은 온도에서 반응한 결과, 외부 패드(150)와 외부 접속 단자(160) 사이에 중간층(171)이 생성될 수 있다. 예를 들어, 외부 패드(150)가 구리 및/또는 니켈을 포함하고, 외부 접속 단자(160)가 주석 및/또는 구리를 포함하고, 커버층(170)이 금을 포함할 때, 중간층(171)은 Cu-Ni-Sn-Au을 포함할 수 있다. 그러나, 상기 중간층(171)의 물질 또는 조성이 이에 한정되는 것은 아니며, 외부 패드(150)의 물질, 외부 접속 단자(160)의 물질, 커버층(170)의 물질, 리플로우 공정의 온도 및 시간 등에 따라 달라질 수 있다.
예시적인 실시예들에서, 외부 접속 단자(160) 형성을 위한 리플로우 동안, 커버층(170)에 포함된 제3 금속 물질이 확산됨에 따라, 외부 접속 단자(160)는 제3 금속 물질을 포함할 수 있다. 예시적인 실시예들에서, 외부 접속 단자(160)에 포함된 상기 제3 금속 물질의 함량은 외부 접속 단자(160)의 전체 무게의 0.00001wt% 이상, 0.00005wt% 이상, 0.0001wt% 이상, 0.0003wt% 이상, 0.0005wt% 이상일 수 있다. 외부 접속 단자(160)에 포함된 상기 제3 금속 물질의 함량이 외부 접속 단자(160)의 전체 무게의 0.00001wt% 보다 작은 경우, 커버층(170)의 젖음성이 낮아져 커버층(170)을 이용한 외부 접속 단자(도 1의 160)의 리플로우 시 외부 접속 단자(160)를 구성하는 물질의 흐름성이 충분히 강화되지 않을 수 있고, 결과적으로 외부 패드(150)의 측벽이 외부 접속 단자(160)에 의해 덮이지 못하거나 외부 패드(150)의 측벽 상의 외부 접속 단자(160)의 두께가 너무 얇게 형성될 수 있다.
또한, 예시적인 실시예들에서, 외부 접속 단자(160)에 포함된 상기 제3 금속 물질의 함량은 외부 접속 단자(160)의 전체 무게의 1wt% 이하, 0.95wt% 이하, 0.85wt% 이하, 0.8wt% 이하일 수 있다. 외부 접속 단자(160)에 포함된 상기 제3 금속 물질의 함량이 외부 접속 단자(160)의 전체 무게의 1wt% 보다 큰 경우, 커버층(170)을 이용한 외부 접속 단자(160)의 리플로우 시, 외부 접속 단자(160)를 구성하는 물질의 흐름성이 과도하게 강화되어 외부 접속 단자(160)의 높이가 너무 낮아질 수 있고, 외부 접속 단자(160)와 외부 패드(150) 사이에 금속간 화합물이 너무 두껍게 형성될 수 있다.
일반적인 반도체 패키지에서, 외부 패드와 외부 접속 단자의 계면에 형성된 금속간 화합물이 외부에 노출되거나, 외부 패드의 측벽 상에서 상기 금속간 화합물을 덮는 외부 접속 단자는 매우 얇은 두께로 형성된다. 금속간 화합물은 외부 충격에 취약한(brittle) 성질을 가지므로, 외부 충격에 의해 외부 패드의 상면의 가장자리 근방에서 크랙이 빈번하게 발생되었고, 이에 따라 반도체 패키지와 외부 장치 사이의 접합 신뢰성이 저하되는 문제가 있었다.
그러나, 본 발명의 예시적인 실시예들에서, 젖음성이 우수한 커버층(170)을 형성한 상태에서 리플로우 공정을 수행하므로, 외부 패드(150)의 측벽(158) 상에서 금속간 화합물을 덮는 외부 접속 단자(160)가 비교적 두껍게 형성될 수 있다. 예를 들어, 반도체 칩(110)의 제1 면(118)에 평행한 제1 방향(예를 들어, X 방향 또는 Y 방향)에 대해, 외부 패드(150)의 측벽(158)의 최상단(157)과 외부 접속 단자(160)의 외부 표면 사이에서, 상기 외부 접속 단자(160)의 제1 방향에 따른 제1 두께(159)는 적어도 10 ㎛ 이상일 수 있다. 예를 들어, 외부 접속 단자(160)의 상기 제1 두께(159)는 10 ㎛ 내지 30 ㎛ 사이일 수 있다. 여기서, 외부 접속 단자(160)의 상기 제1 두께(159)는 외부 패드(150)의 측벽(158)의 최상단(157)과 외부 접속 단자(160)의 외부 표면 사이의 제1 방향에 따른 거리에서 외부 패드(150)의 측벽(158) 상의 중간층(171)의 제1 방향에 따른 두께를 제외한 값을 의미할 수 있다. 따라서, 본 발명의 예시적인 실시예들에 의하면, 외부 패드(150)의 측벽(158)을 덮고 있는 외부 접속 단자(160)에 의해 외부 충격이 완화될 수 있으므로, 외부 패드(150) 근방에서 크랙의 발생이 억제될 수 있고, 궁극적으로 반도체 패키지(100c)와 외부 장치 사이의 접합 신뢰성이 향상될 수 있다.
도 4a 내지 도 4h는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순서에 따라 나타낸 단면도들이다.
도 4a를 참조하면, 반도체 칩(110)의 제1 면(118) 상에 제1 절연층(131)을 형성한다. 예를 들어, 제1 절연층(131)을 형성하기 위하여, 반도체 칩(110)의 제1 면(118)을 덮는 제1 절연막을 형성하고, 반도체 칩(110)의 칩 패드(111)가 노출되도록 상기 제1 절연막의 일부를 제거할 수 있다.
제1 절연층(131)을 형성한 후에, 제1 절연층(131) 상에 배선 패턴(140)을 형성한다. 배선 패턴(140)은 제1 절연층(131) 및 제1 절연층(131)을 통해 노출된 반도체 칩(110)의 칩 패드(111) 상에 형성될 수 있다. 예를 들어, 배선 패턴(140)은 시드막 형성 공정, 마스크 공정 및 도금 공정을 통해 형성될 수 있다.
배선 패턴(140)을 형성한 후에, 제1 절연층(131) 상에 제2 절연층(133)을 형성한다. 제2 절연층(133)은 배선 패턴(140)의 일부를 노출시키기 위한 개구부(133H)를 포함할 수 있다. 예를 들어, 제1 절연층(131)을 형성하기 위하여, 제1 절연층(131) 및 배선 패턴(140)을 덮는 제2 절연막을 형성하고, 상기 제2 절연막의 일부를 제거하여 배선 패턴(140)의 일부를 노출시키는 개구부(133H)를 형성할 수 있다.
도 4b를 참조하면, 제2 절연층(133) 및 제2 절연층(133)의 개구부(133H)를 통해 노출된 배선 패턴(140)을 덮는 하부 금속층(151m)을 형성한다. 하부 금속층(151m)은 예를 들면, 스퍼터링(sputtering) 공정에 의해 형성될 수 있다. 하부 금속층(151m)은, 예를 들어 티타늄(Ti), 구리(Cu), 크롬(Cr), 텅스텐(W), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 금(Au) 또는 이들의 조합을 포함할 수 있다.
도 4c를 참조하면, 하부 금속층(151m)을 형성한 후에, 하부 금속층(151m) 상에 제1 마스크 패턴(181)을 형성한다. 제1 마스크 패턴(181)은 하부 금속층(151m)의 일부를 노출시키는 개구부(181H)를 포함할 수 있다. 예를 들어, 제1 마스크 패턴(181)은 하부 금속층(151m) 상에 감광성 물질막을 형성하고, 상기 감광성 물질막에 대한 노광 및 현상 공정을 통해 상기 감광성 물질막을 패터닝할 수 있다.
도 4d를 참조하면, 제1 마스크 패턴(181)을 형성한 후에, 제1 마스크 패턴(181)의 개구부(181H) 내에 상부 금속층(153)을 형성한다. 상부 금속층(153)은 하부 금속층(151m)을 시드로 이용한 도금 공정을 통해 형성될 수 있다.
도 4e를 참조하면, 상부 금속층(153)을 형성한 후에, 제1 마스크 패턴(도 4d의 181)을 제거하고, 제1 마스크 패턴(181)의 아래에 있는 하부 금속층(도 4d의 151m)의 일부분을 제거한다. 예를 들어, 제1 마스크 패턴(181)은 스트립(strip) 공정을 통해 제거될 수 있고, 하부 금속층(151m)의 상기 일부분은 식각 공정을 통해 제거될 수 있다. 상부 금속층(153) 및 상부 금속층(153) 아래의 하부 금속층(151)은 외부 패드(150)를 구성할 수 있다.
도 4f를 참조하면, 외부 패드(150) 상에 커버층(170)을 형성한다. 커버층(170)은 외부 패드(150)의 적어도 일부를 덮도록 형성될 수 있다. 예를 들어, 커버층(170)을 형성하기 위하여, 무전해 도금 또는 스퍼터링 공정을 수행하여, 외부 패드(150) 상에 젖음성이 우수한 금속 물질을 포함하는 금속막을 형성할 수 있다. 상기 금속막은 얇은 두께, 예를 들어, 약 0.001 ㎛ 내지 약 1 ㎛ 사이 또는 약 0.01 ㎛ 내지 약 0.9 ㎛ 사이의 두께를 가지도록 형성될 수 있다. 예를 들어 예를 들어, 커버층(170)은 젖음성이 우수한 금속 물질, 예를 들어 금(Au), 팔라듐(Pd), 니켈(Ni), 구리(Cu), 솔더 또는 이들의 조합을 포함할 수 있다.
도 4g를 참조하면, 커버층(170) 상에 플럭스(flux, 180)를 도포하고, 플럭스(180)가 도포된 커버층(170) 상에 솔더볼(163)을 배치한다. 솔더볼(163)은 구형 또는 볼 형상을 가질 수 있다.
도 4h를 참조하면, 커버층(도 4g의 170) 상에 솔더볼(도 5g의 163)을 배치한 이후, 리플로우 공정을 수행하여 외부 접속 단자(160)를 형성할 수 있다. 상기 리플로우 공정은 높은 온도, 예를 들어 약 200℃ 내지 약 280℃의 온도에서 수십 초 내지 수 분 동안 수행될 수 있다. 리플로우 공정이 진행되는 동안 커버층(170)은 확산되며, 커버층(170)에 포함된 제3 금속 물질이 외부 패드(150)에 포함된 제1 금속 물질 및 외부 접속 단자(160)에 포함된 제2 금속 물질과 높은 온도에서 반응한 결과 금속간 화합물이 생성될 수 있다.
이후, 웨이퍼 레벨로 제조된 반도체 패키지를 스크라이브 레인을 따라 절단하여, 상기 반도체 패키지를 개별 단위의 반도체 패키지로 개별화할 수 있다.
외부 패드(150)를 10 ㎛ 이상의 높이(도 1의 150h 참조)를 가지도록 두껍게 형성하는 경우, 일반적인 반도체 패키지에서 리플로우 공정 이후에도 외부 패드의 측벽이 외부로 노출되거나 외부 패드의 측벽을 덮는 외부 접속 단자가 충분히 두껍게 형성되지 못하는 문제가 빈번히 발생되었다. 그러나, 본 발명의 예시적인 실시예들에 의하면, 커버층(도 4g의 170)을 외부 패드(150) 상에 형성한 상태에서 리플로우 공정을 수행하기 때문에, 용융 상태의 솔더는 젖음성이 우수한 금속 물질로 이루어진 커버층(170)의 표면을 따라서 퍼져나가며, 리플로우 공정 결과 형성된 외부 접속 단자(160)는 외부 패드(150)의 측벽(158)을 두껍게 덮도록 형성될 수 있다. 외부 패드(150)의 측벽(158)을 덮고 있는 외부 접속 단자(160)에 의해 외부 충격이 완화될 수 있으므로, 외부 패드(150) 근방에서 크랙의 발생을 억제될 수 있고, 궁극적으로 반도체 패키지와 외부 장치 사이의 접합 신뢰성이 향상될 수 있다.
도 5a 내지 도 5f는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 순서에 따라 나타낸 단면도들이다.
도 5a를 참조하면, 도 4d의 결과물에 상응하는 결과물을 준비하고, 제1 마스크 패턴(도 4d의 181)을 제거한다. 제1 마스크 패턴(181)은, 예를 들어 스트립 공정을 통해 제거될 수 있다.
도 5b를 참조하면, 제1 마스크 패턴(도 4d의 181)을 제거한 후에, 하부 금속층(151m) 상에 제2 마스크 패턴(183)을 형성한다. 제2 마스크 패턴(183)은 상부 금속층(153)을 노출시키는 개구부(183H)를 포함할 수 있다. 예를 들어, 제2 마스크 패턴(183)은 하부 금속층(151m) 상에 감광성 물질막을 형성하고, 상기 감광성 물질막에 대한 노광 및 현상 공정을 통해 상기 감광성 물질막을 패터닝할 수 있다.
예시적인 실시예들에서, 제2 마스크 패턴(183)의 개구부(183H)는 상부 금속층(153) 보다 큰 폭을 가지도록 형성될 수 있다. 제2 마스크 패턴(183)의 개구부(183H)를 통해, 상부 금속층(153)의 상면 및 측벽(1531)이 노출될 수 있고, 상부 금속층(153)의 측벽(1531)과 제2 마스크 패턴(183)의 내벽 사이로 하부 금속층(151m)의 일부분이 노출될 수 있다.
제2 마스크 패턴(183)의 개구부(183H)에 의해 형성된 제2 마스크 패턴(183)의 내벽은 상부 금속층(153)의 측벽(1531)으로부터 일정 거리 이격될 수 있다. 예시적인 실시예들에서, 반도체 칩(110)의 제1 면(118)에 평행한 제1 방향(예를 들어, X 방향 또는 Y 방향)에 대해 상부 금속층(153)의 측벽(1531)과 제2 마스크 패턴(183)의 상기 내벽 사이의 이격 거리는 5 ㎛ 내지 50 ㎛ 사이일 수 있고, 또는 10 ㎛ 내지 30 ㎛ 사이일 수 있다.
도 5c를 참조하면, 제2 마스크 패턴(183)을 형성한 후에, 제2 마스크 패턴(183)의 개구부(183H) 내에 외부 패드(150)를 덮는 예비 금속층 (161)을 형성한다. 예를 들어, 예비 금속층(161)은 상부 금속층(153)의 상면, 상부 금속층(153)의 측벽(1531), 및 상부 금속층(153)의 측벽(1531)과 제2 마스크 패턴(183)의 내벽 사이로 노출된 하부 금속층(151m)을 덮을 수 있다. 예를 들어, 예비 금속층(161)은 도금 공정을 통해 형성될 수 있다.
예를 들어, 예비 금속층(161)은 주석(Sn), 은(Ag), 인듐(In), 비스무트(Bi), 안티모니(Sb), 구리(Cu), 아연(Zn), 납(Pb) 및/또는 이들의 합금을 포함할 수 있다. 예시적인 실시예들에서, 예비 금속층(161)은 후속 공정을 통해 예비 금속층(161) 상에 배치되는 솔더볼(도 5e의 163)과 동일한 물질로 이루어질 수 있다.
예시적인 실시예들에서, 예비 금속층(161)은 상부 금속층(153)의 측벽(1531)과 제2 마스크 패턴(183)의 내벽 사이의 공간을 채우도록 형성될 수 있다. 그에 따라, 상부 금속층(153)의 측벽(1531)을 덮는 예비 금속층(161)의 제1 방향(예를 들어, X 방향 또는 Y 방향)에 따른 두께는 상부 금속층(153)의 측벽(1531)과 제2 마스크 패턴(183)의 상기 내벽 사이의 이격 거리에 대응될 수 있다. 예를 들어, 상부 금속층(153)의 측벽(1531)을 덮는 예비 금속층(161)의 상기 제1 방향에 따른 두께는 5 ㎛ 내지 50 ㎛ 사이일 수 있고, 또는 10 ㎛ 내지 30 ㎛ 사이일 수 있다.
도 5d를 참조하면, 예비 금속층(161)을 형성한 후에, 제2 마스크 패턴(도5c의 183)을 제거한다. 제2 마스크 패턴(183)은, 예를 들어 스트립 공정을 통해 제거될 수 있다.
제2 마스크 패턴(의 183)을 제거한 이후, 제2 마스크 패턴(183)이 제거되어 노출된 하부 금속층(도 5c의 151m)의 일부를 제거한다. 즉, 예비 금속층(161) 및 상부 금속층(153)에 의해 덮인 하부 금속층(도 5c의 151m)의 제1 부분은 잔류하고, 제2 마스크 패턴(183)이 제거되어 노출된 하부 금속층(도 5c의 151m)의 제2 부분은 제거될 수 있다. 예를 들어, 하부 금속층(도 5c의 151m)의 상기 제2 부분은 식각 공정을 통해 제거될 수 있다.
도 5e를 참조하면, 예비 금속층(161) 상에 플럭스(flux, 180)를 도포하고, 플럭스(180)가 도포된 예비 금속층(161) 상에 솔더볼(163)을 배치한다. 솔더볼(163)은 구형 또는 볼 형상을 가질 수 있다.
도 5f를 참조하면, 예비 금속층(도 5e의 161) 상에 솔더볼(도 5e의 163)을 배치한 이후, 리플로우 공정을 수행하여 외부 접속 단자(160)를 형성할 수 있다. 리플로우 공정 동안, 솔더볼(163) 및 예비 금속층(161)이 높은 온도에서 용융된 후 경화됨에 따라, 솔더볼(163) 및 예비 금속층(161)이 일체가 된 외부 접속 단자(160)가 형성될 수 있다.
예비 금속층(161)이 미리 형성된 상태에서 리플로우 공정을 수행하기 때문에, 예비 금속층(161)으로부터 생성된 외부 접속 단자(160)는 상부 금속층(153)의 측벽(1531)을 덮을 수 있다. 이 경우, 상부 금속층(153)의 측벽(1531) 상에서, 외부 접속 단자(160)의 제1 방향(예를 들어, X 방향 또는 Y 방향)에 따른 두께는 예비 금속층(161)의 상기 제1 방향에 따른 두께와 같거나 또는 보다 클 수 있다. 예를 들어, 상부 금속층(153)의 측벽(1531) 상에서, 외부 접속 단자(160)의 상기 제1 방향에 따른 최소 두께는 5 ㎛ 내지 50 ㎛ 사이일 수 있고, 또는 10 ㎛ 내지 30 ㎛ 사이일 수 있다.
이후, 웨이퍼 레벨로 제조된 반도체 패키지를 스크라이브 레인을 따라 절단하여, 상기 반도체 패키지를 개별 단위의 반도체 패키지로 개별화할 수 있다.
본 발명의 예시적인 실시예들에 의하면, 외부 패드(150)를 덮는 예비 금속층(도 5d의 161)을 미리 형성한 이후 리플로우 공정을 수행하므로, 외부 접속 단자(160)는 외부 패드(150)를 완전히 덮도록 형성될 수 있다. 외부 접속 단자(160)에 의해 외부 패드(150)가 보호될 수 있으므로, 외부 패드(150)의 손상을 방지할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 반도체 패키지 110: 반도체 칩
120: 재배선 구조체 130: 절연층
131: 제1 절연층 133: 제2 절연층
140: 배선 패턴 150: 외부 패드
151: 하부 금속층 153: 상부 금속층
160: 외부 접속 단자 170: 커버층
171: 중간층

Claims (5)

  1. 제1 면에 칩 패드가 위치된 반도체 칩;
    상기 반도체 칩의 칩 패드와 전기적으로 연결된 배선 패턴을 포함하는 재배선 구조체;
    상기 재배선 구조체의 상기 배선 패턴에 전기적으로 연결되고, 상기 재배선 구조체의 상면을 기준으로 상기 반도체 칩의 상기 제1 면에 수직한 제1 방향에 따른 높이가 10 ㎛ 내지 50 ㎛ 사이인 외부 패드;
    상기 외부 패드의 측벽을 덮고, 상기 재배선 구조체의 상면에 접촉된 외부 접속 단자; 및
    상기 외부 패드와 상기 외부 접속 단자 사이에 마련된 중간층;
    을 포함하고,
    상기 중간층은 주석(Sn)을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 중간층은 주석(Sn), 납(Pb), 은(Ag), 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 중간층은 금(Au), 팔라듐(Pd), 니켈(Ni), 구리(Cu) 중 적어도 하나를 더 포함하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 중간층은 상기 외부 패드에 포함된 제1 금속 물질 및 상기 외부 접속 단자에 포함된 제2 금속 물질과 상이한 제3 금속 물질을 더 포함하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 반도체 칩의 상기 제1 면에 평행한 제2 방향에 대해,
    상기 외부 패드의 상기 측벽의 최상단과 상기 외부 접속 단자의 외부 표면 사이의 상기 제2 방향에 따른 거리는 10 ㎛ 내지 30 ㎛ 사이인 것을 특징으로 하는 반도체 패키지.
KR1020210034854A 2018-12-24 2021-03-17 반도체 패키지 및 그 제조 방법 KR102283061B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180168468 2018-12-24
KR1020180168468 2018-12-24
KR1020190038610A KR102240409B1 (ko) 2018-12-24 2019-04-02 반도체 패키지 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190038610A Division KR102240409B1 (ko) 2018-12-24 2019-04-02 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20210035123A true KR20210035123A (ko) 2021-03-31
KR102283061B1 KR102283061B1 (ko) 2021-07-28

Family

ID=71599355

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020190038610A KR102240409B1 (ko) 2018-12-24 2019-04-02 반도체 패키지 및 그 제조 방법
KR1020190045644A KR102240408B1 (ko) 2018-12-24 2019-04-18 반도체 패키지
KR1020190068803A KR102317208B1 (ko) 2018-12-24 2019-06-11 반도체 패키지 및 그의 제조 방법
KR1020210034854A KR102283061B1 (ko) 2018-12-24 2021-03-17 반도체 패키지 및 그 제조 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020190038610A KR102240409B1 (ko) 2018-12-24 2019-04-02 반도체 패키지 및 그 제조 방법
KR1020190045644A KR102240408B1 (ko) 2018-12-24 2019-04-18 반도체 패키지
KR1020190068803A KR102317208B1 (ko) 2018-12-24 2019-06-11 반도체 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (4) KR102240409B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220147401A (ko) * 2021-04-27 2022-11-03 주식회사 네패스 반도체 패키지 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1177371A (ja) * 1997-07-14 1999-03-23 Ibiden Co Ltd 半田材料並びにプリント配線板及びその製造方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置
JP2007059937A (ja) * 2006-10-26 2007-03-08 Fujitsu Ltd 外部接続端子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400263B2 (ja) * 1996-09-19 2003-04-28 株式会社東芝 半導体装置、回路配線基板及び半導体装置実装構造体
JP2008016514A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2013030498A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 半導体装置
JP2012114148A (ja) * 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法
KR102005350B1 (ko) * 2017-01-03 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1177371A (ja) * 1997-07-14 1999-03-23 Ibiden Co Ltd 半田材料並びにプリント配線板及びその製造方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置
JP2007059937A (ja) * 2006-10-26 2007-03-08 Fujitsu Ltd 外部接続端子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220147401A (ko) * 2021-04-27 2022-11-03 주식회사 네패스 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20200079158A (ko) 2020-07-02
KR102240408B9 (ko) 2021-12-07
KR102240408B1 (ko) 2021-04-15
KR20200079160A (ko) 2020-07-02
KR102317208B9 (ko) 2021-12-07
KR102317208B1 (ko) 2021-10-25
KR102283061B1 (ko) 2021-07-28
KR20200079164A (ko) 2020-07-02
KR102240409B1 (ko) 2021-04-15

Similar Documents

Publication Publication Date Title
US9831202B2 (en) Semiconductor devices with solder-based connection terminals and method of forming the same
TWI423357B (zh) 積體電路元件的形成方法
KR101932665B1 (ko) 반도체 패키지
US20130256876A1 (en) Semiconductor package
US20070087544A1 (en) Method for forming improved bump structure
TWI493635B (zh) 具有桶型凸塊下金屬化的半導體裝置及形成其之方法
KR20170003357A (ko) 패키지 구조체
TWI808192B (zh) 半導體元件
US20190214358A1 (en) Semiconductor device, semiconductor package including semiconductor device, and method of manufacturing semiconductor device
KR102153413B1 (ko) 반도체 패키지
KR102283061B1 (ko) 반도체 패키지 및 그 제조 방법
US11276632B2 (en) Semiconductor package
KR102168215B1 (ko) 반도체 패키지
TWI756499B (zh) 電子裝置及其製造方法
US10804218B2 (en) Semiconductor package
US11476211B2 (en) Semiconductor package and manufacturing method thereof
US20220208703A1 (en) Semiconductor devices and semiconductor packages including the same
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
KR102226190B1 (ko) 반도체 패키지 및 그 제조 방법
KR102446924B1 (ko) 반도체 패키지
CN111354700A (zh) 半导体封装件
KR102578885B1 (ko) 반도체 패키지
KR102046857B1 (ko) 반도체 패키지
US20240162127A1 (en) Semiconductor packages having dummy posts
US20220384325A1 (en) Semiconductor package and method for fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant