KR20200022048A - 웨이퍼 상의 뉴슨스 결함들의 소스 식별 - Google Patents

Abstract

웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 방법들 및 시스템들이 제공된다. 하나의 방법은 적어도 대다수의 검출된 결함들이 뉴슨스 결함들을 포함하도록 출력에 핫 문턱값을 적용함으로써 웨이퍼 상의 결함들을 검출하는 단계와 웨이퍼에 대한 디자인 정보에 관해 검출된 결함들의 로케이션들을 결정하는 단계를 포함한다. 또한, 그 방법은 웨이퍼 상의 구조체에 관련한 동일한 로케이션들을 갖는 검출된 결함들이 스태킹 결과들에서 서로 일치하도록 구조체에 관련한 결정된 로케이션들에 기초하여 검출된 결함들에 대한 정보를 스태킹하는 단계를 포함한다. 그 방법은 또한 스태킹의 결과들에 기초하여 뉴슨스 결함들의 소스를 식별하는 단계를 포함한다.

Description

웨이퍼 상의 뉴슨스 결함들의 소스 식별

본 발명은 대체로 웨이퍼 상의 뉴슨스 결함들(nuisance defects)의 소스를 식별하는 방법들 및 시스템들에 관한 것이다.

다음의 설명 및 예들은 그것들의 이 섹션에의 포함에 의해 선행 기술인 것으로 시인되는 것은 아니다.

집적 회로(integrated circuit, IC) 디자인이 전자 설계 자동화(electronic design automation, EDA), 컴퓨터 지원 설계(computer aided design, CAD), 및 다른 IC 설계 소프트웨어와 같은 방법 또는 시스템을 사용하여 개발될 수도 있다. 이러한 방법들 및 시스템들은 IC 디자인으로부터 회로 패턴 데이터베이스를 생성하는데 사용될 수도 있다. 회로 패턴 데이터베이스는 IC의 다양한 층들에 대한 복수의 레이아웃들을 나타내는 데이터를 포함한다. 회로 패턴 데이터베이스에서의 데이터는 복수의 레티클들에 대한 레이아웃들을 결정하는데 사용될 수도 있다. 레티클의 레이아웃이 레티클 상에 패턴으로 특징부들을 정의하는 복수의 다각형들을 일반적으로 포함한다. 각각의 레티클은 IC의 다양한 층들 중 하나의 층을 제작하는데 사용된다. IC의 층들은, 예를 들어, 반도체 기판 내 접합 패턴, 게이트 유전체 패턴, 게이트 전극 패턴, 레벨 간 유전체 내 접촉 패턴, 및 금속화층 상의 상호접속 패턴을 포함할 수도 있다.

로직 및 메모리 디바이스들과 같은 반도체 디바이스들을 제작하는 것은, 통상적으로 반도체 디바이스들의 다양한 특징부들 및 다수의 레벨들을 형성하기 위해 다수의 반도체 제작 공정들을 사용하여 반도체 웨이퍼와 같은 기판을 가공하는 것을 포함한다. 예를 들어, 리소그래피가 레티클로부터 반도체 웨이퍼 상에 배열된 레지스트에 패턴을 전사하는 것을 수반하는 반도체 제작 공정이다. 반도체 제작 공정들의 추가적인 예들은 화학 기계적 연마(chemical-mechanical polishing, CMP), 에치, 퇴적, 및 이온 주입을 비제한적으로 포함한다. 다수의 반도체 디바이스들이 단일 반도체 웨이퍼 상에 배열체로 제작된 다음 개개의 반도체 디바이스들로 분리될 수도 있다.

검사 공정들이 제조 공정에서의 더 높은 수율과 따라서 더 높은 이윤을 촉진하도록 웨이퍼들 상의 결함들을 검출하기 위해 반도체 제조 공정 동안 다양한 단계들에서 사용된다. 검사는 항상 IC들과 같은 반도체 디바이스들을 제작하는 중요한 부분이 되었다. 그러나, 반도체 디바이스들의 치수들이 감소함에 따라, 검사는 가용 반도체 디바이스들의 성공적인 제조에 더 중요해지고 있는데, 왜냐하면 더 작은 결함들이 디바이스들에 고장을 유발할 수 있기 때문이다.

그러나, 디자인 규칙들이 축소됨에 따라, 반도체 제조 공정들은 공정들의 수행 능력에 대한 한계들에 더 근접하여 동작하고 있을 수도 있다. 추가로, 디자인 규칙들이 축소됨에 따라 더 작은 결함들이 디바이스의 전기 파라미터들에 영향을 미칠 수 있으며, 이는 더 민감한 검사들로 몰아붙인다. 그러므로, 디자인 규칙들이 축소됨에 따라, 검사에 의해 검출되는 잠재적 수율 관련 결함들의 개체수는 극적으로 증가하고, 검사에 의해 검출되는 뉴슨스 결함들의 개체수 또한 극적으로 증가한다. 그러므로, 점점 더 많은 결함들이 웨이퍼들 상에서 검출될 수도 있고, 결함들의 모두를 제거하도록 공정들을 정정하는 것은 어렵고 비용이 많이 들 수도 있다.

상대적으로 높은 뉴슨스 비율들이 일반적인 문제이고 실질적으로 작은 결함들을 발견할 정도로 충분히 핫하게 (즉, 잡음 플로어로 되게) 실행하는 것을 방해한다. 뉴슨스 결함들이 어떻게 도입되었는지를 식별하는 것은 올바른 뉴슨스 억제 기법을 발견하는데 종종 열쇠가 된다. 주사형 전자 현미경(scanning electron microscope, SEM) 이미지들이 광학적 이미지들을 SEM 이미지들에 상관시켜 뉴슨스 결함들이 나왔던 곳을 발견하는데 사용될 수도 있지만, 이는 길고 시간 소모적인 과정이다. 추가로, 자주, 뉴슨스 결함들은 SEM 이미지들에서 가시적이 아니며, 이는 어떤 층 및 패터닝된 특징부에 그들 결함들이 도입되었는지를 예측하는 것을 불가능하게 만든다. 대안으로서, 뉴슨스 결함들의 투과 전자 현미경(transmission electron microscope, TEM) 단면측정법(cross-sectioning)이 수행될 수 있지만, 이는 실질적으로 시간 소모적 기법이고, 뉴슨스 결함들의 로케이션은 실질적으로 발견하기 어렵다.

따라서, 위에서 설명된 단점들 중 하나 이상을 가지지 않는, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 시스템들 및/또는 방법들을 개발하는 것이 유리할 것이다.

다양한 실시형태들의 다음의 설명은 첨부의 청구항들의 발명의 주제를 제한하는 어떠한 방식으로도 해석되지 않아야 한다.

하나의 실시형태는 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템에 관한 것이다. 그 시스템은 검사 서브시스템을 포함하며 검사 서브시스템은 적어도 에너지 소스와 검출기를 포함한다. 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성된다. 검출기는 웨이퍼로부터의 에너지를 검출하고 검출된 에너지에 응답하여 출력을 생성하도록 구성된다. 그 시스템은 또한 적어도 대다수의 검출된 결함들이 뉴슨스 결함들을 포함하도록 출력에 핫 문턱값(hot threshold)을 적용함으로써 웨이퍼 상의 결함들을 검출하도록 구성되는 하나 이상의 컴퓨터 서브시스템을 포함한다. 하나 이상의 컴퓨터 서브시스템은 또한 웨이퍼에 대한 디자인 정보에 관해 검출된 결함들의 로케이션들을 결정하도록 구성된다. 추가로, 하나 이상의 컴퓨터 서브시스템은 웨이퍼 상의 구조체에 관련한 동일한 로케이션들을 갖는 검출된 결함들이 스태킹 결과들에서 서로 일치하도록 구조체에 관련한 결정된 로케이션들에 기초하여 검출된 결함들에 대한 정보를 스태킹하도록 구성된다. 하나 이상의 컴퓨터 서브시스템은 또한 스태킹의 결과들에 기초하여 뉴슨스 결함들의 소스를 식별하도록 구성된다. 그 시스템은 또한 본원에서 설명되는 바와 같이 구성될 수도 있다.

다른 실시형태가 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 컴퓨터 구현 방법에 관한 것이다. 그 방법은 적어도 대다수의 검출된 결함들이 뉴슨스 결함들을 포함하도록 검사 서브시스템의 검출기에 의해 웨이퍼에 대해 생성된 출력에 핫 문턱값을 적용함으로써 웨이퍼 상의 결함들을 검출하는 단계를 포함한다. 검사 서브시스템은 위에서 설명된 바와 같이 구성된다. 그 방법은 또한 웨이퍼에 대한 디자인 정보에 관해 검출된 결함들의 로케이션들을 결정하는 단계를 포함한다. 또한, 그 방법은 웨이퍼 상의 구조체에 관련한 동일한 로케이션들을 갖는 검출된 결함들이 스태킹 결과들에서 서로 일치하도록 구조체에 관련한 결정된 로케이션들에 기초하여 검출된 결함들에 대한 정보를 스태킹하는 단계를 포함한다. 그 방법은 또한 스태킹의 결과들에 기초하여 뉴슨스 결함들의 소스를 식별하는 단계를 포함한다. 검출하는 단계, 결정하는 단계, 스태킹하는 단계, 및 식별하는 단계는 검사 서브시스템에 커플링된 하나 이상의 컴퓨터 서브시스템에 의해 수행된다.

위에서 설명된 방법의 단계들 중 각각의 단계는 본원에서 더 설명되는 바와 같이 추가로 수행될 수도 있다. 추가로, 위에서 설명된 방법은 위에서 설명된 어느 다른 방법(들)의 어느 다른 단계(들)라도 포함할 수도 있다. 더욱이, 위에서 설명된 방법은 위에서 설명된 시스템들 중 어느 시스템에 의해서도 수행될 수도 있다.

추가적인 실시형태가 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독가능 매체에 관한 것이다. 컴퓨터 구현 방법은 위에서 설명된 방법의 단계들을 포함한다. 컴퓨터 판독가능 매체는 또한 위에서 설명된 바와 같이 구성될 수도 있다. 컴퓨터 구현 방법의 단계들은 본원에서 더 설명되는 바와 같이 수행될 수도 있다. 추가로, 프로그램 명령어들이 실행 가능한 컴퓨터 구현 방법은 본 명세서에서 설명되는 어느 임의의 다른 방법(들)의 어느 다른 단계(들)라도 포함할 수도 있다.

본 발명의 다른 목적들 및 장점들이 다음의 상세한 설명을 읽고 첨부의 도면을 참조할 시 명확하게 될 것이며, 도면들 중:
도 1은 본 명세서에서 설명되는 바와 같이 구성되는 시스템의 실시형태의 측면도를 도시하는 개략도이며;
도 2는 본 명세서에서 설명되는 바와 같이 구성되는 전자빔 기반 도구의 실시형태의 측면도를 도시하는 개략도이며;
도 3은 본 명세서에서 설명되는 실시형태들에 의해 생성될 수도 있는 결함 검출 결과들을 예시하는 웨이퍼 맵의 일 예를 도시하는 개략도이며;
도 4 및 도 5는 본 명세서에서 설명되는 실시형태들에 의해 생성될 수도 있는 웨이퍼 상의 구조체에 관련한 결함들에 대해 결정되는 로케이션들에 기초하여 웨이퍼 상의 검출된 결함들에 대한 정보를 스태킹한 결과들의 예들을 도시하는 개략도이며; 그리고
도 6은 본 명세서에서 설명되는 하나 이상의 컴퓨터 구현 방법들을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독가능 매체의 하나의 실시형태를 도시하는 블록도이다.
본 발명이 다양한 수정들 및 대체 형태들로 가능하지만, 본 발명의 특정 실시형태들이 도면들에서의 예에 의해 도시되고 본 명세서에서 상세히 설명될 것이다. 그러나, 도면들 및 이에 관한 상세한 설명은 본 발명을 개시된 특정 형태로 제한할 의도는 아니고, 반면에, 본 발명은 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 사상 및 범위 내에 속하는 모든 수정예들, 동등예들 및 대체예들을 커버하는 것이라는 것이 이해되어야 한다.

본 명세서에서 사용되는 바와 같은 "디자인", "디자인 데이터", 및 "디자인 정보"라는 용어들은 IC의 물리적 디자인(레이아웃)과 복잡한 시뮬레이션 또는 단순 기하학적 및 부울 연산들을 통해 물리적 디자인으로부터 도출된 데이터를 일반적으로 지칭한다. 추가로, 레티클 검사 시스템 및/또는 그 파생물들에 의해 취득된 레티클의 이미지가 디자인을 위한 "프록시" 또는 "프록시들"로서 사용될 수 있다. 이러한 레티클 이미지 또는 그 파생물은 디자인을 사용하는 본 명세서에서 설명되는 임의의 실시형태들에서 디자인 레이아웃에 대한 대용물로서 역할을 할 수 있다. 디자인은 동일인 소유의 Zafar 등의 2009년 8월 4일자로 발행된 미국 특허 제7,570,796호 및 Kulkarni 등의 2010년 3월 9일자로 발행된 제7,676,077호에서 설명되는 임의의 다른 디자인 데이터 또는 디자인 데이터 프록시들을 포함할 수도 있으며, 이것들 둘 다는 본 명세서에서 충분히 언급되는 것처럼 참조에 의해 포함된다. 추가로, 디자인 데이터는 표준 셀 라이브러리 데이터, 통합된 레이아웃 데이터, 하나 이상의 층들에 대한 디자인 데이터, 디자인 데이터의 파생물들, 및 완전 또는 부분 칩 디자인 데이터일 수 있다.

그러나, 일반적으로, 디자인 정보 또는 데이터는 웨이퍼 검사 시스템으로 웨이퍼를 이미지화함으로써 생성될 수 없다. 예를 들어, 웨이퍼 상에 형성된 디자인 패턴들은 웨이퍼에 대한 디자인을 정확하게 나타내지 않을 수도 있고 웨이퍼 검사 시스템은 웨이퍼 상에 형성되는 디자인 패턴들의 이미지들이 웨이퍼를 위한 디자인에 관한 정보를 결정하는데 사용될 수 없도록 그 이미지들을 충분한 해상도로 생성하지 못할 수도 있다. 그러므로, 일반적으로, 디자인 정보 또는 디자인 데이터는 물리적 웨이퍼를 사용하여 생성될 수 없다. 추가로, 본 명세서에서 설명되는 "디자인" 및 "디자인 데이터"는 설계 과정에서 반도체 디바이스 설계자에 의해 생성되는 정보 및 데이터를 지칭하고 그러므로 임의의 물리적 웨이퍼들 상의 디자인의 인쇄에 앞서 본 명세서에서 설명되는 실시형태들에서의 사용을 위해 이용 가능하다.

이제 도면들로 가면, 도면들은 축척대로 그려지지 않았음에 주의한다. 특히, 도면들의 엘리먼트들의 일부의 스케일은 엘리먼트들의 특성들을 강조하기 위해 크게 과장되어 있다. 도면들은 동일한 축척으로 그려지지 않았음에 주의한다. 유사하게 구성될 수도 있는 하나를 초과하는 도면에서 도시되는 엘리먼트들이 동일한 참조 번호들을 사용하여 나타내어졌다. 본 명세서에서 달리 언급되지 않는 한, 설명되고 도시되는 엘리먼트들 중 어느 것이라도 임의의 적합한 상업적 입수가능 엘리먼트들을 포함할 수도 있다.

하나의 실시형태는 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템에 관한 것이다. 그런 시스템의 하나의 실시형태가 도 1에 도시된다. 그 시스템은 검사 서브시스템을 포함하며 검사 서브시스템은 적어도 에너지 소스와 검출기를 포함한다. 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성된다. 검출기는 웨이퍼로부터의 에너지를 검출하고 검출된 에너지에 응답하여 출력을 생성하도록 구성된다. 웨이퍼는 본 기술분야에서 공지된 임의의 웨이퍼를 포함할 수도 있다.

하나의 실시형태에서, 검사 서브시스템은 광학적 검사 서브시스템으로서 구성된다. 예를 들어, 도 1에 도시된 시스템의 실시형태에서, 검사 서브시스템(10)은 웨이퍼(14)로 광을 지향시키도록 구성되는 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광원을 포함한다. 예를 들어, 도 1에 도시된 바와 같이, 조명 서브시스템은 광원(16)을 포함한다. 하나의 실시형태에서, 조명 서브시스템은 하나 이상의 빗각(oblique angle)들 및/또는 하나 이상의 법선 각도들을 포함할 수도 있는 하나 이상의 입사각들에서 광을 웨이퍼로 지향시키도록 구성된다. 예를 들어, 도 1에 도시된 바와 같이, 광원(16)으로부터의 광은 광학 엘리먼트(18)와 그 다음에 렌즈(20)를 통해 빔 분리기(21)로 지향되며, 빔 분리기는 그 광을 웨이퍼(14)에 법선 입사각으로 지향시킨다. 그 입사각은 임의의 적합한 입사각을 포함할 수도 있으며, 이는, 예를 들면, 웨이퍼의 특성들과 웨이퍼 상에서 검출될 결함들에 따라 가변할 수도 있다.

조명 서브시스템은 상이한 시간들에 상이한 입사각들에서 광을 웨이퍼로 지향시키도록 구성될 수도 있다. 예를 들어, 검사 서브시스템은 광이 도 1에 도시된 것과는 상이한 입사각에서 웨이퍼로 지향될 수 있도록 조명 서브시스템의 하나 이상의 엘리먼트들의 하나 이상의 특성들을 변경시키도록 구성될 수도 있다. 이러한 하나의 예에서, 검사 서브시스템은 광이 상이한 입사각에서 웨이퍼로 지향되도록 광원(16), 광학 엘리먼트(18), 및 렌즈(20)를 이동시키도록 구성될 수도 있다.

일부 사례들에서, 검사 서브시스템은 동시에 하나를 초과하는 입사각들에서 광을 웨이퍼로 지향시키도록 구성될 수도 있다. 예를 들어, 조명 서브시스템은 하나를 초과하는 조명 채널을 포함할 수도 있으며, 조명 채널들 중 하나의 조명 채널은 도 1에 도시된 바와 같은 광원(16), 광학 엘리먼트(18), 및 렌즈(20)를 포함할 수도 있고 조명 채널들(도시되지 않음) 중 다른 하나의 조명 채널은 상이하게 또는 동일하게 구성될 수도 있는 유사한 엘리먼트들을 포함할 수도 있거나, 또는 적어도 광원 및 본원에서 더 설명되는 것들과 같은 아마도 하나 이상의 다른 컴포넌트들을 포함할 수도 있다. 이러한 광이 다른 광과 동일한 시간에 웨이퍼로 지향되면, 상이한 입사각들의 웨이퍼의 조명으로부터 초래되는 광이 검출기(들)에서 서로 구별될 수 있도록 상이한 입사각들에서 웨이퍼로 지향되는 광의 하나 이상의 특성들(예컨대, 파장, 편광 등)은 상이할 수도 있다.

다른 사례에서, 조명 서브시스템은 하나의 광원(예컨대, 도 1에 도시된 소스(16))만을 포함할 수도 있고 그 광원으로부터의 광은 조명 서브시스템의 하나 이상의 광학 엘리먼트들(도시되지 않음)에 의해 (예컨대, 파장, 편광 등에 기초하여) 상이한 광경로들이 되게 분리될 수도 있다. 상이한 광경로들의 각각에서의 광은 그 다음에 웨이퍼로 지향될 수도 있다. 다수의 조명 채널들이 동일한 시간에 또는 (예컨대, 상이한 조명 채널들이 웨이퍼를 순차적으로 조명하는데 사용될 때) 상이한 시간들에 광을 웨이퍼로 지향시키도록 구성될 수도 있다. 다른 사례에서, 동일한 조명 채널은 상이한 시간들에서 상이한 특성들로 광을 웨이퍼로 지향시키도록 구성될 수도 있다. 예를 들어, 일부 사례들에서, 광학 엘리먼트(18)는 스펙트럼 필터로서 구성될 수도 있고 스펙트럼 필터의 성질들은 상이한 파장들의 광이 상이한 시간들에 웨이퍼로 지향될 수 있도록 (예컨대, 스펙트럼 필터를 교환함으로써) 상이한 다양한 방식들로 변경될 수 있다. 조명 서브시스템은 순차적으로 또는 동시에 상이하거나 또는 동일한 입사각들에서 상이하거나 또는 동일한 특성들을 갖는 광을 웨이퍼로 지향시키기 위한 본 기술분야에서 공지된 임의의 다른 적합한 구성을 가질 수도 있다.

하나의 실시형태에서, 광원(16)은 광대역 플라즈마(broadband plasma, BBP) 광원을 포함할 수도 있다. 이 방식으로, 광원에 의해 생성되고 웨이퍼로 지향되는 광은 광대역 광을 포함할 수도 있다. 그러나, 광원은 레이저와 같은 임의의 다른 적합한 광원을 포함할 수도 있다. 레이저는 본 기술분야에서 공지된 임의의 적합한 레이저를 포함할 수도 있고 본 기술분야에서 공지된 임의의 적합한 파장 또는 파장들에서 광을 생성하도록 구성될 수도 있다. 추가로, 레이저는 단색 또는 거의 단색인 광을 생성하도록 구성될 수도 있다. 이 방식으로, 레이저는 협대역 레이저일 수도 있다. 광원은 다수의 개별 파장들 또는 파대역들에서 광을 생성하는 다색 광원을 또한 포함할 수도 있다.

광학 엘리먼트(18)로부터의 광은 렌즈(20)에 의해 빔 분리기(21)에 포커싱될 수도 있다. 비록 렌즈(20)가 단일 굴절 광학 엘리먼트로서 도 1에서 도시되지만, 실제로, 렌즈(20)는 광학 엘리먼트로부터 웨이퍼에 광을 조합하여 포커싱하는 다수의 굴절 및/또는 반사 광학 엘리먼트들을 포함할 수도 있다는 것이 이해되어야 한다. 도 1에 도시되고 본 명세서에서 설명되는 조명 서브시스템은 임의의 다른 적합한 광학 엘리먼트들(도시되지 않음)을 포함할 수도 있다. 이러한 광학 엘리먼트들의 예들은 편광 컴포넌트(들), 스펙트럼 필터(들), 공간적 필터(들), 반사 광학 엘리먼트(들), 아포다이저(들), 빔 분할기(들), 개구부(들) 등을 비제한적으로 포함하며, 이는 본 기술분야에서 공지된 이러한 임의의 적합한 광학 엘리먼트들을 포함할 수도 있다. 추가로, 그 시스템은 검사를 위해 사용될 조명의 유형에 기초하여 조명 서브시스템의 엘리먼트들 중 하나 이상의 엘리먼트들을 변경시키도록 구성될 수도 있다.

검사 서브시스템은 광이 웨이퍼 위에 스캐닝되도록 구성되는 스캐닝 서브시스템을 또한 포함할 수도 있다. 예를 들어, 검사 서브시스템은 검사 동안 웨이퍼(14)가 배치되는 스테이지(22)를 포함할 수도 있다. 스캐닝 서브시스템은 광이 웨이퍼 전면에 걸쳐 스캐닝될 수 있도록 웨이퍼를 이동시키도록 구성될 수 있는 임의의 적합한 기계 및/또는 로봇 조립체(이는 스테이지(22)를 포함함)를 포함할 수도 있다. 추가로, 또는 대안적으로, 검사 서브시스템은 검사 서브시스템의 하나 이상의 광학 엘리먼트들이 웨이퍼 위에서 광의 일부 스캐닝을 수행하도록 구성될 수도 있다. 광은 임의의 적합한 방식으로 웨이퍼 위로 스캐닝될 수도 있다.

검사 서브시스템은 하나 이상의 검출 채널들을 더 포함한다. 하나 이상의 검출 채널들 중 적어도 하나의 검출 채널은 검사 서브시스템에 의한 웨이퍼의 조명으로 인해 웨이퍼로부터의 광을 검출하도록 그리고 검출된 광에 응답하여 출력을 생성하도록 구성되는 검출기를 포함한다. 예를 들어, 도 1에 도시된 검사 서브시스템은 두 개의 검출 채널들을 포함하는데, 하나의 검출 채널은 집광기(24), 엘리먼트(26), 및 검출기(28)에 의해 형성되고 다른 검출채널은 집광기(30), 엘리먼트(32), 및 검출기(34)에 의해 형성된다. 도 1에 도시된 바와 같이, 두 개의 검출 채널들은 상이한 수집 각도들에서 광을 집광하고 검출하도록 구성된다. 일부 사례들에서, 하나의 검출 채널은 반사된 광을 정반사로(specularly) 검출하도록 구성되고, 다른 검출 채널은 웨이퍼로부터 정반사로 반사되지 않은 (예컨대, 산란된, 회절된 등의) 광을 검출하도록 구성된다. 그러나, 검출 채널들 중 둘 이상은 웨이퍼로부터 동일한 유형의 광(예컨대, 정반사로 반사된 광)을 검출하도록 구성될 수도 있다. 비록 도 1이 두 개의 검출 채널들을 포함하는 검사 서브시스템의 실시형태를 도시하지만, 검사 서브시스템은 상이한 수의 검출 채널들(예컨대, 단지 하나의 검출 채널 또는 둘 이상의 검출 채널들)을 포함할 수도 있다. 비록 집광기들의 각각이 단일 굴절 광학 엘리먼트들로서 도 1에서 도시되지만, 집광기들의 각각은 하나 이상의 굴절 광학 엘리먼트(들) 및/또는 하나 이상의 반사 광학 엘리먼트(들)를 단일 굴절 광학 엘리먼트들로서 포함할 수도 있다는 것이 이해되어야 한다.

하나 이상의 검출 채널들은 본 기술분야에서 공지된 어느 적합한 검출기들이라도 포함할 수도 있다. 예를 들어, 검출기들은 광전 증폭관들(photo-multiplier tubes, PMT들), 전하 결합 소자들(charge coupled devices, CCD들), 및 시간 지연 적분(time delay integration, TDI) 카메라들을 포함할 수도 있다. 검출기들은 본 기술분야에서 공지된 임의의 다른 적합한 검출기들을 또한 포함할 수도 있다. 검출기들은 비-이미징 검출기들 또는 이미징 검출기들을 또한 포함할 수도 있다. 이 방식에서, 검출기들이 비-이미징 검출기들이면, 검출기들의 각각은 세기와 같은 산란광의 특정한 특성들을 검출하도록 구성될 수도 있지만 이미징 평면 내의 포지션의 함수로서 이러한 특성들을 검출하도록 구성되지 않을 수도 있다. 이와 같이, 검사 서브시스템의 검출 채널들 중 각각의 검출 채널에 포함되는 검출기들의 각각에 의해 생성되는 출력은 신호들 또는 데이터일 수도 있지만, 이미지 신호들 또는 이미지 데이터가 아닐 수도 있다. 이러한 사례들에서, 시스템의 컴퓨터 서브시스템(36)과 같은 컴퓨터 서브시스템은 검출기들의 비-이미징 출력으로부터 웨이퍼의 이미지들을 생성하도록 구성될 수도 있다. 그러나, 다른 사례들에서, 검출기들은 이미징 신호들 또는 이미징 데이터를 생성하도록 구성되는 이미징 검출기들로서 구성될 수도 있다. 그러므로, 시스템은 다수의 방식들로 본 명세서에서 설명되는 출력을 생성하도록 구성될 수도 있다.

도 1이 본 명세서에서 설명되는 시스템 실시형태들에 포함될 수도 있는 검사 시스템의 구성을 일반적으로 예시하기 위해 본원에서 제공된다는 것에 주의한다. 명백하게, 본 명세서에서 설명되는 검사 서브시스템 구성은 상업적 검사 시스템을 설계할 때 통상적으로 수행되는 바와 같이 시스템의 성능을 최적화하도록 변경될 수도 있다. 추가로, 본 명세서에서 설명되는 시스템들은 KLA-Tencor로부터 상업적으로 입수 가능한 28xx 및 29xx 계열의 도구들과 같은 기존 검사 시스템을 사용하여 (예컨대, 본 명세서에서 설명된 기능을 기존 검사 시스템에 추가함으로써) 구현될 수도 있다. 이러한 일부 시스템들의 경우, 본 명세서에서 설명되는 방법들이 (예컨대, 시스템의 다른 기능에 더하여) 시스템의 옵션적 기능으로서 제공될 수도 있다. 대안적으로, 본 명세서에서 설명되는 시스템은 완전히 새로운 시스템을 제공하기 위해 "맨 처음부터" 설계될 수도 있다.

시스템의 컴퓨터 서브시스템(36)은 컴퓨터 서브시스템이 웨이퍼의 스캐닝 동안 검출기들에 의해 생성된 출력을 수신할 수 있도록 (예컨대, "유선" 및/또는 "무선" 송신 매체를 포함할 수도 있는 하나 이상의 송신 매체를 통해) 임의의 적합한 방식으로 검사 서브시스템의 검출기들에 커플링될 수도 있다. 컴퓨터 서브시스템(36)은 본 명세서에서 설명되는 검출기들의 출력 및 본 명세서에서 더 설명되는 임의의 다른 기능들을 사용하여 다수의 기능들을 수행하도록 구성될 수도 있다. 이 컴퓨터 서브시스템은 본 명세서에서 설명되는 바와 같이 추가로 구성될 수도 있다.

이 컴퓨터 서브시스템(뿐만 아니라 본 명세서에서 설명되는 다른 컴퓨터 서브시스템들)은 컴퓨터 시스템(들)으로서 본 명세서에서 지칭될 수도 있다. 본 명세서에서 설명되는 컴퓨터 서브시스템(들) 또는 시스템(들)의 각각은 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 다른 디바이스를 포함하는 다양한 형태들을 취할 수도 있다. 일반적으로, "컴퓨터 시스템"이란 용어는 메모리 매체로부터의 명령어들을 실행하는 하나 이상의 프로세서들을 갖는 임의의 디바이스를 포괄하도록 폭넓게 정의될 수도 있다. 컴퓨터 서브시스템(들) 또는 시스템(들)은 병렬 프로세서와 같은 본 기술분야에서 공지된 임의의 적합한 프로세서를 또한 포함할 수도 있다. 추가로, 컴퓨터 서브시스템(들) 또는 시스템(들)은 자립형 또는 네트워크형 도구 중 어느 하나로서 고속 프로세싱 및 소프트웨어를 갖는 컴퓨터 플랫폼을 포함할 수도 있다.

시스템이 하나를 초과하는 컴퓨터 서브시스템을 포함하면, 상이한 컴퓨터 서브시스템들은 이미지들, 데이터, 정보, 명령어들 등이 본 명세서에서 더 설명되는 바와 같은 컴퓨터 서브시스템들 간에 전송될 수 있도록 서로 커플링될 수도 있다. 예를 들어, 컴퓨터 서브시스템(36)은 본 기술분야에서 공지된 임의의 적합한 유선 및/또는 무선 송신 매체를 포함할 수도 있는 임의의 적합한 송신 매체에 의해 (도 1에서의 파선에 의해 도시된 바와 같이) 컴퓨터 서브시스템(들)(102)에 커플링될 수도 있다. 이러한 컴퓨터 서브시스템들 중 둘 이상이 공유된 컴퓨터 판독가능 저장 매체(도시되지 않음)에 의해 또한 효과적으로 커플링될 수도 있다.

본 명세서에서 더 설명되는 바와 같이, 일부 실시형태들은 웨이퍼 상에서 검출된 결함들의 선택된 부분에 대해 결함 검토를 수행하는 것을 포함할 수도 있다. 결함 검토는 결함 검토 도구를 사용하여 수행될 수도 있는데, 결함 검토 도구는 본 명세서에서 설명되는 시스템 실시형태들에 포함되거나 또는 포함되지 않을 수도 있는 전자빔 기반 도구로서 구성될 수도 있다. 예를 들어, 본 명세서에서 설명되는 하나 이상의 컴퓨터 서브시스템은 결함 검토 도구가 웨이퍼 상의 검출된 결함들의 선택된 부분의 로케이션들을 스캐닝하게 함으로써 컴퓨터 서브시스템(들)이 검토 결과들(예컨대, 결함 검토 이미지들)을 취득할 수 있도록 결함 검토 도구에 커플링될 수도 있다. 그러나, 본 명세서에서 설명되는 시스템 실시형태들은 결함들을 (예컨대, 뉴슨스 결함들 또는 다른 결함들로서) 분류하는데 사용될 수 있는 결함들에 대한 결함 검토 출력을 생성하는데 사용될 수 있는 전자빔 기반 도구 또는 서브시스템을 포함할 수도 있다. 도 2에 도시된 이러한 하나의 실시형태에서, 전자빔 기반 서브시스템은 컴퓨터 서브시스템(124)에 커플링되는 전자 컬럼(122)을 포함한다.

도 2에 또한 도시된 바와 같이, 전자 컬럼은 하나 이상의 엘리먼트들(130)에 의해 웨이퍼(128)에 포커싱되는 전자들을 생성하도록 구성되는 전자빔 소스(126)를 포함한다. 전자빔 소스는, 예를 들어, 캐소드 소스 또는 이미터 팁을 포함할 수도 있고, 하나 이상의 엘리먼트들(130)은, 예를 들어, 건(gun) 렌즈, 애노드, 빔 제한 개구부, 게이트 밸브, 빔 전류 선택 개구부, 대물 렌즈, 및 스캐닝 서브시스템을 포함할 수도 있으며, 그것들의 모두는 본 기술분야에서 공지된 이러한 임의의 적합한 엘리먼트들을 포함할 수도 있다.

웨이퍼로부터 복귀한 전자들(예컨대, 이차전자들)은 하나 이상의 엘리먼트들(132)에 의해 검출기(134)에 포커싱될 수도 있다. 하나 이상의 엘리먼트들(132)은, 예를 들어, 엘리먼트(들)(130)에 포함되는 동일한 스캐닝 서브시스템일 수도 있는 스캐닝 서브시스템을 포함할 수도 있다.

전자 컬럼은 본 기술분야에서 공지된 임의의 다른 적합한 엘리먼트들을 포함할 수도 있다. 추가로, 전자 컬럼은 또한, 미국 특허들인 Jiang 등의 2014년 4월 4일자로 발행된 제8,664,594호, Kojima 등의 2014년 4월 8일자로 발행된 제8,692,204호, Gubbens 등의 2014년 4월 15일자의 제8,698,093호, 및 MacDonald 등의 2014년 5월 6일자로 발행된 제8,716,662호에서 설명된 바와 같이 구성될 수도 있으며, 이 미국 특허들은 본 명세서에서 충분히 언급되는 것처럼 참조에 의해 포함된다.

비록 전자 컬럼이 전자들이 입사 빗각에서 웨이퍼로 지향되고 다른 빗각에서 웨이퍼로부터 산란되도록 구성된 것으로서 도 2에 도시되지만, 전자빔은 임의의 적합한 각도들에서 웨이퍼로 지향되고 웨이퍼로부터 산란될 수도 있다는 것이 이해되어야 한다. 추가로, 전자빔 기반 도구는 (예컨대, 상이한 조명 각도들, 수집 각도들 등으로) 웨이퍼의 이미지들을 생성하기 위해 다수의 모드들을 사용하도록 구성될 수도 있다. 전자빔 기반 도구의 다수의 모드들은 도구의 임의의 이미지 생성 파라미터들에서 상이할 수도 있다.

컴퓨터 서브시스템(124)은 위에서 설명된 바와 같은 검출기(134)에 커플링될 수도 있다. 검출기는 웨이퍼의 표면으로부터 복귀하는 전자들을 검출함으로써 웨이퍼의 전자빔 이미지들을 형성할 수도 있다. 전자빔 이미지들은 임의의 적합한 전자빔 이미지들을 포함할 수도 있다. 컴퓨터 서브시스템(124)은 검출기의 출력 및/또는 전자빔 이미지들을 사용하여 본 명세서에서 설명되는 기능들 중 임의의 기능을 수행하도록 구성될 수도 있다. 컴퓨터 서브시스템(124)은 본 명세서에서 설명되는 임의의 추가적인 단계(들)을 수행하도록 구성될 수도 있다. 도 2에 도시되는 전자빔 기반 서브시스템을 포함하는 시스템이 본 명세서에서 설명되는 바와 같이 추가로 구성될 수도 있다.

도 2가 본 명세서에서 설명되는 실시형태들에 포함될 수도 있는 전자빔 기반 도구의 구성을 일반적으로 예시하기 위해 제공된다는 것에 주의한다. 위에서 설명된 광학적 검사 서브시스템에서와 같이, 본 명세서에서 설명되는 전자빔 기반 도구 구성은 상업적 결함 검토 시스템을 설계할 때 통상적으로 수행되는 바와 같이 전자빔 기반 도구의 성능을 최적화하도록 변경될 수도 있다. 추가로, 본 명세서에서 설명되는 시스템들은 KLA-Tencor로부터 상업적으로 입수 가능한 eDR-xxxx 계열의 도구들과 같은 기존 결함 검토 시스템을 사용하여 (예컨대, 본 명세서에서 설명되는 기능을 기존 결함 검토 시스템에 추가함으로써) 구현될 수도 있다. 이러한 일부 시스템들의 경우, 본 명세서에서 설명되는 방법들이 (예컨대, 시스템의 다른 기능에 더하여) 시스템의 옵션적 기능으로서 제공될 수도 있다. 대안적으로, 본 명세서에서 설명되는 시스템은 완전히 새로운 시스템을 제공하기 위해 "맨 처음부터" 설계될 수도 있다.

비록 결함 검토 도구가 전자빔 검토 도구인 것으로 위에서 설명되었지만, 결함 검토 도구는 이온 빔 결함 검토 도구일 수도 있다. 이러한 결함 검토 도구는 전자빔 소스가 본 기술분야에서 공지된 임의의 적합한 이온 빔 소스로 대체될 수도 있다는 점을 제외하면 도 2에 도시된 바와 같이 구성될 수도 있다. 추가로, 결함 검토 도구는 상업적으로 입수 가능한 초점 이온 빔(focused ion beam, FIB) 시스템들, 헬륨 이온 현미경검사(helium ion microscopy, HIM) 시스템들, 및 이차 이온 질량 분광 분석(secondary ion mass spectroscopy, SIMS) 시스템들에 포함되는 것들과 같은 임의의 다른 적합한 이온 빔 도구일 수도 있다.

위에서 언급된 바와 같이, 검사 및 결함 검토 서브시스템들은 에너지(예컨대, 광, 전자들)를 웨이퍼의 물리적 버전에 지향시키며 그리고/또는 웨이퍼의 물리적 버전 위에 에너지를 스캐닝함으로써 웨이퍼의 물리적 버전에 대한 실제(즉, 시뮬레이션되지 않은) 출력 및/또는 이미지들을 생성하도록 구성될 수도 있다. 이 방식으로, 검사 및 결함 검토 서브시스템들은 "가상" 도구들이 아니라, "실제" 도구들로서 구성될 수도 있다. 그러나, 도 1에 도시된 컴퓨터 서브시스템(들)(102)은, 웨이퍼에 대해 생성되는 실제 광학적 이미지들 및/또는 실제 전자빔 이미지들의 적어도 일부를 사용하여 하나 이상의 기능들을 수행하도록 구성되는 하나 이상의 "가상" 시스템들(도시되지 않음)을 포함하며, 이는 본 명세서에서 더 설명되는 하나 이상의 기능들 중 임의의 기능을 포함할 수도 있다.

하나 이상의 가상 시스템들은 그 안에 배치되는 웨이퍼를 가질 수 없다. 특히, 가상 시스템(들)은 검사 서브시스템(10) 또는 결함 검토 서브시스템의 일부가 아니고 및 웨이퍼의 물리적 버전을 핸들링하는 임의의 능력을 가지지 않는다. 다르게 말하면, 가상 시스템으로서 구성되는 시스템에서, 자신의 하나 이상의 "검출기들"의 출력은 실제 검사 서브시스템의 하나 이상의 검출기들에 의해 이전에 생성되었던 그리고 가상 시스템에 저장되는 출력일 수도 있고, "이미징 및/또는 스캐닝" 동안, 가상 시스템은 웨이퍼가 영상화 및/또는 스캐닝되어 있는 것처럼 저장된 출력을 재생할 수도 있다. 이 방식으로, 가상 시스템으로 웨이퍼를 이미징 및/또는 스캐닝하는 것은 물리적 웨이퍼가 실제 시스템으로 영상화 및/또는 스캐닝된 것과 동일한 것으로 보이게 할 수도 있지만, 실제로는, "이미징 및/또는 스캐닝"은 웨이퍼가 이미징 및/또는 스캐닝될 수도 있는 것과 동일한 방식으로 웨이퍼에 대한 출력을 단순히 재생하는 것을 수반한다.

"가상" 검사 시스템들로서 구성되는 시스템들 및 방법들은 동일인에게 양도된 미국 특허들인 Bhaskar 등의 2012년 2월 28일자로 발행된 제8,126,255호 및 Duffy 등의 2015년 12월 29일자로 발행된 제9,222,895호에서 설명되어 있으며, 이것들 둘 다는 본 명세서에서 충분히 언급되는 것처럼 참조에 의해 포함된다. 본 명세서에서 설명되는 실시형태들은 이들 특허들에서 설명된 바와 같이 추가로 구성될 수도 있다. 예를 들어, 본 명세서에서 설명되는 하나 이상의 컴퓨터 서브시스템은 이들 특허들에서 설명된 바와 같이 추가로 구성될 수도 있다.

본 명세서에서 설명되는 검사 및 결함 검토 서브시스템들은 다수의 모드들 또는 "상이한 양식(modality)들"로 웨이퍼에 대한 출력을 생성하도록 구성될 수도 있다. 일반적으로, 검사 또는 결함 검토 서브시스템의 "모드" 또는 "양식"(그들 용어들이 본 명세서에서 교환적으로 사용되기 때문임)은 웨이퍼에 대한 출력들 및/또는 이미지들을 생성하기 위해 사용되는 검사 또는 결함 검토 서브시스템의 파라미터들의 값들에 의해 정의될 수 있다. 그러므로, 상이한 모드들이 검사 또는 결함 검토 서브시스템의 파라미터들 중 적어도 하나의 파라미터에 대한 값들에서 상이할 수도 있다. 이 방식으로, 일부 실시형태들에서, 출력은 검사 서브시스템의 파라미터의 둘 이상의 상이한 값들을 갖는 검사 서브시스템에 의해 생성된 이미지들을 포함한다. 예를 들어, 검사 서브시스템의 하나의 실시형태에서, 다수의 모드들 중 적어도 하나의 모드는 조명용 광의 적어도 하나의 파장을 사용하며, 이 파장은 다수의 모드들 중 적어도 하나의 다른 모드를 위해 사용되는 조명용 광의 적어도 하나의 파장과는 상이하다. 모드들은 상이한 모드들에 대해 본 명세서에서 더 설명되는 바와 같이, (예컨대, 상이한 광원들, 상이한 스펙트럼 필터들 등을 사용함으로써) 조명 파장이 상이할 수도 있다. 다른 실시형태에서, 다수의 모드들 중 적어도 하나의 모드는 다수의 모드들 중 적어도 하나의 다른 모드를 위해 사용되는 검사 서브시스템의 조명 채널과는 상이한 검사 서브시스템의 조명 채널을 사용한다. 예를 들어, 위에서 언급된 바와 같이, 검사 서브시스템은 하나를 초과하는 조명 채널을 포함할 수도 있다. 이와 같이, 상이한 조명 채널들은 상이한 모드들을 위해 사용될 수도 있다.

유사한 방식으로, 전자빔 이미지들은 결함 검토 서브시스템의 파라미터의 둘 이상의 상이한 값들을 갖는 결함 검토 서브시스템에 의해 생성된 이미지들을 포함할 수도 있다. 예를 들어, 결함 검토 서브시스템은 다수의 모드들 또는 "상이한 양식들"로 웨이퍼에 대한 출력을 생성하도록 구성될 수도 있다. 결함 검토 서브시스템의 다수의 모드들 또는 상이한 양식들은 웨이퍼에 대한 출력 및/또는 이미지들을 생성하기 위해 사용되는 결함 검토 서브시스템의 파라미터들의 값들에 의해 정의될 수 있다. 그러므로, 상이한 모드들은 결함 검토 서브시스템의 전자빔 파라미터들 중 적어도 하나의 전자빔 파라미터에 대한 값들이 상이할 수도 있다. 예를 들어, 전자빔 결함 검토 서브시스템의 하나의 실시형태에서, 다수의 모드들 중 적어도 하나의 모드는 다수의 모드들 중 적어도 하나의 다른 모드를 위해 사용되는 적어도 하나의 조명용 입사각과는 상이한 적어도 하나의 조명용 입사각을 사용한다.

컴퓨터 서브시스템(들)은 적어도 대다수의 검출된 결함들이 뉴슨스 결함들을 포함하도록 출력에 핫 문턱값을 적용함으로써 웨이퍼 상의 결함들을 검출하도록 구성된다. 본 명세서에서 사용되는 해당 용어로서의 "뉴슨스 결함들"은 이처럼 웨이퍼 상에서 검출되는 결함들로서 일반적으로 정의되지만 정말로 실제 웨이퍼 상의 결함들은 아니다. 대신, "뉴슨스 결함들"은 웨이퍼 상의 비 결함 잡음 소스들(예컨대, 라인 에지 거칠기, 패터닝된 특징부들에서의 상대적으로 작은 임계 치수(critical dimension, CD) 변동, 두께 변동들 등)로 인해 그리고/또는 검사 서브시스템 자체 또는 검사를 위해 사용되는 자신의 구성에서의 여유로 인해 검출될 수도 있다.

그러므로, 일반적으로, 검사의 목표는 웨이퍼 상의 뉴슨스 결함들을 검출하는 것이 아니다. 그러나, 본 명세서에서 설명되는 실시형태들에서, 컴퓨터 서브시스템(들)은 통계적으로 의미있는 결과들을 위한 상당한 수의 뉴슨스 결함 예들을 생성하기 위해 핫 스캔(즉, 광이 웨이퍼를 가로질러 스캐닝됨에 출력이 웨이퍼에 대해 생성되고 핫 문턱값이 출력에 적용됨으로써 "핫 스캔"이 되게 하는 스캔)을 실행할 수도 있다. 특히, 핫 스캔을 실행함으로써, 통계적으로 충분한 데이터가 본 명세서에서 설명되는 다른 단계들에 대해 생성될 수 있다. 다르게 말하면, 그것이 핫 스캔이기 때문에, 상당한 수의 뉴슨스 결함들이 검출될 것이고 적어도 일부 관심 결함들(defects of interest, DOI들)이 또한 검출될 것이다(왜냐하면 그 결함들이 핫 스캔에 의해 또한 검출될 것이기 때문이다). 검출되는 DOI들의 수에 상관없이, 검출되는 상당한 수의 뉴슨스 결함들은 본 명세서에서 설명되는 다른 단계들에 대해 통계적으로 충분한 데이터를 제공한다. 이 방식으로, 뉴슨스 결함을 포함하는 "적어도 대다수의 검출된 결함들"은 그 결함들의 50%보다 100%에 더 가까울 수도 있다. 이러한 하나의 예에서, 핫 문턱값을 출력에 적용함으로써 검출되는 결함들의 90%를 초과하는 결함들이 뉴슨스 결함들일 수도 있다.

웨이퍼 상의 결함들을 검출하는 것은 임의의 적합한 결함 검출 방법 및/또는 알고리즘으로 (예컨대, 핫 문턱값을 출력에 적용하고 핫 문턱값 위의 값을 갖는 임의의 출력이 결함 또는 잠재적 결함에 대응한다고 결정하는) 본 기술분야에서 공지된 임의의 적합한 방식으로 수행될 수도 있다. "핫" 문턱값이 웨이퍼에 대해 검사 서브시스템에 의해 생성된 출력의 잡음 플로어에 있거나, 잡음 플로어 내에 있거나, 또는 그 잡음 플로어에 실질적으로 가까운 문턱값으로서 일반적으로 정의될 수 있다. 이 방식으로, 결함 검출은 튜닝된 검사 레시피를 위해 통상적으로 수행될 것보다 상당히 더 공격적일 (더 핫할) 수 있어서, 결함들 및 뉴슨스 이벤트들을 포함하는 일부 이벤트들이 튜닝된 검사에서 원하는 것보다 더 많이 검출된다. 이 방식으로, 이러한 검사는 실질적으로 높은 뉴슨스 결함 검출로 인해 생산 모니터링에 일반적으로 유용하지 않을 것이다. 이러한 검사는 "핫" 검사라 흔히 지칭된다.

그 방법은 또한 웨이퍼에 대한 디자인 정보에 관해 검출된 결함들의 로케이션들을 결정하는 단계를 포함한다. 본 명세서에서 더 설명되는 바와 같이, 검출된 결함들의 로케이션들은 다수의 상이한 방식들로 결정될 수도 있다. 하나의 실시형태에서, 검출된 결함들의 로케이션들은 부화소(sub-pixel) 정확도로 결정된다. 본 명세서에서 사용되는 용어로의 "부화소"는 검사 서브시스템에 의해 생성된 출력의 화소보다 더 작은 것으로서 일반적으로 정의된다. 이 방식으로, 본 명세서에서 사용되는 용어로서의 "부화소 정확도"는 검사 서브시스템에 의해 취득되는 이미지에서의 단일 화소의 크기(일 측에서부터 타 측까지의 거리)보다 더 작은 에러를 갖는 무언가(예컨대, 결함 로케이션)의 결정으로서 일반적으로 정의될 수 있다. 본 명세서에서 더 설명되는 결함 로케이션 결정들은 결함 로케이션들이 부화소 정확도로 결정되는 것을 가능하게 한다. 예를 들어, 결함의 점 확산 함수(point spread function)의 보간이 본 명세서에서 더 설명되는 바와 같이 수행되어 부화소 정확도로 결함 로케이션을 결정할 수 있다.

일부 실시형태들에서, 검출된 결함들의 로케이션들은 출력 내의 결함 로케이션들의 보간 및 웨이퍼에 대한 디자인 정보에 대한 출력의 정렬에 의해 결정된다. 예를 들어, 가능한 한 양호하게 각각의 결함의 로케이션을 보간하는 것은 KLA-Tencor로부터 상업적으로 입수가능한 최신 디자인 향 정렬(align to design) 방법들 및 시스템들과 결함 로케이션 보간 기법들을 사용하여 수행될 수도 있다. 추가로, 웨이퍼에 대한 디자인 정보에서의 층 정보는 검사 서브시스템에 의해 생성된 광학적 패치 이미지들에 디자인을 실질적으로 정확하게 정렬하는데 사용될 수도 있다. 일단 디자인이 광학적 이미지들에 정렬되면, 광학적 패치 이미지들로부터 추출된 결함 좌표들은 디자인과 중첩된다. 이 방식으로, 디자인 공간에서의 결함들에 대한 고도로 정확한 좌표들(즉, "디자인 좌표들")이 결정될 수 있고 그 다음에 본 명세서에서 더 설명되는 바와 같은 층 구조들과 상관될 수 있다.

보간은 결함들에 대응하는 출력(예컨대, 차이 이미지의 부분이며, 이는 본 명세서에서 설명되는 바와 같이 생성될 수도 있음)을 출력에서의 화소 격자보다 더 미세한 화소 격자 상으로 업샘플링하도록 그리고 가장 강한 신호를 갖는 더 미세한 화소 격자에서의 화소의 중심의 로케이션을 결함의 로케이션으로서 사용하여 수행될 수도 있다. 이들 단계들은 본 기술분야에서 공지된 임의의 적합한 방식으로 수행될 수도 있다. 보간은 본 기술분야에서 공지된 임의의 다른 적합한 방식으로 또한 수행될 수도 있다.

출력(예컨대, 이미지들)을 디자인 정보에 정렬시키는 것은 다수의 상이한 방식들로 수행될 수도 있다. 예를 들어, 일부 실시형태들에서, 정렬은 출력과 디자인 정보 사이에 상호 상관을 최대화하는 것을 포함한다. 이러한 하나의 예에서, 검사 시, 측정된 이미지들은 이미지들과 디자인 정보 사이의 상호 상관을 최대화함으로써 디자인 정보에 정렬될 수도 있다. 정렬에서 사용되는 상호 상관은 정규화된 상호 상관과 같은 본 기술분야에서 공지된 임의의 적합한 상호 상관을 포함할 수도 있다. 검출된 결함들에 대한 출력을 웨이퍼에 대한 디자인 정보에 정렬시키는 것은 위에서 포함된 Kulkarni 등의 특허에서 설명된 바와 같이 또한 수행될 수도 있다. 본 명세서에서 설명되는 실시형태들은 이 특허에서 설명되는 정렬 중 임의의 것을 수행하도록 구성될 수도 있다.

다른 실시형태에서, 결함들을 검출하는 것은 출력의 상이한 부분들로부터 상이한 부분들을 위한 기준 출력을 감산하고 차이 이미지들에 핫 문턱값을 적용함으로써 출력의 상이한 부분들에 대한 차이 이미지들을 생성하는 것을 포함하고, 검출된 결함들의 로케이션들을 결정하는 것은 검출된 결함들에 대응하는 차이 이미지들의 부분을 함수(function)에 맞춤으로써 수행된다. 기준 출력은 임의의 적합한 방식으로 취득될 수도 있다. 하나의 예에서, 기준 출력은 웨이퍼 상의 대응하는 로케이션을 위해 출력될 수도 있다. 특정 예에서, 출력의 상이한 부분들은 웨이퍼 상의 다이에서의 상이한 영역들에 대해 생성된 출력을 포함할 수도 있고, 기준 출력은 웨이퍼 상의 상이한 다이에서 대응하는 영역들에 대해 생성된 출력을 포함할 수도 있다. 차이 이미지들을 생성하는 것은 기준 출력 및 출력의 대응하는 부분들을 정렬한 다음 출력의 대응하는 부분들로부터 기준 출력을 감산하는 것을 포함할 수도 있으며, 이는 임의의 적합한 방식으로 수행될 수도 있다. 핫 문턱값은 본 명세서에서 더 설명되는 바와 같이 차이 이미지들에 적용될 수도 있다.

차이 이미지들의 부분이 맞는 함수가 여러 가능한 함수들 중 하나일 수도 있다. 일반적으로, 결함들의 점 확산 함수의 포물선 핏(parabolic fit)이 결함 로케이션들을 보간하는데 사용될 수도 있다. 더 높은 차수의 다항식들을 또한 사용할 수 있지만, 그러한 다항식들은 컴퓨테이션적으로 더 비용이 많이 든다. 예를 들어, 함수는 가우시안 함수일 수도 있다. 이러한 일 예에서, 검출된 결함에 대응하는 차이 이미지에서의 측정된 신호는 검출된 결함에 대한 예상된 신호 프로파일(예컨대, 가우시안 프로파일)에 맞추어질 수 있다. 다르게 말하면, 컴퓨터 서브시스템(들)은 가우시안 모델을 사용하여 결함 로케이션에 맞추어질 수도 있다. 일부 검사 서브시스템의 모드들에 대해 그리고 불규칙 신호 프로파일들에 대해, 결함 로케이션들은 이들 신호 프로파일들의 시뮬레이션들에 맞춤에 의해 결정될 수 있다. 다른 예에서, 검출된 결함들의 로케이션들을 결정하는 것은 결함들에 대응하는 차이 이미지들의 부분을 에어리 디스크 함수(Airy disc function)에 맞춤으로써 수행된다. 예를 들어, 결함 프로파일들을 설명하는데 사용될 수 있는 함수들은 분석적으로 설명될 수 있는 함수들(예컨대, 에어리 디스크들 또는 다항식들) 또는 측정들로부터 도출되는 함수들 (예컨대, 한 세트의 결함들이 측정되고 그것들의 프로파일들은 함께 평균됨)을 포함할 수도 있다. 검사 서브시스템의 예상되는 신호 프로파일들을 위해 사용되는 모델 또는 함수는 본 기술분야에서 공지된 임의의 적합한 포맷을 갖는 본 기술분야에서 공지된 임의의 적합한 이러한 모델 또는 함수를 포함할 수도 있다. 추가로, 신호 프로파일들을 위한 모델에 차이 이미지의 부분의 맞춤은 임의의 적합한 방식으로 수행될 수도 있다.

컴퓨터 서브시스템(들)은 또한 웨이퍼 상의 구조체에 관련한 동일한 로케이션들을 갖는 검출된 결함들이 스태킹 결과들에서 서로 일치하도록 구조체에 관련한 결정된 로케이션들에 기초하여 검출된 결함들에 대한 정보를 스태킹하도록 구성된다. 스태킹 정보는 모든 결함 로케이션들을 하나의 단일 다이(다이 스택), 웨이퍼 상의 인쇄된 레티클 인스턴스(레티클 스택), 또는 디자인 패터닝된 특징부들(디자인 스택)에 투영하는 것을 포함할 수도 있다. 예를 들어, 하나의 실시형태에서, 웨이퍼 상의 구조체는 웨이퍼 상의 다이를 포함한다. 다른 실시형태에서, 웨이퍼 상의 구조체는 웨이퍼 상의 레티클의 인쇄된 인스턴스를 포함한다. 추가의 실시형태에서, 웨이퍼 상의 구조체는 웨이퍼 상에 형성된 패터닝된 특징부들을 포함한다.

이러한 하나의 예에서, 본 명세서에서 더 설명되는 바와 같이, 결함 로케이션들은 웨이퍼 상의 디자인 정보에 관해 결정된다. 그들 결함 로케이션들은 웨이퍼 상의 구조체(즉, 다이, 레티클의 인쇄된 인스턴스, 또는 웨이퍼 상의 특정 패터닝된 특징부들)에 관련한 결함 로케이션들을 결정하는데 사용될 수 있다. 그 다음에, 구조체에 관련한 그들 결함 로케이션들은 웨이퍼 상의 단일 구조체(예컨대, 단일 다이, 인쇄된 레티클 인스턴스, 패터닝된 특징부 또는 패터닝된 특징부 세트 등)에 관해 결함들을 스태킹하는데 사용될 수도 있다. 이러한 하나의 예에서, "스태킹"은 다이 로케이션들(즉, 다이 상대 로케이션들 또는 다이의 원점에 관해 결정된 로케이션들) 내에서 결정된 로케이션들에 다이의 영역 내의 검출된 결함들의 모두를 도시하는 선도(plot) 또는 개략도를 포함할 수도 있다. 이 방식으로, 결함 검출 결과들은 웨이퍼 상의 다수의 대응 영역들(예컨대, 다수의 다이들)에 대한 결함 검출 결과들이 영역의 단일 인스턴스 속으로 서로 중첩된다는 점에서 "스태킹"된다.

스태킹의 결과들은 또한 뉴슨스 결함들을 특정한 디자인 구조체들 속으로 투영함으로써 디자인 기반 스택일 수도 있다. 이 방식으로, 결함 로케이션들은 웨이퍼 상의 특정 영역의 단일 인스턴스뿐만 아니라 해당 특정 영역에 대응하는 임의의 디자인 정보 속으로 서로 중첩될 수 있다. 임의의 특정 결함 검출 결과들에 대한 올바른 디자인 정보는 상이한 디자인 층 이미지들과 결함들에 대해 생성된 광학적 이미지들을 비교하여 결함 공간 분포와는 적어도 일부 잠재적 공간 대응관계를 갖는 디자인 층들 중 하나 이상의 디자인 층들을 식별함으로써 결정될 수도 있다. 그들 디자인 층 이미지들은 그 다음에 광학적 이미지들에 최상으로 일치하는 스택에서 결합될 수 있다. 추가로, 디자인 스택을 생성하는데 사용되는 디자인 층 정보는 결함 검사가 일어나는 층(즉, 검사 전에 웨이퍼 상에 형성된 마지막 층)에 앞서 웨이퍼 상에 형성된 패터닝 층들의 모두를 포함하는 디자인 파일들의 스택을 포함할 수도 있다.

하나의 실시형태에서, 결함 로케이션들이 본 명세서에서 설명되는 바와 같이 결정된 후, 그들 로케이션들은 웨이퍼 맵과 같은 어떤 방식으로 제시될 수도 있다. 도 3은 이러한 웨이퍼 맵의 하나의 예를 도시한다. 특히, 웨이퍼 맵(300)은 웨이퍼와 본 명세서에서 설명되는 바와 같이 결정된 결함들의 로케이션들(302)의 개략적 아웃라인을 보여준다. 그러므로, 웨이퍼 맵은 웨이퍼에 관해 결함 로케이션들을 보여준다. 본 명세서에서 설명되는 바와 같이, 결함 로케이션들은 웨이퍼에 대한 디자인 정보에 관련한 결함 로케이션들로서 결정될 수도 있다. 디자인 정보가 웨이퍼 상에 인쇄되는 방법에 관한 정보와 함께 그들 결함 로케이션들은 웨이퍼에 관련한 결함 로케이션들을 결정하는데 사용될 수도 있다. 웨이퍼 맵(300)은 임의의 특정 웨이퍼에 대해 결정된 임의의 특정 결함 로케이션들을 예시하기 위해 여기에 도시되어 있지 않다. 대신, 웨이퍼 맵(300)은 단순히 본 명세서에서 설명되는 실시형태들의 추가의 이해를 위해 여기에 포함된다. 추가로, 웨이퍼에 대한 디자인 정보에 관련한 결함 로케이션들 및/또는 웨이퍼 자체는 본 기술분야에서 공지된 임의의 다른 적합한 방식으로 저장 또는 제시될 수도 있다. 그 정보는 그 다음에 본 명세서에서 설명되는 다양한 스택들 중 하나의 스택(예컨대, 다이 스택, 레티클 스택, 또는 디자인 스택)을 계산하는데 사용될 수도 있다.

일부 실시형태들에서, 하나 이상의 컴퓨터 서브시스템은 또한, 단위 면적 당 그 속에 위치된 검출된 결함들의 수가 미리 결정된 문턱값보다 큰 영역들을 스태킹 결과들에서 식별하고 식별된 영역들에 위치된 검출된 결함들을 뉴슨스 결함들로서 지정함으로써 뉴슨스 결함들이 되는 검출된 결함들을 식별하도록 구성된다. 예를 들어, 결함들이 핫 문턱값을 사용하여 본 명세서에서 설명되는 바와 같이 검출되기 때문에, 더 많은 검출된 결함들이 비-뉴슨스 결함들(예컨대, 실제 결함들 및 DOI들)과 비교하여 뉴슨스 결함들일 것이다. 추가로, 뉴슨스 결함들은 웨이퍼의 검사된 영역의 모두에 걸쳐 검출될 것이지만 뉴슨스 결함들을 유발하는 패터닝된 특징부들 또는 영역들 안에, 상에 또는 그 근처에서 더 많은 수들로 검출될 가능성이 가장 높다. 그러므로, 뉴슨스 결함들일 가능성이 가장 높은 검출된 결함들은 스태킹 결과들에서 결함 밀도이 특히 높은(예컨대, 의해 설정될 수도 있는 적절한 값인 어떤 사전설정 문턱값보다 더 높은) 영역들을 발견함으로써 식별될 수도 있다. 그들 영역들에서 검출되는 결함들의 대부분은 그 다음에 본 명세서에서 설명되는 목적들을 위한 뉴슨스 결함들로서 지정될 수 있다. 뉴슨스 결함들이 실제 결함들 및/또는 DOI에 대한 실제 뉴슨스 결함들인지의 여부는 본 명세서에서 더 설명되는 바와 같이 결정될 수도 있다.

컴퓨터 서브시스템(들)은 또한, 스태킹의 결과들에 기초하여 뉴슨스 결함들의 소스를 식별하기 위해 구성된다. 추가로, 위에서 설명된 바와 같이, 결함들의 로케이션들을 결정하는 것은 디자인 기반 정렬을 포함할 수도 있다. 그러므로, 본 명세서에서 설명되는 실시형태들은 디자인 기반 정렬을 사용하여 뉴슨스 결함들의 소스 분석을 위해 구성될 수도 있다. 본 명세서에서 설명되는 실시형태들은 뉴슨스 및/또는 결함들이 도입되는 소스 (예컨대, 층, 패터닝된 특징부들 등)을 식별하도록 또한 구성될 수도 있다. 예를 들어, 뉴슨스 결함 예들을 포함하는 스택에 기초하여, 뉴슨스 결함들이 위치되는 디자인 층은 공정에서의 어느 단계에서 그들 결함들이 도입될 가능성이 가장 높은지와 무엇이 뉴슨스 구조체들(즉, 뉴슨스 결함들을 유발하는 패터닝된 특징부들)인지를 발견하기 위해 조사될 수도 있다. 다른 예에서, 스택 내의 결함 로케이션 분포에 기초하여, 결함들이 도입된 층은 식별될 수 있다. 다르게 말하면, 본 명세서에서 설명되는 실시형태들에서, 결함들은 웨이퍼의 핫 스캔에 의해 검출되어 상당한 수의 뉴슨스 결함 및 잡음 예들을 생성한다. 실시형태들은 그러면 정보의 통계적 분포를 사용하여 이들 뉴슨스 결함들 및/또는 잡음 이벤트들이 어디서 나오는 지를 발견할 수 있다. 어떤 방식으로 (셀, 레티클, 필드, 디자인 패턴 등으로) 결함 정보를 중첩함으로써, 상당한 수의 뉴슨스 결함들을 생성했던 구조체들 또는 영역들은 그렇지 않았던 영역들 또는 구조들에 비해 식별될 수 있다. 상당한 수의 뉴슨스 결함들을 생성했던 영역들 또는 구조체들은 그 다음에 뉴슨스 영역들로서 식별될 수 있다. 나머지 영역들은 DOI 영역들 또는 적어도 비-뉴슨스 영역들인 것으로 결정될 수 있다.

하나의 실시형태에서, 뉴슨스 결함들의 소스를 식별하는 것은, 스태킹 결과들에서의 검출된 결함들의 로케이션들과 둘 이상의 디자인 층들에서의 패터닝된 특징부들의 로케이션들을 비교함으로써 스태킹 결과들과 웨이퍼에 대한 둘 이상의 디자인 층들에서의 패터닝된 특징부들 중 하나 이상의 패터닝된 특징부들이 공간적 일치를 갖는 스태킹 결과들의 부분들을 식별하고, 스태킹 결과들에서의 검출된 결함들과의 공간적 일치를 갖는 하나 이상의 패터닝된 특징부들을 포함하는, 둘 이상의 디자인 층들 중 하나의 디자인 층으로서 뉴슨스 결함들의 소스를 식별하는 것을 포함한다. 특히, 본 명세서에서 설명되는 바와 같이, 스택은 서로 공간적 일치를 갖는 결함들을 식별하도록 생성될 수도 있다. 추가로, 스택은 공간적으로 일치하는 결함 세트와 공간적으로 일치하는 패터닝된 특징부(들)를 찾는데 사용될 수도 있다. 뉴슨스 결함들과 공간적으로 일치하는 패터닝된 특징부들이 있다면, 그들 특징들(과 그것들의 대응하는 디자인 층(들))은 뉴슨스 결함들의 소스로서 식별된다. 이러한 하나의 예에서, 결함/뉴슨스/잡음 이벤트들과 가장 가까운 다각형 사이의 최단 거리는 결정될 수도 있고, 이 다각형이 속하는 층은 결함/뉴슨스/잡음 이벤트들의 소스로서 보고될 수도 있다. 다양한 이벤트들에 대해 이를 하면, 이벤트가 도입되었던 층은 식별될 수 있다. 최단 거리 계산은 스태킹에 병렬로 구현될 수 있다.

일부 실시형태들에서, 뉴슨스 결함들의 소스는 웨이퍼의 디자인 층을 포함한다. 이러한 일부 예들에서, 도 4 및 도 5는 많은 뉴슨스 결함 예들이 동일한 디자인 기반 그룹의 디자인 클립 상으로 투영되는 디자인 스택 예들을 도시한다. 그러므로, 도 4 및 도 5에서의 디자인 스택 예들은 본 명세서에서 설명되는 스태킹 단계에서 생성될 수도 있다. 이들 예들에서, 결함 로케이션들은 도 4 및 도 5에 도시된 원들의 중심에 위치되고, 결함 로케이션 불확실성 에러가 원 반경에 의해 표현된다. 추가로, 각각의 원은 결함을 나타낸다. 본 명세서에서 설명되는 실시형태들이 아무리 잘 작동하더라도 로케이션 불확실성(예컨대, 수 나노미터로 됨)이 있기 때문에, 원들은 결함이 3 시그마 확률로 원 내에서 발생하고 있다는 것을 의미하는데 사용된다.

도 4에 도시된 예에서, 뉴슨스는 금속 라인들의 라인 에지 거칠기로부터 유래하여 층 A에 도입될 가능성이 매우 높다. 특히, 결함들(400)의 로케이션들(디자인 클립에 대응하는 웨이퍼 상의 다수의 영역들에서 검출됨)은 층 A에서의 금속 라인들(402)과 층 B에서의 금속 라인들(404)을 포함하는 디자인 클립 상에 중첩되어 보인다. 그러면 도 4에서 알 수 있는 바와 같이, 결함 로케이션들은 층 A에서의 금속 라인들(402)의 에지들과 공간적으로 일치한다. 이와 같이, 뉴슨스 결함들은 층 A에서의 금속 라인들의 라인 에지 거칠기로 인해 층 A 안에 도입될 가능성이 매우 높다. 그러므로, 뉴슨스 결함들의 소스는 본 명세서에서 설명되는 실시형태들에 의해 층 A로서 식별될 수도 있다. 다르게 말하면, 본 명세서에서 설명되는 식별하는 단계는 도 4에 도시된 스태킹의 결과들을 분석하여 검출된 결함들과 층 A에서의 금속 라인들의 에지들 사이의 공간적 일치를 식별할 수도 있다. 해당 공간적 일치로 인해, 뉴슨스 결함들의 소스는 뉴슨스 결함들이 에지들 상의 거칠기로 인해 검출되게 할 가능성이 가장 높은 금속 라인들의 에지들로서 층 A에서 식별될 수도 있다.

도 5에 도시된 예에서, 뉴슨스 결함들은 층 B의 금속 라인들 가까이에서 또는 그것들 사이에 대부분 발생하고 있다. 층 B의 금속 라인들에서의 CD 변화는 이들 뉴슨스 결함들이 검출되게 한다. 특히, 결함들(500)의 로케이션들(디자인 클립에 대응하는 웨이퍼 상의 다수의 영역들에서 검출됨)은 층 A에서의 금속 라인들(502)과 층 B에서의 금속 라인들(504)을 포함하는 디자인 클립 상에 중첩된다. 그러면 도 5에서 알 수 있는 바와 같이, 결함 로케이션들은 두 개의 금속 라인들(504)의 가장 가까운 대부분의 에지들(즉, 서로 대면하는 금속 라인들(504)의 에지들)과 공간적 일치한다. 그러므로, 뉴슨스 결함들은 층 B의 금속 라인들의 가장 가까운 대부분의 에지들 가까이에서 또는 층 B의 금속 라인들 사이에서 대부분 발생하고 있다. 이와 같이, 뉴슨스 결함들은 층 B의 금속 라인들에서의 CD 변화로 인해 층 B에 도입될 가능성이 매우 높다. 뉴슨스 결함들의 소스는 그러므로 본 명세서에서 설명되는 실시형태들에 의해 층 B로서 식별될 수도 있다. 다르게 말하면, 본 명세서에서 설명되는 식별하는 단계는 도 5에 도시된 스태킹의 결과들을 분석함으로써 검출된 결함들과 층 B의 서로 대면하는 금속 라인들의 에지들 사이의 공간적 일치와 층 B의 금속 라인들 사이의 공간을 식별할 수도 있다. 공간적 일치로 인해, 뉴슨스 결함들의 소스는 뉴슨스 결함들이 금속 라인들에서의 CD 변화로 인해 검출될 가능성이 가장 높은 금속 라인들의 에지들로서 층 B에서 식별될 수도 있다. 도 5에 더 도시된 바와 같이, 아웃라이어(506)가 디자인 스택 결과들에서 식별될 수도 있다. 아웃라이어(outlier)는 다른 결함 로케이션들이 통계적으로 우세하면 제거될 수 있다.

도 4 및 도 5는 임의의 특정 결함 로케이션들 또는 임의의 특정 디자인 패턴들을 예시하기 위해 본원에 도시되지 않았다. 대신, 도 4 및 도 5는 단순히 본 명세서에서 설명되는 실시형태들의 추가의 이해를 위해 여기에 포함된다.

다른 실시형태에서, 뉴슨스 결함들의 소스를 식별하는 것은 뉴슨스 결함들이 웨이퍼 상의 최상층 또는 웨이퍼 상의 최상층 밑에 있는 층에 의해 야기되는지를 결정하는 것을 포함한다. 예를 들어, 본 명세서에서 설명되는 실시형태들은 웨이퍼 상의 이전의 층일 때 뉴슨스 결함들의 소스를 유리하게 식별할 수 있다. DOI가 맨 위 층(웨이퍼 상에 인쇄된 최상층)에서만 통상 발생하지만, 뉴슨스 결함들은 최상 층 아래에 있는 층들에서 또한 발생할 수 있다. 이 방식으로, 웨이퍼 상의 층들 중 어느 것이 뉴슨스 결함들의 소스인지를 식별하기 원하면, 본 명세서에서 설명되는 스태킹하는 단계에서의 사용을 위해 이전의 층들의 디자인을 가질 필요가 있다. 이 방식으로, 어떤 층에 뉴슨스 결함들이 도입되었는지를 발견할 수 있다. 예를 들어, 도 4 및 도 5에 도시된 바와 같이, 두 개의 상이한 층들(층들 A 및 B) 상의 금속 라인들은 스태킹 결과들에서 도시될 수도 있다. 층 A 및 층 B는 하나의 층이 다른 층 아래에 있도록 웨이퍼 상에 상이한 공정 단계들에서 형성될 수도 있다. 다르게 말하면, 층 A는 최상층일 수도 있고 층 B는 층 A 밑에 있는 층일 수도 있다(또는 반대의 경우일 수도 있다). 추가로, 웨이퍼 상의 두 개를 초과하는 층들을 위한 디자인 정보는 본 명세서에서 설명되는 바와 같이 생성되는 스태킹 결과들에서 도시될 수도 있다. 이 방식으로, 식별하는 단계는 웨이퍼 상의 최상층과 그 층 밑에 있는 하나 이상의 층들을 포함할 수도 있는 웨이퍼 상의 하나를 초과하는 층에서의 패터닝된 특징부들과 검출된 결함들 사이의 공간적 일치를 찾을 수도 있다. 이와 같이, 뉴슨스 결함들의 소스는 검출된 결함들과의 공간적 일치를 갖는 패터닝된 특징부들을 포함하는 밑에 있는 층들 중 하나 또는 최상층으로서 식별될 수도 있다.

일부 실시형태들에서, 뉴슨스 결함들은 전자빔 기반 도구에 가시적이지 않은 뉴슨스 결함들을 포함한다. 예를 들어, 본 명세서에서 설명되는 실시형태들은 뉴슨스 결함들이 현재의 층에서 주사형 전자 현미경(SEM) 검토 도구에 가시적이지 않을 때 뉴슨스 결함들의 소스를 식별하는데 사용될 수 있다. 특히, 일반적으로, SEM은 SEM 자체의 성질로 인해 웨이퍼의 최상 표면 아래에 있는 결함들을 검출할 수 없다(전자들은 그것들을 검출 가능하게 만드는 방식으로 최상 표면을 관통하지 않거나 또는 최상 표면 아래로부터 복귀되지 않는다). 이와 같이, SEM은 웨이퍼 상의 최상 표면 아래에 있는 뉴슨스 결함들을 검출하고 분석할 수 없다. 반면에, 일부 광학적 검사 시스템들은 웨이퍼의 최상 표면 아래의 결함들을 검출할 수 있다. 이러한 결함 검출은 검사의 목표들에 따라 유리하거나 또는 불리할 수도 있다. 일부 경우들에서, 웨이퍼의 최상 표면 아래의 결함들의 검출은 원하지 않을 때에도 회피 가능하지 않을 수도 있다. 그러나, 이러한 결함들은 사용자가 그것들을 신경 쓰지 않으며 그리고/또는 그것들이 검출되는 검사에 대해 DOI가 아니라는 점에서 본질적으로 뉴슨스 결함들일 수도 있다. 본 명세서에서 설명되는 실시형태들이 웨이퍼의 다수의 층들과의 공간적 일치에 대해 결함 검출 결과들을 분설할 수 있기 때문에, 결함들이 웨이퍼의 최상층 상에 있지 않고 그러므로 SEM에 대해 가시적이지 않더라도, 본 명세서에서 설명되는 실시형태들은 뉴슨스 결함들(및 다른 결함들)의 소스들을 식별할 수 있다.

추가의 실시형태에서, 뉴슨스 결함들의 소스는 웨이퍼 상의 하나 이상의 패터닝된 특징부들을 포함한다. 예를 들어, 도 4에 도시된 예에 관해 위에서 설명된 바와 같이, 디자인 스택에서의 결함 로케이션들은 층 A의 금속 라인들(402)과 공간적 일치를 갖는 것으로 결정된다. 그러므로, 뉴슨스 결함들의 소스는 금속 라인들(402)과 특히 이들 금속 라인들의 라인 에지 거칠기로서 식별될 수도 있다(결함 로케이션들이 도 4에 도시된 바와 같이 금속 라인들(402)의 에지들과 공간적 일치를 갖기 때문이다). 다른 예에서, 도 5에 도시된 예에 관해 위에서 설명된 바와 같이, 디자인 스택에서의 결함 로케이션들은 층 B의 금속 라인들(504)과 공간적 일치를 갖는 것으로 결정된다. 그러므로, 뉴슨스 결함들의 소스는 금속 라인들(504)과 특히 이들 금속 라인들의 CD 변화로서 식별될 수도 있다(결함 로케이션들이 도 5에 도시된 바와 같이 서로 대면하는 이들 라인들의 에지들과 공간적 일치를 갖기 때문이다).

추가적인 실시형태에서, 하나 이상의 컴퓨터 서브시스템은 또한, 적어도 대다수의 다른 결함들이 뉴슨스 결함들 및 잡음을 포함하지 않도록 출력에 결함 검출 문턱값을 적용함으로써 상기 웨이퍼 상의 다른 결함들을 검출하도록, 웨이퍼에 대한 디자인 정보에 관해 검출된 다른 결함들의 로케이션들을 결정하도록, 구조체에 관련한 동일한 로케이션들을 갖는 다른 결함들이 다른 결함들에 대한 정보를 스태킹한 결과들에서 서로 일치하도록 웨이퍼 상의 구조체에 관련하여 결정된 로케이션들에 기초하여 다른 결함들에 대한 정보를 스태킹하도록, 다른 결함들에 대한 정보를 스태킹한 결과들에 기초하여 다른 결함들의 소스를 식별하도록 구성된다. 예를 들어, 다른 결함들은 넌-핫(non-hot) 문턱값을 검출기에 의해 생성된 출력에 적용함으로써 검출될 수도 있다. 이 방식으로, 다른 결함들은 넌-핫 스캔 또는 노말 또는 생산 유형 스캔에서 검출될 수도 있다. 이와 같이, 대다수의 (상당한 부분의 또는 거의 모든) 검출된 다른 결함들은 비-뉴슨스 결함들일 수 있거나 또는 잡음이 아닐 수도 있다. 다르게 말하면, 검출된 다른 결함들의 실질적 부분은 DOI일 수도 있다. 다른 결함들은 그렇지 않으면 본 명세서에서 설명되는 바와 같이 검출될 수도 있다. 다른 결함들의 로케이션들은 본 명세서에서 설명되는 바와 같이 결정될 수도 있다. 다른 결함들에 대한 정보는 본 명세서에서 설명되는 바와 같이 스태킹될 수도 있고, 다른 결함들의 소스는 본 명세서에서 설명되는 바와 같이 식별될 수도 있다. 추가로, 위에서 설명된 바와 같이, 결함들의 로케이션들을 결정하는 것은 디자인 기반 정렬을 포함할 수도 있다. 그러므로, 본 명세서에서 설명되는 실시형태들은 디자인 기반 정렬을 사용하여 결함 소스 분석을 위해 구성될 수도 있다. 특히, 본 명세서에서 설명되는 투영 기법들은 뉴슨스 결함들의 소스를 발견하는 것으로 제한되지 않고, 어느 층에 그리고 무슨 디자인 구조체에 DOI가 도입되었는지를 식별하기 위해 DOI들의 로케이션들을 레티클, 다이, 또는 디자인 패턴 스택 속으로 실질적으로 정확하게 투영하는데 또한 사용될 수 있다.

다른 실시형태에서, 하나 이상의 컴퓨터 서브시스템은 뉴슨스 결함들의 결함 검토를 위한 부분을 선택하고 뉴슨스 결함들의 선택된 부분에 대해 결함 검토를 수행함으로써 검출된 결함들에서의 뉴슨스 결함들의 식별을 검증하도록 구성된다. 예를 들어, 컴퓨터 서브시스템(들)은 일부 결함들이 실제로 뉴슨스 결함들인지를 결정하기 위해 SEM이 일부 결함들을 검토하도록 구성될 수도 있다. 뉴슨스 결함들의 부분은 임의의 적합한 방식(예컨대, 랜덤 샘플링, 다이버시티 샘플링 등)으로 선택될 수도 있다. 선택된 부분에서의 뉴슨스 결함들의 수는 임의의 적합한 수일 수도 있다. 결함 검토를 수행하는 것은 선택된 부분에서 결함들에 대해 결함 검토 이미지들을 취득하는 것을 포함할 수도 있다. 결함 검토 이미지들은 도 2에 관해 위에서 설명된 것과 같은 결함 검토 시스템을 사용하여 취득될 수도 있다. 그러나, 결함 검토 이미지들은 도 2에 관해 위에서 설명된 것과 같은 결함 검토 시스템에 의해 생성된 이미지들이 저장되었던 저장 매체로부터 취득될 수도 있다. 저장 매체는 본 명세서에서 설명되는 컴퓨터 판독가능 저장 매체들 중 어느 것이라도 포함할 수도 있다. 결함 검토를 수행하는 것은 검출된 결함들이 (예컨대, 라인 에지 거칠기 뉴슨스 결함들로서, CD 변화 뉴슨스 결함들로서, 컬러 변동 뉴슨스 결함들로서, 실제 결함들 또는 DOI들로서 등으로서) 분류될 수 있도록 어떤 방식으로 이미지들을 분석하는 것(예컨대, 이미지들에 도시된 패터닝된 구조체들 또는 결함들의 치수들을 측정하는 것)을 또한 포함할 수도 있다.

이 방식에서, 결함 밀도 데이터를 사용하여 어떻게 문턱값을 설정하는지에 대해 명백하지 않은 웨이퍼들이 있으면, 예컨대, SEM 또는 도구로부터 나오는 광학적 패치 이미지들을 이용한 결함 검토가, 결함들 또는 패치 이미지들의 일부를 분류하기 위해 수행될 수 있다. 이 분류 후, 스택에서의 어떤 구조체들이 뉴슨스 결함들을 포함하거나 또는 뉴슨스 결함들 근처에 있는지가 더 분명해질 것이다.

일 실시형태에서, 하나 이상의 컴퓨터 서브시스템은 또한, 뉴슨스 결함들이 검사 레시피에서 검출되지 않도록 뉴슨스 결함들의 소스에 대한 정보에 기초하여 웨이퍼에 대한 검사 레시피를 생성하도록 구성된다. 본 명세서에서 사용되는 해당 용어로서의 "레시피"는 웨이퍼 상에 공정을 수행하기 위한 도구에 의해 사용될 수 있는 명령어 세트로서 일반적으로 정의될 수 있다. 이 방식으로, 레시피를 생성하는 것은 어떤 공정이 수행될 것인지에 대한 정보를 생성하는 것을 포함할 수도 있으며, 이는 그 다음에 해당 공정을 수행하기 위한 명령어들을 생성하는데 사용될 수 있다.

이러한 하나의 실시형태에서, 검사 레시피는 뉴슨스 영역들 또는 구조체들이 실제 검사들에서 무시되도록 구성될 수도 있으며, 이는 더 민감한 검사들이 수행되는 것을 허용함으로써 더 많은 DOI들의 검출을 허용한다. 예를 들어, 디자인 기반 분석은 뉴슨스 결함들을 포함하는 (또는 그러한 뉴슨스 결함들 근처에 있는) 스택의 구조체들의 모두를, 그들 구조체들에 대응하는 "검사 비 고려 영역들(do not inspect care areas)"을 생성함으로써, 검사 공정에서 검사되는 것에서 제외하는데 도움이 될 수 있다. 다른 예에서, 검사 레시피에 의해 수행되는 결함 검출에서 사용되는 문턱값은 결함들이 있을 것으로 예상되거나 또는 알려진 영역들에서 더 낮게 그리고 뉴슨스 영역들에서 더 높게 설정될 수도 있다. 예를 들어, 뉴슨스 결함들이 특정 인쇄된 특징부에서 또는 그 근처에서 발생한다고 알려지면, 해당 특정 패터닝된 특징부에서 또는 그 근처에서 결함 검출을 위해 사용되는 문턱값(들)은 웨이퍼의 다른 영역들에서의 검사를 위해 사용되는 문턱값(들)과 비교하여 (가능한 몇몇 뉴슨스 결함들의 검출을 보장하기 위해) 상대적으로 높게 설정될 수 있다. 그러므로, 검사 레시피는 뉴슨스 결함들의 소스로서 식별되었던 영역들 또는 패터닝된 특징부들이 웨이퍼의 다른 영역들보다 훨씬 냉정하게 검사될 수 있도록 셋업될 수도 있다. 추가적인 예에서, 검사 레시피는 본 명세서에서 설명되는 바와 같이 식별되는 뉴슨스 영역들 또는 구조체들을 배제한 고려 영역들(검사가 수행될 영역들)에 대한 정보를 포함하도록 생성될 수도 있다. 이 방식으로, 본 명세서에서 설명되는 실시형태들은 뉴슨스 결함들의 소스를 식별하고 또한 만약 그렇다면 웨이퍼 또는 다른 웨이퍼들 상의 뉴슨스 결함들의 검출을 감소시키기 위해 사용될 수도 있다.

본 명세서에서 설명되는 실시형태들은 결함 소스 분석을 위한 다른 방법들 및 시스템들을 능가하는 다수의 장점들을 가진다. 예를 들어, 본 명세서에서 설명되는 실시형태들은 이전에 사용된 기법들보다 훨씬 빨리 뉴슨스 및 결함 이벤트들의 소스를 식별한다. 추가로, 본 명세서에서 설명되는 실시형태들은 소스가 이전 층에 있고 현재 층에서 SEM 검토 도구에 시각적이지 않을 때 그 소스를 식별할 수 있다. 더욱이, 검사 동안 본 명세서에서 설명되는 실시형태들을 사용하는 것은 뉴슨스 결함들을 식별하고 그 수를 감소시킴으로써 핵심 DOI에 대한 민감도를 개선할 것이다. 핵심 DOI를 찾는 것은 검사 도구들의 사용자들이 수 백만 달러를 절약할 수 있다.

실시형태들은 이전에 사용된 검사 방법들 및 시스템들과는 다수의 중요한 차이들을 또한 가진다. 예를 들어, 일부 현재 사용되는 검사 방법들 및 시스템들은 검출된 결함 정보와 함께 디자인 정보를 사용하여 디자인 기반 그룹화(design based grouping, DBG) 또는 디자인 기반 분류(design based classification, DBC)를 수행한다. 그러나, 이러한 방법들 및 시스템들에서, 결함 로케이션들은 본 명세서에서 설명되는 바와 같이 보간되지 않고 훨씬 더 큰 디자인 창을 관심 패턴으로서 사용한다. 디자인 창은 상이한 층들에 속하는 많은 다각형들을 포함한다. 결함이 디자인 창(동일한 디자인 그룹) 내에 있음만 아는 경우, 어떤 구조체로부터 그 결함이 유래하는지와 어떤 층에 결함이 도입되었는지를 결론지을 수 없다. 추가로, 많은 DBG 및 DBC 방법들 및 시스템들과는 달리, 본 명세서에서 설명되는 실시형태들은 결함 소스 분석을 수행하도록 구성되며, 이는 그들 실시형태들이 DOI 또는 뉴슨스 결함들이 도입된 층을 발견한다는 것을 의미한다. 가장 중요하게는, 본 명세서에서 설명되는 실시형태들은 뉴슨스 결함들 및/또는 잡음 이벤트들을 분석하도록 구성된다. 이 개념은 DBG 및 DBC 방법들 및 시스템들의 일부인 것으로 여겨지지 않는다. 실제로, SEM 이미지들에 기초하여 뉴슨스 결함들의 소스 및/또는 잡음 이벤트들(뉴슨스 이벤트들이 유래하는 곳(층 및 정확한 패턴))을 찾는 것은 실질적으로 어렵지만, 올바른 검사 전략을 찾는데 이해가 중요하다.

시스템의 실시형태들의 각각은 또한 본 명세서에서 설명되는 임의의 다른 실시형태(들)에 따라 구성될 수도 있다.

다른 실시형태가 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 컴퓨터 구현 방법에 관한 것이다. 그 방법은 위에서 설명된 컴퓨터 서브시스템(들)의 기능들 중 각각의 기능을 위한 단계들을 포함한다. 검사 서브시스템은 본 명세서에서 설명되는 바와 같이 구성된다.

방법의 단계들 중 각각의 단계는 본 명세서에서 더 설명되는 바와 같이 수행될 수도 있다. 그 방법은 검사 서브시스템, 컴퓨터 서브시스템(들), 및/또는 본 명세서에서 설명되는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 또한 포함할 수도 있다. 방법의 단계들은 본 명세서에서 설명되는 실시형태들 중 임의의 것에 따라 구성될 수도 있는 하나 이상의 컴퓨터 서브시스템에 의해 수행된다. 추가로, 위에서 설명된 방법은 본 명세서에서 설명되는 시스템 실시형태들 중 임의의 것에 의해 수행될 수도 있다.

추가적인 실시형태가 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독가능 매체에 관한 것이다. 하나의 이러한 실시형태는 도 6에 도시된다. 특히, 도 6에 도시된 바와 같이, 비일시적 컴퓨터 판독가능 매체(600)는 컴퓨터 시스템(604) 상에서 실행 가능한 프로그램 명령어들(602)을 포함한다. 컴퓨터 구현 방법은 본 명세서에서 설명되는 임의의 방법(들)의 임의의 단계(들)을 포함할 수도 있다.

본 명세서에서 설명되는 바와 같은 방법들을 구현하는 프로그램 명령어들(602)은 컴퓨터 판독가능 매체(600) 상에 저장될 수도 있다. 컴퓨터 판독가능 매체는 자기 또는 광학적 디스크, 자기 테이프, 또는 본 기술분야에서 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독가능 매체와 같은 저장 매체일 수도 있다.

프로그램 명령어들은 무엇보다도, 절차 기반 기법들, 컴포넌트 기반 기법들, 및/또는 오브젝트 오리엔티드 기법들을 포함하는 다양한 방식들 중 임의의 방식으로 구현될 수도 있다. 예를 들어, 프로그램 명령어들은 ActiveX 컨트롤들, C++ 오브젝트들, JavaBeans, "MFC"(Microsoft Foundation Classes), SSE(Streaming SIMD Extension) 또는 다른 기술들 또는 수법들을 원하는 대로 사용하여 구현될 수도 있다.

컴퓨터 시스템(604)은 본 명세서에서 설명되는 실시형태들 중 임의의 실시형태에 따라 구성될 수도 있다.

본 명세서에서 설명되는 방법들의 모두는 방법 실시형태들의 하나 이상의 단계들의 결과들을 컴퓨터-판독가능 저장 매체에 저장하는 것을 포함할 수도 있다. 그 결과들은 본 명세서에서 설명되는 결과들 중 임의의 것을 포함할 수도 있고 본 기술분야에서 공지된 임의의 방식으로 저장될 수도 있다. 저장 매체는 본 명세서에서 설명되는 임의의 저장 매체 또는 본 기술분야에서 공지된 임의의 다른 적합한 저장 매체를 포함할 수도 있다. 그 결과들이 저장된 후, 그 결과들은 저장 매체에서 액세스되고 본 명세서에서 설명되는 방법 또는 시스템 실시형태들 중 임의의 것에 의해 사용되며, 사용자에의 디스플레이를 위해 포맷팅되며, 다른 소프트웨어 모듈, 방법, 또는 시스템 등에 의해 사용될 수 있다. 예를 들어, 본 명세서에서 설명되는 실시형태들은 위에서 설명된 바와 같은 검사 레시피를 생성할 수도 있다. 해당 검사 레시피는 그 다음에 웨이퍼 또는 다른 웨이퍼들에 대해 검사를 수행함으로써 웨이퍼 또는 다른 웨이퍼들 상의 결함들을 검출하기 위해 시스템 또는 방법(또는 다른 시스템 또는 방법)에 의해 저장되고 사용될 수도 있다.

본 발명의 다양한 양태들의 추가의 수정들 및 대체 실시형태들은 이 설명의 관점에서 본 기술분야의 통상의 기술자들에게 명확할 것이다. 예를 들어, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하기 위한 방법들 및 시스템들이 제공된다. 따라서, 이 설명은 예시적인 것으로만 해석되어야 하고 본 발명을 수행하는 일반적인 방식을 본 기술분야의 통상의 기술자들에게 교시할 목적을 위한 것이다. 본 명세서에서 도시되고 설명되는 본 발명의 형태들은 현재 바람직한 실시형태들로서 취급된다는 것이 이해되어야 한다. 본 기술분야의 통상의 기술자에게는 본 발명의 이 설명의 이익을 얻은 후 모두가 명백할 바와 같이, 본 명세서에서 예시되고 설명되는 것들에 대해 엘리먼트들 및 재료들은 대체될 수도 있으며, 부분들 및 공정들은 역전될 수도 있고, 본 발명의 특정한 특징들은 독립적으로 이용될 수도 있다. 다음의 청구항들에서 설명된 바와 같은 본 발명의 사상 및 범위로부터 벗어남 없이 본 명세서에서 설명되는 엘리먼트들에서 변경들이 이루어질 수도 있다.

Claims (19)

1. 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템에 있어서,
   적어도 에너지 소스와 검출기를 포함하는 검사 서브시스템 - 상기 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성되고, 상기 검출기는 상기 웨이퍼로부터의 에너지를 검출하고 상기 검출된 에너지에 응답하여 출력을 생성하도록 구성됨 - ; 및
   하나 이상의 컴퓨터 서브시스템
   을 포함하며,
   상기 하나 이상의 컴퓨터 서브시스템은,
   적어도 대다수의 검출된 결함들이 뉴슨스 결함들을 포함하도록, 출력에 핫 문턱값(hot threshold)을 적용함으로써 상기 웨이퍼 상의 결함들을 검출하도록;
   상기 웨이퍼에 대한 디자인 정보에 관해 상기 검출된 결함들의 로케이션들을 결정하도록;
   구조체에 관련한 동일한 로케이션들을 갖는 검출된 결함들이 스태킹 결과들에서 서로 일치하도록 상기 웨이퍼 상의 상기 구조체에 관련한 결정된 로케이션들에 기초하여 상기 검출된 결함들에 대한 정보를 스태킹하도록;
   상기 스태킹의 결과들에 기초하여 상기 뉴슨스 결함들의 소스를 식별하도록
   구성되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
2. 제1항에 있어서,
   상기 검출된 결함들의 로케이션들은 부화소(sub-pixel) 정확도로 결정되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
3. 제1항에 있어서,
   상기 검출된 결함들의 로케이션들은 출력 내의 결함 로케이션들의 보간 및 상기 웨이퍼에 대한 디자인 정보에 대한 출력의 정렬에 의해 결정되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
4. 제1항에 있어서,
   상기 결함들을 검출하는 것은, 상기 출력의 상이한 부분들로부터 상기 상이한 부분들을 위한 기준 출력을 감산하고 차이 이미지들에 상기 핫 문턱값을 적용함으로써 상기 출력의 상이한 부분들에 대한 차이 이미지들을 생성하는 것을 포함하고,
   상기 검출된 결함들의 로케이션들을 결정하는 것은, 상기 검출된 결함들에 대응하는 차이 이미지들의 부분을 함수에 맞춤으로써 수행되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
5. 제1항에 있어서,
   하나 이상의 컴퓨터 서브시스템은 또한, 단위 면적 당 그 속에 위치된 검출된 결함들의 수가 미리 결정된 문턱값보다 큰 영역들을 상기 스태킹 결과들에서 식별하고 상기 식별된 영역들에 위치된 상기 검출된 결함들을 상기 뉴슨스 결함들로서 지정함으로써 상기 뉴슨스 결함들인 상기 검출된 결함들을 식별하도록 구성되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
6. 제1항에 있어서,
   상기 웨이퍼 상의 구조체는 상기 웨이퍼 상의 다이를 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
7. 제1항에 있어서,
   상기 웨이퍼 상의 구조체는 상기 웨이퍼 상의 레티클의 인쇄된 인스턴스를 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
8. 제1항에 있어서,
   상기 웨이퍼 상의 구조체는 상기 웨이퍼 상에 형성된 패터닝된 특징부들을 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
9. 제1항에 있어서,
   상기 뉴슨스 결함들의 소스를 식별하는 것은, 상기 스태킹 결과들에서의 상기 검출된 결함들의 로케이션들과 둘 이상의 디자인 층들에서의 패터닝된 특징부들의 로케이션들을 비교함으로써 상기 스태킹 결과들과 상기 웨이퍼에 대한 둘 이상의 디자인 층들에서의 패터닝된 특징부들 중 하나 이상의 패터닝된 특징부가 공간적 일치를 갖는 상기 스태킹 결과들의 부분들을 식별하는 것, 및 상기 스태킹 결과들에서의 상기 검출된 결함들과의 공간적 일치를 갖는 상기 하나 이상의 패터닝된 특징부를 포함하는 상기 둘 이상의 디자인 층들 중 하나의 디자인 층으로서 상기 뉴슨스 결함들의 소스를 식별하는 것을 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
10. 제1항에 있어서,
    상기 뉴슨스 결함들의 소스는 상기 웨이퍼의 디자인 층을 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
11. 제1항에 있어서,
    상기 뉴슨스 결함들의 소스를 식별하는 것은, 뉴슨스 결함들이 상기 웨이퍼 상의 최상층 또는 상기 웨이퍼 상의 최상층 밑에 있는 층에 의해 유발되는지를 결정하는 것을 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
12. 제1항에 있어서,
    상기 뉴슨스 결함들은 전자빔 기반 도구에 가시적이지 않은 뉴슨스 결함들을 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
13. 제1항에 있어서,
    상기 뉴슨스 결함들의 소스는 상기 웨이퍼 상의 하나 이상의 패터닝된 특징부를 포함하는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
14. 제1항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템은 또한,
    적어도 대다수의 다른 결함들이 뉴슨스 결함들 및 잡음을 포함하지 않도록 출력에 결함 검출 문턱값을 적용함으로써 상기 웨이퍼 상의 상기 다른 결함들을 검출하도록,
    상기 웨이퍼에 대한 디자인 정보에 관해 상기 검출된 다른 결함들의 로케이션들을 결정하도록,
    상기 구조체에 관련한 동일한 로케이션들을 갖는 상기 다른 결함들이 상기 다른 결함들에 대한 정보를 스태킹한 결과들에서 서로 일치하도록 상기 웨이퍼 상의 상기 구조체에 관련하여 결정된 로케이션들에 기초하여 상기 다른 결함들에 대한 정보를 스태킹하도록,
    상기 다른 결함들에 대한 정보를 스태킹한 결과들에 기초하여 상기 다른 결함들의 소스를 식별하도록
    구성되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
15. 제1항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 뉴슨스 결함들의 결함 검토를 위한 부분을 선택하고 상기 뉴슨스 결함들의 선택된 부분에 대한 결함 검토를 수행함으로써, 상기 검출된 결함들에서의 상기 뉴슨스 결함들의 식별을 검증하도록 구성되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
16. 제1항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 뉴슨스 결함들이 검사 레시피에서 검출되지 않도록 상기 뉴슨스 결함들의 소스에 대한 정보에 기초하여 상기 웨이퍼에 대한 검사 레시피를 생성하도록 구성되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
17. 제1항에 있어서,
    상기 검사 서브시스템은 광학적 검사 서브시스템으로서 구성되는 것인, 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하도록 구성되는 시스템.
18. 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독가능 매체에 있어서,
    상기 컴퓨터 구현 방법은,
    적어도 대다수의 검출된 결함들이 뉴슨스 결함들을 포함하도록 검사 서브시스템의 검출기에 의해 웨이퍼에 대해 생성된 출력에 핫 문턱값을 적용함으로써 상기 웨이퍼 상의 결함들을 검출하는 단계 - 상기 검사 서브시스템은 적어도 에너지 소스와 상기 검출기를 포함하며, 상기 에너지 소스는 상기 웨이퍼로 지향되는 에너지를 생성하도록 구성되고, 상기 검출기는 상기 웨이퍼로부터의 에너지를 검출하고 상기 검출된 에너지에 응답하여 상기 출력을 생성하도록 구성됨 - ;
    상기 웨이퍼에 대한 디자인 정보에 관해 상기 검출된 결함들의 로케이션들을 결정하는 단계;
    구조체에 관련한 동일한 로케이션들을 갖는 검출된 결함들이 스태킹 결과들에서 서로 일치하도록 상기 웨이퍼 상의 상기 구조체에 관련한 결정된 로케이션들에 기초하여 상기 검출된 결함들에 대한 정보를 스태킹하는 단계; 및
    상기 스태킹의 결과들에 기초하여 상기 뉴슨스 결함들의 소스를 식별하는 단계
    를 포함하는 것인, 비일시적 컴퓨터 판독가능 매체.
19. 웨이퍼 상의 뉴슨스 결함들의 소스를 식별하는 컴퓨터 구현 방법에 있어서,
    적어도 대다수의 검출된 결함들이 뉴슨스 결함들을 포함하도록 검사 서브시스템의 검출기에 의해 웨이퍼에 대해 생성된 출력에 핫 문턱값을 적용함으로써 상기 웨이퍼 상의 결함들을 검출하는 단계 - 상기 검사 서브시스템은 적어도 에너지 소스와 상기 검출기를 포함하며, 상기 에너지 소스는 상기 웨이퍼로 지향되는 에너지를 생성하도록 구성되고, 상기 검출기는 상기 웨이퍼로부터의 에너지를 검출하고 상기 검출된 에너지에 응답하여 상기 출력을 생성하도록 구성됨 - ;
    상기 웨이퍼에 대한 디자인 정보에 관해 상기 검출된 결함들의 로케이션들을 결정하는 단계;
    구조체에 관련한 동일한 로케이션들을 갖는 검출된 결함들이 스태킹 결과들에서 서로 일치하도록 상기 웨이퍼 상의 상기 구조체에 관련한 결정된 로케이션들에 기초하여 상기 검출된 결함들에 대한 정보를 스태킹하는 단계; 및
    상기 스태킹의 결과들에 기초하여 상기 뉴슨스 결함들의 소스를 식별하는 단계
    를 포함하고,
    상기 검출하는 단계, 상기 결정하는 단계, 상기 스태킹하는 단계, 및 상기 식별하는 단계는, 상기 검사 서브시스템에 커플링된 하나 이상의 컴퓨터 서브시스템에 의해 수행되는 것인, 컴퓨터 구현 방법.

Images