KR20160112995A - 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재 - Google Patents

전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재 Download PDF

Info

Publication number
KR20160112995A
KR20160112995A KR1020160031260A KR20160031260A KR20160112995A KR 20160112995 A KR20160112995 A KR 20160112995A KR 1020160031260 A KR1020160031260 A KR 1020160031260A KR 20160031260 A KR20160031260 A KR 20160031260A KR 20160112995 A KR20160112995 A KR 20160112995A
Authority
KR
South Korea
Prior art keywords
coating layer
atomic
sputtering target
alloy
target material
Prior art date
Application number
KR1020160031260A
Other languages
English (en)
Other versions
KR101840109B1 (ko
Inventor
히데오 무라타
Original Assignee
히타치 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 긴조쿠 가부시키가이샤 filed Critical 히타치 긴조쿠 가부시키가이샤
Publication of KR20160112995A publication Critical patent/KR20160112995A/ko
Application granted granted Critical
Publication of KR101840109B1 publication Critical patent/KR101840109B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/002—Alloys based on nickel or cobalt with copper as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/005—Alloys based on nickel or cobalt with Manganese as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optics & Photonics (AREA)

Abstract

저저항의 Ag 또는 Cu를 도전층으로 하고, 밀착성, 내후성, 내산화성을 확보함과 함께, 안정적으로 고정밀도의 웨트 에칭을 행하는 것이 가능하게 되는 신규의 피복층을 갖는 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재를 제공한다.
Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층과 당해 도전층 중 적어도 한쪽의 면을 덮는 피복층으로 이루어지고, 상기 피복층은 Mo을 5 내지 50 원자％, 당해 Mo과 Cu를 합계로 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지는 전자 부품용 적층 배선막 및 상기 피복층은 Mo을 5 내지 50 원자％, 당해 Mo과 Cu를 합계로 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지고, 큐리점이 상온 이하인 피복층 형성용 스퍼터링 타깃재로 형성할 수 있다.

Description

전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재 {LAMINATED WIRING FILM FOR ELECTRONIC COMPONENTS AND SPUTTERING TARGET MATERIAL FOR FORMING COATING LAYER}
본 발명은, 예를 들어, 터치 패널 등에 적용 가능한 전자 부품용 적층 배선막 및 이 전자 부품용 적층 배선막의 도전층을 덮는 피복층을 형성하기 위한 스퍼터링 타깃재에 관한 것이다.
최근, 유리 기판 상에 박막 디바이스를 형성하는 액정 디스플레이(Liquid Crystal Display:이하, 「LCD」라고 함), 유기 EL 디스플레이나 전자 페이퍼 등에 이용되는 전기 영동형 디스플레이 등의 평면 표시 장치(플랫 패널 디스플레이, Flat ㎩nel Display:이하, 「FPD」라고 함)에, 그 화면을 보면서 직접적인 조작성을 부여할 수 있는 터치 패널을 조합한 새로운 휴대형 단말기인 스마트폰이나 태블릿 PC 등이 제품화되고 있다. 이들 터치 패널의 위치 검출 전극으로서의 센서막에는, 일반적으로 투명 도전막인 인듐-주석 산화물(Indium Tin Oxide:이하, 「ITO」라고 함)이 사용되고 있다. 그리고, 그 브리지 배선이나 인출 배선에는, 더 낮은 전기 저항값(이하, 저저항이라고 함)을 갖는 금속 배선막으로서, 예를 들어, Mo이나 Mo 합금과 Al이나 Al 합금을 적층한 적층 배선막이 사용되고 있다.
최근, 스마트폰이나 태블릿 PC 등에 사용되는 LCD나 FPD 등은, 해마다 대형 화면화, 고정밀화, 고속 응답화가 급속하게 진행되고 있고, 그 센서막 및 금속 배선막에는, 가일층의 저저항화가 요구되고 있다. 이로 인해, 센서막을 ITO보다 저저항의 금속층을 메쉬 형상으로 한 금속 메쉬막 방식 등도 제안되고 있다.
이 금속 메쉬막에는, Al보다 저저항의 Cu나 Ag의 적용이 검토되고 있는 결과, Cu는 내산화성이나 밀착성에 추가하여, 내후성의 하나인 내습성에 과제가 있으므로 취급이 어렵다고 하는 문제가 있다. 한편, Ag은 Cu에 비해 고가인 결과, Cu보다도 내산화성이나 내습성이 우수하므로 유망하다.
그런데, Ag은 기판과의 밀착성이 낮게 박리되기 쉽고, 또한, 염소나 황과 반응하기 쉬우므로, 내후성에 과제가 있다. 이로 인해, 밀착성이나 내후성이라고 하는 Ag 특유의 과제를 해결하기 위해, Ag을 다른 금속으로 이루어지는 피복층으로 피복하는 제안이 이루어져 있다.
또한, 터치 패널의 기판은 스마트폰이나 태블릿 PC 등의 박형화를 위해, 유리 기판으로부터 더 박형화가 가능한 수지 필름 기판을 사용한 방식도 사용되고 있고, 상기 피복층에는 수지 필름 기판과의 밀착성도 필요해지고 있다.
상술한 금속 배선막이나 피복층을 형성하는 방법으로서는, 스퍼터링 타깃재를 사용한 스퍼터링법이 최적이다. 스퍼터링법은 물리 증착법의 하나이며, 다른 진공 증착이나 이온 플레이팅에 비교하여, 대면적을 용이하게 성막할 수 있는 방법임과 함께, 조성 변동이 적어, 우수한 박막층이 얻어지는 유효한 방법이다. 또한, 기판에의 열영향도 적어, 수지 필름 기판에도 적용 가능한 방법이다.
본 발명자는, 유리 등과의 밀착성이 낮은 Cu나 Ag으로 이루어지는 도전층과, Mo 주체로서 V 및/또는 Nb를 함유하는 Mo 합금으로 이루어지는 피복층을 적층한 적층 배선막으로 함으로써, Cu나 Ag이 갖는 저저항을 유지하면서, 내식성, 내열성이나 유리 기판과의 밀착성을 개선할 수 있는 것을 제안하고 있다(특허문헌 1 참조). 이 기술은, 유리 기판 상에 형성되는 TFT의 배선막으로서 유효한 기술이다.
또한, 본 발명자는, Ag이나 Cu로 이루어지는 도전층에, Cu를 1 내지 25 원자％, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W으로부터 선택되는 원소를 1 내지 25 원자％, 또한, 첨가량의 합계가 35 원자％ 이하의 Ni 합금으로 이루어지는 피복층을 적층한 적층 배선막을 제안하고 있다(특허문헌 2 참조). 이 특허문헌 2에서 제안한 피복층은, Ti, V, Cr 등의 전이 금속을 소정량 첨가한 Ni 합금을 채용함으로써, 약자성화가 달성되고, 스퍼터링에 의한 성막이 안정적이고 또한 장시간할 수 있다고 하는 점에서 유용한 기술이다.
일본 특허 공개 제2004-140319호 공보 일본 특허 공개 제2006-310814호 공보
상술한 바와 같이, 최근의 FPD는, 고정밀화가 급속하게 진행되고 있으므로, 터치 패널에 있어서도, 더 좁은 배선 폭으로 고정밀도로 에칭 가공하는 것이 요망되고 있다.
그러나, Cu나 Ag은, 정밀도가 높은 에칭법인 드라이 에칭을 행하는 것이 용이하지 않으므로, 주로 웨트 에칭이 사용되고 있다. 또한, 수지 필름 기판은 투습성이 있으므로, Cu나 Ag의 도전층과 적층하는 피복층에는 유리 기판 상에 형성할 때, 더 높은 내후성이 요구되고 있다.
본 발명자의 검토에 의하면, 특허문헌 1에 개시되는 Cu나 Ag으로 이루어지는 도전층과 Mo 합금으로 이루어지는 피복층을 적층한 적층 배선막에서는, 수지 필름 기판 상에서 부식되는 경우가 있는 것을 확인했다. 본 발명자는, 도전층의 Cu나 Ag의 전극 전위가 높으므로, 전극 전위가 낮은 Mo이나 상술한 Mo 합금과 적층하면, 투습성이 있는 수지 필름 기판에 있어서, 전지 반응에 의해, Mo이나 Mo 합금이 부식되기 쉬워져, 장기간에서의 신뢰성에 과제가 있는 것을 확인했다.
또한, 본 발명자는, 피복층에, Mo보다 전극 전위가 Cu나 Ag에 가까운 Ni 합금을 사용한 적층 배선막을 웨트 에칭한 경우에는, 기판 면 내에서 피복층의 에칭이 균일하지 않게 되어, 불균일이 발생하기 쉽고, 배선 폭에 편차가 생기는 경우나, 사이드 에칭량이 커지는 경우가 있고, 이후 기대되는 좁은 폭의 배선막을 안정적으로 얻는 것이 어렵다고 하는 새로운 과제가 있는 것을 확인했다.
본 발명의 목적은, 저저항의 Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층으로 하고, 밀착성, 내후성, 내산화성을 확보함과 함께, 안정적으로 고정밀도의 웨트 에칭을 행하는 것이 가능하게 되는 신규의 피복층을 갖는 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재를 제공하는 데 있다.
본 발명자는, 상기 과제를 감안하여, 저저항의 Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층과 적층하는 피복층의 합금 조성에 관해서 예의 검토했다. 그 결과, Ni에 특정한 원소를 첨가하고, 그 첨가량을 최적화함으로써, 밀착성, 내후성, 내산화성을 확보함과 함께, 안정적으로 고정밀도의 웨트 에칭을 행하는 것이 가능하게 되는 신규의 피복층을 발견하고, 본 발명에 도달했다.
즉, 본 발명은, Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층과 당해 도전층 중 적어도 한쪽의 면을 덮는 피복층으로 이루어지고, 상기 피복층은 Mo을 5 내지 50 원자％, 당해 Mo과 Cu를 합계로 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지는 전자 부품용 적층 배선막이다.
또한, 상기 피복층은, 상기 Cu를 5 내지 25 원자％ 함유하고, 상기 Mo과 상기 Cu를 합계로 36 원자％ 이상 함유하는 것이 바람직하다.
또한, 상기 피복층은, 상기 Mo을 26 내지 40 원자％ 함유하는 것이 바람직하다.
또한, 본 발명은, Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층을 덮는 피복층을 형성하기 위한 스퍼터링 타깃재이며, Mo을 5 내지 50 원자％, 당해 Mo과 Cu를 합계로 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지고, 큐리점이 상온 이하인 피복층 형성용 스퍼터링 타깃재의 발명이다.
또한, 상기 스퍼터링 타깃재는, 상기 Cu를 5 내지 25 원자％ 함유하고, 상기 Mo과 상기 Cu를 합계로 36 원자％ 이상 함유하는 것이 바람직하다.
또한, 상기 스퍼터링 타깃재는, 상기 Mo을 26 내지 40 원자％ 함유하는 것이 바람직하다.
본 발명은, 저저항의 Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층과, 밀착성, 내후성을 확보함과 함께, 내산화성이 높고, 안정적으로 고정밀도의 웨트 에칭을 행하는 것이 가능한 피복층을 적층한 신규의 전자 부품용 적층 배선막 및 그 피복층 형성용 스퍼터링 타깃재를 제공할 수 있다. 이에 의해, 다양한 전자 부품, 예를 들어, 수지 필름 기판 상에 형성하는 터치 패널이나 플렉시블한 FPD에 대해 매우 유용한 기술이 되어, 전자 부품의 안정 제조나 신뢰성 향상에 크게 공헌할 수 있다.
도 1은 본 발명의 전자 부품용 적층 배선막의 단면 모식도의 일례.
본 발명의 전자 부품용 적층 배선막의 단면 모식도의 일례를 도 1에 도시한다. 본 발명의 전자 부품용 적층 배선막은, Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층(3)과, 이 도전층(3) 중 적어도 한쪽의 면을 덮는 피복층(2, 4)으로 이루어지고, 예를 들어, 기판(1) 상에 형성된다. 도 1에서는 도전층(3)의 양면에 피복층(2, 4)을 형성하고 있는 결과, 피복층(2, 4)을 기초층 또는 캡층으로서, 도전층(3) 중 어느 한쪽의 면만으로 형성해도 되고, 적절히 선택할 수 있다.
또한, 도전층의 한쪽의 면만을 본 발명의 피복층으로 덮는 경우에는, 도전층의 다른 쪽의 면에는 전자 부품의 용도에 따라서, 본 발명과는 다른 조성의 피복층으로 덮을 수도 있다.
본 발명의 중요한 특징은, 도 1에 도시하는 전자 부품용 적층 배선막의 피복층에 있어서, Ni, Mo, Cu를 특정량 첨가함으로써, 밀착성, 내후성, 내산화성을 확보함과 함께, 웨트 에칭 시에 변형이 발생하기 어려운 피복층으로 하는 것을 발견한 점에 있다. 이하, 본 발명의 전자 부품용 배선막에 대해 상세하게 설명한다.
또한, 이하의 설명에 있어서 「밀착성」은 피복층과 유리 기판, 수지 필름 기판과의 박리되기 어려움, 혹은 도전층과 피복층과의 박리되기 어려움을 말하고, 점착 테이프에서의 박리에 의해 평가할 수 있다. 「내후성」이란, 고온 고습 환경 하에 있어서의 표면 변질에 의한 전기적 콘택트성의 열화되기 어려움을 말하고, 배선막의 변색에 의해 확인할 수 있어, 예를 들어, 반사율에 의해 정량적으로 평가할 수 있다. 또한, 「내산화성」이란, 산소를 함유하는 분위기에서 가열했을 때의 표면 산화에 수반하는 전기적 콘택트성의 열화되기 어려움을 말하고, 배선막의 변색에 의해 확인할 수 있어, 예를 들어, 반사율에 의해 정량적으로 평가할 수 있다.
본 발명은, Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층과, 이 도전층 중 적어도 한쪽의 면을 덮는 피복층에 있어서, Mo을 5 내지 50 원자％, 또한, Cu를 함유하고, 이 합계가 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지는 것에 특징이 있다.
주 원소의 하나가 되는 Ni은, Cu나 Ag에 비교하여, 유리 기판이나 투명 도전막인 ITO, 절연 보호막인 산화물 등과의 밀착성이 높고, 또한, 내후성, 내산화성에도 우수한 원소이며, Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층을 피복함으로써, 밀착성이나 내후성, 내산화성의 개선 효과를 얻는 것이 가능하게 되는 원소이다. 그 반면, Ni은 Cu나 Ag에 사용하는 에천트에서는 에칭할 수 없으므로, 에칭성의 개선이 필요하다.
본 발명에서 피복층에 포함되는 Ni 이외의 원소인 Mo, Cu는, Cu나 Ag에 사용하는 에천트에 대한 에칭 속도를 개선하는 효과를 갖는다. 이 개선 효과는 함유량을 증가시키면 보다 향상시킬 수 있다. 또한, 함유량의 합계가 60 원자％를 초과하면, Ni이 원래 갖는 내습성이 크게 저하된다. 이로 인해, Mo과 Cu의 합계는 60 원자％ 이하로 한다.
Mo은, Ni에 대해 고온 영역에서 고용 영역을 갖고, 용이하게 Ni과 합금으로 하는 것이 가능한 원소이다. 피복층에 Mo을 함유하면 밀착성의 개선과 에칭 속도를 높이는 효과와 함께, 그 균일성의 개선에도 크게 기여한다. 또한, Mo은, 내산화성도 개선하는 효과를 갖는 원소이며, 본 발명에 결여될 수 없는 원소이다. 그 개선 효과는 5 원자％ 이상의 함유로 나타나고, 15 원자％ 이상으로 보다 명확하게 된다. 한편, 50 원자％를 초과해서 Mo을 함유하면 내후성의 하나인 내습성은 크게 저하된다. 이로 인해, 본 발명에서는, 피복층에 Mo을 5 내지 50 원자％의 범위에서 함유한다.
또한, 에칭의 균일성의 개선 효과는, Mo의 함유량이 15 원자％ 이상으로 현저하게 되는 결과, 도전층이 되는 Cu 및 Ag의 양쪽의 에천트에 대해, 에칭 불균일을 개선하기 위해서는, Mo의 함유량을 26 원자％ 이상으로 하는 것이 더 바람직하다. 한편, Mo을, 40 원자％를 초과해서 함유하면, 에천트의 종류에 따라서는, 에칭 시에 잔사가 생기기 쉬워지는 경우가 있다. 이로 인해, 피복층에 함유하는 Mo은, 26 내지 40 원자％가 더 바람직하다.
본 발명의 전자 부품용 적층 배선막의 피복층에 Cu를 첨가하면, 에칭 속도의 개선 효과가 얻어진다. 그 개선 효과는, Cu의 함유량이 5 원자％로부터 명확하게 되는 결과, 25 원자％를 초과해서 함유하면 밀착성이 저하되는 것에 추가하여, 내산화성도 저하됨과 함께, 에천트에 대해 습윤되기 쉬워지므로, 사이드 에칭량이 증가하고, 에칭 정밀도가 저하되는 경우가 있다.
또한, 피복층에 Cu를, 25 원자％를 초과해서 함유하면, 특히, Ag의 에천트에 있어서, 오히려 에칭 속도가 저하되는 경우가 있다. 이로 인해, 본 발명에서는, 피복층에 함유하는 Cu를 5 내지 25 원자％의 범위로 하는 것이 바람직하다. 또한, Cu 및 Ag의 양쪽의 에천트에 대해, 적층하는 도전층이 되는 Ag 또는 Cu와의 에칭 속도차를 억제하고, 정밀도가 높은 에칭을 행하기 위해서는 Mo과 Cu의 합계를, 36 원자％ 이상으로 하는 것이 더 바람직하다.
또한, Cu의 함유량이 Mo의 함유량보다 많아지면, Mo을 갖는 내산화성, 밀착성, 에칭 시의 균일성의 개선 효과가 충분히 얻어지지 않는 경우가 있다. 이로 인해, Cu의 함유량은 Mo의 함유량보다도 적게 하는 것이 좋고, Mo의 함유량의 0.7배 이하인 것이 더 바람직하다.
또한, 본 발명의 전자 부품용 적층 배선막의 피복층은 Ni, Mo 및 Cu의 일부를, Ti, V, Nb, Ta, Cr, W으로부터 선택되는 1종 이상의 원소로 치환해도 된다. 이들 원소는, 내후성의 개선 효과가 높은 원소인 한편, 지나치게 첨가하면 에칭 속도를 저하시키는 경우가 있다. 이로 인해, 이들 원소의 치환량은, 합계로 1 내지 5 원자％의 범위로 하는 것이 바람직하다.
본 발명의 전자 부품용 적층 배선막은, 저저항과 내후성이나 내산화성을 안정적으로 얻기 위해, Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층의 막 두께를 100 내지 1000㎚로 하는 것이 바람직하다. 도전층의 막 두께가 100㎚보다 얇아지면, 박막 특유의 전자의 산란 영향으로 전기 저항값이 증가하기 쉬워진다. 한편, 도전층의 막 두께가 1000㎚보다 두꺼워지면, 막을 형성하기 위해 시간이 걸리거나, 막 응력에 의해 기판에 휨이 발생하기 쉬워지거나 한다. 도전층의 막 두께는, 200 내지 500㎚의 범위로 하는 것이 더 바람직하다.
본 발명의 도전층에는, 낮은 전기 저항값을 얻을 수 있는 순Ag이나 순Cu가 적합한 결과, 상술한 내후성이나 내산화성에 추가하고, 또한, 내열성이나 내식성 등의 신뢰성을 고려하여, Ag이나 Cu에 전이 금속이나 반금속 등을 첨가한 Ag 합금이나 Cu 합금을 사용해도 된다. 이때, 가능한 한 저저항이 얻어지도록, 합계로 5 원자％ 이하의 범위로 첨가하는 것이 바람직하다.
본 발명의 전자 부품용 적층 배선막은, 저저항과 내후성이나 내산화성을 안정적으로 얻기 위해, 피복층의 막 두께를 10 내지 100㎚로 하는 것이 바람직하다. 피복층을 기초층으로서 적용하는 경우에는, 막 두께를 10㎚ 이상으로 함으로써, 기판과의 밀착성을 개선할 수 있다. 또한, 피복층을 캡층으로서 적용하는 경우는, 막 두께를 20㎚ 이상으로 함으로써, 피복층의 결함 등의 소실이 충분히 이루어져, 내후성이나 내산화성을 향상시킬 수 있다.
한편, 피복층의 막 두께가 100㎚를 초과하면, 피복층의 전기 저항값이 높아져 버려, 도전층과 적층했을 때에, 전자 부품용 적층 배선막으로서 저저항을 얻기 어려워진다. 이로 인해, 피복층의 막 두께는 20 내지 100㎚로 하는 것이 더 바람직하다.
본 발명의 전자 부품용 적층 배선막의 각 층을 형성하기 위해서는, 스퍼터링 타깃을 사용한 스퍼터링법이 최적이다. 피복층을 형성할 때에는, 예를 들어, 피복층의 조성과 동일한 조성의 스퍼터링 타깃을 사용해서 성막하는 방법이나, 각각의 원소의 스퍼터링 타깃을 사용해서 코스퍼터링에 의해 성막하는 방법을 적용할 수 있다. 또한, Ni-Mo 합금이나 Ni-Cu 합금 등의 스퍼터링 타깃재를 사용해서 코스퍼터링에 의해 성막하는 방법도 적용할 수 있다.
스퍼터링의 조건 설정의 간이성이나, 원하는 조성의 피복층을 얻기 쉽다고 하는 점으로부터는, 피복층의 조성과 동일한 조성의 스퍼터링 타깃을 사용해서 스퍼터링 성막하는 것이 더 바람직하다.
또한, 스퍼터링법에 있어서, 효율적으로 안정된 스퍼터링을 행하기 위해서는, 스퍼터링 타깃재를 사용하는 상온에 있어서, 비자성 즉 큐리점을 상온 이하로 할 필요가 있다. 또한, 「큐리점이 상온 이하」란, 스퍼터링 타깃재의 자기 특성을 상온(25℃)에서 측정했을 때에, 비자성인 것을 말한다.
본 발명의 피복층 형성용 스퍼터링 타깃재의 1성분인 Ni은, 자성체이므로, 효율적으로 안정된 스퍼터링을 행하기 위해서는, 큐리점을 상온 이하가 되도록 첨가 원소의 종류와 첨가량을 조정할 필요가 있다.
본 발명의 피복층 형성용 스퍼터링 타깃재에 있어서, 자성체인 Ni의 큐리점을 저하시키는 효과는, 비자성 원소인 Mo이 가장 높고, Ni에 단독으로 Mo을 8 원자％ 첨가하면, 큐리점은 상온 이하가 된다. 그러나, 상술한 바와 같이, 피복층의 특성에 있어서, 밀착성, 에칭 특성이나 내산화성의 확보를 목적으로, Mo의 첨가량을 5 원자％로 한 경우는, 스퍼터링 타깃재의 큐리점을 상온 이하로 하기 위해, Cu의 함유량을 15 원자％ 이상으로 한다.
또한, Ni은 고온 영역에서 Mo을 약 30 원자％ 고용하고, 저온 영역에서 고용량은 저하된다. 그리고, Mo의 첨가량이 30 원자％를 초과하면, 화합물상이 발현되고, Ni과 Mo의 합금상으로서 Mo의 첨가량이 약 50 원자％를 초과하면, 화합물상이 주체가 되어 연성이나 인성이 저하되고, 취약해져 안정된 기계 가공이 행하기 어려워지는 경우가 있다.
또한, 상술한 피복층의 특성에 있어서도, Mo의 첨가량이 50 원자％를 초과하면, 내후성은 크게 저하되는 경우가 있다. 이로 인해, 본 발명에서는, Mo의 첨가량의 상한을 50 원자％로 한다.
또한, Cu는 Ni과 전체율 고용하는 원소이며, 큐리점을 저하시키는 효과가 Mo보다 낮고, Ni에 단독으로 약 30 원자％의 Cu를 첨가하면, 큐리점이 상온 이하가 된다. 그러나, 상술한 바와 같이, 피복층의 특성에 있어서, 내산화성이나 밀착성을 확보하기 위해, Cu의 첨가량은 5 내지 25 원자％의 범위가 바람직하다.
이상으로, 본 발명의 피복층 형성용 스퍼터링 타깃재는, Mo을 5 내지 50 원자％, 이 Mo과 Cu를 합계로 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지고, 큐리점을 상온 이하로 한다. 이에 의해, 본 발명의 피복층 형성용 스퍼터링 타깃재는, 피복층을 안정적으로 스퍼터링할 수 있다.
또한, 첨가 원소의 종류와 첨가량이 많을수록, 스퍼터링 타깃재 중의 화합물상의 발현량이 증가하게 되어, FPD 용도로 요구되는 대형의 스퍼터링 타깃재를 제조할 때의 기계 가공이나 본딩에 의해 균열이 생기기 쉬워진다. 그리고, 본 발명에서 첨가하는 Mo과 Cu는 상분리되는 원소이며, Mo과 Cu의 양자의 함유량이 있는 일정량을 초과하면 상분리되기 쉬워져, 균일한 합금을 얻는 것이 어려워지는 동시에, 스퍼터링 타깃재가 균열되기 쉬워지는 경우가 있다. 이로 인해, 본 발명의 스퍼터링 타깃재의 Mo과 Cu의 함유량의 합계는 60 원자％ 이하로 한다.
본 발명의 피복층 형성용 스퍼터링 타깃재의 제조 방법으로서는, 예를 들어, 소정의 조성에 조정한 원료를 용해해서 제작한 잉곳에 기계 가공을 실시하여 스퍼터링 타깃재를 제조하는 방법이나 분말 소결법도 적용 가능하다. 분말 소결법에서는, 예를 들어, 가스 아토마이즈법에 의해 합금 분말을 제조해서 원료 분말로 하는 것이나, 복수의 합금 분말이나 순금속 분말을 본 발명의 최종 조성이 되도록 혼합한 혼합 분말을 원료 분말로 하는 것이 가능하다. 원료 분말의 소결 방법으로서는, 열간 정수압 프레스, 핫 프레스, 방전 플라즈마 소결, 압출 프레스 소결 등의 가압 소결을 사용하는 것이 가능하다. 본 발명은, 상술한 바와 같이 Mo이나 Cu의 첨가량이 많고, 소성 가공성이 저하되기 때문에, FPD용의 대형 스퍼터링 타깃재를 안정적으로 제조하기 위해서는, 특정한 조성을 갖는 합금 분말을 가압 소결하는 제조 방법이 적합하다.
또한, 자성체인 Ni을 함유하기 위해, 첨가하는 원소를 선정하고, 큐리점이 상온 이하가 되는 합금 분말을 가압 소결하는 것이 바람직하다. 큐리점이 상온 이하의 합금 분말은, 최종 조성에 조정한 Ni 합금을 사용한 아토마이즈법에 의해 용이하게 얻을 수 있다. 또한, 용해한 잉곳을 분쇄해서 합금 분말을 제작하는 것도 가능하다. 또한, 다양한 합금 분말을 제조하고, 최종 조성이 되도록 혼합하는 방법도 적용할 수 있다.
또한, 합금 분말의 평균 입경이 5㎛ 미만이면, 얻어지는 스퍼터링 타깃재 중의 불순물이 증가하게 된다. 한편, 합금 분말의 평균 입경이 300㎛를 초과하면 고밀도의 소결체를 얻기 어려워진다. 따라서, 합금 분말의 평균 입경은, 5 내지 300㎛로 하는 것이 바람직하다. 또한, 본 발명에서 말하는 평균 입경은, JIS Z 8901로 규정되는, 레이저광을 사용한 광산란법에 의한 구상당 직경으로 나타낸다.
본 발명의 피복층 형성용 스퍼터링 타깃재는, 주요 구성 원소의 Ni, Mo, Cu 이외의 불가피적 불순물의 함유량은 적은 것이 바람직하고, 본 발명의 작용을 손상시키지 않는 범위에서, 산소, 질소, 탄소, Fe, Al, Si 등의 불가피적 불순물을 포함해도 된다. 여기서, 각 주요 구성 원소는, 주요 구성 원소 전체에 대한 원자％, 주요 원소 이외의 불가피적 불순물은 타깃재 전체에 있어서의 질량 ppm으로 나타낸다. 예를 들어, 산소, 질소는 각각 1000 질량ppm 이하, 탄소는 200 질량ppm 이하, Al, Si는 100 질량ppm 이하 등이며, 가스 성분을 제외한 순도로서 99.9질량％ 이상인 것이 바람직하다.
[실시예 1]
우선, 피복층을 형성하기 위한 스퍼터링 타깃재를 제작했다. 표 1에 제작한 피복층의 조성을 나타낸다. 또한, No.4 내지 No.10의 스퍼터링 타깃재는, 전해 Ni과 괴상의 Mo 원료, 무산소동의 블록을 소정량으로 칭량한 후, 진공 용해로에서 용해 주조법에 의해 잉곳을 제작했다. 또한, 비교예가 되는 No.1 내지 No.3의 Ni-30 원자％ Cu, Ni-35 원자％ Cu-3 원자％ Ti, Ni-8 원자％ Mo도 마찬가지로 진공 용해법에 의해, 전해 Ni과 괴상의 Mo 원료, 무산소동의 블록을 소정량으로 칭량한 후, 진공 용해로에서 용해 주조법에 의해 잉곳을 제작했다.
얻어진 각 합금의 잉곳에 SmCo 자석을 근접한 바, 자석에는 부착되지 않는 것을 확인했다. 또한, 상기에서 얻은 잉곳의 일부를 자기 특성 측정용의 케이스에 넣어서, 리켄 덴시 가부시끼가이샤제의 진동 시료형 자력계(형식 번호:VSM-5)를 사용해서, 상온(25℃)에서 자기 특성을 측정한 결과, 비자성인 것을 확인했다.
또한, Mo-30 원자％ Ni의 스퍼터링 타깃재를, 분말 야금법에 의해 제작했다. 이것은, 평균 입경이 6㎛의 Mo 분말과 평균 입경이 100㎛의 Ni 분말을 혼합하고, 연강제의 캔에 충전한 후, 가열하면서 진공 배기해서 밀봉했다. 다음에, 밀봉한 캔을 열간 정수압 프레스 장치에 넣어서, 1100℃, 100㎫, 3시간의 조건에서 소결시켜 소결체를 제작했다. 또한, 마찬가지의 방법에 의해 순Mo의 소결체도 제작했다.
상기에서 얻은 각 잉곳 및 각 소결체를 기계 가공에 의해, 직경 100㎜, 두께 5㎜의 스퍼터링 타깃재를 제작했다. 또한, 순Ag의 스퍼터링 타깃재는, 미쯔비시 매터리얼 가부시끼가이샤제의 순도가 4N인 것을 준비했다. 또한, 순Cu의 스퍼터링 타깃재는, 순도가 4N인 무산소동으로 이루어지는 판을 기계 가공하여 준비했다.
다음에, 상술한 각 스퍼터링 타깃재를 구리제의 백킹 플레이트에 납땜한 후, 알박 가부시끼가이샤제의 스퍼터 장치(형식 번호:CS-200)에 설치하고, Ar 분위기, 압력 0.5㎩, 전력 500W의 조건에서 스퍼터 테스트를 실시한 결과, 어느 쪽의 스퍼터링 타깃재도 스퍼터하는 것이 가능했다.
코닝사제의 25㎜×50㎜의 유리 기판(제품 번호:EagleXG)을 상기 스퍼터 장치의 기판 홀더에 설치하여, 두께 100㎚의 피복층을 형성하고, 밀착성 및 에칭성을 평가했다. 또한, No.11 및 No.13은, Mo과 Ni-30 원자％ Cu의 스퍼터링 타깃재를 동시에 스퍼터하는 코스퍼터법에 의해 형성했다. No.12는 Mo-30 원자％ Ni과 Ni-30 원자％ Cu를 마찬가지로 코스퍼터하여 형성하고, 표 1에 나타내는 조성은, 이들 형성한 피복층을 가부시끼가이샤 시마즈 세이사꾸쇼제의 유도 결합 플라즈마 발광 분석 장치(ICP)(형식 번호:ICPV-1017)에서 분석한 값이다.
밀착성의 평가는, JIS K 5400으로 규정된 방법에 의해 행했다. 우선, 상기에서 형성한 피복층의 표면에, 스미또모 쓰리엠 가부시끼가이샤제의 투명 점착 테이프(제품명:투명 미색)를 붙이고, 2㎜×2㎜의 격자 무늬를 커터 나이프로 새겨, 투명 점착 테이프를 떼어내어, 피복층의 잔존 유무로 평가를 했다. 피복층이 1매스도 박리되지 않은 것을 ○, 1 내지 10매스 박리된 것을 △, 11매스 이상 박리된 것을 ×로 하여 평가했다.
에칭성의 평가는, Ag용의 에천트로서 질산, 인산, 아세트산과 물을 혼합해서 사용했다. Cu용의 에천트는 간또 가가꾸 고교제의 Cu02를 사용했다. 사이드 에칭이 적은 피복층으로 하기 위해서는, 에칭 시간의 변형을 억제하고, 오버 에칭 시간을 적게 함과 함께, 에천트에 대한 습윤성을 적절하게 억제하는 것이 필요하다.
각 시료를 에천트액에 침지하여, 피복층 전체면이 완전히 투과될 때까지 걸리는 시간을 저스트 에칭 시간으로서 측정했다. 또한, 동시에 에칭 불균일은 눈으로 확인하면서, 더 명확한 차로 하기 위해, 막의 일부가 투과된 시간과 저스트 에칭 시간과의 시간차를 측정했다. 이것은, 시간차가 작을수록 에칭 불균일은 적은 것을 의미한다. 또한, 막 표면에 에천트를 20μl 적하하고, 2분 후의 확장 직경을 측정했다. 이것은, 확장 직경이 작을수록 사이드 에칭을 억제 가능하여, 정밀도가 높은 에칭을 행할 수 있는 것을 의미한다.
Figure pat00001
표 1에 나타내는 바와 같이, 시료 No.1, No.2, No.4는, 밀착성이 낮았다. 또한, 시료 No.3은, Mo을 8 원자％ 함유함으로써 밀착성이 개선되어 있지만, 저스트 에칭 시간이 긴 것을 알 수 있다.
이에 반해, 본 발명의 피복층은, Ni에 Mo과 Cu를 특정량 함유함으로써, 밀착성이 크게 개선되어 있는 것을 확인할 수 있었다.
또한, 에칭성에 대해서는, 시료 No.1, No.2의 피복층은, Cu의 에천트로 2분 이내에 에칭 가능하지만, Ag 에천트로는 18분 이상의 시간이 필요하여 적합하지 않은 것을 알 수 있다. 또한, 에칭이 빠른 부분과 느린 부분이 있어 에칭 불균일이 발생하므로 시간차도 커서, 에천트가 확대되기 쉬운 것을 알 수 있다. 이로 인해, 균일한 에칭이 행하기 어려워, 정밀도가 높은 에칭에는 적합하지 않은 것을 알 수 있다. 또한, 시료 No.13, No.14의 Mo 함유량이 50 원자％를 초과하는 조성에서는 에칭 후에 잔사의 발생이 확인되었다.
이에 반해, 본 발명이 되는 시료 No.5 내지 No.12의 피복층은, Cu 및 Ag의 양쪽의 에천트에 있어서도, 90초 이하로 에칭하는 것이 가능한 것을 확인할 수 있었다. 또한, 시료 No.8 내지 No.12의 피복층은, Mo의 첨가량을 증가시키고, Mo과 Cu의 합계량을 36 원자％ 이상으로 함으로써, 저스트 에칭 시간은 짧아지고, 그 시간차와 확장 직경도 작아지고, 에칭 불균일과 사이드 에칭이 적어, 이로 인해 정밀도가 높은 에칭을 행하는 것이 가능한 것을 확인할 수 있었다.
[실시예 2]
내산화성의 평가를 행했다. 각 시료를 대기 분위기에 있어서, 150℃, 250℃, 300℃, 350℃에서 30분간의 가열 처리를 행하고, 반사율과 전기 저항값을 측정했다. 반사율은 코니카 미놀타 가부시끼가이샤제의 분광 측색계(형식 번호:CM2500d)를, 전기 저항값은 다이아 인스트루먼트제 4단자의 박막 저항률계(형식 번호:MCP-T400)를 사용해서 측정했다.
실시예 1에서 준비한 각 스퍼터링 타깃재를 사용해서, 유리 기판 상에, 표 2에 나타내는 구성으로, 막 두께 30㎚의 기초층, 막 두께 300㎚의 Cu 도전층, 막 두께 50㎚의 캡층을 순서대로 성막한 적층 배선막의 시료를 제작했다. 또한, 상기의 기초층과 캡층은, 표 2의 피복층 재질 조성의 것이다.
Figure pat00002
표 2에 나타내는 바와 같이, 본 발명의 피복층을 사용함으로써, 내산화성을 대폭으로 개선할 수 있는 것을 확인할 수 있었다.
필름 기판 상에서는, 필름의 내열 온도로부터 250℃까지의 내산화성이 필요하다. 표 2에 나타내는 바와 같이, 시료 No.4에서는 250℃ 이상으로 반사율이 저하되기 시작하지만, 본 발명의 전자 부품용 적층 배선막은, 250℃의 대기 가열을 거쳐도, 50％ 이상의 높은 반사율을 유지하고, 높은 내산화성을 갖고 있는 것을 알 수 있다. 특히, Mo의 첨가량이 증가시키면, 그 효과가 큰 것을 확인할 수 있었다.
또한, 본 발명의 전자 부품용 적층 배선막은, 250℃, 300℃, 350℃의 대기 가열을 거쳐도, 전기 저항값의 상승이 억제되어 있어, 내산화성을 개선할 수 있는 것을 확인할 수 있었다.
[실시예 3]
다음에, 실시예 2의 각 전자 부품용 적층 배선막을 사용해서, 내후성의 평가를 행했다. 내후성의 평가는, 각 전자 부품용 적층 배선막을 온도 85℃, 상대 습도 85％의 분위기에 100시간, 200시간, 300시간 방치한 후에, 실시예 2와 마찬가지로 반사율을 측정했다. 또한, 표 3에 나타내는 기초층과 캡층은, 표 3의 피복층 재질 조성의 것이다.
Figure pat00003
표 3에 나타내는 바와 같이, 비교예가 되는 시료 No.13, No.14는, Mo의 함유량이 50 원자％를 초과하고 있으므로, 시간 경과에 수반하여, 반사율은 저하되었다.
한편, 본 발명예가 되는 시료 No.5 내지 No.12의 전자 부품용 적층 배선막은, 고온 고습 분위기에 노출시켜도 변색되지 않고, 300시간 경과 후도 높은 반사율을 유지하고 있어, 높은 내습성을 갖고 있는 것을 확인할 수 있었다.
이상으로, 본 발명의 전자 부품용 적층 배선막을 사용함으로써, 도전층과의 밀착성, 내산화성, 내후성을 확보함과 함께, 안정된 웨트 에칭을 할 수 있는 것을 확인할 수 있었다.
[실시예 4]
다음에, 실시예 1에서 준비한 각 스퍼터링 타깃재를 사용해서, ITO막을 구비한 필름 기판 또는 유리 기판 상에, 표 4에 나타내는 구성으로, 막 두께 30㎚의 기초층, 막 두께 200㎚의 Ag 도전층, 막 두께 30㎚의 캡층을 순서대로 성막한 적층 배선막의 시료를 제작했다. 또한, 상기의 기초층과 캡층은, 표 4의 피복층 재질 조성의 것이다.
밀착성의 평가는, 스미또모 쓰리엠 가부시끼가이샤제의 투명 점착 테이프(제품명:투명 미색)를 적층 배선막 상에 붙이고, 표면을 지우개로 문질러, 투명 점착 테이프를 떼어내고, 피복층의 잔존 유무로 평가를 했다. 피복층이 박리되지 않은 것을 ○, 약 10％ 정도 박리된 것을 △, 20％ 이상 박리된 것을 ×로 하여 평가했다.
Ag은 Cu와 달리, 대기 중에서 350℃의 가열을 행해도, 전기 저항값은 크게 증가하지 않으므로, 내산화성의 평가는 실시예 2와 마찬가지로, 각 시료를 대기 분위기에 있어서 150℃, 250℃, 350℃에서 30분간의 가열 처리를 행하여, 반사율을 측정했다.
또한, 내후성의 평가는, 실시예 3과 마찬가지로, 각 시료를 온도 85℃, 상대 습도 85％의 분위기에 100시간, 200시간, 300시간 방치한 후에 반사율을 측정했다.
Figure pat00004
표 4에 나타내는 바와 같이, 시료 No.4는 밀착성이 낮았다.
한편, 본 발명예가 되는 시료 No.5 내지 No.12는, Mo의 함유량이 증가함으로써 밀착성이 개선되고, 특히 Mo 함유량이 22 원자％ 이상이 되는 시료 No.8 내지 No.12에서 높은 밀착성이 얻어지는 것을 알 수 있다.
또한, 내열성은 350℃의 가열을 행하면, 필름 기판으로 주름이 발생했다. 또한, 도전층으로서 Ag을 사용한 경우에서도, 본 발명예가 되는 시료는 250℃까지의 가열로는, 높은 내산화성에 의해, Ag 도전층의 변색을 억제하고 있는 것을 확인할 수 있었다. 또한, 내후성에 대해서도, 본 발명예가 되는 시료는 높은 내후성에 의해, Ag 도전층의 변색을 억제하고 있는 것을 확인할 수 있었다.
1 : 기판
2 : 피복층(기초층)
3 : 도전층
4 : 피복층(캡층)

Claims (6)

  1. Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층과 당해 도전층 중 적어도 한쪽의 면을 덮는 피복층으로 이루어지고, 상기 피복층은 Mo을 5 내지 50 원자％, 당해 Mo과 Cu를 합계로 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지는 것을 특징으로 하는 전자 부품용 적층 배선막.
  2. 제1항에 있어서,
    상기 피복층은, 상기 Cu를 5 내지 25 원자％ 함유하고, 상기 Mo과 상기 Cu를 합계로 36 원자％ 이상 함유하는 것을 특징으로 하는 전자 부품용 적층 배선막.
  3. 제1항 또는 제2항에 있어서,
    상기 피복층은, 상기 Mo을 26 내지 40 원자％ 함유하는 것을 특징으로 하는 전자 부품용 적층 배선막.
  4. Ag, Ag 합금, Cu 및 Cu 합금으로부터 선택되는 1종으로 이루어지는 도전층을 덮는 피복층을 형성하기 위한 스퍼터링 타깃재이며, Mo을 5 내지 50 원자％, 당해 Mo과 Cu를 합계로 60 원자％ 이하 함유하고, 잔부가 Ni 및 불가피적 불순물로 이루어지고, 큐리점이 상온 이하인 것을 특징으로 하는 피복층 형성용 스퍼터링 타깃재.
  5. 제4항에 있어서,
    상기 Cu를 5 내지 25 원자％ 함유하고, 상기 Mo과 상기 Cu를 합계로 36 원자％ 이상 함유하는 것을 특징으로 하는 피복층 형성용 스퍼터링 타깃재.
  6. 제4항 또는 제5항에 있어서,
    상기 Mo을 26 내지 40 원자％ 함유하는 것을 특징으로 하는 피복층 형성용 스퍼터링 타깃재.
KR1020160031260A 2015-03-20 2016-03-16 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재 KR101840109B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-057552 2015-03-20
JP2015057552 2015-03-20

Publications (2)

Publication Number Publication Date
KR20160112995A true KR20160112995A (ko) 2016-09-28
KR101840109B1 KR101840109B1 (ko) 2018-04-26

Family

ID=57044236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160031260A KR101840109B1 (ko) 2015-03-20 2016-03-16 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재

Country Status (4)

Country Link
JP (1) JP6706418B2 (ko)
KR (1) KR101840109B1 (ko)
CN (1) CN105986233B (ko)
TW (1) TWI576454B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443220B2 (ja) * 2015-05-25 2018-12-26 住友金属鉱山株式会社 スパッタリング用合金ターゲット
AT15574U3 (de) * 2017-05-11 2018-05-15 Plansee Se Flexibles Bauteil mit Schichtaufbau mit metallischer Lage
JP6950447B2 (ja) * 2017-10-20 2021-10-13 大同特殊鋼株式会社 半導体装置
WO2019093348A1 (ja) * 2017-11-09 2019-05-16 三井金属鉱業株式会社 配線構造及びターゲット材

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140319A (ja) 2002-08-19 2004-05-13 Hitachi Metals Ltd 薄膜配線
JP2006310814A (ja) 2005-03-29 2006-11-09 Hitachi Metals Ltd 薄膜配線層

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522948A (en) * 1978-08-09 1980-02-19 Toyo Kasei Kk Manufacture of record disc with picture
JP5203908B2 (ja) 2008-12-04 2013-06-05 新日鉄住金マテリアルズ株式会社 Ｎｉ−Ｍｏ系合金スパッタリングターゲット板
JP2012222166A (ja) * 2011-04-08 2012-11-12 Ulvac Japan Ltd 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP6369750B2 (ja) * 2013-09-10 2018-08-08 日立金属株式会社 積層配線膜およびその製造方法ならびにＮｉ合金スパッタリングターゲット材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140319A (ja) 2002-08-19 2004-05-13 Hitachi Metals Ltd 薄膜配線
JP2006310814A (ja) 2005-03-29 2006-11-09 Hitachi Metals Ltd 薄膜配線層

Also Published As

Publication number Publication date
TWI576454B (zh) 2017-04-01
KR101840109B1 (ko) 2018-04-26
CN105986233B (zh) 2018-08-07
JP6706418B2 (ja) 2020-06-10
CN105986233A (zh) 2016-10-05
TW201706432A (zh) 2017-02-16
JP2016178286A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
KR101804660B1 (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
KR102032085B1 (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
KR101613001B1 (ko) Mo 합금 스퍼터링 타깃재의 제조 방법 및 Mo 합금 스퍼터링 타깃재
KR101840109B1 (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
KR101358529B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
KR20150029561A (ko) 적층 배선막 및 그 제조 방법 및 Ni 합금 스퍼터링 타깃재
KR101600169B1 (ko) 전자 부품용 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
TWI504772B (zh) 銅-錳合金膜及銅-錳合金濺鍍靶材及銅-錳合金膜的成膜方法
KR101597018B1 (ko) 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
JP6380837B2 (ja) 被覆層形成用スパッタリングターゲット材およびその製造方法
JP4470147B2 (ja) 薄膜配線層

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant