KR20140127748A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents
표시 장치 및 표시 장치의 구동 방법 Download PDFInfo
- Publication number
- KR20140127748A KR20140127748A KR20140036669A KR20140036669A KR20140127748A KR 20140127748 A KR20140127748 A KR 20140127748A KR 20140036669 A KR20140036669 A KR 20140036669A KR 20140036669 A KR20140036669 A KR 20140036669A KR 20140127748 A KR20140127748 A KR 20140127748A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- light
- emitting diode
- type transistor
- control line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 표시 장치는 발광 다이오드의 애노드에 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 P형 트랜지스터, 상기 제1 P형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 P형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 P형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 애노드 전압을 공급하는 제1 제어선, 상기 제1 P형 트랜지스터의 상기 일단자와, 상기 제1 P형 트랜지스터의 게이트 단자와의 온 및 오프를 전환하는 제2 트랜지스터, 2종류의 전압을 공급하는 제2 제어선, 및 상기 제1 P형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 포함한다.
Description
본 발명은 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
최근, 유기EL(Organic Electroluminescence) 등, 공급되는 전류에 대응하는 강도로 발광하는 발광 다이오드를 사용한 표시 장치가 개발되고 있다. 발광 다이오드에 공급되는 전류량이 각 화소의 구동 트랜지스터(박막 트랜지스터(TFT: Thin Film Transistor))에 의해 제어되어 각 화소에 표시되는 계조가 제어된다. 그러므로, 구동 트랜지스터에 특성 편차(특히, Vth전압의 편차)가 있으면, 그 특성 편차가 계조 표시에 영향을 미칠 수 있다.
즉, 계조 표시가 구동 트랜지스터의 특성 편차에 의해 영향을 받을 수 있다. 계조 표시가 구동 트랜지스터의 특성 편차에 의해 받는 영향을 줄이기 위해, 구동 트랜지스터의 Vth(문턱값) 편차를 억제하기 위한 기술로서 Vth 보상 기술이 개발되어 있다(예를 들면, 특허문헌 1, 2).
[선행기술문헌]
[특허문헌1]일본국 특허공개 2011-22434호 공보
[특허문헌2]일본국 특허공표 2005-520191호 공보
그러나, Vth 보상 기술을 사용하기 위해서는, 화소 회로의 구성이 복잡해지고, 1 화소당 트랜지스터의 수가 많아지므로, 고세밀화의 구현이 어려웠다.
본 발명은 1 화소당 트랜지스터의 수를 감소하여 고세밀화를 도모하고, 계조 표시가 트랜지스터의 특성 편차에 의해 받는 영향을 감소시키는 것을 목적으로 한다.
본 발명의 일 실시 예에 따른 표시 장치는 발광 다이오드의 애노드에 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 P형 트랜지스터, 상기 제1 P형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 P형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 P형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 애노드 전압을 공급하는 제1 제어선, 상기 제1 P형 트랜지스터의 상기 일단자와, 상기 제1 P형 트랜지스터의 게이트 단자와의 온 및 오프를 전환하는 제2 트랜지스터, 2종류의 전압을 공급하는 제2 제어선, 및 상기 제1 P형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 포함한다.
본 발명의 일 실시 예에 따른 표시 장치는 발광 다이오드의 캐소드에, 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 N형 트랜지스터, 상기 제1 N형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 N형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 N형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 캐소드 전압을 공급하는 제1 제어선, 상기 제1 N형 트랜지스터의 상기 일단자와, 상기 제1 N형 트랜지스터의 게이트 단자와의 온 및 오프를 전환하는 제2 트랜지스터, 2종류의 전압을 공급하는 제2 제어선, 및 상기 제1 N형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 구비한다.
상기 게이트 전압의 초기화 처리기간 및 그 후의 데이터 프로그램 기간을 갖는 상기 발광 다이오드의 비발광 기간에 있어서, 상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 비발광 상태로 하고, 상기 초기화 처리기간에 있어서, 상기 제2 트랜지스터를 온시키고, 상기 제1 제어선에 상기 초기화 전압을 공급하고, 상기 제2 제어선에 제1 전압을 공급한 후에 상기 제1 전압보다도 높은 제2 전압을 공급하고, 상기 데이터 프로그램 기간에 있어서, 상기 제1 제어선에 상기 계조 전압을 공급하고, 상기 제1 P형 트랜지스터의 게이트 전압을 상기 계조 전압으로 설정할 때에 상기 제2 트랜지스터를 온시키고, 상기 발광 다이오드의 발광 기간에 있어서, 상기 제2 트랜지스터를 오프시키고, 상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 발광가능한 상태로 하고, 상기 제1 제어선에 상기 애노드 전압을 공급하는 제어를 행하는 제어 회로를 더 포함한다.
상기 게이트 전압의 초기화 처리 기간 및 그 후의 데이터 프로그램 기간을 갖는 상기 발광 다이오드의 비발광 기간에 있어서, 상기 발광 다이오드 애노드 전압을 제어하여 상기 발광 다이오드를 비발광 상태로 하고, 상기 초기화 처리 기간에 있어서, 상기 제2 트랜지스터를 온시키고, 상기 제1 제어선에 상기 초기화 전압을 공급하고, 상기 제2 제어선에 제1 전압을 공급한 후에 상기 제1 전압보다도 낮은 제2 전압을 공급하고, 상기 데이터 프로그램 기간에 있어서, 상기 제1 제어선에 상기 계조 전압을 공급하고, 상기 제1 N형 트랜지스터의 게이트 전압을 상기 계조 전압으로 설정할 때에 상기 제2 트랜지스터를 온시키고, 상기 발광 다이오드의 발광 기간에 있어서, 상기 제2 트랜지스터를 오프시키고, 상기 발광 다이오드 애노드 전압을 제어하여 상기 발광 다이오드를 발광가능한 상태로 하고, 상기 제1 제어선에 상기 캐소드 전압을 공급하는 제어를 행하는 제어 회로를 더 포함한다.
상기 제1 제어선에, 상기 초기화 전압과 상기 계조 데이터 전압과의 사이의 보상 전압이 더 공급되고, 상기 제어 회로는 상기 초기화 처리 기간과 상기 데이터 프로그램 기간과의 사이의 보상 기간에 있어서, 상기 제2 트랜지스터를 온시키고, 상기 보상 전압을 상기 제1 제어선에 공급한다.
발광 다이오드의 애노드에, 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 P형 트랜지스터, 상기 제1 P형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 P형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 P형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 애노드 전압을 공급하는 제1 제어선, 상기 제1 P형 트랜지스터의 상기 일단자와, 상기 제1 P형 트랜지스터의 게이트 단자의 온 및 오프를 전환하는 제2 트랜지스터, 2종류의 전압을 공급하는 제2 제어선 및 상기 제1 P형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 구비하는 표시 장치를 구동하는 방법에 있어서, 상기 게이트 전압의 초기화 처리 기간 및 그 후의 데이터 프로그램 기간을 갖는 상기 발광 다이오드의 비발광 기간에 있어서, 상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 비발광 상태로 하고, 상기 초기화 처리 기간에 있어서, 상기 제2 트랜지스터를 온시키고, 상기 제1 제어선에 상기 초기화 전압을 공급하고, 상기 제2 제어선에 제1 전압을 공급한 후에 상기 제1 전압보다도 높은 제2 전압을 공급하고, 상기 데이터 프로그램 기간에 있어서, 상기 제1 제어선에 상기 계조 전압을 공급하고, 상기 제1 P형 트랜지스터의 게이트 전압을 상기 계조 전압으로 설정할 때에 상기 제2 트랜지스터를 온시키고, 상기 발광 다이오드의 발광 기간에 있어서, 상기 제2 트랜지스터를 오프시키고, 상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 발광가능한 상태로 하고, 상기 제1 제어선에 상기 애노드 전압을 공급한다.
본 발명에 따르면, 1 화소당 트랜지스터의 수를 감소하여 고세밀화를 도모하고, 계조 표시가 트랜지스터의 특성 편차에 의해 받는 영향을 감소시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 전자기기의 구성을 개략적으로 보여주는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 전환 회로의 구성을 보여주는 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 화소 회로의 구성을 보여주는 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 화소 회로의 구동 방법을 보여주는 도면이다. 도 5는 본 발명의 제1 실시예에 따른 각 신호의 타이밍 차트이다.
도6은 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(a-1))을 나타내는 도면이다.
도7은 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(a-2))을 나타내는 도면이다.
도8은 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(b))을 나타내는 도면이다.
도9는 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(c))을 나타내는 도면이다.
도 10은 본 발명의 제2 실시예에 따른 화소 회로의 구성을 보여주는 회로도이다.
도 11은 본 발명의 제2 실시예에 따른 각 신호의 타이밍차트이다.
도 12는 본 발명의 제3 실시예에 따른 화소 회로의 구동 방법을 보여주는 도면이다.
도 13은 본 발명의 제3 실시예에 따른 각 신호의 타이밍차트이다.
도 14는 본 발명의 제3 실시예에 따른 전환 회로 의 구성을 보여주는 회로도이다.
도 15는 본 발명의 제3 실시예에 따른 화소 회로의 구동의 상태(기간(b-1))을 보여주는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 전환 회로의 구성을 보여주는 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 화소 회로의 구성을 보여주는 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 화소 회로의 구동 방법을 보여주는 도면이다. 도 5는 본 발명의 제1 실시예에 따른 각 신호의 타이밍 차트이다.
도6은 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(a-1))을 나타내는 도면이다.
도7은 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(a-2))을 나타내는 도면이다.
도8은 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(b))을 나타내는 도면이다.
도9는 본 발명의 제1 실시예에 따른 화소 회로의 구동의 상태(기간(c))을 나타내는 도면이다.
도 10은 본 발명의 제2 실시예에 따른 화소 회로의 구성을 보여주는 회로도이다.
도 11은 본 발명의 제2 실시예에 따른 각 신호의 타이밍차트이다.
도 12는 본 발명의 제3 실시예에 따른 화소 회로의 구동 방법을 보여주는 도면이다.
도 13은 본 발명의 제3 실시예에 따른 각 신호의 타이밍차트이다.
도 14는 본 발명의 제3 실시예에 따른 전환 회로 의 구성을 보여주는 회로도이다.
도 15는 본 발명의 제3 실시예에 따른 화소 회로의 구동의 상태(기간(b-1))을 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.
<제1 실시예>
이하, 본 발명의 제1 실시예에 관련되는 전자기기에 대해서 도면을 참조하면서 상세히 설명한다.
[전체 구성]
도 1은 본 발명의 제1 실시예에 따른 전자기기의 구성을 개략적으로 보여주는 도면이다.
도 1을 참조하면, 전자기기(1)는 스마트폰, 휴대전화, 퍼스널 컴퓨터, 텔레비전 등에서 영상을 표시하는 표시부를 포함하는 장치일 수 있다. 전자기기(1)는 표시 장치(10), 제어부(80) 및 전원(90)을 포함한다. 표시 장치(10)는 매트릭스 형상으로 배치된 복수의 화소 회로들(100)을 포함한다. 각 화소 회로(100)는 화소(pixel)로 정의될 수 있다..
표시 장치(10)의 각 화소 회로(100)의 발광 다이오드가 발광되어 영상이 표시된다. 표시 장치(10)는 전술한 표시부를 구성한다. 각 화소 회로(100)는 발광 다이오드(EL)을 포함 한다(도 3참조). 본 발명의 실시 예에서, 발광 다이오드(EL)는 OLED(Organic Light Emitting Diode)을 사용한 발광 소자일 수 있다. 발광 다이오드(EL)는 기생 용량으로서 용량 성분(Cel)을 갖는다.
도 1에서, 화소 회로들(100)은 매트릭스 형상으로 배치되어 있으나 이에 한정되지 않고 다양한 형상으로 배치될 수 있다. 이하, 화소 회로들(100)은 n 개의 행 및 m 개의 열에 배치되는 것으로 설정한다. 표시 장치(10)의 보다 구체적인 구성은 이하 상세히 설명될 것이다.
제어부(80)는 CPU(Central Processing Unit)(미 도시됨) 및 메모리(미 도시됨) 등을 포함하고, 표시 장치(10)의 동작을 제어하는 콘트롤러이다. 제어부(80)은 데이터선 구동 회로(20), 전환 회로(30), 주사선 구동 회로(40), 및 용량선 구동 회로(50)를 제어한다.
제어부(80)는 영상 데이터를 입력받고, 입력받은 영상 데이터에 기초하여 각 화소 회로(100)에 표시될 계조를 결정한다. 또한 제어부(80)는 결정한 계조에 따른 데이터 전압(계조 데이터 전압)을 화소 회로들(100)에 공급함으로써, 각 화소 회로(100)의 발광 다이오드(EL)가 발광되도록 제어한다.
전원(90)은 표시 장치(10) 및 제어부(80) 로 전력을 공급한다. 표시 장치(10)에 있어서, 각 화소 회로(100)의 발광 다이오드(EL)의 애노드로부터 캐소드로로 흐르는 전류는 전원(90)으로부터 표시 장치(10)의 각 화소 회로(100)에 공급된다. 예를 들어, 후술하는 애노드 전압(ELVDD) 및 캐소드 전압(ELVSS)은 전원(90)으로부터 생성되어 표시 장치(10)의 각 화소 회로(100)에 인가 될 수 있다. 캐소드 전압(ELVSS)은 제어부(80)의 제어에 의해 전압레벨이 제어된다.
[표시 장치(10)의 구성]
표시 장치(10)는 전술한 화소 회로들(100), 데이터선 구동 회로(20), 전환 회로(30), 주사선 구동 회로(40), 및 용량선 구동 회로(50)을 포함한다. 데이터선 구동 회로(20), 전환 회로(30), 주사선 구동 회로(40), 및 용량선 구동 회로(50)는 화소 회로들(100)을 구동하기 위한 구동 회로들이다.
주사선 구동 회로(40)는 데이터 프로그램 기간(도 4, 도 5참조) 동안 각 행의 화소 회로들(100)에 대응하여 마련된 주사선(140)에 주사 신호(SCAN)를 제공하여 화소 회로들(100)의 행을 선택한다. 각 행의 화소 회로들(100)은 제공받은 주사 신호(SCAN)에 의해 데이터 전압을 라이트(write)한다.
이 실시 예에서는, 제 1 행부터 제n행까지 소정의 순번으로, 순차적 배타적으로 선택된다. 주사 신호(SCAN(p))는 제p행(p=1, 2, 3,..., n)에 공급되는 신호이다.
선택되는 행의 화소 회로들(100)에 대응하는 주사 신호(SCAN)는 L레벨로 되고, 선택되지 않는 행의 화소 회로들(100)에 대응하는 주사 신호들(SCAN)은 H레벨로 된다. 또한, 이 실시 예에 서, 데이터 프로그램 기간 이외의 기간에서, 행들의 주사 신호(SCAN)는 H레벨 또는 L레벨로 동일하도록 제어된다.
용량선 구동 회로(50)는 각 열의 화소 회로들(100)에 대응하여 마련된 용량 제어선(150)에 용량 제어 신호(VCST)를 제공한다. 용량 제어 신호(VCST)는 2종류의 전압(H레벨, L레벨)을 전환할 수 있는 신호이고, 화소 회로들(100)에 대하여 공통으로 제공된다. 이 실시 예에서, 용량 제어선(150)은 각 열의 화소 회로들(100)에 대응하여 마련되어 있으나, 각 행에 대응하여 마련되어 있을 수 있다.
데이터선 구동 회로(20)은 각 열의 화소 회로들(100)에 대응하여 마련된 데이터 출력선(120)에 계조 데이터 전압(Vdata)을 제공한다. Vdata(q)은 제q열(q=1, 2, 3,..., m)의 화소 회로들(100)에 라이트될 계조 데이터 전압이다.
계조 데이터 전압(Vdata)은 주사 신호(SCAN)에 의해 선택된 행의 화소 회로들(100)에 대응한 계조 데이터 전압이다., 대상 화소 회로들(100)에 계조 데이터 전압이 라이트될 수 있다.
전환 회로(30)는 계조 데이터 전압(Vdata) 및 복수의 전압들(이하 도 2에 도시됨)을 제공받고, 어느 하나를 선택하여 데이터 제어선(130)으로 출력한다. 데이터 제어선(130)으로 출력되는 전압 신호는 데이터 제어 신호(DT)로 정의된다. 데이터 제어 신호(DT(p))는 제p행(p=1, 2, 3,..., n)에 공급되는 신호이다.
도 2는 본 발명의 제1 실시예에 따른 전환 회로의 구성을 보여주는 회로도이다.
도 2에 도시된 전환 회로(30)는 제1열에 대응하는 데이터 제어선(130)에 접속된 부분을 나타내고, 다른 열에 대응하는 부분은 생략되었다.
도 2를 참조하면, 전환 회로(30)는 계조 데이터 전압(Vdata), 애노드 전압(ELVDD), 및 초기화 전압(Vinit)을 제공받는다. 전환 회로(30)는 제공받은 계조 데이터 전압(Vdata), 애노드 전압(ELVDD), 및 초기화 전압(Vinit) 중 어느 하나를 데이터 제어선(130)으로 출력한다.
전환 회로(30)는 트랜지스터들(301, 302, 303)을 포함한다. 트랜지스터들(301,302,303)이 대응하는 제어 신호들(S1, S2, S3)에 의해 각각 온 및 오프되도록 제어됨으로서 데이터 제어선(130)으로 출력되는 전압을 전환(또는 선택)한다.
트랜지스터들(301, 302, 303)은 p형의 TFT이다. 이하, 트랜지스터라 하는 경우에는, 특별히 명시하지 않는 한, p형의 TFT를 나타내는 것으로 한다. 또한, 트랜지스터는 n형일수도 있다. n형 트랜지스터를 사용한 경우의 구성은 제2 실시예에서 설명한다.
[화소 회로(100)의 구성]
도 3은 본 발명의 제1 실시예에 따른 화소 회로의 구성을 보여주는 회로도이다.
도 3을 참조하면, 화소 회로(100)는 2개의 트랜지스터들(M1, M2), 1개의 용량 소자(Cst), 기생 용량(Cel), 및 발광 소자인 발광 다이오드(EL)을 포함한다. 발광 다이오드(EL)의 캐소드는 캐소드 전원(110)에 접속되어 캐소드 전압(ELVSS)을 인가받는다.
트랜지스터(M1)의 소스 드레인 단자의 일단자는 발광 다이오드(EL)의 애노드에 접속되고, 타단자는 데이터 제어선(130)에 접속된다. 용량 소자(Cst)의 한 쪽의 전극은 트랜지스터(M1)의 게이트 단자에 접속되고, 다른 쪽의 전극은 용량 제어선(150)에 접속된다.
이하, 트랜지스터(M1)의 게이트 단자와 용량 소자(Cst)가 접속된 부분은 노드(G)로 정의된다. 트랜지스터(M1)과 발광 다이오드(EL)가 접속된 부분은 노드(N)으로 정의된다. 트랜지스터(M1)의 게이트 단자로 인가되는 전압(노드(G)의 전압)은 게이트 전압(Vg)으로 정의된다.
트랜지스터(M2)의 소스 드레인 단자의 일단자는 노드(G)에 접속되고, 타단자는 노드(N)에 접속된다. 트랜지스터(M2)의 게이트 단자는 주사선(140)에 접속된다. 트랜지스터(M2)가 온될 때, 노드(N)과 노드(G)가 접속되어 트랜지스터(M1)는 다이오드 접속 상태가 된다.
[동작]
도 4는 본 발명의 제1 실시예에 따른 화소 회로의 구동 방법을 보여주는 도면이다.
도 4를 참조하면, 1수직 기간은 초기화 기간, 데이터 프로그램(이 예에서는 Vth 보상이 포함된다) 기간, 및 발광 기간을 포함한다. 초기화 기간 및 데이터 프로그램 기간동안 발광 다이오드(EL)는 발광하지 않는다. 따라서, 초기화 기판 및 데이터 프로그램 기간은 비발광 기간으로 정의될 수 있다. 데이터 프로그램 기간은 도 4, 5에서, (b) 데이터 프로그램+Vth 보상으로 도시되어 있으나, 제1 실시예에서, 데이터 프로그램 기간으로 생략하여 기재한다.
초기화 기간은 각 화소 회로(100)의 게이트 전압(Vg)을 초기화하는 기간이다.
데이터 프로그램 기간은 계조 데이터 전압이 각 화소 회로(100)의 게이트 전압(Vg)으로 설정되는 기간이다. 비스듬한 선으로 나타낸 데이터 기입 타이밍은 주사 신호(SCAN)에 의해 제1행부터 제n행까지 소정의 순번으로 선택되는 화소 회로들(100)의 행을 시계열로 나타낸다. 이 타이밍에서, 각 행의 화소 회로들(100)의 노드(G)에 계조 데이터 전압이 설정된다. 이러한 구동에 의해, 영상 데이터에 따른 각 화소의 발광 다이오드(EL)의 발광 강도가 설정된다.
발광 기간은 각 화소 회로(100)에 설정된 계조 데이터 전압에 대응하는 강도로 발광 다이오드(EL)을 발광시키는 기간이다.
도 5는 본 발명의 제1 실시예에 따른 각 신호의 타이밍 차트이다.
도 5를 참조하면, 데이터 제어 신호(DT)는 전환 회로(30)에 의해 선택되는 애노드 전압(ELVDD), 초기화 전압(Vinit), 및 계조 데이터 전압(Vdata) 중 어느 하나의 전압이다. 다른 각 신호(VCST, ELVSS, SCAN) 는, H레벨과 L레벨로 변환된다.
각 신호의 H레벨의 전압 및 L레벨의 전압은 각각 다른 신호와 같은 전압이거나 다른 전압일 수 있으나, 후술하는 설명의 동작이 실현되는 범위내일 수 있다. 또한, 이 실시 예에서, 트랜지스터는 P형이기 때문에, 트랜지스터의 게이트 단자에 H레벨이 입력된 경우, 트랜지스터의 소스 드레인 사이가 오프(비도통) 되고, L레벨이 입력된 경우, 소스 드레인 사이가 온(도통)으로 된다.
도 5에 나타내는 타이밍 차트는 하나의 예로서, 후술하는 설명의 동작이 실현되는 범위이면, 각 신호의 전압 레벨이 변화되는 타이밍은 이 타이밍 차트와 같지 않아도 좋다. 예를 들면, 신호의 전압 레벨이 변화되는 타이밍이 다른 신호의 전압 레벨이 변화되는 타이밍과 같이 기재되어 있을지라도, 반드시 동시가 아니어도 좋다. 또한, 어떤 신호의 전압 레벨이 변화되는 타이밍이, 다른 신호의 전압 레벨이 변화되는 타이밍보다 느린 것으로서 기재되어 있을지라도, 빠른 것으로서 전후 관계가 역전하여도 좋다.
계속하여, 도 5하부에 기재된 각 기간 (a)로부터 (c)의 순으로, 화소 회로들(100)의 동작을 도6 내지 도9를 참조하여 설명한다. 또한, (a)의 초기화 기간은 초기화 기간 1(a-1)와 과, 초기화 기간 1(a-1) 후의 기간인 초기화 기간 2(a-2)으로 나누어서 설명한다.
도6 내지 도9는 본 발명의 제1 실시예에 따른 화소 회로들(100)의 구동 상태를 나타내는 도면이고, 각각, 기간(a-1), (a-2), (b), (c)의 상태를 나타낸다.
도 6을 참조하면, 초기화 기간 1(a-1) 에서, 모든 주사선들(140)에 L 레벨의 주사 신호(SCAN)가 인가되어, 트랜지스터(M2)가 온으로 된다. 또한, 모든 데이터 제어선들(130)에 데이터 제어 신호(DT)로서 초기화 전압(Vinit)이 인가된다.
캐소드 전원(110)은 H레벨로 된다. 이와 같이 발광 다이오드(EL)의 캐소드 전압을 애노드 전압에 가까이 하거나, 또는 캐소드 전압을 애노드 전압보다 높은 전압으로 하여 역바이어스 상태가 설정된다. 이러한 경우, 애노드-캐소드 사이의 전압이 발광의 문턱값보다도 낮아지므로, 화소 회로(100)는 비발광 상태로 된다.
또한, 용량 제어 신호(VCST)는 H레벨에서 L레벨로 전환된다. 이러한 경우, 용량 소자(Cst)의 용량 결합의 효과에 의해 게이트 전압(Vg)이 저하되고, 트랜지스터(M1)는 선형 영역에서 온으로 된다. 따라서, 기생 용량(Cel) 및 용량 소자(Cst)에 축적되어 있던 전하가 데이터 제어선(130)으로 이동하여 방전된다. 이러한 경우, 게이트 전압(Vg)은 Vinit-|Vth|로 되고, 트랜지스터(M1)은 오프로 된다. 이하, Vth라 하는 경우는 트랜지스터(M1)의 문턱값을 나타낸다.
도 7을 참조하면, 초기화 기간 2(a-2) 에 있어서는, 용량 제어 신호(VCST)가 L레벨에서 H레벨로 전환된다. 이러한 경우, 게이트 전압(Vg)이 용량 소자(Cst)의 용량 결합의 효과에 의해 상승된다. 이 때, 기생 용량(Cel)의 노드(N)측의 전압이 저하하고 있기 때문에, 용량 소자(Cst)와 기생 용량(Cel)과의 용량 결합에 의해, 게이트 전압(Vg)은 초기화 기간 1(a-1)에서 전압을 하강시킨 양보다도 적은 양으로 상승하게 된다. 이렇게 하여, 게이트 전압(Vg)은 소정의 전압으로 초기화된다.
소정의 전압은 계조 데이터 전압의 가장 낮은 전압-|Vth| 보다도 낮은 전압이다. 이와 같이 화소 회로(100)가 초기화하고, 데이터 제어 신호(DT)로서 계조 데이터 전압(Vdata)이 선택될 때, 트랜지스터(M1)가 온으로 되도록 설정될 수 있다.
도 8을 참조하면, 데이터 프로그램 기간(b) 에서, 데이터 제어 신호(DT)는 계조 데이터 전압(Vdata)으로 전환된다. 계조 데이터 전압이 라이트되는 기간에서, 화소 회로(100)의 행에 대응하는 주사 신호(SCAN)는 L레벨로 전환된다. 이러한 경우, 트랜지스터들(M1, M2)은 함께 온 되고, 게이트 전압(Vg)은 Vdata-|Vth|로 설정(데이터 프로그램)된다.
도 9를 참조하면, 발광 기간(c) 에서, 주사 신호(SCAN)는 H레벨로 되어, 트랜지스터(M2)가 오프로 된다. 또한, 캐소드 전원(110)은 L레벨에 제어되어 발광 다이오드(EL)가 발광가능한 상태로 되고, 데이터 제어 신호(DT)는 애노드 전압(ELVDD)으로 전환된다.
이러한 경우, 발광 다이오드(EL)에 전류가 공급되어 발광된다. 이 때의 발광 강도는 포화 영역에서 구동하는 트랜지스터(M1)를 흐르는 전류량에 의존하고, 전류량은 트랜지스터(M1)의 게이트 전압(Vg)에 의존한다. 게이트 전압(Vg)은 데이터 프로그램 기간(b)에 있어서, Vth에 연동하도록 설정되어 있기 때문에, 화소 회로(100) 사이에서 Vth편차가 있어도, 이러한 편차가 트랜지스터(M1)를 흐르는 전류에 주는 영향을 저감할 수 있다.
이상과 같이, 본 발명의 제1 실시예에 따른 표시 장치에서, Vth 보상을 행하여도 종래 기술과 비교하여 1 화소당 트랜지스터 수를 감소시키는 것이 가능하게 된다. 따라서, 고세밀화, 개구율 향상 등의 레이아웃 상의 자유도가 상승한다. 또한, 트랜지스터 수가 줄어들기 때문에, 제조 상의 관점에서 제품 수율이 향상된다.
또한, 초기화 기간 및 데이터 프로그램 기간의 비발광 기간에 있어서, 발광 다이오드(EL)가 발광되지 않도록 애노드 전압과 캐소드 전압과의 관계가 설정되어 있기 때문에, 블랙 플로트(black float)에 의한 화질 열화가 억제되고, 고화질화가 가능하다.
<제2 실시예>
제2 실시예에서는, 트랜지스터로 n형이 사용된 화소 회로(100)가 도 10 및 도 11을 참조하여, 설명될 것이다. n형의 트랜지스터는 예를 들면, 아모퍼스실리콘 TFT 또는 산화물반도체 TFT 등에 의해 형성될 수 있다.
도 10은 본 발명의 제2 실시예에 따른 화소 회로의 구성을 보여주는 회로도이다.
도 10을 참조하면, 도 3에 도시된 화소 회로(100)와 비교하여, 도 10에 도시된 화소 회로(100)의 트랜지스터는 n형이므로, 발광 다이오드(EL)의 캐소드가 노드(N)에 접속되고, 애노드가 애노드 전극(110A)에 접속되어 있다.
도 11은 본 발명의 제2 실시예에 따른 각 신호의 타이밍차트이다.
도 11을 참조하면, n형 트랜지스터는 H레벨 신호에 응답하여 온되고, L 레벨 신호에 응답하여 오프되므로, 제1 실시예의 타이밍 차트와는, H레벨과 L레벨과의 관계, 및 데이터 제어 신호(DT)의 전압 레벨 관계가 다르다.
또한, 제2 실시예에 있어서는, 캐소드 전압(ELVSS)이 전환 회로(30)에 제공되어 데이터 제어 신호(DT)로서 출력된다. 또한, 애노드 전압(ELVDD)이 H레벨과 L레벨로 전완됨으로써, 화소 회로(100)가 비발광 및 발광상 태로 제어되는 것이, 제1 실시예와는 다르다. 한편, 제1 실시예와 제2 실시예는 전압 관계만이 다르고, 화소 회로(100)의 동작은 실질적으로 동일하기 때문에 설명을 생략한다.
제2 실시예와 같이, n형 트랜지스터가 사용된 경우에도, p형 트랜지스터가 사용된 제1 실시예와 같은 효과를 얻을 수 있다. 또한, 제2 실시예에 있어서는, 제1 실시예의 구성에서 n형 트랜지스터를 적용한 경우에 대해서 설명되었지만, 이하 설명된는 제3 실시예에 있어서도, n형 트랜지스터가 적용될 수 있다.
<제3 실시예>
제3 실시예에 있어서는, 제1 실시예에 있어서의 초기화 기간과 데이터 프로그램 기간의 사이에 Vth 보상 기간을 갖는다. 즉, 제1 실시예에 있어서 Vth 보상 기간 및 데이터 프로그램 기간과는 같은 기간이지만, 제3 실시예에 있어서는, 추가적인 Vth 보상 기간을 두어 Vth 보상 기간을 더 길게 하는 구성이다.
도 12는 본 발명의 제3 실시예에 따른 화소 회로(100)의 구동 방법을 보여주는 도면이다.
도 12를 참조하면, 초기화 기간(a)의 뒤에, Vth 보상 기간(b-1)을 두고, 계속하여 데이터 프로그램 기간(b-2)이 배치된다. 데이터 프로그램 기간(b-2)에 대해서는, 제1 실시예의 데이터 프로그램 기간(b)에 대응된다. 또한, 초기화 기간(a)과 발광 기간(c)은 제1 실시예와 같다.
도 13은 본 발명의 제3 실시예에 따른 각 신호의 타이밍차트이다.
도 13을 참조하면, 제3 실시예의 Vth 보상 기간(b-1)에서, 데이터 제어 신호(DT)가 보상 전압(Vsus)으로 전환되는 점이, 제1 실시예와 다르다. 보상 전압(Vsus)은 계조 데이터 전압(Vdata)과 초기화 전압(Vinit)과의 사이의 전압이다. 구체적으로, 보상 전압(Vsus)은 계조 데이터 전압(Vdata)이 취할 수 있는 가장 낮은 전압(가장 초기화 전압(Vinit)에 가까운 측의 전압)인 것이 바람직하다.
도 14는 본 발명의 제3 실시예에 따른 전환 회로(30B)의 구성을 보여주는 회로도이다. 제1 실시예의 전환 회로(30)에 추가적으로, 제3 실시 예의 전환 회로(30B)는 데이터 제어선(130)에 공급되는 전압을 보상 전압(Vsus)으로 전환하기 위한 트랜지스터(304)를 포함한다. 트랜지스터(304)는 제어 신호(S4)에 의해 온 및 오프될 수 있다.
도 15는 본 발명의 제3 실시예에 따른 화소 회로(100)의 구동의 상태(기간(b-1))을 나타내는 도면이다.
도 15를 참조하면, Vth 보상 기간(b-1)에서, 화소 회로들(100)에 대해서, 주사 신호(SCAN)들이 L레벨로 되고, 트랜지스터(M2)는 온으로 된다. 그리고, 게이트 전압(Vg)은 Vsus-|Vth|으로 설정된다. 그 후, 데이터 프로그램 기간(b-2)(제1 실시예에 있어서의 데이터 프로그램 기간(b))이 수행된다.
제1 실시예에서, 각 화소 회로(100)의 Vth 보상이 되는 기간은 데이터 프로그램 기간(b) 중 주사 신호(SCAN)가 L레벨로 되는 기간뿐이다. 따라서, 트랜지스터의 특성 등의 조건에 따라서는, 데이터 프로그램 기간에 있어서 게이트 전압(Vg)이, Vdata-|Vth|에 도달하지 않는 경우가 발생될 수 있다. 이러한 경우, 충분한 편차의 보정이 되지 않을 수 있다.
한편, 제3 실시예에서, Vth 보상 기간에 있어서 화소 회로들(100)의 초기화 처리 후의 게이트 전압(Vg)이 미리 계조 데이터 전압(Vdata)에 가깝게 설정될 수 있다. 따라서, 데이터 프로그램 기간(b-2)이 짧아도, 게이트 전압(Vg)이 보다 Vdata-|Vth|에 가까워 질 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1 : 전자기기 10 : 표시 장치,
20 : 데이터선 구동 회로 30 : 전환 회로,
40 : 주사선 구동 회로 50 : 용량선 구동 회로,
80 : 제어부 90 : 전원,
100 : 화소 회로 120 : 데이터 출력선,
130 : 데이터 제어선 140 : 주사선,
150 : 용량 제어선 301, 302, 303, 304 : 트랜지스터
20 : 데이터선 구동 회로 30 : 전환 회로,
40 : 주사선 구동 회로 50 : 용량선 구동 회로,
80 : 제어부 90 : 전원,
100 : 화소 회로 120 : 데이터 출력선,
130 : 데이터 제어선 140 : 주사선,
150 : 용량 제어선 301, 302, 303, 304 : 트랜지스터
Claims (8)
- 발광 다이오드의 애노드에 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 P형 트랜지스터;
상기 제1 P형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 P형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 P형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 애노드 전압을 공급하는 제1 제어선;
상기 제1 P형 트랜지스터의 상기 일단자와, 상기 제1 P형 트랜지스터의 게이트 단자와의 온 및 오프를 전환하는 제2 트랜지스터;
2종류의 전압을 공급하는 제2 제어선; 및
상기 제1 P형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 포함하는 것을 특징으로 하는 표시 장치. - 발광 다이오드의 캐소드에, 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 N형 트랜지스터;
상기 제1 N형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 N형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 N형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 캐소드 전압을공급하는 제1 제어선;
상기 제1 N형 트랜지스터의 상기 일단자와, 상기 제1 N형 트랜지스터의 게이트 단자와의 온 및 오프를 전환하는 제2 트랜지스터;
2종류의 전압을 공급하는 제2 제어선; 및
상기 제1 N형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 구비하는 것을 특징으로 하는 표시 장치. - 제 1 항에 있어서,
상기 게이트 전압의 초기화 처리 기간 및 그 후의 데이터 프로그램 기간을 갖는 상기 발광 다이오드의 비발광 기간에 있어서, 상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 비발광 상태로 하고,
상기 초기화 처리 기간에 있어서,
상기 제2 트랜지스터를 온시키고,
상기 제1 제어선에 상기 초기화 전압을 공급하고,
상기 제2 제어선에 제1 전압을 공급한 후에 상기 제1 전압보다도 높은 제2 전압을 공급하고,
상기 데이터 프로그램 기간에 있어서,
상기 제1 제어선에 상기 계조 전압을 공급하고,
상기 제1 P형 트랜지스터의 게이트 전압을 상기 계조 전압으로 설정할 때에 상기 제2 트랜지스터를 온시키고,
상기 발광 다이오드의 발광 기간에 있어서,
상기 제2 트랜지스터를 오프시키고,
상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 발광가능한 상태로 하고,
상기 제1 제어선에 상기 애노드 전압을 공급하는 제어를 행하는 제어 회로를 더 포함하는 것을 특징으로 하는 표시 장치. - 제 2 항에 있어서,
상기 게이트 전압의 초기화 처리 기간 및 그 후의 데이터 프로그램 기간을 갖는 상기 발광 다이오드의 비발광 기간에 있어서, 상기 발광 다이오드 애노드 전압을 제어하여 상기 발광 다이오드를 비발광 상태로 하고,
상기 초기화 처리 기간에 있어서,
상기 제2 트랜지스터를 온시키고,
상기 제1 제어선에 상기 초기화 전압을 공급하고,
상기 제2 제어선에 제1 전압을 공급한 후에 상기 제1 전압보다도 낮은 제2 전압을 공급하고,
상기 데이터 프로그램 기간에 있어서,
상기 제1 제어선에 상기 계조 전압을 공급하고,
상기 제1 N형 트랜지스터의 게이트 전압을 상기 계조 전압으로 설정할 때에 상기 제2 트랜지스터를 온시키고,
상기 발광 다이오드의 발광 기간에 있어서,
상기 제2 트랜지스터를 오프시키고,
상기 발광 다이오드 애노드 전압을 제어하여 상기 발광 다이오드를 발광가능한 상태로 하고,
상기 제1 제어선에 상기 캐소드 전압을 공급하는 제어를 행하는 제어 회로를 더 포함하는 것을 특징으로 하는 표시 장치. - 제 3 항 또는 제 4 항에 있어서,
상기 제1 제어선에, 상기 초기화 전압과 상기 계조 데이터 전압과의 사이의 보상 전압이 더 공급되고,
상기 제어 회로는 상기 초기화 처리 기간과 상기 데이터 프로그램 기간과의 사이의 보상 기간에 있어서, 상기 제2 트랜지스터를 온시키고, 상기 보상 전압을 상기 제1 제어선에 공급하는 것을 특징으로 하는 표시 장치. - 발광 다이오드의 애노드에, 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 P형 트랜지스터;
상기 제1 P형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 P형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 P형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 애노드 전압을 공급하는 제1 제어선;
상기 제1 P형 트랜지스터의 상기 일단자와, 상기 제1 P형 트랜지스터의 게이트 단자의 온 및 오프를 전환하는 제2 트랜지스터;
2종류의 전압을 공급하는 제2 제어선; 및
상기 제1 P형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 구비하는 표시 장치를 구동하는 방법에 있어서,
상기 게이트 전압의 초기화 처리 기간 및 그 후의 데이터 프로그램 기간을 갖는 상기 발광 다이오드의 비발광 기간에 있어서, 상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 비발광 상태로 하고,
상기 초기화 처리 기간에 있어서,
상기 제2 트랜지스터를 온시키고,
상기 제1 제어선에 상기 초기화 전압을 공급하고,
상기 제2 제어선에 제1 전압을 공급한 후에 상기 제1 전압보다도 높은 제2 전압을 공급하고,
상기 데이터 프로그램 기간에 있어서,
상기 제1 제어선에 상기 계조 전압을 공급하고,
상기 제1 P형 트랜지스터의 게이트 전압을 상기 계조 전압으로 설정할 때에 상기 제2 트랜지스터를 온시키고,
상기 발광 다이오드의 발광 기간에 있어서,
상기 제2 트랜지스터를 오프시키고,
상기 발광 다이오드의 캐소드 전압을 제어하여 상기 발광 다이오드를 발광가능한 상태로 하고,
상기 제1 제어선에 상기 애노드 전압을 공급하는 것을 특징으로 하는 표시 장치의 구동 방법. - 발광 다이오드의 캐소드에, 소스 드레인 단자의 일단자가 접속되고, 상기 발광 다이오드로의 전류량을 제어하는 제1 N형 트랜지스터;
상기 제1 N형 트랜지스터의 소스 드레인 단자의 타단자가 접속되고, 상기 발광 다이오드의 발광량을 상기 제1 N형 트랜지스터의 게이트 전압으로 설정하기 위한 계조 데이터 전압, 상기 제1 N형 트랜지스터의 게이트 전압을 초기화하기 위한 초기화 전압, 및 상기 발광 다이오드를 발광시키기 위한 캐소드 전압을 공급하는 제1 제어선;
상기 제1 N형 트랜지스터의 상기 일단자와, 상기 제1 N형 트랜지스터의 게이트 단자와의 온 및 오프를 전환하는 제2 트랜지스터;
2종류의 전압을 공급하는 제2 제어선; 및
상기 제1 N형 트랜지스터의 게이트 단자에 한 쪽의 전극이 접속되고, 상기 제2 제어선에 다른 쪽의 전극이 접속된 용량 소자를 구비하는 표시 장치를 구동하는 방법에 있어서,
상기 게이트 전압의 초기화 처리 기간 및 그 후의 데이터 프로그램 기간을 갖는 상기 발광 다이오드의 비발광 기간에 있어서, 상기 발광 다이오드 애노드 전압을 제어하여 상기 발광 다이오드를 비발광 상태로 하고,
상기 초기화 처리 기간에 있어서,
상기 제2 트랜지스터를 온시키고,
상기 제1 제어선에 상기 초기화 전압을 공급하고,
상기 제2 제어선에 제1 전압을 공급한 후에 상기 제1 전압보다도 낮은 제2 전압을 공급하고,
상기 데이터 프로그램 기간에 있어서,
상기 제1 제어선에 상기 계조 전압을 공급하고,
상기 제1 N형 트랜지스터의 게이트 전압을 상기 계조 전압으로 설정할 때에 상기 제2 트랜지스터를 온시키고,
상기 발광 다이오드의 발광 기간에 있어서,
상기 제2 트랜지스터를 오프시키고,
상기 발광 다이오드 애노드 전압을 제어하여 상기 발광 다이오드를 발광가능한 상태로 하고,
상기 제1 제어선에 상기 캐소드 전압을 공급하는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 6 항 또는 제 7 항에 있어서,
상기 제1 제어선에, 상기 초기화 전압과 상기 계조 데이터 전압과의 사이의 보상 전압이 더 공급되고,
상기 초기화 처리 기간과 상기 데이터 프로그램 기간과의 사이의 보상 기간에 있어서, 상기 제2 트랜지스터를 온시키고, 상기 보상 전압을 상기 제1 제어선에 공급하는 것을 특징으로 하는 표시 장치의 구동 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2013-092090 | 2013-04-25 | ||
JP2013092090A JP2014215425A (ja) | 2013-04-25 | 2013-04-25 | 表示装置および表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140127748A true KR20140127748A (ko) | 2014-11-04 |
KR102215242B1 KR102215242B1 (ko) | 2021-02-16 |
Family
ID=51788895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140036669A KR102215242B1 (ko) | 2013-04-25 | 2014-03-28 | 표시 장치 및 표시 장치의 구동 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9514674B2 (ko) |
JP (1) | JP2014215425A (ko) |
KR (1) | KR102215242B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160113464A (ko) * | 2015-03-20 | 2016-09-29 | 삼성디스플레이 주식회사 | 표시 장치의 화소회로 및 이를 포함하는 표시 장치 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10276105B2 (en) * | 2017-06-07 | 2019-04-30 | Qualcomm Incorporated | Reversible bias organic light-emitting diode (OLED) drive circuit without initialization voltage |
CN107591126A (zh) * | 2017-10-26 | 2018-01-16 | 京东方科技集团股份有限公司 | 一种像素电路的控制方法及其控制电路、显示装置 |
CN107919093A (zh) * | 2018-01-05 | 2018-04-17 | 京东方科技集团股份有限公司 | 一种像素补偿电路及其驱动方法、显示装置 |
CN110782804B (zh) * | 2018-07-30 | 2021-11-12 | 上海雷舞照明技术有限公司 | 显示装置及亮化*** |
JP6923015B2 (ja) | 2020-01-17 | 2021-08-18 | セイコーエプソン株式会社 | 表示装置および電子機器 |
US11049454B1 (en) * | 2020-07-29 | 2021-06-29 | Sharp Kabushiki Kaisha | TFT pixel threshold voltage compensation circuit with data programming from drain of the drive TFT |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006106568A (ja) * | 2004-10-08 | 2006-04-20 | Sharp Corp | 表示装置 |
KR20120044508A (ko) * | 2010-10-28 | 2012-05-08 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
KR20120120688A (ko) * | 2011-04-25 | 2012-11-02 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870004B1 (ko) | 2002-03-08 | 2008-11-21 | 삼성전자주식회사 | 유기 전계발광 표시 장치와 그 구동 방법 |
JP2004341144A (ja) | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 画像表示装置 |
TWI286654B (en) * | 2003-11-13 | 2007-09-11 | Hannstar Display Corp | Pixel structure in a matrix display and driving method thereof |
GB0400216D0 (en) | 2004-01-07 | 2004-02-11 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
JP4293227B2 (ja) | 2006-11-14 | 2009-07-08 | セイコーエプソン株式会社 | 電子回路、電子装置、その駆動方法、電気光学装置および電子機器 |
JP5056265B2 (ja) * | 2007-08-15 | 2012-10-24 | ソニー株式会社 | 表示装置および電子機器 |
KR100922071B1 (ko) * | 2008-03-10 | 2009-10-16 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP5329327B2 (ja) | 2009-07-17 | 2013-10-30 | 株式会社ジャパンディスプレイ | 画像表示装置 |
KR101030004B1 (ko) * | 2009-09-30 | 2011-04-20 | 삼성모바일디스플레이주식회사 | 화소 회로 및 이를 이용한 유기전계발광 표시 장치 |
KR101056297B1 (ko) * | 2009-11-03 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 화소 및 이를 구비한 유기전계발광 표시장치 |
KR20110133281A (ko) * | 2010-06-04 | 2011-12-12 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그의 구동방법 |
KR20120014716A (ko) * | 2010-08-10 | 2012-02-20 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 및 그의 구동방법 |
KR101765778B1 (ko) * | 2010-12-06 | 2017-08-08 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
KR101839533B1 (ko) * | 2010-12-28 | 2018-03-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 이의 구동 방법 및 그 제조 방법 |
-
2013
- 2013-04-25 JP JP2013092090A patent/JP2014215425A/ja active Pending
-
2014
- 2014-03-28 KR KR1020140036669A patent/KR102215242B1/ko active IP Right Grant
- 2014-04-16 US US14/254,169 patent/US9514674B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006106568A (ja) * | 2004-10-08 | 2006-04-20 | Sharp Corp | 表示装置 |
KR20120044508A (ko) * | 2010-10-28 | 2012-05-08 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
KR20120120688A (ko) * | 2011-04-25 | 2012-11-02 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160113464A (ko) * | 2015-03-20 | 2016-09-29 | 삼성디스플레이 주식회사 | 표시 장치의 화소회로 및 이를 포함하는 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR102215242B1 (ko) | 2021-02-16 |
JP2014215425A (ja) | 2014-11-17 |
US9514674B2 (en) | 2016-12-06 |
US20140320549A1 (en) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11476315B2 (en) | Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit | |
CN110021265B (zh) | 一种像素电路及其驱动方法、显示装置及驱动方法 | |
CN108074534B (zh) | 像素电路及包含该像素电路的电致发光显示器 | |
US20190259785A1 (en) | Pixel circuit of active-matrix light-emitting diode comprising oxide semiconductor transistor and silicon semiconductor transistor and display panel having the same | |
KR102176454B1 (ko) | Amoled 픽셀 구동 회로 및 구동 방법 | |
US9786222B2 (en) | Pixel circuit and organic light-emitting diode display including the same | |
JP7187138B2 (ja) | 画素及び有機電界発光表示装置 | |
US9852687B2 (en) | Display device and driving method | |
KR102215242B1 (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
US20220122537A1 (en) | Pixel and organic light emitting display device having the pixel | |
US20180074569A1 (en) | Display apparatus | |
JP4203773B2 (ja) | 表示装置 | |
US20190266949A1 (en) | Driving circuit of active-matrix organic light-emitting diode with hybrid transistors | |
US20170110055A1 (en) | Pixel circuit, driving method thereof and related devices | |
US20160125809A1 (en) | Thin film transistor substrate | |
CN108492783B (zh) | Amoled显示装置的像素驱动电路及amoled显示装置的驱动方法 | |
WO2010137298A1 (ja) | 画像表示装置 | |
CN109300436B (zh) | Amoled像素驱动电路及驱动方法 | |
KR20150026811A (ko) | 전계 발광 표시 장치 및 그것의 구동 방법 | |
CN108604433A (zh) | 一种像素电路及其驱动方法、显示装置 | |
US10074312B2 (en) | Display device including two scan lines for same pixel | |
JP2019101098A (ja) | 表示装置 | |
US20150049130A1 (en) | Optoelectronic device and method for driving same | |
KR20230096529A (ko) | 표시 장치 | |
US10068523B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |