KR20130133364A - 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법 - Google Patents

바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법 Download PDF

Info

Publication number
KR20130133364A
KR20130133364A KR1020120056540A KR20120056540A KR20130133364A KR 20130133364 A KR20130133364 A KR 20130133364A KR 1020120056540 A KR1020120056540 A KR 1020120056540A KR 20120056540 A KR20120056540 A KR 20120056540A KR 20130133364 A KR20130133364 A KR 20130133364A
Authority
KR
South Korea
Prior art keywords
current
diode
circuit
esd
integrated circuit
Prior art date
Application number
KR1020120056540A
Other languages
English (en)
Inventor
설경식
Original Assignee
주식회사 디엠비테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디엠비테크놀로지 filed Critical 주식회사 디엠비테크놀로지
Priority to KR1020120056540A priority Critical patent/KR20130133364A/ko
Publication of KR20130133364A publication Critical patent/KR20130133364A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 방법에 관한 것이다.
본 발명에 따른 실시예는, 집적회로에서 ESD(Electrostatic Discharge)로 인해 상기 집적회로에 손상을 발생시킬 수 있는 전류가 발생하는 경우, 트랜지스터로 작용하여 상기 집적회로 내로 유입되는 상기 ESD로 인한 전류를 방전하는 다이오드; 및 상기 다이오드와 연결되며, 상기 ESD로 인해 상기 집적회로에 항복전압(Break-down) 이상의 전압이 걸리는 경우, 상기 다이오드에 전류가 흐르도록 동작하여 상기 ESD로 인해 발생한 상기 전류를 상기 트랜지스터로 작용하는 상기 다이오드를 통해 방전시키는 한편, 상기 항복전압 이하의 전압이 걸리는 경우, 상기 다이오드에 전류가 흐르지 않게 동작하는 전압 클램프(Voltage Clamp) 회로를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터(Bipolar Transistor) 특성을 이용한 정전기 방지회로 및 그 제조방법을 제공한다.

Description

바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법{Production Method and Apparatus for Preventing ESD Using Bipolar Transistor}
본 실시예는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 방법에 관한 것이다. 더욱 상세하게는, 집적회로에 손상을 발생시킬 수 있는 ESD(Electrostatic Discharge: 정전기)가 발생하여 집적회로 항복전압(Break-down) 이상의 전압이 걸리는 경우, 전압 클램프(Voltage Clamp) 회로와 PNP 트랜지스터로 작용하는 다이오드를 이용하여 집적회로 내로 유입되는 ESD의 전류를 방전하는 것을 특징으로 하는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
ESD는 EOS(Electrocal Overstress)의 한 분류로서 각각 다른 전위를 갖는 두 물체 사이에서 전하의 급격한 이동으로 발생하며 일반 가정이나 사무실, 공장, 실험실 등 일상의 어느 장소에서나 쉽게 발생할 수 있는 현상이다. 한편, ESD는 수 kV에서 수십 kV 이상의 매우 큰 전압을 유도하지만, ESD 방전 경로 상의 공기 또는 부도체와 같은 큰 저항체로 인해 실제 발생하는 전류는 매우 작아 일반적으로 물체의 손상과 파괴를 수반하지는 않는다. 하지만 크기가 수 마이크로 및 나노 이하로 매우 작은 집적회로로 제작된 칩에 유입되는 ESD는 내부의 소자나 회로를 손상을 가할 수 있는 충분한 에너지에 해당한다. 따라서, 집적회로는 대개 ESD로 인한 집적회로의 손상을 방지하기 위해 ESD 보호 장치를 포함하고 있다.
일반적으로 수십 볼트 이상의 전압을 사용하는 집적회로에서 ESD 보호를 위해서 사용되는 ESD 보호 장치는 CGNLDMOS(Coupled Gate NLDMOS) ESD 보호 소자와 SCR(Silicon Controlled Rectifier)에 기반을 둔 ESD 보호 소자가 사용되어 왔다. 하지만 CGNLDMOS ESD 보호 소자의 경우, ESD의 수준을 높이기 위해서는 회로의 크기를 증가시켜야 하는 단점이 있으며 회로의 크기를 증가시켜 ESD의 수준을 높이더라도 전류의 흐름이 수평으로 흐르게 되고, 소자의 레이아웃 형태의 특성상 매우 큰 전류가 작은 부분으로 통해 흐를 가능성이 존재하여 결국에는 ESD 소자가 파괴되는 경우가 발생한다. 한편, SCR에 기반을 둔 ESD 보호 소자는 동작범위가 매우 좁으며, 정상동작 상태에서 SCR 자체의 래치업(Latch-Up) 문제로 인해서 적용범위가 제한된다. 이로 인해, 구조적 변경과 추가 회로가 필요하기 때문에 회로의 구조가 복잡해지고 추가 비용 및 면적의 사용이 불가피하다는 문제점이 있다.
본 실시예는, 집적회로에 손상을 발생시킬 수 있는 ESD가 발생하여 집적회로에 항복전압 이상의 전압이 걸리는 경우, 전압 클램프 회로와 PNP 트랜지스터로 작용하는 다이오드를 이용하여 집적회로 내로 유입되는 ESD의 전류를 방전하고자 하는 데 주된 목적이 있다.
본 실시예는, 집적회로에서 ESD(Electrostatic Discharge)로 인해 상기 집적회로에 손상을 발생시킬 수 있는 전류가 발생하는 경우, 트랜지스터로 작용하여 상기 집적회로 내로 유입되는 상기 ESD로 인한 전류를 방전하는 다이오드; 및 상기 다이오드와 연결되며, 상기 ESD로 인해 상기 집적회로에 항복전압(Break-down) 이상의 전압이 걸리는 경우, 상기 다이오드에 전류가 흐르도록 동작하여 상기 ESD로 인해 발생한 상기 전류를 상기 트랜지스터로 작용하는 상기 다이오드를 통해 방전시키는 한편, 상기 항복전압 이하의 전압이 걸리는 경우, 상기 다이오드에 전류가 흐르지 않게 동작하는 전압 클램프(Voltage Clamp) 회로를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터(Bipolar Transistor) 특성을 이용한 정전기 방지회로를 제공한다.
또한, 본 실시예의 다른 측면에 의하면, P-타입 웨이퍼 위에 음극을 구성하는 N-타입 웰을 접합시키고, 상기 N-타입 웰 내부에 양극을 구성하는 P-타입을 접합시켜 다이오드를 형성하는 과정; 전압 클램프 회로의 일단을 상기 다이오드에 직렬로 연결하는 과정; 상기 다이오드의 양극에 바이어스 전압이 인가되는 전압 레일을 접속하는 과정; 및 상기 전압 클램프 회로의 타단을 그라운드(Ground)에 연결하는 과정을 포함하는 것을 특징으로 하는 집적회로를 위한 정전기 방지회로의 제조방법을 제공한다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 집적회로에 손상을 발생시킬 수 있는 ESD(Electrostatic Discharge)가 발생하여 집적회로에 항복전압 이상의 전압이 걸리는 경우, 전압 클램프 회로와 PNP 트랜지스터로 작용하는 다이오드를 이용하여 집적회로 내로 유입되는 ESD의 전류를 방전하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로의 구조를 개략적으로 나타낸 블럭 구성도,
도 2는 본 발명의 일 실시예에 따른 ESD가 인가되지 않은 상황에서의 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로의 동작을 등가회로로 나타낸 예시도,
도 3은 본 발명의 일 실시예에 따른 ESD가 인가된 상황에서의 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로의 동작을 등가회로로 나타낸 예시도,
도 4는 본 발명의 일 실시예에 따른 정전기 방지회로를 부착한 집적회로의 ESD 방지 성능을 실험하기 위한 HBM(Human Body Model) 및 MM(Machine Model) 실험 회로를 도시한 예시도,
도 5는 본 발명의 일 실시예에 따른 HBM 및 MM 실험 회로를 통해 실험한 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로를 부착한 집적회로의 전류 파형을 도시한 예시도,
도 6은 본 발명의 일 실시예에 따른 집적회로를 위한 정전기 방지회로의 제조방법을 설명하기 위한 순서도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
ESD(Electrostatic Discharge)는 대전이 되어 있는 물체가 방전을 할 때 발생하는 정전기를 의미한다. 이러한 ESD는 일상생활 내에서는 사소한 불편함을 유발하지만, 작은 충격에도 제품의 질에 큰 영향을 미치는 반도체 칩의 경우에 있어서는 생산성과 상품의 안정성을 비롯한 전체적인 신뢰성에 영향을 미치는 중요한 요인으로 대두되고 있다.
ESD 보호 장치는 집적회로 내에 이상을 발생시킬 수 있는 전류가 발생하는 경우 전류를 방전시켜 집적회로를 보호하는 장치로서, 대표적인 소자로는 CGNLDMOS ESD 보호 소자와 SCR에 기반을 둔 ESD 보호 소자가 있다. CGNLDMOS ESD 보호 소자는 기본적으로 MOS와 동일한 형태를 가지고 있으며, ESD Stress가 GNLDMOS ESD 보호 소자의 드레인(Drain)에 가해졌을 때, 드레인과 게이트(Gate) 사이에 존재하는 기생 캐패시터(Parastic Capacitor)에 의해서 게이트 전압이 상승하여 드레인과 소스(Source)에 ESD 전류가 흐를 수 있는 채널을 형성시켜 ESD 전류를 방전시킨다. 이러한 CGNLDMOS ESD 보호 소자의 ESD 수준을 높이기 위해서는 MOS의 크기를 증가시키는 방법이 있으나 이 경우, 큰 전류가 소스와 드레인 사이에 형성된 채널을 통해서 수평으로 흐르게 되면서 소자 레이아웃의 형태에 따라서 한 곳으로 전류가 국부적으로 흐르는 경우가 발생한다. 그 결과, 매우 큰 전류가 작은 부분을 통해서 흐르게 되어 ESD 소자에 손상이 발생할 수 있다. SCR에 기반을 둔 ESD 보호 소자는 양극(Anode), 음극(Cathode), 게이트의 3단자로 구성되어 있으며, 게이트에 신호가 인가되면 지속적인 게이트 전류의 공급 없이도 주회로에 역전류가 인가되거나 전류가 유지전류(Holding Currrent) 이하로 떨어질 때까지 통전상태를 유지하여 전류를 제어한다. 이러한 SCR에 기반을 둔 ESD 보호 소자의 ESD 수준을 높이기 위해서는 정상동작 상태에서 SCR 자체의 래치업 문제를 해결하여야 하며 이를 위해서는, 구조적 변경과 추가 회로가 필요하여 구조적 복잡성과 추가 비용 및 면적의 사용이 불가피하다.
기생 바이폴라 트랜지스터(Parasitic Bipolar Transistor)는 정규 트랜지스터의 구조에 부수하여 발생하는 의도하지 않은 트랜지스터 구조로 NPN 트랜지스터 및 PNP 트랜지스터의 PN 접합을 가지며, 전자 및 정공 모두를 캐리어로 이용하여 증폭 또는 스위치 동작을 하는 트랜지스터이다. 한편, 본 발명에서는 기생 바이폴라 트랜지스터를 넓은 의미를 나타내는 바이폴라 트랜지스터로 표현하였다.
도 1은 본 발명의 일 실시예에 따른 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로(100)의 구조를 개략적으로 나타낸 블럭 구성도이다.
본 발명의 일 실시예에 따른 정전기 방지회로(100)는 다이오드(120) 및 전압 클램프(Voltage Clamp) 회로(140)를 포함한다.
다이오드(120)는 집적회로 내에 정전기 방지회로(100)에 부착되어 ESD로 인해 집적회로에 이상을 발생시킬 수 있는 전류가 발생하는 경우, 정전기 방지회로(100) 내에서 바이폴라 트랜지스터 중 하나인 기생 PNP 트랜지스터(200)로 작용하여 집적회로 내로 유입되는 ESD의 전류를 방전한다.
이때, 다이오드(120)는 기판의 표면 하부에 형성되어 집적회로를 제조하는 재료가 되는 P-타입 웨이퍼(P-Type Wafer, 122), P-타입 웨이퍼(122) 위에 형성되어 음극을 구성하는 N-타입 웰(N-Type Well, 124), N-타입 웰(124) 안에 형성되어 양극을 구성하는 P-타입(P-Type, 126)으로 이루어져 있으며 집적회로 내에서 다이오드(120)가 기생 PNP 트랜지스터(200)로 작용하는 경우, 다이오드(120)의 양극은 기생 PNP 트랜지스터(200)의 이미터(202)로, 음극은 기생 PNP 트랜지스터(200)의 베이스(204)로, P-타입 웨이퍼(122)는 기생 PNP 트랜지스터(200)의 콜랙터(206)로 동작하여 집적회로 내로 유입되는 전류를 방전시킨다.
또한, 다이오드(120)는 다이오드(120)의 양극, 음극 및 P-타입 웨이퍼가 기생 PNP 트랜지스터(200)의 이미터(202), 베이스(204) 및 콜렉터(206)로 동작하기 때문에, 기 사용되고 있는 정전기 방지회로에서 전류가 흐를 수 있는 면적보다 넓은 면적에서 전류를 이동시킬 수 있다. 이로 인해, 기 사용되고 있는 정전기 방지회로에 허용된 전류보다 높은 전류의 ESD가 집적회로 내로 유입되는 경우에도 다이오드(120) 내 기생 PNP 트랜지스터(200)의 콜렉터(206)로 작용하는 P-타입 웨이퍼(122)를 통해 기 사용되고 있는 정전기 방지 회로에 허용된 전류보다 높은 전류의 ESD를 방전하는 것이 가능하다.
또한, 다이오드(120)는 전류의 흐름이 수평이 아닌 수직으로 일어남으로써 기 사용되고 있는 정전기 방지 회로에서 전류가 수평으로 흐르는 경우, 전류가 한 부분으로 한정됨으로써 발생할 수 있는 정전기 방지회로의 소자의 손실을 방지할 수 있다.
한편, 다이오드(120)는 기생 PNP 트랜지스터(200)로 작용되는 것으로 명시되었지만 반드시 이에 한정되지 않고 기판의 표면 하부에 형성되어 집적회로를 제조하는 재료가 되는 N-타입 웨이퍼, N-타입 웨이퍼 위에 형성되어 양극을 구성하는 P-타입 웰, P-타입 웰 안에 형성되어 음극을 구성하는 N-타입으로 구성된 기생 NPN 트랜지스터로 작용될 수 있다.
전압 클램프 회로(140)는 다이오드(120)와 연결되며, ESD로 인해 정전기 방지회로(100)에 항복전압(Break-down) 이상의 전압이 걸리는 경우, 기생 PNP 트랜지스터(200)의 베이스(204)로 동작하는 다이오드(120)의 음극에 전류가 흐르게 하고 이를 통해, 기생 PNP 트랜지스터(200)의 콜렉터(206)로 동작하는 다이오드(120)의 P-타입 웨이퍼(122)에 증폭된 전류를 흐르게 하여 집적회로 내로 유입되는 ESD의 전류를 방전한다.
한편, 전압 클램프 회로(140)는 게이트와 소스가 모두 그라운드로 연결된 NMOS 회로 및 항복전압 이하의 전압이 가해졌을 때, 다이오드(120)에 전류가 흐르지 않게 동작하는 형태로 구성된 회로 중 일부 또는 전부의 회로를 사용하나 반드시 이에 한정되지는 않는다.
또한, 전압 클램프 회로(140)는 집적회로 내로 유입된 ESD의 전류가 기생 PNP 트랜지스터(200)로 동작하는 다이오드(120)를 통해 방전되어, 집적회로 내에 전압 클램프 회로(140)에 항복전압 이하의 전압이 걸리는 경우, 다이오드(120)에 전류가 흐르지 않게 동작한다.
즉, 정전기 방지회로(100)는 집적회로에 손상을 발생시킬 수 있는 ESD가 발생하여 집적회로에 항복전압 이상의 전압이 걸리는 경우, 전압 클램프 회로(140)를 이용하여 기생 PNP 트랜지스터(200)로 작용하는 다이오드(120)에 전류가 흐르도록 하고, 다이오드(120) 내 기생 PNP 트랜지스터(200)의 이미터(202), 베이스(204) 및 콜렉터(206)로 작용하는 양극, 음극 및 P-타입 웨이퍼를 통해 집적회로 내로 유입되는 ESD의 전류를 방전한다.
본 실시예의 정전기 방지회로(100)는 매우 작은 크기의 전압 클램프 회로(140)를 사용하기 때문에 다이오드(120)를 포함하더라도 기 사용되고 있는 정전기 방지회로에 비해 작은 면적으로 구성될 수 있으며, 기생 PNP 트랜지스터(200)로 작용하는 다이오드(120)의 P-타입 웨이퍼를 통해 기 사용되고 있는 정전기 방지회로에서 전류가 흐를 수 있는 면적보다 넓은 면적에서 전류를 이동시킬 수 있어, 기 사용되고 있는 정전기 방지회로에 허용된 전류보다 높은 전류의 ESD를 방전할 수 있다.
도 2는 본 발명의 일 실시예에 따른 ESD가 인가되지 않은 상황에서의 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로(100)의 동작을 등가회로로 나타낸 예시도이다.
도 2에서 도시하듯이 ESD가 인가되지 않은 상황에서의 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로(100)의 동작을 등가회로로 나타낸 예시도는 도 1의 구성도에서 표현된 다이오드(120)를 기생 PNP 트랜지스터(200)로 나타내어 실제 집적회로에서 ESD 방전의 동작을 예시하였다.
본 발명의 일 실시예에 따른 정전기 방지회로(100) 내에 ESD가 인가되지 않아 전압 클램프 회로(140)에 항복전압보다 낮은 전압이 걸리는 경우, 기생 PNP 트랜지스터(200)의 베이스(204)에는 전류가 흐르지 않는 상태가 되며, 이에 따라 콜렉터(206) 역시 전류가 흐르지 않게 된다. 한편, 예시도에는 전류가 흐르지 않는 상태를 의미하는 0A로 표시되었다.
즉, ESD가 발생하지 않았거나 정전기 방지회로(100)로 인해 집적회로 내에 ESD가 방전되어 전압 클램프 회로(140)를 동작시키는 항복전압보다 낮은 전압이 인가되는 경우, 정전기 방지회로(100)는 작동하지 않는다.
도 3은 본 발명의 일 실시예에 따른 ESD가 인가된 상황에서의 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로(100)의 동작을 등가회로로 나타낸 예시도이다.
도 3에서 도시하듯이 ESD가 인가된 상황에서의 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로(100)의 동작을 등가회로로 나타낸 예시도는 도 2에서 언급한 바와 같이, 도 1의 구성도에서 표현된 다이오드(120)를 기생 PNP 트랜지스터(200)로 나타내어 실제 집적회로에서 ESD 방전의 동작을 예시하였다.
본 발명의 일 실시예에 따른 정전기 방지회로(100) 내에 ESD가 인가되어 전압 클램프 회로(140)에 항복전압보다 높은 전압이 걸리는 경우, 기생 PNP 트랜지스터(200)의 베이스(204)에는 Ib의 전류가 흐르게 되고, 트랜지스터의 특성에 의해 기생 PNP 트랜지스터의 콜렉터(206)에는 베이스(204)에 흐르는 Ib 전류가 Beta 만큼 증폭된 Beta*Ib의 전류가 흐르게 된다. 이후, 이 전류는 기생 PNP 트랜지스터(200)에 연결된 접지를 통해 매우 빠른 속도로 방전되어 집적회로에 이상을 발생시킬 수 있는 ESD 전류를 제거한다.
한편, 정전기 방지회로(100) 내에 ESD가 인가되어 전압 클램프 회로(140)에 항복전압보다 높은 전압이 걸리는 경우, 기생 PNP 트랜지스터(200)의 베이스(204)에 흐르게 되는 전류값을 lb, 기생 PNP 트랜지스터의 콜렉터(206)에 증폭되어 흐르는 전류를 Beta*lb로 표시하였지만, 이는 기생 PNP 트랜지스터에 전류의 흐름 및 세기를 예시하기 위한 수치로서 반드시 이에 한정되지는 않는다.
도 4는 본 발명의 일 실시예에 따른 정전기 방지회로(100)를 부착한 집적회로의 ESD 방지 성능을 실험하기 위한 HBM 및 MM 실험 회로(400)를 도시한 예시도이다.
일반적으로 ESD 현상에서 빈번하게 발생하고 전기적 표준으로 사용되는 모델 중 하나는 사람의 몸에 의해 발생 되는 HBM(Human Body Model)과 기계들과의 접촉을 통해 발생 되는 MM(Machine Model)이다. HBM은 인체에 의해 발생될 수 있는 ESD 환경을 모델링하여, ESD 감내특성(Robustness)을 평가하는 방법으로 전하가 대전된 상태의 작업자가 반도체 칩과 접촉하였을 때, 칩의 핀을 통해 정전하가 접지로 방전되는 현상을 나타낸다. MM은 정전기가 충전된 다른 물체가 칩과 접촉 방전을 할 때 발생될 수 있는 ESD 환경을 모델링하여, ESD 감내특성을 평가하는 방법으로 전하가 대전된 상태의 기계가 반도체 칩과 접촉하였을 때, 칩의 핀을 통해 정전하가 접지로 방전되는 현상을 나타낸다.
본 발명의 일 실시예에 따른 정전기 방지회로(100)를 부착한 집적회로의 ESD 방지 성능을 실험하기 위한 HBM 및 MM 실험 회로(400)는 HBM 및 MM 저항(402), HBM 및 MM 캐패시터(404), 정전기 방지회로(100)를 부착한 테스트 직접회로인 시험대상 장비(406)를 포함한다.
도 4에 도시하듯이 HBM 및 MM 실험 회로(400)에서 HBM의 모델링의 경우, 100 pF에 충전된 전하가 1.5 ㏀의 저항값이 부가되었을 경우의 시험대상 장비(406)의 펄스 형태를 실험하였으며, MM의 모델링의 경우, 200 pF에 충전된 전하가 0.8 uH의 인덕터값이 부가되었을 경우의 시험대상 장비(406)의 펄스 형태를 실험하였다.
한편, HBM 및 MM 실험 회로(400)에 부가된 HBM 및 MM 저항(402), HBM 및 MM 캐패시터(404)의 값은 HBM 및 MM의 모델링에서 일반적으로 적용되는 저항 및 전하값이나 반드시 이에 한정되지는 않는다.
도 5는 본 발명의 일 실시예에 따른 HBM 및 MM 실험 회로를 통해 실험한 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로(100)를 부착한 집적회로의 전류 파형을 도시한 예시도이다.
도 5에 도시하듯이 도 5의 (a)와 (b)는 도 4의 HBM 및 MM 실험 회로(400)를 통해 HBM 및 MM의 경우를 모델링 하였을 때, ESD 전류가 방전되는 것을 도시한 전류 파형의 예시이다. 도 5의 (a)는 HBM 모델링을 통해 2 kV의 전류가 HBM 및 MM 실험 회로(400)에 흐르는 경우, 시험대상 장비(406)에 부착된 정전기 방지회로(100)를 통해 ESD 전류가 방전되는 것을 보여준다. 도 5의 (b)는 MM 모델링을 통해 200 V의 전류가 HBM 및 MM 실험 회로(400)에 흐르는 경우, 시험대상 장비(406)에 부착된 정전기 방지회로(100)를 통해 ESD 전류가 방전되는 것을 보여준다.
한편, HBM 및 MM 실험 회로를 통해 실험한 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로(100)를 부착한 집적회로의 전류 파형은 HBM 모델링 및 MM 모델링을 통해 각각 집적회로에 2 kV 및 200 V의 전류가 흐르는 경우의 전류 파형의 테스트 결과만이 도시되었지만, 정전기 방지회로(100) 내 기생 PNP 트랜지스터(200)로 작용하는 다이오드(120)를 통해 더 높은 ESD 전류가 집적회로에 걸리는 경우에도, 동일한 형태의 전류 파형 테스트 결과를 얻을 수 있다.
도 6은 본 발명의 일 실시예에 따른 집적회로를 위한 정전기 방지회로(100)의 제조방법을 설명하기 위한 순서도이다.
도 6에서 도시하듯이 집적회로를 위한 정전기 방지회로(100)의 제조방법으로서, 먼저 P-타입 웨이퍼(122) 위에 음극을 구성하는 N-타입 웰(124)을 접합시키고, N-타입 웰(124) 내부에 양극을 구성하는 P-타입(126)을 접합시켜 다이오드(120)를 형성한다(S600).
전압 클램프 회로(140)의 일단을 다이오드(120)에 직렬로 연결한다(S610).
다이오드(120)의 양극에 바이어스 전압이 인가되는 전압 레일을 접속한다(S620).
전압 클램프 회로(140)의 타단을 그라운드에 연결한다(S630)
도 6에서는 단계 S600 내지 단계 S630을 순차적으로 실행하는 것으로 기재하고 있으나, 이는 본 발명의 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명의 일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 일 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 6에 기재된 순서를 변경하여 실행하거나 단계 S600 내지 단계 S630 중 하나 이상의 단계를 병렬적으로 실행하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이므로, 도 6은 시계열적인 순서로 한정되는 것은 아니다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 정전기 방지회로 120: 다이오드
122: P-타입 웨이퍼 124: N-타입 웰
126: P-타입 140: 전압 클램프 회로
200: 기생 PNP 트랜지스터 202: 이미터
204: 베이스 206: 콜렉터
400: HBM 및 MM 실험 회로 402: HBM 및 MM 저항
404: HBM 및 MM 캐패시터 406: 시험대상 장비

Claims (9)

  1. 집적회로에서 ESD(Electrostatic Discharge)로 인해 상기 집적회로에 손상을 발생시킬 수 있는 전류가 발생하는 경우, 트랜지스터로 작용하여 상기 집적회로 내로 유입되는 상기 ESD로 인한 전류를 방전하는 다이오드; 및
    상기 다이오드와 연결되며, 상기 ESD로 인해 상기 집적회로에 항복전압(Break-down) 이상의 전압이 걸리는 경우, 상기 다이오드에 전류가 흐르도록 동작하여 상기 ESD로 인해 발생한 상기 전류를 상기 트랜지스터로 작용하는 상기 다이오드를 통해 방전시키는 한편, 상기 항복전압 이하의 전압이 걸리는 경우, 상기 다이오드에 전류가 흐르지 않게 동작하는 전압 클램프(Voltage Clamp) 회로
    를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터(Bipolar Transistor) 특성을 이용한 정전기 방지회로.
  2. 제 1항에 있어서,
    상기 다이오드는 기판의 표면 하부에 형성되어 상기 집적회로를 제조하는 재료가 되는 P-타입 웨이퍼, 상기 P-타입 웨이퍼 위에 형성되어 음극(Cathode)을 구성하는 N-타입 웰, 상기 N-타입 웰 안에 형성되어 양극(Anode)을 구성하는 P-타입으로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로.
  3. 제 2항에 있어서,
    상기 다이오드가 상기 트랜지스터로 작용하는 경우, 상기 음극은 상기 트랜지스터의 베이스(base)로, 상기 양극은 상기 트랜지스터의 이미터(Emitter)로, 상기 P-타입 웨이퍼는 상기 트랜지스터의 콜랙터(Collector)로 동작하여 상기 집적회로 내로 유입되는 상기 ESD의 전류를 방전하는 것을 특징으로 하는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로.
  4. 제 2항에 있어서,
    상기 다이오드는 기판의 표면 하부에 형성되어 상기 집적회로를 제조하는 재료가 되는 N-타입 웨이퍼, 상기 N-타입 웨이퍼 위에 형성되어 양극을 구성하는 P-타입 웰, 상기 P-타입 웰 안에 형성되어 음극을 구성하는 N-타입으로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로.
  5. 제 3항에 있어서,
    상기 다이오드는 상기 음극, 상기 양극 및 상기 P-타입 웨이퍼가 상기 트랜지스터의 상기 베이스, 상기 이미터 및 상기 콜렉터로 동작하여 기 사용되고 있는 정전기 방지회로에서 전류가 흐를 수 있는 면적보다 넓은 면적에서 상기 전류를 이동시키는 것을 특징으로 하는 바이폴라 트랜지스터의 특성을 이용한 정전기 방지회로.
  6. 제 1항에 있어서,
    상기 다이오드는 상기 전류의 흐름이 수평이 아닌 수직으로 일어나도록 함으로써 상기 전류가 수평으로 흐르는 경우, 상기 전류가 한 부분으로 한정됨으로써 발생할 수 있는 상기 집적회로 내 정전기 방지회로의 소자의 손실을 방지하는 것을 특징으로 하는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로.
  7. 제 1항에 있어서,
    상기 전압 클램프 회로는 상기 ESD로 인해 상기 집적회로에 상기 항복전압 이상의 전압이 걸리는 경우, 상기 트랜지스터의 베이스로 동작하는 상기 다이오드의 음극에 전류가 흐르게 하고 이를 통해, 상기 트랜지스터의 콜렉터로 동작하는 상기 다이오드의 P-타입 웨이퍼에 증폭된 전류를 흐르게 하여 상기 집적회로 내로 유입되는 상기 ESD의 전류를 방전하는 것을 특징으로 하는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로.
  8. 제 7항에 있어서,
    상기 전압 클램프 회로는 상기 집적회로에 상기 항복전압 이하의 전압이 가해졌을 때, 상기 다이오드에 전류가 흐르지 않게 동작하는 형태로 구성된 회로 중 일부 또는 전부의 회로를 사용하고 상기 트랜지스터로 작용하는 상기 다이오드의 상기 전류의 흐름을 제어하여 상기 집적회로 내로 유입되는 상기 ESD 전류를 방전하는 것을 특징으로 하는 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로.
  9. P-타입 웨이퍼 위에 음극을 구성하는 N-타입 웰을 접합시키고, 상기 N-타입 웰 내부에 양극을 구성하는 P-타입을 접합시켜 다이오드를 형성하는 과정;
    전압 클램프 회로의 일단을 상기 다이오드에 직렬로 연결하는 과정;
    상기 다이오드의 양극에 바이어스 전압이 인가되는 전압 레일을 접속하는 과정; 및
    상기 전압 클램프 회로의 타단을 그라운드(Ground)에 연결하는 과정
    을 포함하는 것을 특징으로 하는 집적회로를 위한 정전기 방지회로의 제조방법.
KR1020120056540A 2012-05-29 2012-05-29 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법 KR20130133364A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120056540A KR20130133364A (ko) 2012-05-29 2012-05-29 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056540A KR20130133364A (ko) 2012-05-29 2012-05-29 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130133364A true KR20130133364A (ko) 2013-12-09

Family

ID=49981350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056540A KR20130133364A (ko) 2012-05-29 2012-05-29 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130133364A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471192A (zh) * 2020-03-31 2021-10-01 台湾积体电路制造股份有限公司 静电放电（esd）保护电路及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471192A (zh) * 2020-03-31 2021-10-01 台湾积体电路制造股份有限公司 静电放电（esd）保护电路及其操作方法
CN113471192B (zh) * 2020-03-31 2024-06-07 台湾积体电路制造股份有限公司 静电放电（esd）保护电路及其操作方法

Similar Documents

Publication Publication Date Title
US8829570B2 (en) Switching device for heterojunction integrated circuits and methods of forming the same
US20170317070A1 (en) Apparatuses for communication systems transceiver interfaces
US8000068B2 (en) ESD protection for field effect transistors of analog input circuits
US10366974B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
CN102195280B (zh) 静电放电保护电路和半导体设备
EP3116026B1 (en) Silicon controlled rectifier
US20120170160A1 (en) ESD protection circuit and ESD protection device thereof
KR101959117B1 (ko) Esd 보호소자
US10600776B2 (en) Device and method for electrostatic discharge (ESD) protection
JP2014517517A (ja) 過電圧および／または静電気放電保護デバイス
US10446539B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US9407089B2 (en) Electrical discharge protection circuit and method of use
KR20130133364A (ko) 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법
CN107579065B (zh) 一种高维持电压可控硅静电防护器件
KR101699616B1 (ko) 정전기 방전 보호소자
Lin et al. Design on latchup-free power-rail ESD clamp circuit in high-voltage CMOS ICs
US9142953B2 (en) Electrostatic discharge protection apparatus and associated method
KR100783641B1 (ko) 트리거 전압을 낮춘 실리콘 제어 정류기
EP2568501A1 (en) ESD protection device with reduced clamping voltage
US20170263599A1 (en) Electrostatic discharge protection
Salcedo et al. On-chip protection for automotive integrated circuits robustness
Ker et al. Native-NMOS-Triggered SCR With Faster Turn-On Speed for Effective ESD Protection in a 0.13-$ rm murm m $ CMOS Process
US10388647B1 (en) Transient voltage suppression device
US8941959B2 (en) ESD protection apparatus
CN112466939B (zh) 一种具有静电放电保护功能的可控硅器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application