KR20130093805A - 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터 - Google Patents

전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터 Download PDF

Info

Publication number
KR20130093805A
KR20130093805A KR1020120002980A KR20120002980A KR20130093805A KR 20130093805 A KR20130093805 A KR 20130093805A KR 1020120002980 A KR1020120002980 A KR 1020120002980A KR 20120002980 A KR20120002980 A KR 20120002980A KR 20130093805 A KR20130093805 A KR 20130093805A
Authority
KR
South Korea
Prior art keywords
electrode
conductive layer
active material
current collector
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020120002980A
Other languages
English (en)
Other versions
KR101883005B1 (ko
Inventor
김학관
윤호진
정창렬
김배균
배준희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120002980A priority Critical patent/KR101883005B1/ko
Publication of KR20130093805A publication Critical patent/KR20130093805A/ko
Application granted granted Critical
Publication of KR101883005B1 publication Critical patent/KR101883005B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/46—Metal oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

본 발명은 전극 집전체, 상기 전극 집전체 상에 도전층을 포함하며, 상기 도전층은 일정 간격으로 요철이 형성되어 있으며, 및 상기 도전층의 요철에 활물질층을 포함하는 전극 및 이를 포함하는 슈퍼 캐패시터에 관한 것이다.
본 발명에 따르면, 전극 집전체 상에 형성되는 활물질층을 종래와 같이 평평한(flat) 형태가 아니라, 전극 집전체 상에 도전층을 형성하고, 상기 도전층에 일정 간격으로 격자 형태의 요철을 만들고, 상기 요철에 활물질층을 형성시킨 구조를 가진다. 따라서, 본 발명의 구조를 이용하는 경우 축적된 고용량의 전하가 3D 구조로 상하좌우로 빠르게 전달되면서 금속 집전체를 통하여 외부로 이동하기 때문에 기존의 저항 특성 감소효과보다 떠 뛰어나며, 그러면서도 에너지 밀도를 EDLC 같은 활성탄을 활물질로 포함하는 슈퍼 캐피시터에 비해서 훨씬 증가시킬수 있다.

Description

전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터{Electrode, method for preparing the same, and super capacitor using the same}
본 발명은 신규한 구조의 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터에 관한 것이다.
슈퍼 캐패시터는 축전용량이 대단히 큰 캐패시터로 울트라 캐패시터 또는 초고용량 캐패시터라고도 한다. 학술적인 용어로는 기존의 정전기식 또는 전해식과 구별해 전기 화학식 커패시터라고 한다.
슈퍼 캐패시터는 이온의 정전기적 흡착과 탈착을 통해 전기를 축적하는 전기이중층 캐패시터(Electric Double Layer Capacitor), 산화-환원 반응을 통하여 전기를 축정하는 의사 캐패시터(Pseudocapacitor) 그리고 비대칭(Asymmetric) 전극 형태를 가지는 하이브리드 캐패시터로 나눌 수 있다.
가장 일반적인 에너지 저장장치인 배터리는 비교적 작은 부피와 중량으로 상당히 많은 에너지를 저장할 수 있고, 여러 용도에서 적당한 출력을 내줄 수 있기 때문에 여러 용도에서 사용되고 있다. 그러나 배터리는 종류에 무관하게 저장특성 및 사이클 수명이 낮은 공통적인 문제점을 가지고 있다. 이는 배터리에 내포되어 있는 화학물질의 자연적인 또는 사용에 따른 열화 현상 때문이며 이에 대한 별다른 대안이 없기 때문에 이러한 배터리의 단점을 수긍하여 쓸 수 밖에 없다.
이에 반해 슈퍼 캐패시터는 화학 반응을 이용하는 배터리와 달리 전극과 전해질 계면으로의 단순한 이온의　이동이나 표면 화학 반응에 의한 충전현상을 이용한다. 이에 따라 급속 충방전이 가능하고 높은 충방전 효율 및 반영구적인 사이클 수명 특성으로 보조 배터리나 배터리 대체용으로 사용될 수 있는 차세대 에너지 저장장치로 각광받고 있다.
그러나 이러한 장점에도 불구하고 슈퍼 캐패시터는 배터리 보다는 낮은 용량으로 인하여 그 활용성에 많은 제약을 받고 있다. 따라서 고출력 특성을 유지하면서 셀의 용량을 개선하고자 하는 노력은 현재 슈퍼 캐패시터의 가장 중요한 문제라고 할 수 있다.
이러한 슈퍼 캐패시터는 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해액 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메카니즘을 작동원리로 하며, 그 기본 구조는 다공성 전극(electrode), 전해질(electrolyte), 집전체(current collector), 및 분리막(separator)으로 이루어진다.
상기 다공성 전극은 다음 도 1에서와 같이, 활물질, 도전재, 바인더, 용매, 및 기타 첨가제 등의 전극 입자들을 준비하는 단계, 이들을 혼합하여 페이스트(슬러리) 상태로 제조하는 단계, 및 금속 호일과 같은 집전체 상에 상기 페이스트를 도포시켜 전극을 제조하는 단계를 거쳐 제조할 수 있다. 상기 전극의 활물질로는 활성 탄소를 주로 사용하며, 그 표면에 다공성을 부여하여 비정전 용량은 비표면적에 비례하므로 전극 재료의 고용량화에 따른 에너지 밀도를 증가시킬 수 있다.
이러한 슈퍼 캐패시터의 전극은 통상적으로 다음 도 2에서와 같이, 전극 활물질 페이스트(10)를 집전체(20) 표면에 평평한(flat) 형태로 도포하여 활물질층을 형성하여 제조될 수 있다. 그러나, 상기 전극 활물질 페이스트에 포함된 전극 활물질과 도전재 등의 성분들은 입자 크기가 서로 상이하여 균일한 분산이 쉽지 않다. 또한, 계면에서의 접촉 저항의 감소효과가 미비하여 실제로 저항 감소의 효과가 크지 않기 대문에, 고출력이 요구되는 용도의 경우에는 적용이 힘든 단점이 있다.
이를 개선하기 위해, 전극 집전체 상에 도전층을 미리 형성한 후, 상기 도전층 위에 활물질층을 도포하여 전극을 제조하는 방법이 있으나, 이 방법 역시 계면에서의 접촉 저항의 감소 효과가 크기 않은 문제가 있다.
또한, 리튬 이온 캐패시터(LiC)의 경우는 전압을 높임으로써 에너지 밀도 문제를 해결하였으나, 이 또한 도핑(doping) 공정상의 어려움, 리튬 금속 자체의 안정성 문제가 끊임없이 제기되고 있기 때문에 한계가 있는 것이 사실이다.
따라서, 본 발명은 슈퍼 캐패시터의 전극 제작에 있어서 기존 활성탄의 용량 특성을 보완하면서, 양극 재료로서 비탄소 재료를 사용함에 따른 높은 저항을 감소시킬 수 있는 전극 및 이의 제조방법, 및 이를 포함하는 슈퍼 캐패시터를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전극은 전극 집전체, 상기 전극 집전체 상에 도전층을 포함하며, 상기 도전층은 일정 간격으로 요철이 형성되어 있으며, 및 상기 도전층의 요철에 활물질층을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전층에 형성된 요철은 100nm ~ 5㎛의 두께를 가지는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 요철은 격자 형태, 둥근 트렌치(round trench) 형태, 노치(notch) 형태에서 선택되는 1종 이상의 형태를 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 도전층은 슈퍼-P, 그라파이트, 아세틸렌 블랙, 카본 블랙, 및 케첸 블랙으로 이루어진 그룹으로부터 선택되는 1종 이상의 도전성 카본을 이용할 수 있다.
상기 활물질층에 포함되는 활물질은 LiFePO4, LiMn2O4, LiCoO2, 및 LixNiyMnzO2(여기서, x는 0.1~1.0, y는 0~0.5 z는 0~0.5임)로 이루어진 그룹으로부터 선택되는 1종 이상의 금속 산화물이 바람직하게 사용될 수 있다.
상기 도전층과 활물질층은 다수의 층으로 형성될 수 있다.
또한, 본 발명은 전극 집전체에 도전층을 형성시키는 제1단계, 상기 도전층에 일정 간격으로 요철을 형성시키는 제2단계, 및 상기 도전층의 요철에 활물질 슬러리를 충진하여 활물질층을 형성시키는 제3단계를 포함하는 전극 제조방법을 제공할 수 있다.
또한, 본 발명은 상기 전극을 포함하는 슈퍼 캐패시터를 제공할 수 있다.
본 발명에 따른 상기 전극은 슈퍼 캐패시터의 양극으로 사용될 수 있다.
본 발명에 따르면, 전극 집전체 상에 형성되는 활물질층을 종래와 같이 평평한(flat) 형태가 아니라, 전극 집전체 상에 도전층을 형성하고, 상기 도전층에 일정 간격으로 격자 형태의 요철을 만들고, 상기 요철에 활물질층을 형성시킨 구조를 가진다.
따라서, 본 발명의 구조를 이용하는 경우 축적된 고용량의 전하가 3D 구조로 상하좌우로 빠르게 전달되면서 금속 집전체를 통하여 외부로 이동하기 때문에 기존의 저항 특성 감소효과보다 떠 뛰어나며, 그러면서도 에너지 밀도를 EDLC 같은 활성탄을 활물질로 포함하는 슈퍼 캐피시터에 비해서 훨씬 증가시킬수 있다.
도 1은 일반적인 슈퍼 캐패시터의 전극 제조 과정을 나타낸 것이고,
도 2는 일반적인 슈퍼 캐패시터 전극의 형태이고,
도 3은 본 발명의 일 실시예에 따른 슈퍼 캐패시터의 신규한 전극 구조를 나타낸 것이다.
　이하에서 본 발명을 더욱 상세하게 설명하면 다음과 같다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명에서는 기존 슈퍼 캐패시터 전극제작에 사용되는 평평한(flat) 형태의 전극 형상 대신 슈퍼 캐패시터의 용량을 증대시키면서, 고용량 재료의 고저항 특성을 개선할 수 있는 신규한 구조의 전극, 이의 제조방법, 및 이를 포함하는 슈퍼 캐패시터에 관한 것이다.
본 발명의 일 실시예에 따른 전극은 전극 집전체, 상기 전극 집전체 상에 형성된 도전층을 포함하며, 상기 도전층은 일정 간격으로 요철이 형성되어 있으며, 및 상기 도전층의 요철에 활물질층을 포함하는 것일 수 있다.
본 발명에 따른 전극은 다음 도 3에서와 같이, 전극 집전체(120)에 도전층(130a)을 형성시키는 제1단계, 상기 도전층(130a)에 일정 간격으로 요철(131a)을 형성시키는 제2단계, 및 상기 도전층(130a)의 요철(131a)에 활물질 슬러리를 충진하여 활물질층(110a)을 형성시키는 제3단계를 거쳐 제조될 수 있다.
또한, 상기 활물질층 위에 추가로 도전층과 활물질층을 복수로 형성시킬 수도 있다. 즉, 상기 활물질층 (110a) 위에 추가로 제2도전층(130b)을 형성시키고, 상기 제2도전층(130b)에 일정 간격으로 요철(131b)을 형성시킨 다음, 상기 제2도전층(130b)의 요철(131b)에 활물질 슬러리를 충진하여 제2활물질층(110b)을 형성시킬 수 있다.
필요에 따라, 추가적으로 상기의 과정을 진행하여 다수의 층을 가지는 전극을 제조할 수도 있다.
즉, 본 발명의 전극은 전극 집전체에 도전층을 도포시킨 다음, 상기 도전층에 일정 간격으로 요철을 형성시킨다. 그 다음, 상기 도전층에 형성된 요철에 활물질 슬러리를 도포시켜 활물질층이 전극 집전체 위에 평평하게 형성되는 것이 아니라, 도전층의 칸막이 사이 사이에 형성된 3D 구조를 가지게 된다.
따라서, 상기와 같은 구조의 전극을 사용하게 되면, 전해액 내의 이온들이 3D 구조의 활물질층을 따라 이동하여 전극의 저항을 효과적으로 낮출 수 있는 효과를 가진다. 또한, 전극의 저항을 낮추어 이를 포함하는 슈퍼 캐패시터의 에너지 밀도를 향상시키는 효과를 가진다.
본 발명의 일 실시예에 따르면, 상기 도전층에 형성된 요철은 100nm ~ 5㎛의 두께로 형성될 수 있으며, 그 두께가 너무 얇게 형성되는 경우 활물질 슬러리를 효과적으로 채울 수 없고, 기계적 강도가 약하여 지지하기 힘들며 또한, 너무 두꺼워 5㎛를 초과하는 경우 실제 활물질이 전극내에서 차지하는 공간이 적어서 원하는 용량을 얻기가 힘들기 때문에 에너지 밀도 측면에서 손해를 보는 문제가 있어 바람직하지 못하다.
또한, 상기 요철 간의 간격, 즉 칸막이 격자의 두께는 1 ~ 5 ㎛로 형성될 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 따르면, 상기 요철은 격자 형태, 둥근 트렌치(round trench) 형태, 노치(notch) 형태에서 선택되는 1종 이상의 형태를 가질 수 있으나, 이에 한정되는 것은 아니며, 활물질 슬러리를 효과적으로 충진시킬 수 있는 것이면 어떤 형태나 가능하다.
본 발명에 따른 요철의 형성 방법은 임프린트(imprint) 방법을 이용하여 격자 형태로 형성하거나, 패터닝(patterning) 등의 방법을 이용할 수도 있으며, 그 방법이 특별히 한정되는 것은 아니다.
본 발명의 전극 집전체 상에는 전극의 저항을 효과적으로 낮추기 위하여 미리 도전층을 형성한다. 상기 도전층은 슈퍼-P, 그라파이트, 아세틸렌 블랙, 카본 블랙, 및 케첸 블랙으로 이루어진 그룹으로부터 선택되는 1종 이상의 도전성 카본을 이용할 수 있으며, 도전층의 전체 두께는 1 ~ 10 ㎛로 형성될 수 있다.
또한, 상기 도전층의 요철에는 전극 활물질 슬러리를 충진시켜 활물질층을 형성시키는데, 이때 포함되는 활물질은 LiFePO4, LiMn2O4, LiCoO2, 및 LixNiyMnzO2(여기서, x는 0.1~1.0, y는 0~0.5 z는 0~0.5임)로 이루어진 그룹으로부터 선택되는 1종 이상의 금속 산화물이 바람직하게 사용될 수 있다.
본 발명의 활물질층을 구성하는 활물질 슬러리에는 상기 활물질과 함께, 도전재, 바인더, 용매 및 기타 첨가제를 포함할 수 있다.
상기 활물질 슬러리에 포함되는 상기 도전재는 슈퍼-P, 그라파이트, 아세틸렌 블랙, 카본 블랙, 및 케첸 블랙으로 이루어진 그룹으로부터 선택되는 1종 이상의 도전성 카본을 이용할 수 있다.
또한, 본 발명의 바인더의 예를 들면, 폴리테트라플로로에틸렌(PTFE), 폴리비닐리덴플로라이드(PVdF) 등의 불소계 수지; 폴리이미드, 폴리아미드이미드, 폴리에딜렌(PE), 폴리프로필렌(PP) 등의 열가소성수지; 카복시메틸셀룰로우즈(CMC) 등의 셀룰로오즈계 수지; 스타이렌-부타디엔 고무(SBR) 등의 고무계 수지 및 이들의 혼합물 중에서 선택되는 1종 이상을 사용할 수 있으나 특별히 이에 한정되지 않으며, 통상의 전기 화학 캐패시터에 사용되는 모든 바인더 수지를 사용해도 무방하다.
또한, 본 발명은 상기 전극을 포함하는 슈퍼 캐패시터를 제공할 수 있다.
본 발명에 따른 상기 전극은 슈퍼 캐패시터의 양극으로 사용되는 것이 바람직하다.
본 발명에서는 상기 전극 활물질, 도전재 및 용매의 혼합물을 상기 바인더 수지를 이용하여 시트 형상으로 성형하거나, 압출방식으로 압출된 성형 시트를　집전체에 도전성 접착제를 이용하여 접합할 수도 있다.
본 발명에 따른 양극 집전체로서는 종래 전기이중층 캐패시터나 리튬 이온 전지로 사용되고 있는 재질의 물건을 이용할 수 있으며, 예를 들어, 알루미늄, 스텐레스, 티타늄, 탄탈, 및 니오브로 이루어진 그룹으로부터 선택되는 1종 이상이며, 이중에서 알루미늄이 바람직하다.
상기 양극 집전체의 두께로는 그 두께는 10~300㎛ 정도의 것이 바람직하다. 상기 집전체로서는 상기와 같은 금속의 박(箔)뿐만 아니라, 에칭된 금속박(箔), 혹은 익스팬디드 메탈, 펀칭 메탈, 그물, 발포체 등과 같이 앞뒷면을 관통하는 구멍을 갖춘 것도 무방하다.
본 발명에 따른 음극은 전극 집전체 상에 활물질, 도전재, 바인더, 용매 및 기타 첨가제를 포함하는 활물질 슬러리를 도포시켜 활물질층을 형성하여 제조될 수 있다.
본 발명에서는 상기 전극 활물질, 도전재 및 용매의 혼합물을 상기 바인더 수지를 이용하여 시트 형상으로 성형하거나, 압출방식으로 압출된 성형 시트를　집전체에 도전성 접착제를 이용하여 접합할 수도 있다.
또한, 본 발명에 따른 음극 집전체는 종래 전기이중층 캐패시터나 리튬 이온 전지에 사용되고 있는 모든 재질을 이용할 수 있으며, 예를 들어, 스텐레스, 구리, 니켈, 및 이들의 합금 등을 이용할 수 있고, 이중에서 구리가 바람직하다. 또한, 그 두께는 10~300㎛ 정도의 것이 바람직하다. 상기 집전체로서는 상기와 같은 금속의 박(箔)뿐만 아니라, 에칭된 금속박(箔), 혹은 익스팬디드 메탈, 펀칭 메탈, 그물, 발포체 등과 같이 앞뒷면을 관통하는 구멍을 갖춘 것도 무방하다.
또한, 음극 활물질로는 활성탄, 탄소나노튜브(CNT), 그라파이트, 카본 에어로겔, 폴리아크릴로니트릴(PAN), 탄소나노섬유(CNF), 활성화 탄소나노섬유(ACNF), 기상 성장 탄소섬유(VGCF), 및 그래핀으로 이루어진 그룹으로부터 선택되는 1종 이상의 탄소 재료를 사용할 수 있다.
이 중에서도 비표면적 1,500~3,000㎡/g의 활성탄을 사용하는 것이 하이브리드 타입의 수퍼 캐패시터에서 파워를 높이는 데 있어 바람직하다.
상기 활물질 스럴리에 포함되는 도전재, 바인더, 및 용매 등은 양극에 사용되는 것과 동일하며, 통상의 하이브리드 타입의 수퍼 캐패시터에서 사용되는 것들을 모두 사용할 수 있다.
본 발명에 따른 분리막은 종래 전기이중층 캐패시터나 리튬 이온 전지에 사용되는 모든 재질의 재료를 이용할 수 있으며, 예를 들어, 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리비닐리덴플로라이드(PVDF), 폴리비닐리덴클로라이드, 폴리 아크릴로니트릴(PAN), 폴리아크릴아미드(PAAm), 폴리테트라플루오로 에틸렌(PTFE), 폴리설폰, 폴리에테르술폰(PES), 폴리카보네이트(PC), 폴리아미드(PA), 폴리이미드(PI), 폴리에틸렌옥사이드(PEO), 폴리프로필렌옥사이드(PPO), 셀룰로오스계 고분자, 및 폴리아크릴계 고분자로 이루어진 그룹으로부터 선택되는 1종 이상의 고분자로부터 제조된 미세 다공성 필름을 들 수 있다. 또한, 상기 다공성 필름을 중합시킨 다층 필름도 이용할 수 있으며, 이 중에서 셀룰로오스계 고분자가 바람직하게 사용될 수 있다.
상기 분리막의 두께는 약 10~40㎛가 바람직하나, 이에 한정되는 것은 아니다.
본 발명의 전해액은 스파이로계 염, TEABF4, TEMABF4 등의 비리튬염을 포함하거나LiPF6, LiBF4, LiCLO4, LiN(CF3　SO2)2, CF3SO3Li, LiC(SO2CF3)3, LiAsF6　및 LiSbF6　등의 리튬염을 포함하는 유기 전해액 혹은 이들의 혼합 모두 사용 가능하다. 상기 용매로는 아크릴로니트릴계의 용매, 에틸렌 카보네이트, 프로필렌 카보네이트, 디메틸 카보네이트, 에틸메틸 카보네이트, 설포란 및 디메톡시에탄으로 이루어진 그룹으로부터 선택되는 1종 이상이나, 이에 한정되는 것은 아니다. 이것들의 용질과 용매를 조합시킨 전해액은 내전압이 높고 전기전도도가 높다. 전해액 속의 전해질의 농도는 0.1~2.5mol/L, 0.5~2mol/L이 바람직하다.
본 발명의 전기 화학 캐패시터의 케이스(외장재)로는, 이차 전지 및 전기이중층 캐패시터에 통상적으로 사용되는 알루미늄을 포함하는 라미네이트 필름 이나 각형 알루미늄 케이스를 사용하는 것이 바람직하나, 특별히 이에 한정되는 것은 아니다.
이하에서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되어서는 안 된다. 또한, 이하의 실시예에서는 특정 화합물을 이용하여 예시하였으나, 이들의 균등물을 사용한 경우에 있어서도 동등 유사한 정도의 효과를 발휘할 수 있음은 당업자에게 자명하다.
실시예 1 : 전극 제조
1)도전층 형성
도전층 형성을 위해 도전재인 Super-P 80g, 바인더로써 CMC 9.5g, SBR 11g을 물 235g 에 혼합 및 교반시켜 도전층 활물질 슬러리를 제조하였다. 상기 도전층 슬러리를 두께 20㎛의 알루미늄 에칭박 위에 콤마 코터(comma coater)를 이용하여 5㎛ 도포시켰다.
2)요철 형성
상기 도전층을 임프린팅 방법을 이용하여 폭 1㎛ 트렌치 형태의 격자구조를 가지는 요철(두께 5 ㎛)을 형성시켰다.
3)활물질층 형성
활물질층 형성을 위해 양극재로 많이 쓰이고 있는LiFePO4 78g, 제 1도전재로서 흑연 10g, 제 2도전재로서Super-P 13g, 바인더로써 CMC 4.5g, SBR 12.0g을 물 185g에 혼합 및 교반시켜 전극 활물질 슬러리를 제조하였다
상기 도전층 위에 제조된 활물질 슬러리를 두께 5㎛ 도포시켰다.
또한, 상기 1)~3)의 단계를 같은 순서로 반복하여, 전극층의 총 두께가 60㎛ 되도록 하고, 셀의 조립　전에, 120℃의 진공 상태에서 48시간 동안 건조시켰다.
비교예 1
일반 활성탄(비표면적 2150m2/g) 85g, 단일 도전재로서 아세틸렌 블랙 12g, 바인더로써 CMC 3.5g, SBR 12.0g, PTFE 5.5g을 물 225g에 혼합 및 교반시켜 전극 활물질 슬러리를 제조하였다.
상기 전극 활물질 슬러리를 두께 20㎛의 알루미늄 에칭박 위에 콤마 코터(comma coater)를 이용하여 도포하고, 임시　건조한 후, 전극 사이즈가 50mm×100mm이 되게 절단하였다. 전극의 단면두께는 60㎛이었다. 셀의 조립　전에, 120℃의 진공 상태에서 48시간 동안 건조시켰다.
실시예 2: 전기 화학 캐피서터 제조
상기 실시예 1에서 제조된 전극을 양극으로 사용하고, 음극은 상기 비교예 1에서 사용한 활성탄 전극을 사용하였다.
상기의 제조된　양극과 음극 사이에, 세퍼레이터(TF4035, NKK, 셀룰로오스계 분리막)를　삽입하고, 전해액(아크릴로니트릴계의 용매에 TEABF4+LiBF4 염(1:1비율)　1.6몰/리터의 농도)을 함침시켜, 라미네이트 필름 케이스에 넣어서 밀봉했다.
비교예 2: 전기 화학 캐패시터 제조
상기 비교예 1에서 제조된 전극을 양극과 음극으로 사용하여, 상기 양극과 음극 사이에 세퍼레이터(TF4035, NKK, 셀룰로오스계 분리막)를　삽입하고, 전해액(아크릴로니트릴계의 용매에 TEABF4 염 1.6몰/리터의 농도)을 함침시켜, 라미네이트 필름 케이스에 넣어서 밀봉했다.
실험예 : 전기 화학 캐패시터 셀의 용량평가
25℃의 항온 조건에서, 정전류-정전압으로 1mA/㎠의 전류밀도로 2.5V까지 충전하고, 30분간 유지한다음 다시 1mA/㎠의 정전류로 3회 방전시켜 마지막 사이클의 용량을 측정하였고, 그 결과를 다음 표 1에 나타내었다. 또한, 각 셀의 저항특성은 ampere-ohm meter와 impedance spectroscopy로 측정하였고, 그 결과를 다음 표 1에 나타내었다.
구분 초기 용량 특성(F) 저항 특성(AC ESR, mΩ)
비교예 2 11.22 18.84
실시예 2 24.34 18.02
상기 표 1의 결과에서와 같이, 통상의 전극 활물질 슬러리 조성을 가지는 비교예 1에 따른 활물질 슬러리를 제조하고, 이를 이용한 전극을 포함하는 전기 화학 캐패시터 EDLC　셀인 비교예 2의 용량은 11.22F을 나타내고, 이때 저항값은 18.84mΩ 이었다.
반면, 본 발명과 같은 구조를 가지는 실시예 1에 따른 전극 도전층과 이에 요철을 형성하고, 상기 요철에 활물질을 충진시킨 구조의 전극을 포함하는 셀인 실시예 2의 용량은 24.34F을 나타내고, 이때 저항값은 18.02mΩ 이었다.
이러한 결과로부터, 상기와 같은 전극 구조를 통해서 출력특성이 좋은 기존의 EDLC와 거의 같은 수준의 저저항 성질을 가지면서, 용량은 2배 이상을 보이는 우수한 저저항 고용량 수퍼 캐패시터 제조가 가능함을 알 수 있다.

Claims (9)

  1. 전극 집전체,
    상기 전극 집전체 상에 도전층을 포함하며, 상기 도전층은 일정 간격으로 요철이 형성되어 있으며, 및
    상기 도전층의 요철에 활물질층을 포함하는 전극.
  2. 제1항에 있어서,
    상기 도전층에 형성된 요철은 100nm ~ 5㎛의 두께를 가지는 것 인 전극.
  3. 제1항에 있어서,
    상기 요철은 격자 형태, 둥근 트렌치(round trench) 형태, 노치(notch) 형태에서 선택되는 1종 이상의 형태를 가지는 것인 전극.
  4. 제1항에 있어서,
    상기 도전층은 슈퍼-P, 그라파이트, 아세틸렌 블랙, 카본 블랙, 및 케첸 블랙으로 이루어진 그룹으로부터 선택되는 1종 이상의 도전성 카본인 전극.
  5. 제1항에 있어서,
    상기 활물질층에 포함되는 활물질은 LiFePO4, LiMn2O4, LiCoO2, 및 LixNiyMnzO2(여기서, x는 0.1~1.0, y는 0~0.5 z는 0~0.5임)로 이루어진 그룹으로부터 선택되는 1종 이상의 금속 산화물인 전극.
  6. 제1항에 있어서,
    상기 도전층과 활물질층은 다수의 층으로 형성되는 것인 전극.
  7. 전극 집전체에 도전층을 형성시키는 제1단계,
    상기 도전층에 일정 간격으로 요철을 형성시키는 제2단계, 및
    상기 도전층의 요철에 활물질 슬러리를 충진하여 활물질층을 형성시키는 제3단계를 포함하는 전극 제조방법.
  8. 제1항에 따른 전극을 포함하는 슈퍼 캐패시터.
  9. 제8항에 있어서,
    상기 전극은 양극인 슈퍼 캐패시터.
KR1020120002980A 2012-01-10 2012-01-10 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터 Expired - Fee Related KR101883005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120002980A KR101883005B1 (ko) 2012-01-10 2012-01-10 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120002980A KR101883005B1 (ko) 2012-01-10 2012-01-10 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터

Publications (2)

Publication Number Publication Date
KR20130093805A true KR20130093805A (ko) 2013-08-23
KR101883005B1 KR101883005B1 (ko) 2018-07-27

Family

ID=49217839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120002980A Expired - Fee Related KR101883005B1 (ko) 2012-01-10 2012-01-10 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터

Country Status (1)

Country Link
KR (1) KR101883005B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647759B1 (ko) * 2016-03-15 2016-08-12 주식회사 비츠로셀 고내전압 특성을 갖는 전기이중층 커패시터
KR20170125535A (ko) * 2016-05-04 2017-11-15 삼화콘덴서공업주식회사 전극 및 이를 이용한 에너지 저장 커패시터
CN115394953A (zh) * 2022-09-02 2022-11-25 湖北亿纬动力有限公司 一种凹凸阵列厚电极及其制备方法与应用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611158B1 (ko) 2022-03-30 2023-12-06 경희대학교 산학협력단 gCN-CMO 전극 물질 및 이의 제조 방법, 이를 포함하는 슈퍼캐패시터 및 산소 환원 반응(ORR)용 전극 촉매
KR102611160B1 (ko) 2022-04-05 2023-12-06 경희대학교 산학협력단 3D-on-1D 하이브리드 나노 구조물(3D-on-1D Hybrid Nanoarchitecture) 및 이의 제조 방법, 이를 포함하는 슈퍼캐패시터, 이를 포함하는 산소 발생 반응(OER)용 촉매

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166602A (ja) * 2006-12-28 2008-07-17 Sachiko Ono 電解コンデンサ電極用アルミニウム材及びその製造方法、アルミニウム電解コンデンサ用電極材ならびにアルミニウム電解コンデンサ
JP2010245031A (ja) * 2009-03-20 2010-10-28 Semiconductor Energy Lab Co Ltd 蓄電デバイス及びその作製方法
JP2010284075A (ja) * 2006-07-05 2010-12-16 Ricoh Elemex Corp 電気二重層キャパシタ
KR101086178B1 (ko) * 2002-05-03 2011-11-25 에프코스 아게 전극 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086178B1 (ko) * 2002-05-03 2011-11-25 에프코스 아게 전극 및 그의 제조 방법
JP2010284075A (ja) * 2006-07-05 2010-12-16 Ricoh Elemex Corp 電気二重層キャパシタ
JP2008166602A (ja) * 2006-12-28 2008-07-17 Sachiko Ono 電解コンデンサ電極用アルミニウム材及びその製造方法、アルミニウム電解コンデンサ用電極材ならびにアルミニウム電解コンデンサ
JP2010245031A (ja) * 2009-03-20 2010-10-28 Semiconductor Energy Lab Co Ltd 蓄電デバイス及びその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647759B1 (ko) * 2016-03-15 2016-08-12 주식회사 비츠로셀 고내전압 특성을 갖는 전기이중층 커패시터
KR20170125535A (ko) * 2016-05-04 2017-11-15 삼화콘덴서공업주식회사 전극 및 이를 이용한 에너지 저장 커패시터
CN115394953A (zh) * 2022-09-02 2022-11-25 湖北亿纬动力有限公司 一种凹凸阵列厚电极及其制备方法与应用
CN115394953B (zh) * 2022-09-02 2024-06-11 湖北亿纬动力有限公司 一种凹凸阵列厚电极及其制备方法与应用

Also Published As

Publication number Publication date
KR101883005B1 (ko) 2018-07-27

Similar Documents

Publication Publication Date Title
US8861183B2 (en) Electric double layer capacitor
JP4857073B2 (ja) リチウムイオンキャパシタ
KR101214727B1 (ko) 전극, 이의 제조방법, 및 이를 포함하는 전기 화학 캐패시터
US8526166B2 (en) Lithium ion capacitor
KR20120056556A (ko) 다층 구조의 전극, 및 상기 전극을 포함하는 슈퍼 캐패시터
WO2011133454A2 (en) Electrochemical capacitor having lithium containing electrolyte
US20120050950A1 (en) Lithium ion capacitor
KR20130026790A (ko) 전극 활물질 조성물, 및 이를 포함하는 전기 화학 캐패시터
JP2008252013A (ja) リチウムイオンキャパシタ
JP2012004491A (ja) 蓄電デバイス
KR101883005B1 (ko) 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터
KR101331966B1 (ko) 전기 화학 캐패시터
JP2013135223A (ja) 電極活物質／導電材の複合体及びその製造方法並びにこれを含む電気化学キャパシタ
US20130050903A1 (en) Electrodes, and electrochemical capacitors including the same
US20130194724A1 (en) Electrode, method for fabricating the same, and electrochemical capacitor including the same
KR101138522B1 (ko) 전극 구조체 및 이를 구비하는 리튬 이온 캐패시터
US20130114183A1 (en) Electrode active material composition, method for preparing the same, and electrochemical capacitor using the same
US20130070390A1 (en) Electrode active material, method for preparing the same, and electrochemical capacitor including the same
JP6487841B2 (ja) 蓄電デバイス
KR20130026789A (ko) 금속 집전체, 이의 제조방법, 및 이를 구비한 전기 화학 커패시터
US20130100582A1 (en) Electric double layer capacitor
KR102029464B1 (ko) 전기 이중층 캐패시터
KR20130093815A (ko) 전기 화학 캐패시터, 및 이의 제조방법
JP2014203909A (ja) 蓄電デバイス
IL302201A (en) Advanced lithium-ion energy storage device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120110

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120110

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171116

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180516

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240503