KR20110076256A - 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법 - Google Patents

기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20110076256A
KR20110076256A KR1020090132916A KR20090132916A KR20110076256A KR 20110076256 A KR20110076256 A KR 20110076256A KR 1020090132916 A KR1020090132916 A KR 1020090132916A KR 20090132916 A KR20090132916 A KR 20090132916A KR 20110076256 A KR20110076256 A KR 20110076256A
Authority
KR
South Korea
Prior art keywords
layer
nitride
nitride semiconductor
semiconductor device
manufacturing
Prior art date
Application number
KR1020090132916A
Other languages
English (en)
Other versions
KR101143277B1 (ko
Inventor
남옥현
박현성
이관현
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020090132916A priority Critical patent/KR101143277B1/ko
Publication of KR20110076256A publication Critical patent/KR20110076256A/ko
Application granted granted Critical
Publication of KR101143277B1 publication Critical patent/KR101143277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 극성 질화물 반도체층에서 발생하는 압전 효과(piezoelectric field) 현상이 없도록 하기 위하여 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 비극성 질화물 반도체 결정을 형성하되, 표면 질화층 및 고온의 완충층을 갖는 템플레이트(template) 층을 형성하여 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성 반도체 소자 및 그 제조 방법에 관한 것이다. 본 발명의 일면에 따라 비극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 광소자 구조를 형성하는 반도체 소자의 제조 방법에서, 상기 템플레이트층을 형성하는 과정은, 상기 사파이어 기판의 표면을 질화 처리하여 질화층을 형성하는 과정, 상기 질화층 위에 질화물 반도체층을 형성하는 과정, 및 상기 질화물 반도체층 위에 GaN층을 형성하는 과정을 포함한다.
반도체 광소자, 비극성, 사파이어 기판, 템플레이트 층, LED

Description

기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법{High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof}
본 발명은 반도체 광소자 및 그 제조 방법에 관한 것으로서, 특히, 극성 질화물 반도체층에서 발생하는 압전 효과(piezoelectric field) 현상이 없도록 하기 위하여 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 비극성 질화물 반도체 결정을 형성하되, 표면 질화층 및 고온의 완충층을 갖는 템플레이트(template) 층을 형성하여 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성 반도체 소자 및 그 제조 방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체(간단히, '질화물 반도체'라고도 함)는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 키패드, 전 광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다. 예를 들어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다.
그러나, 통상적으로 사파이어의 결정면으로 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.
이에 따라 사파이어 기판 위에 비극성 질화물 반도체의 형성을 필요로 하고 있으나, 비극성 GaN 등으로 이루어진 템플레이트층의 형성에 적합한 사파이어와 그 위에 형성되는 비극성 질화물 반도체 템플레이트층 사이의 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 면 결함 등의 결정 결함은 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄뿐만 아니라, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.
질화물 반도체층의 결정 결함을 감소시키기 위해 선택적 에피택셜(epitaxial) 성장을 이용하는 등 다양한 노력이 기울어져 왔으나, 이러한 시도들 은 SiO2 마스크의 증착과 같은 복잡한 공정과 높은 비용을 요하는 등의 단점을 가지고 있다. 또한, 사파이어 기판 위에 저온 버퍼층을 형성한 후 GaN를 형성하여 결정 결함을 감소시키고자 하는 경우도 있으나, 광소자 내의 결정 결함 문제는 충분히 해소되지 않고 있다. 따라서, 결정 결함으로 인하여 광소자의 휘도와 신뢰성이 저하되는 문제를 개선할 필요가 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 극성 GaN 질화물 반도체에서 발생하는 압전현상을 제거하기 위하여 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 질화물 반도체 결정을 형성하되, 템플레이트(template) 층을 표면 질화층과 고온 완충층으로 형성하여 표면 형상을 향상시키고 템플레이트 층의 결함을 감소시킴으로써 결정품질을 향상시킬 수 있는 고품질 비극성 반도체 소자 및 그 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 본 발명의 일면에 따른 반도체 소자의 제조 방법은, 비극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 템플레이트층을 형성하는 과정은, 상기 사파이어 기판의 표면을 질화 처리하여 질화층을 형성하는 과정, 상기 질화층 위에 질화물 반도체층을 형성하는 과정, 및 상기 질화물 반도체층 위에 GaN층을 형성하는 과정을 포함한다.
이와 같은 제조 방법에 의하여 제조된 반도체 소자 구조에서, 상기 사파이어 기판은 A-면 또는 R-면 등의 결정면을 포함한다.
상기 질화층은 AlxOyN1 -x-y(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함하고, 상기 질화물 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함한다.
상기 질화층은1내지 100 Å 두께로 형성되고, 상기 질화물 반도체층은 10 내지 20000 Å 두께로 형성된다.
상기 질화층은 200 내지 1000 ℃ 온도 범위에서 형성되고, 상기 질화물 반도체층은 800 내지 1100 ℃ 온도 범위에서 형성된다.
상기 GaN층은 800 내지 1100 ℃ 온도 범위에서 형성된다.
상기 광소자는 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 발광 다이오드를 포함한다.
상기 광소자는 발광 다이오드 이외에도, 레이저 다이오드, 광검출 소자 또는 태양 전지일 수도 있다.
본 발명에 따른 반도체 광소자 및 그 제조 방법에 따르면, 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 표면 질화층 및 고온 완충층을 갖는 템플레이트(template)을 형성하고 그 위에 질화물 반도체 결정을 형성함으로써, 질화물 반도체층에 낮은 결정 결함 밀도를 갖도록 할 수 있고, 이에 따라 반도체 소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설명하기 위한 도면이다.
통상적으로 사파이어의 결정면으로 도 1과 같은 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.
본 발명에서는 사파이어 기판 상에 발광 다이오드, 레이저 다이오드, photo detector 또는 태양 전지 등의 질화물 반도체 광소자 구조를 형성하되, 비극성 질화물 반도체층이 성장 가능하도록 사파이어 기판의 결정면으로 도 1과 같은 A-면(예를 들어, (11-20)면), R-면(예를 들어, (1-102)면)을 이용한다.
예를 들어, 사파이어 기판의 결정면을 A-면으로 선택한 경우에 그 위에 소정 방향으로 성장되는 비극성 질화물 반도체층을 형성할 수 있다. 사파이어 기판의 결정면을 R-면으로 선택한 경우에는, 그 위에 (11-20)면에 수직한 방향으로 성장되는 비극성(non-polar) 질화물 반도체층을 형성할 수 있다.
한편, 비극성 GaN 등의 질화물 반도체층이 성장 가능한 사파이어 기판을 이용하더라도, 그 위에 질화물 반도체층으로 이루어지는 템플레이트층을 형성하는 경우에 격자 부정합과 원소간의 열팽창계수 차이에 의하여 선 결함, 면 결함 등의 많은 결정 결함으로 인하여 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄뿐만 아니라, 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다. 본 발명에서는 비극성 질 화물 반도체층이 성장 가능한 사파이어 기판에 표면 질화층과 고온 완충층을 미리 형성함으로써 이와 같은 문제를 해결하고자 하였다.
이하, 이와 같은 비극성 질화물 반도체층을 형성하기 위하여, 사파이어 기판의 결정면으로 A-면, 또는 R-면을 이용하고 그 위에 표면 질화층과 고온 완충층으로 이루어지는 템플레이트층을 미리 형성한 반도체 광소자의 구조와 그 제조 방법을 설명한다. 여기서 반도체 광소자는 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자를 의미하며, 이하에서 반도체 광소자로서 발광 다이오드를 예로들어 설명하지만, 이에 한정되는 것은 아니며, 사파이어 기판의 결정면으로 A-면 또는 R-면을 사용하고 그 위에 비극성 질화물 반도체층을 형성하여 레이저 다이오드, 광검출 소자(photo detector), 또는 태양 전지 등의 다른 질화물 반도체 광소자를 제조하는 방법에도 유사하게 적용될 수 있다. 이외에도, 경우에 따라서는 본 발명에 따른 반도체 광소자를 제조하는 방법이 일반 다이오드나 트랜지스터와 같은 반도체 전자 소자를 제조하는 방법에도 유사하게 적용될 수 있다.
도 2는 본 발명의 일실시예에 따른 반도체 광소자(100)의 구조를 설명하기 단면도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 반도체 광소자(100)는 비극성 질화물 반도체층의 성장이 가능한 결정면(예를 들어, A-면 또는 R-면)을 갖는 사파이어 기판(110), 그 위에 형성된 템플레이트층(template layer)(120), 및 발광 다이오드(LED) 층(130)을 포함한다.
결정면 A-면, 또는 R-면을 갖는 사파이어 기판(110)을 준비하고, MOCVD(Metal Organic Chemical Vapor Deposition) 등의 진공 증착 방식으로 사파이어 기판(110) 기판 위에 표면 질화층과 완충층으로서 고온 질화물 반도체층을 포함하는 템플레이트층(120)을 성장시켜 형성할 수 있으며, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)을 성장시켜 형성할 수 있다.
템플레이트층(120)은, 도 2과 같이 2개의 완충층, 즉, 표면 질화층(121)과 고온 버퍼층(또는 완충층)(122)을 포함하며 그위에 고온 GaN층(123)이 형성된다.
기존에 사파이어의 결정면으로 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 극성 GaN 층(412)을 성장(HT GaN Growth)시키기 전에 도 3의 410과 같이 저온(예를 들어, 400~700℃)에서 형성되는 버퍼층(LT buffer)(411)을 둔 예가 있다. 그러나, 이러한 기존 템플레이트층의 구조에서는 GaN 층(412)의 표면에 면 결함, 선 결함 등 많은 결정 결함이 포함되므로 광소자의 신뢰성을 떨어뜨리고 휘도를 저하시키는 문제가 있었다.
본 발명에서는 템플레이트층(120)을 형성하기 위해, 먼저 일정 온도에서 표면 질화층(121)을 형성하고 그 위에 높은 온도에서 고온 버퍼층(122)을 형성한다.
표면 질화층(121)은 사파이어 기판의 표면을 질화처리하여 형성되는 층으로서 AlxOyN1 -x-y(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 가지며, 200 내지 1000 ℃ 온도 범위의 어떤 일정 온도에서 1 내지 100 Å 두께로 형성될 수 있다. 여기서, 사파이어 기판의 표면 질화처리는 MOCVD 장비 등을 이용하여 일정 농도의 NH3 가 포함된 일정 혼합 가스의 분위기에서 이루어질 수 있다.
고온 버퍼층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같이 표면 질화층(121)과 다른 조성식을 갖는 질화물 반도체층으로 이루어지지만, 일반적으로 높은 온도, 예를 들어, 700 내지 1100 ℃ 온도 범위의 어떤 일정 온도에서 10 내지 20000 Å 두께로 형성될 수 있다.
고온 버퍼층(122) 위에는 고온 GaN층(123)이 형성된다. 고온 버퍼층(122)은 고온, 예를 들어, 800 내지 1100 ℃ 온도 범위의 어떤 온도에서 성장되도록 형성되며, 10 내지 20000 Å 두께로 형성될 수 있다.
도 4의 420과 같이 위와 같은 표면 질화층(121)의 형성 온도(예를 들어, 200 내지 1000 ℃ 온도 범위), 고온 버퍼층(122)의 형성 온도(예를 들어, 700 내지 1100 ℃ 온도 범위), 고온 GaN층(123)의 형성 온도(예를 들어, 800 내지 1100 ℃ 온도 범위) 각각의 온도에서 순차로 표면 질화층(121), 고온 버퍼층(122), 및 고온 GaN층(123)이 형성된 템플레이트층(120)의 경우에, 표면 질화층(121)에 해당하는 FESEM(Field Emission Scanning Electron Microscope) 이미지의 421과 고온 버퍼층(122)에 해당하는 FESEM 이미지 422 위의 고온 GaN층(123)에 해당하는 FESEM 이미지 423에서 볼 수 있듯이, 결정의 스트레인(strain) 감소 효과로 면 결함, 선 결함 등의 결정 결함이 획기적으로 감소되어 결함이 적은 균일한 결정면을 확보할 수 있다.
이와 같은 결정 결함의 감소 효과는 도 4의 템플레이트층에 대한 기존 구조 의 OM(Optical Microscopy) 이미지(510)와 본 발명의 구조의 OM 이미지(520)에서도 확실히 알 수 있다. 또한, 도 5과 같이 템플레이트층(120)의 고온 GaN층(123)에 대한 결정화도를 파악하기 위한 XRD 피크(peak)에서도 알 수 있듯이, 저온에서 형성되는 버퍼층(411)만을 둔 기존 구조의 강도(LT U-GaN)의 피크(도 5의 610그래프 참조)는 표면 질화층과 고온 반도체 질화층을 둔 본 발명의 구조의 강도(도 5의 620그래프 참조)의 피크 보다 훨씬 크게 나타난다. 일례로, 도 5의 610 그래프에서 기존 구조의 XRD 강도(LT U-GaN)에서 구한 FWHM(Full-width half maximum)는 1400 a.u이상으로 나타났지만, 본 발명의 구조(표면 질화층 + 고온 반도체 질화층)의 강도에서 구한 FWHM는 754 a.u로 작게 나타났다. 이는 본 발명의 구조는 기존 구조보다 결정화도가 높음을 나타낸다. 위와 같은 결과는 C-방향에 평행한 방향(//C)에 대한 결과이며, C-방향에 수직한 방향(⊥C)에 대하여도 FWHM 결과는 본 발명의 구조에서 작게 나타남을 알 수 있다.
이와 같이 결정 결함이 획기적으로 감소되고 결정화도가 향상된 템플레이트층(120)이 형성된 후에 그 위에 발광 다이오드(LED), 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 반도체 광소자 구조가 형성되는 경우에, 기존 구조와 같이 극성 질화물 반도체층에서 발생하는 압전 효과(piezo-electric effect)를 억제할 수 있으며, 광소자에서의 전자와 정공의 재결합율을 향상시켜 양자 효율을 개선하며 이로 인해 결국 휘도를 향상시키게 된다.
예를 들어, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)이 형성되는 경우에, 도 2과 같이 발광 다이오드(LED) 층(130)은 n형 질화물 반도체층(131)과 p 형 질화물 반도체층(134) 사이에 활성층(132, 133)을 갖는 구조일 수 있다.
n형 질화물 반도체층(131)은 Si 등 불순물을 도핑한 GaN 층을 2 마이크로미터 정도의 두께로 성장시켜 형성될 수 있다.
활성층(132, 133)은 GaN 배리어층(7.5 나노미터 정도)과 In0 .15Ga0 .85N 우물층(2.5 나노미터 정도)을 수회(예를 들어, 5회 정도) 반복하여 형성한 MQW(multi quantum well)층(132)과 Al0 .12Ga0 .88N 층(20 나노미터 정도)으로 이루어진 전자 차단층(EBL: electron blocking layer)(133)을 포함할 수 있다.
MQW층(132)의 InGaN 우물층과 GaN 배리어층은 모두 1*1019 정도의 Si 도펀트 농도로 도핑될 수도 있으며, 전자 차단층(133)도 Mg 도펀트 농도 약 5*1019 정도로 도핑될 수 있다. 위에서 InGaN 우물층은 In0 .15Ga0 .85N층인 예를 들었으나, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 또한, 전자 차단층(133)은 Al0 .12Ga0 .88N 층인 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1 - xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 또한, MQW층(132)의 InGaN 우물층과 GaN 배리어층은 위와 같이 Si이외에도 O, S, C, Ge,　Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.
p형 질화물 반도체층(134)은 Mg 도핑(Mg 도펀트 농도 약 5*1019 정도)한 GaN 층을 100 나노미터 정도의 두께로 성장시켜 형성될 수 있다.
n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 위에는 각각 전원을 인가하기 위한 전극(141, 142)이 형성될 수 있고, 이와 같이 완성된 발광 다이오드(LED)는 소정 패키지 기판에 실장되어 개별 광소자로서 기능할 수 있게 된다.
위에서도 기술한 바와 같이, 템플레이트층(120) 위에는 도 2과 같이 발광 다이오드(LED)층(130)만이 형성되는 것은 아니며, 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 반도체 광소자 구조나 기타 반도체 전자 소자가 형성될 수도 있으며, 활성층(132, 133)과 같은 부분에서 압전 효과(piezo-electric effect)를 억제하여 전자와 정공의 재결합율을 향상시키고 양자 효율을 개선하여 해당 소자의 휘도 등의 성능 향상에 기여할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설명하기 위한 도면이다.
도 2은 본 발명의 일실시예에 따른 반도체 광소자의 구조를 설명하기 단면도이다.
도 3는 반도체 광소자의 기존 구조와 본 발명의 구조에서 GaN층의 결정 입자 상태를 비교하기 위한 FESEM 이미지 사진이다.
도 4는 반도체 광소자의 기존 구조와 본 발명의 구조에서 GaN층 표면의 결정 상태를 비교하기 위한 OM 이미지 사진이다.
도 5 반도체 광소자의 기존 구조와 본 발명의 구조에서 GaN층의 XRD 피크를 비교하기 위한 도면이다.

Claims (9)

  1. 비극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서,
    상기 템플레이트층을 형성하는 과정은,
    상기 사파이어 기판의 표면을 질화 처리하여 질화층을 형성하는 과정,
    상기 질화층 위에 질화물 반도체층을 형성하는 과정, 및
    상기 질화물 반도체층 위에 GaN층을 형성하는 과정
    을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항의 제조 방법에 의하여 제조된 반도체 소자.
  3. 제2항에 있어서,
    상기 사파이어 기판의 상기 결정면은 A-면, 또는 R-면을 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제2항에 있어서, 상기 질화층은 AlxOyN1 -x-y(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함하고, 상기 질화물 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제2항에 있어서, 상기 질화층은1내지 100 Å 두께로 형성되고, 상기 질화물 반도체층은 10 내지 20000 Å 두께로 형성되는 것을 특징으로 하는 반도체 소자.
  6. 제2항에 있어서, 상기 질화층은 200 내지 1000 ℃ 온도 범위에서 형성되고, 상기 질화물 반도체층은 800 내지 1100 ℃ 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자.
  7. 제2항에 있어서, 상기 GaN층은 800 내지 1100 ℃ 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자.
  8. 제2항에 있어서, 상기 광소자는 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 발광 다이오드를 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제2항에 있어서, 상기 광소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 것을 특징으로 하는 반도체 소자.
KR1020090132916A 2009-12-29 2009-12-29 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법 KR101143277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090132916A KR101143277B1 (ko) 2009-12-29 2009-12-29 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132916A KR101143277B1 (ko) 2009-12-29 2009-12-29 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110076256A true KR20110076256A (ko) 2011-07-06
KR101143277B1 KR101143277B1 (ko) 2012-05-08

Family

ID=44916176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090132916A KR101143277B1 (ko) 2009-12-29 2009-12-29 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101143277B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
JP4117402B2 (ja) * 2002-03-14 2008-07-16 国立大学法人東京工業大学 単結晶窒化アルミニウム膜およびその形成方法、ｉｉｉ族窒化物膜用下地基板、発光素子、並びに表面弾性波デバイス
JP5077985B2 (ja) * 2006-08-28 2012-11-21 シャープ株式会社 窒化物半導体層の形成方法
KR100935974B1 (ko) * 2007-11-23 2010-01-08 삼성전기주식회사 질화물 반도체 발광소자의 제조 방법

Also Published As

Publication number Publication date
KR101143277B1 (ko) 2012-05-08

Similar Documents

Publication Publication Date Title
KR101173072B1 (ko) 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
US9911898B2 (en) Ultraviolet light-emitting device
KR101082788B1 (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR100497890B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US8664638B2 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
KR101001527B1 (ko) 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자
US9099609B2 (en) Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
JP2008118049A (ja) ＧａＮ系半導体発光素子
KR101644156B1 (ko) 양자우물 구조의 활성 영역을 갖는 발광 소자
JP2008288532A (ja) 窒化物系半導体装置
KR101082784B1 (ko) 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
JP2004096077A (ja) 化合物半導体発光素子用エピタキシャル基板及びその製造方法並びに発光素子
KR100795547B1 (ko) 질화물 반도체 발광 소자
KR101143277B1 (ko) 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
KR100881053B1 (ko) 질화물계 발광소자
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR101309506B1 (ko) 질화물계 반도체 발광소자 및 제조 방법
KR20140099693A (ko) 무분극 질화물계 발광 소자 및 그 제조 방법
KR20110056805A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee