KR20110076256A - High quality non-polar semiconductor device having substrate surface nitridation layer and manufacturing method thereof - Google Patents

High quality non-polar semiconductor device having substrate surface nitridation layer and manufacturing method thereof Download PDF

Info

Publication number
KR20110076256A
KR20110076256A KR1020090132916A KR20090132916A KR20110076256A KR 20110076256 A KR20110076256 A KR 20110076256A KR 1020090132916 A KR1020090132916 A KR 1020090132916A KR 20090132916 A KR20090132916 A KR 20090132916A KR 20110076256 A KR20110076256 A KR 20110076256A
Authority
KR
South Korea
Prior art keywords
layer
nitride
nitride semiconductor
semiconductor device
manufacturing
Prior art date
Application number
KR1020090132916A
Other languages
Korean (ko)
Other versions
KR101143277B1 (en
Inventor
남옥현
박현성
이관현
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020090132916A priority Critical patent/KR101143277B1/en
Publication of KR20110076256A publication Critical patent/KR20110076256A/en
Application granted granted Critical
Publication of KR101143277B1 publication Critical patent/KR101143277B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A high quality non-polar semiconductor device including a substrate surface nitride layer and a method for manufacturing the same are provided to improve the reliability of the semiconductor device by lowering the crystalline defect density of a nitride semiconductor layer. CONSTITUTION: A template layer(120) and a photo-element structure are formed on a sapphire substrate with a crystalline surface. In a temperate forming process, a nitrided layer(121) forming process, a nitride semiconductor layer forming process, and a GaN layer forming process are included. The nitrided layer is formed by nitriding the surface of the sapphire substrate. The nitride semiconductor layer is formed on the nitrided layer. The GaN layer is formed on the nitride semiconductor layer.

Description

기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법{High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof}High quality non-polar semiconductor device having substrate surface nitride layer and manufacturing method thereof {High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method}

본 발명은 반도체 광소자 및 그 제조 방법에 관한 것으로서, 특히, 극성 질화물 반도체층에서 발생하는 압전 효과(piezoelectric field) 현상이 없도록 하기 위하여 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 비극성 질화물 반도체 결정을 형성하되, 표면 질화층 및 고온의 완충층을 갖는 템플레이트(template) 층을 형성하여 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성 반도체 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical device and a method of manufacturing the same. In particular, in order to avoid a piezoelectric field phenomenon occurring in a polar nitride semiconductor layer, a nonpolar nitride semiconductor crystal is formed on a sapphire crystal surface capable of growing a nonpolar nitride semiconductor layer. However, the present invention relates to a high quality nonpolar semiconductor device and a method of manufacturing the same, which form a template layer having a surface nitride layer and a high temperature buffer layer to reduce defect density and improve internal quantum efficiency and light extraction efficiency.

최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체(간단히, '질화물 반도체'라고도 함)는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 키패드, 전 광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. Recently, group III-V nitride semiconductors (also referred to as nitride semiconductors), such as GaN, are the core of semiconductor optical devices such as light emitting diodes (LEDs), laser diodes (LDs), and solar cells due to their excellent physical and chemical properties. It is attracting attention as a material. Ⅲ-Ⅴ nitride semiconductor is made of a semiconductor material having a compositional formula of normal In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The nitride semiconductor optical device is applied as a light source of various products such as a keypad, an electronic board, a lighting device of a mobile phone.

특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다. 예를 들어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다. In particular, as digital products using LEDs and LDs evolve, there is an increasing demand for nitride semiconductor optical devices having greater brightness and higher reliability. For example, in side view LEDs, which are used as backlights of mobile phones, brighter and thinner LEDs are required due to the slimming trend of mobile phones.

그러나, 통상적으로 사파이어의 결정면으로 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.However, nitride semiconductors, such as polar GaN, grown on a sapphire substrate that typically use a C-plane (for example, (0001) plane) as the crystal plane of sapphire, are piezoelectric due to the formation of a polarization field. There is a problem that the internal quantum efficiency is lowered due to the phenomenon (piezoelectric effect).

이에 따라 사파이어 기판 위에 비극성 질화물 반도체의 형성을 필요로 하고 있으나, 비극성 GaN 등으로 이루어진 템플레이트층의 형성에 적합한 사파이어와 그 위에 형성되는 비극성 질화물 반도체 템플레이트층 사이의 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 면 결함 등의 결정 결함은 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄뿐만 아니라, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.This requires the formation of a nonpolar nitride semiconductor on the sapphire substrate, but the lattice mismatch between the sapphire suitable for forming a template layer made of nonpolar GaN and the like and the nonpolar nitride semiconductor template layer formed thereon and the difference in coefficient of thermal expansion between the constituent elements Crystal defects such as line defects and surface defects not only adversely affect the reliability of the optical device, for example, resistance to electrostatic discharge (ESD), but also cause leakage of the current in the device, thereby reducing quantum efficiency. As a result, the performance of the optical device is degraded.

질화물 반도체층의 결정 결함을 감소시키기 위해 선택적 에피택셜(epitaxial) 성장을 이용하는 등 다양한 노력이 기울어져 왔으나, 이러한 시도들 은 SiO2 마스크의 증착과 같은 복잡한 공정과 높은 비용을 요하는 등의 단점을 가지고 있다. 또한, 사파이어 기판 위에 저온 버퍼층을 형성한 후 GaN를 형성하여 결정 결함을 감소시키고자 하는 경우도 있으나, 광소자 내의 결정 결함 문제는 충분히 해소되지 않고 있다. 따라서, 결정 결함으로 인하여 광소자의 휘도와 신뢰성이 저하되는 문제를 개선할 필요가 있다.Various efforts have been made, including the use of selective epitaxial growth to reduce crystal defects in nitride semiconductor layers, but these attempts have disadvantages such as high cost and complicated processes such as deposition of SiO 2 masks. Have. In addition, although a low temperature buffer layer is formed on the sapphire substrate, GaN may be formed to reduce crystal defects. However, the problem of crystal defects in an optical device is not sufficiently solved. Therefore, there is a need to improve the problem of deterioration in brightness and reliability of optical elements due to crystal defects.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 극성 GaN 질화물 반도체에서 발생하는 압전현상을 제거하기 위하여 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 질화물 반도체 결정을 형성하되, 템플레이트(template) 층을 표면 질화층과 고온 완충층으로 형성하여 표면 형상을 향상시키고 템플레이트 층의 결함을 감소시킴으로써 결정품질을 향상시킬 수 있는 고품질 비극성 반도체 소자 및 그 제조 방법을 제공하는 데 있다.Accordingly, the present invention is to solve the above problems, an object of the present invention is to form a nitride semiconductor crystal on the sapphire crystal surface capable of growing the non-polar nitride semiconductor layer in order to eliminate the piezoelectric phenomenon generated in the polar GaN nitride semiconductor, A template layer is formed of a surface nitride layer and a high temperature buffer layer to provide a high quality nonpolar semiconductor device capable of improving crystal quality by improving the surface shape and reducing defects of the template layer, and a method of manufacturing the same.

먼저, 본 발명의 특징을 요약하면, 본 발명의 일면에 따른 반도체 소자의 제조 방법은, 비극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 템플레이트층을 형성하는 과정은, 상기 사파이어 기판의 표면을 질화 처리하여 질화층을 형성하는 과정, 상기 질화층 위에 질화물 반도체층을 형성하는 과정, 및 상기 질화물 반도체층 위에 GaN층을 형성하는 과정을 포함한다.First, to summarize the features of the present invention, a method for manufacturing a semiconductor device according to one aspect of the present invention, the semiconductor device for forming a template layer and an optical device structure on a sapphire substrate having a crystal plane for growth of the non-polar nitride semiconductor layer The manufacturing method may include forming a template layer, forming a nitride layer by nitriding a surface of the sapphire substrate, forming a nitride semiconductor layer on the nitride layer, and forming a GaN layer on the nitride semiconductor layer. Forming process.

이와 같은 제조 방법에 의하여 제조된 반도체 소자 구조에서, 상기 사파이어 기판은 A-면 또는 R-면 등의 결정면을 포함한다.In the semiconductor device structure manufactured by such a manufacturing method, the sapphire substrate includes a crystal plane such as an A-plane or an R-plane.

상기 질화층은 AlxOyN1 -x-y(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함하고, 상기 질화물 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함한다.The nitride layer includes an Al x O y N 1 -xy (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) layer, and the nitride semiconductor layer is formed of In x Al y Ga 1 − x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) layers.

상기 질화층은1내지 100 Å 두께로 형성되고, 상기 질화물 반도체층은 10 내지 20000 Å 두께로 형성된다.The nitride layer is formed to a thickness of 1 to 100 kPa, and the nitride semiconductor layer is formed to a thickness of 10 to 20000 kPa.

상기 질화층은 200 내지 1000 ℃ 온도 범위에서 형성되고, 상기 질화물 반도체층은 800 내지 1100 ℃ 온도 범위에서 형성된다.The nitride layer is formed at a temperature range of 200 to 1000 ° C., and the nitride semiconductor layer is formed at a temperature range of 800 to 1100 ° C.

상기 GaN층은 800 내지 1100 ℃ 온도 범위에서 형성된다.The GaN layer is formed in the temperature range of 800 to 1100 ℃.

상기 광소자는 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 발광 다이오드를 포함한다.The optical device includes a light emitting diode having an active layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.

상기 광소자는 발광 다이오드 이외에도, 레이저 다이오드, 광검출 소자 또는 태양 전지일 수도 있다.In addition to the light emitting diode, the optical device may be a laser diode, a photodetecting device, or a solar cell.

본 발명에 따른 반도체 광소자 및 그 제조 방법에 따르면, 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 표면 질화층 및 고온 완충층을 갖는 템플레이트(template)을 형성하고 그 위에 질화물 반도체 결정을 형성함으로써, 질화물 반도체층에 낮은 결정 결함 밀도를 갖도록 할 수 있고, 이에 따라 반도체 소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다.According to the semiconductor optical device according to the present invention and a method for manufacturing the same, a nitride semiconductor is formed by forming a template having a surface nitride layer and a high temperature buffer layer on a sapphire crystal surface capable of non-polar nitride semiconductor layer growth and forming a nitride semiconductor crystal thereon. It is possible to have a low crystal defect density in the layer, thereby increasing the reliability of the semiconductor device and improve performance such as brightness.

이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. Like reference numerals in the drawings denote like elements.

도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a sapphire crystal for explaining the crystal surface of the sapphire substrate.

통상적으로 사파이어의 결정면으로 도 1과 같은 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.In general, nitride semiconductors such as polar GaN grown on a sapphire substrate using a C-plane (for example, (0001) plane) as shown in FIG. 1 as a crystal surface of sapphire are formed by forming a polarization field. Due to the piezoelectric effect (piezoelectric effect) there is a problem that the internal quantum efficiency is lowered.

본 발명에서는 사파이어 기판 상에 발광 다이오드, 레이저 다이오드, photo detector 또는 태양 전지 등의 질화물 반도체 광소자 구조를 형성하되, 비극성 질화물 반도체층이 성장 가능하도록 사파이어 기판의 결정면으로 도 1과 같은 A-면(예를 들어, (11-20)면), R-면(예를 들어, (1-102)면)을 이용한다. In the present invention, a nitride semiconductor optical device structure such as a light emitting diode, a laser diode, a photo detector, or a solar cell is formed on the sapphire substrate, and the A-plane (see FIG. For example, (11-20) plane, R-plane (for example, (1-102) plane) is used.

예를 들어, 사파이어 기판의 결정면을 A-면으로 선택한 경우에 그 위에 소정 방향으로 성장되는 비극성 질화물 반도체층을 형성할 수 있다. 사파이어 기판의 결정면을 R-면으로 선택한 경우에는, 그 위에 (11-20)면에 수직한 방향으로 성장되는 비극성(non-polar) 질화물 반도체층을 형성할 수 있다. For example, when the crystal surface of the sapphire substrate is selected as the A-plane, a nonpolar nitride semiconductor layer grown in a predetermined direction can be formed thereon. When the crystal surface of the sapphire substrate is selected as the R-plane, a non-polar nitride semiconductor layer grown in the direction perpendicular to the (11-20) plane can be formed thereon.

한편, 비극성 GaN 등의 질화물 반도체층이 성장 가능한 사파이어 기판을 이용하더라도, 그 위에 질화물 반도체층으로 이루어지는 템플레이트층을 형성하는 경우에 격자 부정합과 원소간의 열팽창계수 차이에 의하여 선 결함, 면 결함 등의 많은 결정 결함으로 인하여 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄뿐만 아니라, 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다. 본 발명에서는 비극성 질 화물 반도체층이 성장 가능한 사파이어 기판에 표면 질화층과 고온 완충층을 미리 형성함으로써 이와 같은 문제를 해결하고자 하였다. On the other hand, even when using a sapphire substrate on which a nitride semiconductor layer such as nonpolar GaN can be grown, when forming a template layer made of a nitride semiconductor layer thereon, many defects such as line defects and surface defects are caused by lattice mismatch and difference in thermal expansion coefficient between elements. Crystal defects not only adversely affect the reliability of the optical device, for example, its resistance to electrostatic discharge (ESD), but also cause leakage of the current, thereby reducing quantum efficiency and consequently degrading the performance of the optical device. . In the present invention, it was intended to solve such a problem by forming a surface nitride layer and a high temperature buffer layer in advance on the sapphire substrate on which the non-polar nitride semiconductor layer can be grown.

이하, 이와 같은 비극성 질화물 반도체층을 형성하기 위하여, 사파이어 기판의 결정면으로 A-면, 또는 R-면을 이용하고 그 위에 표면 질화층과 고온 완충층으로 이루어지는 템플레이트층을 미리 형성한 반도체 광소자의 구조와 그 제조 방법을 설명한다. 여기서 반도체 광소자는 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자를 의미하며, 이하에서 반도체 광소자로서 발광 다이오드를 예로들어 설명하지만, 이에 한정되는 것은 아니며, 사파이어 기판의 결정면으로 A-면 또는 R-면을 사용하고 그 위에 비극성 질화물 반도체층을 형성하여 레이저 다이오드, 광검출 소자(photo detector), 또는 태양 전지 등의 다른 질화물 반도체 광소자를 제조하는 방법에도 유사하게 적용될 수 있다. 이외에도, 경우에 따라서는 본 발명에 따른 반도체 광소자를 제조하는 방법이 일반 다이오드나 트랜지스터와 같은 반도체 전자 소자를 제조하는 방법에도 유사하게 적용될 수 있다.Hereinafter, in order to form such a non-polar nitride semiconductor layer, the structure of a semiconductor optical element using an A-plane or an R-plane as a crystal surface of a sapphire substrate and a template layer composed of a surface nitride layer and a high temperature buffer layer formed thereon; The manufacturing method is demonstrated. Here, the semiconductor optical device refers to a nitride semiconductor optical device such as a light emitting diode, a laser diode, a photo detector, or a solar cell. Hereinafter, a light emitting diode is described as an example of a semiconductor optical device, but is not limited thereto. Similarly to a method of manufacturing another nitride semiconductor optical device such as a laser diode, a photo detector, or a solar cell by using an A-plane or an R-plane as a crystal surface of a substrate and forming a nonpolar nitride semiconductor layer thereon. Can be applied. In addition, in some cases, the method of manufacturing a semiconductor optical device according to the present invention may be similarly applied to a method of manufacturing a semiconductor electronic device such as a general diode or a transistor.

도 2는 본 발명의 일실시예에 따른 반도체 광소자(100)의 구조를 설명하기 단면도이다.2 is a cross-sectional view illustrating a structure of a semiconductor optical device 100 according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일실시예에 따른 반도체 광소자(100)는 비극성 질화물 반도체층의 성장이 가능한 결정면(예를 들어, A-면 또는 R-면)을 갖는 사파이어 기판(110), 그 위에 형성된 템플레이트층(template layer)(120), 및 발광 다이오드(LED) 층(130)을 포함한다. Referring to FIG. 2, the semiconductor optical device 100 according to an exemplary embodiment of the present invention may include a sapphire substrate 110 having a crystal surface (eg, an A-plane or an R-plane) capable of growing a nonpolar nitride semiconductor layer. And a template layer 120 formed thereon, and a light emitting diode (LED) layer 130.

결정면 A-면, 또는 R-면을 갖는 사파이어 기판(110)을 준비하고, MOCVD(Metal Organic Chemical Vapor Deposition) 등의 진공 증착 방식으로 사파이어 기판(110) 기판 위에 표면 질화층과 완충층으로서 고온 질화물 반도체층을 포함하는 템플레이트층(120)을 성장시켜 형성할 수 있으며, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)을 성장시켜 형성할 수 있다.A sapphire substrate 110 having a crystal plane A-plane or R-plane is prepared, and a high-temperature nitride semiconductor as a surface nitride layer and a buffer layer on the sapphire substrate 110 substrate by a vacuum deposition method such as MOCVD (Metal Organic Chemical Vapor Deposition). The template layer 120 including a layer may be grown, and the light emitting diode (LED) layer 130 may be grown on the template layer 120.

템플레이트층(120)은, 도 2과 같이 2개의 완충층, 즉, 표면 질화층(121)과 고온 버퍼층(또는 완충층)(122)을 포함하며 그위에 고온 GaN층(123)이 형성된다.The template layer 120 includes two buffer layers, that is, a surface nitride layer 121 and a high temperature buffer layer (or buffer layer) 122 as shown in FIG. 2, and a high temperature GaN layer 123 is formed thereon.

기존에 사파이어의 결정면으로 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 극성 GaN 층(412)을 성장(HT GaN Growth)시키기 전에 도 3의 410과 같이 저온(예를 들어, 400~700℃)에서 형성되는 버퍼층(LT buffer)(411)을 둔 예가 있다. 그러나, 이러한 기존 템플레이트층의 구조에서는 GaN 층(412)의 표면에 면 결함, 선 결함 등 많은 결정 결함이 포함되므로 광소자의 신뢰성을 떨어뜨리고 휘도를 저하시키는 문제가 있었다. Before the polar GaN layer 412 is grown (HT GaN Growth) on a sapphire substrate that uses a C-plane (for example, (0001) plane) as a crystal plane of sapphire, a low temperature (eg For example, there is an example in which a buffer layer (LT buffer) 411 is formed at 400 to 700 ° C. However, in the structure of the existing template layer, since many crystal defects such as surface defects and line defects are included on the surface of the GaN layer 412, there is a problem of lowering reliability of the optical device and lowering luminance.

본 발명에서는 템플레이트층(120)을 형성하기 위해, 먼저 일정 온도에서 표면 질화층(121)을 형성하고 그 위에 높은 온도에서 고온 버퍼층(122)을 형성한다.In the present invention, in order to form the template layer 120, first, the surface nitride layer 121 is formed at a predetermined temperature, and the high temperature buffer layer 122 is formed thereon at a high temperature.

표면 질화층(121)은 사파이어 기판의 표면을 질화처리하여 형성되는 층으로서 AlxOyN1 -x-y(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 가지며, 200 내지 1000 ℃ 온도 범위의 어떤 일정 온도에서 1 내지 100 Å 두께로 형성될 수 있다. 여기서, 사파이어 기판의 표면 질화처리는 MOCVD 장비 등을 이용하여 일정 농도의 NH3 가 포함된 일정 혼합 가스의 분위기에서 이루어질 수 있다.The surface nitride layer 121 is a layer formed by nitriding a surface of a sapphire substrate, such as Al x O y N 1 -xy (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It has a formula and can be formed to a thickness of 1 to 100 kPa at any constant temperature in the 200 to 1000 ℃ temperature range. Here, the surface nitridation treatment of the sapphire substrate may be performed in an atmosphere of a certain mixed gas containing a predetermined concentration of NH 3 using MOCVD equipment.

고온 버퍼층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같이 표면 질화층(121)과 다른 조성식을 갖는 질화물 반도체층으로 이루어지지만, 일반적으로 높은 온도, 예를 들어, 700 내지 1100 ℃ 온도 범위의 어떤 일정 온도에서 10 내지 20000 Å 두께로 형성될 수 있다. The high temperature buffer layer 122 has a composition formula different from that of the surface nitride layer 121 such as In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). It is made of a nitride semiconductor layer having, but can be formed to a thickness of 10 to 20000 kPa at a certain temperature, generally high temperature, for example, 700 to 1100 ℃ temperature range.

고온 버퍼층(122) 위에는 고온 GaN층(123)이 형성된다. 고온 버퍼층(122)은 고온, 예를 들어, 800 내지 1100 ℃ 온도 범위의 어떤 온도에서 성장되도록 형성되며, 10 내지 20000 Å 두께로 형성될 수 있다.The high temperature GaN layer 123 is formed on the high temperature buffer layer 122. The high temperature buffer layer 122 is formed to grow at a high temperature, for example, at a temperature in the range of 800 to 1100 ° C., and may be formed to a thickness of 10 to 20000 μs.

도 4의 420과 같이 위와 같은 표면 질화층(121)의 형성 온도(예를 들어, 200 내지 1000 ℃ 온도 범위), 고온 버퍼층(122)의 형성 온도(예를 들어, 700 내지 1100 ℃ 온도 범위), 고온 GaN층(123)의 형성 온도(예를 들어, 800 내지 1100 ℃ 온도 범위) 각각의 온도에서 순차로 표면 질화층(121), 고온 버퍼층(122), 및 고온 GaN층(123)이 형성된 템플레이트층(120)의 경우에, 표면 질화층(121)에 해당하는 FESEM(Field Emission Scanning Electron Microscope) 이미지의 421과 고온 버퍼층(122)에 해당하는 FESEM 이미지 422 위의 고온 GaN층(123)에 해당하는 FESEM 이미지 423에서 볼 수 있듯이, 결정의 스트레인(strain) 감소 효과로 면 결함, 선 결함 등의 결정 결함이 획기적으로 감소되어 결함이 적은 균일한 결정면을 확보할 수 있다. 4, the formation temperature of the surface nitride layer 121 as described above (eg, 200 to 1000 ° C. temperature range), the formation temperature of the high temperature buffer layer 122 (eg, 700 to 1100 ° C. temperature range) , The surface nitride layer 121, the high temperature buffer layer 122, and the high temperature GaN layer 123 are sequentially formed at respective temperatures at which the high temperature GaN layer 123 is formed (for example, in a temperature range of 800 to 1100 ° C.). In the case of the template layer 120, 421 of the field emission scanning electron microscope (FESEM) image corresponding to the surface nitride layer 121 and the high temperature GaN layer 123 on the FESEM image 422 corresponding to the high temperature buffer layer 122. As shown in the corresponding FESEM image 423, the strain strain reduction effect of the crystal defects such as surface defects, line defects can be dramatically reduced to ensure a uniform crystal surface with fewer defects.

이와 같은 결정 결함의 감소 효과는 도 4의 템플레이트층에 대한 기존 구조 의 OM(Optical Microscopy) 이미지(510)와 본 발명의 구조의 OM 이미지(520)에서도 확실히 알 수 있다. 또한, 도 5과 같이 템플레이트층(120)의 고온 GaN층(123)에 대한 결정화도를 파악하기 위한 XRD 피크(peak)에서도 알 수 있듯이, 저온에서 형성되는 버퍼층(411)만을 둔 기존 구조의 강도(LT U-GaN)의 피크(도 5의 610그래프 참조)는 표면 질화층과 고온 반도체 질화층을 둔 본 발명의 구조의 강도(도 5의 620그래프 참조)의 피크 보다 훨씬 크게 나타난다. 일례로, 도 5의 610 그래프에서 기존 구조의 XRD 강도(LT U-GaN)에서 구한 FWHM(Full-width half maximum)는 1400 a.u이상으로 나타났지만, 본 발명의 구조(표면 질화층 + 고온 반도체 질화층)의 강도에서 구한 FWHM는 754 a.u로 작게 나타났다. 이는 본 발명의 구조는 기존 구조보다 결정화도가 높음을 나타낸다. 위와 같은 결과는 C-방향에 평행한 방향(//C)에 대한 결과이며, C-방향에 수직한 방향(⊥C)에 대하여도 FWHM 결과는 본 발명의 구조에서 작게 나타남을 알 수 있다. Such a reduction effect of crystal defects can be clearly seen in the optical microscopy (OM) image 510 of the existing structure to the template layer of Figure 4 and the OM image 520 of the structure of the present invention. In addition, as can be seen from the XRD peak for determining the crystallinity of the template layer 120 with respect to the high temperature GaN layer 123, the strength of the existing structure having only the buffer layer 411 formed at a low temperature ( The peak of LT U-GaN (see 610 graph of FIG. 5) appears much larger than the peak of the strength (see 620 graph of FIG. 5) of the structure of the present invention with a surface nitride layer and a high temperature semiconductor nitride layer. For example, in the 610 graph of FIG. 5, the full-width half maximum (FWHM) obtained from the XRD intensity (LT U-GaN) of the existing structure was found to be 1400 au or more, but the structure of the present invention (surface nitride layer + high temperature semiconductor nitride) FWHM obtained from the strength of the layer) was small as 754 au. This indicates that the structure of the present invention is higher in crystallinity than the existing structure. The above result is for the direction parallel to the C-direction (/ / C), and also for the direction perpendicular to the C-direction (⊥C) it can be seen that the FWHM results are small in the structure of the present invention.

이와 같이 결정 결함이 획기적으로 감소되고 결정화도가 향상된 템플레이트층(120)이 형성된 후에 그 위에 발광 다이오드(LED), 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 반도체 광소자 구조가 형성되는 경우에, 기존 구조와 같이 극성 질화물 반도체층에서 발생하는 압전 효과(piezo-electric effect)를 억제할 수 있으며, 광소자에서의 전자와 정공의 재결합율을 향상시켜 양자 효율을 개선하며 이로 인해 결국 휘도를 향상시키게 된다. In the case where a semiconductor optical device structure such as a light emitting diode (LED), a laser diode, a photodetecting device, or a solar cell is formed thereon after the template layer 120 having a drastically reduced crystal defect and improved crystallinity is formed as described above, Like the structure, the piezo-electric effect generated in the polar nitride semiconductor layer can be suppressed, and the recombination rate of electrons and holes in the optical device is improved, thereby improving the quantum efficiency, thereby improving brightness. .

예를 들어, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)이 형성되는 경우에, 도 2과 같이 발광 다이오드(LED) 층(130)은 n형 질화물 반도체층(131)과 p 형 질화물 반도체층(134) 사이에 활성층(132, 133)을 갖는 구조일 수 있다. For example, when the light emitting diode (LED) layer 130 is formed on the template layer 120, as shown in FIG. 2, the light emitting diode (LED) layer 130 has an n-type nitride semiconductor layer 131 and a p-type. It may have a structure having active layers 132 and 133 between the nitride semiconductor layers 134.

n형 질화물 반도체층(131)은 Si 등 불순물을 도핑한 GaN 층을 2 마이크로미터 정도의 두께로 성장시켜 형성될 수 있다.The n-type nitride semiconductor layer 131 may be formed by growing a GaN layer doped with impurities such as Si to a thickness of about 2 micrometers.

활성층(132, 133)은 GaN 배리어층(7.5 나노미터 정도)과 In0 .15Ga0 .85N 우물층(2.5 나노미터 정도)을 수회(예를 들어, 5회 정도) 반복하여 형성한 MQW(multi quantum well)층(132)과 Al0 .12Ga0 .88N 층(20 나노미터 정도)으로 이루어진 전자 차단층(EBL: electron blocking layer)(133)을 포함할 수 있다. An active layer (132, 133) is a GaN barrier layer (7.5-nm or so) and In 0 .15 Ga 0 .85 N well layer (2.5-nm or so) the number of times MQW formed by repeatedly (e.g., about five times) It may include: (electron blocking layer EBL) (133) (multi quantum well) layer 132 and the Al 0 .12 Ga 0 .88 N layer (about 20 nm), an electron blocking layer made of.

MQW층(132)의 InGaN 우물층과 GaN 배리어층은 모두 1*1019 정도의 Si 도펀트 농도로 도핑될 수도 있으며, 전자 차단층(133)도 Mg 도펀트 농도 약 5*1019 정도로 도핑될 수 있다. 위에서 InGaN 우물층은 In0 .15Ga0 .85N층인 예를 들었으나, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 또한, 전자 차단층(133)은 Al0 .12Ga0 .88N 층인 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1 - xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 또한, MQW층(132)의 InGaN 우물층과 GaN 배리어층은 위와 같이 Si이외에도 O, S, C, Ge,　Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.Both the InGaN well layer and the GaN barrier layer of the MQW layer 132 may be doped with a Si dopant concentration of about 1 * 10 19 , and the electron blocking layer 133 may also be doped with an Mg dopant concentration of about 5 * 10 19 . . On the InGaN well layer, but is heard Yes layer In 0 .15 Ga 0 .85 N, not limited to this, as shown in the In x Ga 1 -x N (0 <x <1), different from the ratio of In and Ga and can, also, an electron blocking layer 133 is Al 0 .12 Ga 0 .88 N layer but hear an example, not limited to this, Al x Ga 1 - as in the x N (0 <x <1 ) , The ratio of Al and Ga may be different. In addition, the InGaN well layer and the GaN barrier layer of the MQW layer 132 may be doped with at least one of O, S, C, Ge, Zn, Cd, and Mg in addition to Si as described above.

p형 질화물 반도체층(134)은 Mg 도핑(Mg 도펀트 농도 약 5*1019 정도)한 GaN 층을 100 나노미터 정도의 두께로 성장시켜 형성될 수 있다.The p-type nitride semiconductor layer 134 may be formed by growing a GaN layer Mg-doped (Mg dopant concentration of about 5 * 10 19 ) to a thickness of about 100 nanometers.

n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 위에는 각각 전원을 인가하기 위한 전극(141, 142)이 형성될 수 있고, 이와 같이 완성된 발광 다이오드(LED)는 소정 패키지 기판에 실장되어 개별 광소자로서 기능할 수 있게 된다. Electrodes 141 and 142 for applying power may be formed on the n-type nitride semiconductor layer 131 and the p-type nitride semiconductor layer 134, respectively. It can be mounted to function as an individual optical device.

위에서도 기술한 바와 같이, 템플레이트층(120) 위에는 도 2과 같이 발광 다이오드(LED)층(130)만이 형성되는 것은 아니며, 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 반도체 광소자 구조나 기타 반도체 전자 소자가 형성될 수도 있으며, 활성층(132, 133)과 같은 부분에서 압전 효과(piezo-electric effect)를 억제하여 전자와 정공의 재결합율을 향상시키고 양자 효율을 개선하여 해당 소자의 휘도 등의 성능 향상에 기여할 수 있다. As described above, only the light emitting diode (LED) layer 130 is not formed on the template layer 120 as shown in FIG. 2, and other semiconductor optical device structures such as laser diodes, photodetecting devices, or solar cells, or other semiconductors. An electronic device may be formed, and the piezo-electric effect may be suppressed in parts such as the active layers 132 and 133 to improve recombination rate of electrons and holes, and to improve quantum efficiency, thereby improving performance of brightness and the like of the device. Can contribute to improvement.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a sapphire crystal for explaining the crystal surface of the sapphire substrate.

도 2은 본 발명의 일실시예에 따른 반도체 광소자의 구조를 설명하기 단면도이다.2 is a cross-sectional view illustrating a structure of a semiconductor optical device according to an embodiment of the present invention.

도 3는 반도체 광소자의 기존 구조와 본 발명의 구조에서 GaN층의 결정 입자 상태를 비교하기 위한 FESEM 이미지 사진이다.3 is a FESEM image photograph for comparing the crystal grain state of the GaN layer in the conventional structure of the semiconductor optical device and the structure of the present invention.

도 4는 반도체 광소자의 기존 구조와 본 발명의 구조에서 GaN층 표면의 결정 상태를 비교하기 위한 OM 이미지 사진이다.4 is an OM image photograph for comparing the crystal state of the GaN layer surface in the conventional structure of the semiconductor optical device and the structure of the present invention.

도 5 반도체 광소자의 기존 구조와 본 발명의 구조에서 GaN층의 XRD 피크를 비교하기 위한 도면이다.5 is a view for comparing the XRD peak of the GaN layer in the conventional structure of the semiconductor optical device and the structure of the present invention.

Claims (9)

비극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서,A semiconductor device manufacturing method for forming a template layer and an optical device structure on a sapphire substrate having a crystal plane for growth of a nonpolar nitride semiconductor layer, 상기 템플레이트층을 형성하는 과정은,Forming the template layer, 상기 사파이어 기판의 표면을 질화 처리하여 질화층을 형성하는 과정,Nitriding the surface of the sapphire substrate to form a nitride layer, 상기 질화층 위에 질화물 반도체층을 형성하는 과정, 및 Forming a nitride semiconductor layer on the nitride layer, and 상기 질화물 반도체층 위에 GaN층을 형성하는 과정Forming a GaN layer on the nitride semiconductor layer 을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device comprising a. 제1항의 제조 방법에 의하여 제조된 반도체 소자.A semiconductor device manufactured by the manufacturing method of claim 1. 제2항에 있어서, The method of claim 2, 상기 사파이어 기판의 상기 결정면은 A-면, 또는 R-면을 포함하는 것을 특징으로 하는 반도체 소자.And the crystal plane of the sapphire substrate comprises an A-plane or an R-plane. 제2항에 있어서, 상기 질화층은 AlxOyN1 -x-y(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함하고, 상기 질화물 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함하는 것을 특징으로 하는 반도체 소자.The nitride layer of claim 2, wherein the nitride layer includes an Al x O y N 1 -xy (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) layer, and the nitride semiconductor layer is formed of In. a semiconductor device comprising the x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) layer. 제2항에 있어서, 상기 질화층은1내지 100 Å 두께로 형성되고, 상기 질화물 반도체층은 10 내지 20000 Å 두께로 형성되는 것을 특징으로 하는 반도체 소자.The semiconductor device according to claim 2, wherein the nitride layer is formed to a thickness of 1 to 100 GPa, and the nitride semiconductor layer is formed to a thickness of 10 to 20000 GPa. 제2항에 있어서, 상기 질화층은 200 내지 1000 ℃ 온도 범위에서 형성되고, 상기 질화물 반도체층은 800 내지 1100 ℃ 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자.The semiconductor device of claim 2, wherein the nitride layer is formed at a temperature in a range of 200 to 1000 ° C., and the nitride semiconductor layer is formed at a temperature in a range of 800 to 1100 ° C. 4. 제2항에 있어서, 상기 GaN층은 800 내지 1100 ℃ 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자.The semiconductor device of claim 2, wherein the GaN layer is formed at a temperature in a range of 800 to 1100 ° C. 4. 제2항에 있어서, 상기 광소자는 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 발광 다이오드를 포함하는 것을 특징으로 하는 반도체 소자.The semiconductor device according to claim 2, wherein the optical device comprises a light emitting diode having an active layer between the n-type nitride semiconductor layer and the p-type nitride semiconductor layer. 제2항에 있어서, 상기 광소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 것을 특징으로 하는 반도체 소자.The semiconductor device of claim 2, wherein the optical device comprises a light emitting diode, a laser diode, a photodetector, or a solar cell.
KR1020090132916A 2009-12-29 2009-12-29 High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof KR101143277B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090132916A KR101143277B1 (en) 2009-12-29 2009-12-29 High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132916A KR101143277B1 (en) 2009-12-29 2009-12-29 High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof

Publications (2)

Publication Number Publication Date
KR20110076256A true KR20110076256A (en) 2011-07-06
KR101143277B1 KR101143277B1 (en) 2012-05-08

Family

ID=44916176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090132916A KR101143277B1 (en) 2009-12-29 2009-12-29 High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof

Country Status (1)

Country Link
KR (1) KR101143277B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029852A (en) * 1999-06-30 2001-04-16 도다 다다히데 Group ⅲ nitride compound semiconductor device and producing method therefor
JP4117402B2 (en) * 2002-03-14 2008-07-16 国立大学法人東京工業大学 Single crystal aluminum nitride film and method for forming the same, base substrate for group III nitride film, light emitting element, and surface acoustic wave device
JP5077985B2 (en) * 2006-08-28 2012-11-21 シャープ株式会社 Method for forming nitride semiconductor layer
KR100935974B1 (en) * 2007-11-23 2010-01-08 삼성전기주식회사 Manufacturing method of Nitride semiconductor light emitting devide

Also Published As

Publication number Publication date
KR101143277B1 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
KR101173072B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device on Tilted Substrate and Manufacturing Method thereof
US9911898B2 (en) Ultraviolet light-emitting device
KR101082788B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device on Porous Nitride Semiconductor and Manufacturing Method thereof
KR100497890B1 (en) Nitride semiconductor LED and fabrication method for thereof
US8664638B2 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
KR101001527B1 (en) Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device
US9099609B2 (en) Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
KR20140010587A (en) Semiconductor light emitting device with doped buffer layer and manufacturing method of the same
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
KR101644156B1 (en) Light emitting device having active region of quantum well structure
JP2008288532A (en) Nitride semiconductor device
KR101082784B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device and Manufacturing Method thereof
KR101391960B1 (en) Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device
WO2008056632A1 (en) GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2004096077A (en) Epitaxial wafer for compound semiconductor light-emitting element, method of manufacturing the same, and light-emitting element
KR100795547B1 (en) A light emitting device of a nitride conpound seniconductor
KR101143277B1 (en) High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof
KR100881053B1 (en) Nitride based light emitting device
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
KR101471425B1 (en) Manufacturing Method of Semiconductor Substrate having Quantum Island for High Quality Semiconductor Device
KR101379341B1 (en) Manufacturing Method of Semiconductor Substrate having Mask Pattern for High Quality Semiconductor Device
KR101309506B1 (en) Nitride Based Semicondictor Element and Method of Manufacturing for the Same
KR20140099693A (en) Non-polar nitride-based light emitting device and method for manufacturing the same
KR20110056805A (en) A semiconductor and a fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee