KR20090103506A - 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의제조방법 - Google Patents
배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의제조방법Info
- Publication number
- KR20090103506A KR20090103506A KR1020080029156A KR20080029156A KR20090103506A KR 20090103506 A KR20090103506 A KR 20090103506A KR 1020080029156 A KR1020080029156 A KR 1020080029156A KR 20080029156 A KR20080029156 A KR 20080029156A KR 20090103506 A KR20090103506 A KR 20090103506A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring pattern
- wafer
- film
- level package
- fabricating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의 제조방법은, 베이스(Base) 필름 상에 금속막을 부착하는 단계와, 상기 금속막 상에 감광막 및 배선 패턴 형성용 마스크를 순차적으로 형성하는 단계와, 상기 배선 패턴 형성용 마스크를 식각마스크로 이용하여 상기 감광막을 식각하는 단계와, 상기 배선 패턴 형성용 마스크를 제거하는 단계와, 상기 감광막을 식각마스크로 이용하여 상기 금속막을 식각하여 상기 필름 상면에 배선 패턴을 형성하는 단계와, 상기 감광막을 제거하는 단계를 포함한다.
Description
본 발명은 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의 제조방법에 관한 것으로, 보다 자세하게는, 재배선으로 형성한 배선 패턴을 이용하여 웨이퍼의 손상을 방지함과 아울러, 수율 저하 및 단가를 절감할 수 있는 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다. 이러한 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성 확보하기 위한 기술이다.
기존의 패키지는 웨이퍼를 절단하여 개개의 반도체 칩들로 분리시킨 다음, 개개의 반도체 칩 별로 패키징 공정을 실시하는 방식으로 제조되었다. 그러나, 상기의 패키징 공정은 자체적으로 많은 단위 공정들, 즉, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는바, 반도체 칩 별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징 소요 시간이 너무 많다는 문제점을 갖고 있다.
이에, 최근에는 개별 반도체 칩으로 분리된 상태에서 조립이 진행되지 않고, 웨이퍼 상태에서 재배선 작업과 볼 형태의 외부 접속 단자의 형성 및 개별 반도체 칩 분리하는 작업을 거쳐 제조하는 웨이퍼 레벨 패키지(Wafer Level Package)라는 기술이 제안되었다.
한편, 웨이퍼 레벨 패키지의 제조 방법을 간단히 살펴보면, 우선, 상면에 회로 패턴이 형성된 반도체 칩 상면 전체에 절연막을 형성하고 포토 공정을 통하여 본딩 패드를 노출시키고, 상기 절연막으로 형성된 반도체칩 상면 일부에 전기적 신호연결을 위하여 메탈층을 증착시킨다.
다음으로, 다시 포토 공정을 이용하여 상기 반도체 칩 상에 증착된 메탈층과 볼 랜드를 도금한 후, 상기 메탈층을 식각하여 솔더 범프가 형성될 영역을 노출시켜 상기 솔더 범프가 형성될 영역과 본딩 패드 간이 전기적으로 연결되도록 재배선층을 형성한다.
그런 다음, 상기 솔더 범프가 형성될 영역을 제외한 전 부분에 솔더 마스크를 형성시키고, 상기 노출된 솔더 범프 자리에 솔더를 부착하여 마운팅(Mounting)하며, 이어서, 각각의 유니트 패키지로 쏘잉(Sawing)하여 웨이퍼 레벨 패키지를 제조한다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 바와 같은 종래의 웨이퍼 레벨 패키지는 제조시, 대부분 웨이퍼 상에 직접 감광막을 형성하여 상기 감광막을 매개로 도금 및 에칭하여 배선 패턴을 형성하는데, 이때, 상기 패턴을 형성하기 위한 리소그라피(Lithography), 현상, 도금, 스트립(Strip) 및 식각 등의 공정을 수행하여야 하기 때문에, 상기 공정들을 수행하는 동안 사용되는 화학 물질로 인해 웨이퍼가 손상될 우려가 있다.
또한, 상기와 같이 배선 패턴을 형성하기 위한 다양한 공정을 수행하고자, 각 공정에 따라서 웨이퍼를 이동시키기 때문에, 그에 따른 웨이퍼의 깨짐 현상이 발생하게 된다.
따라서, 상기와 같은 웨이퍼의 깨짐 현상으로 인해 웨이퍼의 수율을 저하시키게 되고, 그에 따른 공정 단자를 상승시키게 된다.
본 발명은 웨이퍼의 깨짐과 같은 손상을 방지할 수 있는 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의 제조방법을 제공한다.
또한, 본 발명은 상기와 같이 웨이퍼의 깨짐과 같은 손상을 방지하여 웨이퍼의 수율 저하 및 공정 단가를 방지할 수 있는 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의 제조방법을 제공한다.
본 발명에 따른 배선 패턴 형성방법은, 베이스(Base) 필름 상에 금속막을 부착하는 단계; 상기 금속막 상에 감광막 및 배선 패턴 형성용 마스크를 순차적으로 형성하는 단계; 상기 배선 패턴 형성용 마스크를 식각마스크로 이용하여 상기 감광막을 식각하는 단계; 상기 배선 패턴 형성용 마스크를 제거하는 단계; 상기 감광막을 식각마스크로 이용하여 상기 금속막을 식각하여 상기 필름 상면에 배선 패턴을 형성하는 단계; 및 상기 감광막을 제거하는 단계;를 포함한다.
상기 감광막은 폴리머로 형성한다.
상기 배선 패턴 형성용 마스크는 재배선을 포함한다.
상기 베이스 필름은 UV(Ultra Violet) 필름으로 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 배선 패턴 형성방법을 이용한 웨이퍼 레벨 패키지의 제조방법은, 청구항 1의 구성에 의해 형성된 배선 패턴을 갖는 베이스 필름을, 다수의 반도체 칩으로 이루어진 웨이퍼 상에 상기 각각의 반도체 칩과 배선 패턴 간이 대응되도록 부착하는 단계; 및 상기 웨이퍼를 반도체 칩 레벨로 쏘잉하는 단계;를 포함하한다.
상기 베이스 필름은 UV 필름으로 형성한다.
상기 배선 패턴을 갖는 베이스 필름을 다수의 반도체 칩으로 이루어진 웨이퍼 상에 상기 각각의 반도체 칩과 배선 패턴 간이 대응되도록 부착하는 단계와, 상기 필름이 부착된 웨이퍼를 반도체 칩 레벨로 쏘잉하는 단계 사이에, 상기 웨이퍼 상의 접속 단자가 형성될 부분의 필름을 제거하는 단계;를 더 포함한다.
상기 웨이퍼 상의 접속 단자가 형성될 부분의 필름을 제거하는 단계는, UV 조사 방식으로 수행한다.
본 발명은 재배선에 의해 배선 패턴이 형성된 필름을 웨이퍼 상에 부착하여 웨이퍼 레벨 패키지를 제조함으로써, 종래의 웨이퍼 레벨 패키지에서 배선 패턴을 형성하기 위해 여러 공정들에 사용되는 화학 물질로 인한 웨이퍼의 손상을 방지할 수 있다.
또한, 본 발명은 상기와 같이 배선 패턴이 형성된 필름만을 부착하여 웨이퍼 레벨 패키지를 제조함으로써, 배선 패턴을 형성하기 위해 종래와 같이, 배선 패턴을 형성하는 각 공정에 따라 웨이퍼를 이동시키지 않아도 되므로, 그에 따른 웨이퍼의 깨짐 현상을 방지할 수 있다.
따라서, 본 발명은 웨이퍼의 수율 저하를 방지할 수 있으며, 그에 따른 공정 단가를 최소화시킬 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 배선 패턴 형성방법을 설명하기 위한 공정별 사시도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 사시도.
도 3은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 평면도.
본 발명은, 재배선에 의해 배선 패턴이 형성된 필름을 웨이퍼 상에 부착하여 웨이퍼 레벨 패키지를 제조한다.
이렇게 하면, 웨이퍼 상에 직접 감광막을 형성하고, 웨이퍼 상의 배선 패턴을 형성하기 위해, 상기 감광막을 매개로 리소그라피, 현상, 도금, 스트립 및 식각 등의 공정을 수행하여 제조하는 종래의 웨이퍼 레벨 패키지와 달리, 상기와 같이 배선 패턴이 형성된 필름을 웨이퍼 상에 부착하여 웨이퍼 레벨 패키지를 제조함으로써, 상기 공정들을 수행하기 위해 사용되는 화학 물질로 인한 웨이퍼의 손상을 방지할 수 있다.
또한, 상기와 같이 배선 패턴이 형성된 필름만을 부착하여 웨이퍼 레벨 패키지를 제조함으로써, 종래와 같이, 배선 패턴을 형성하기 위해 각 공정에 따라 웨이퍼를 이동시키지 않아도 되므로, 그에 따른 웨이퍼의 깨짐 현상을 방지할 수 있다.
따라서, 웨이퍼의 수율 저하를 방지할 수 있으며, 그에 따른 공정 단가를 최소화시킬 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1a 내지 도 1e는 본 발명의 실시예에 따른 배선 패턴 형성방법을 설명하기 위한 공정별 사시도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 베이스 필름(102) 상에 박막으로 이루어진 금속막(104)을 부착한다. 이때, 상기 베이스 필름(102)은 일반적인 접착력을 갖는 베이스 필름으로 사용하거나, 또는, UV(Ultra Violet) 필름으로 사용한다.
도 1b를 참조하면, 상기 박막으로 이루어진 금속막(104)이 부착된 상기 베이스 필름(102) 상에 폴리머로 이루어진 감광막(106)을 형성하고, 그런 다음, 상기 감광막(106) 상에 배선 패턴을 형성하기 위한 일정한 형상의 패턴(110)이 형성된 배선 패턴 형성용 마스크(108)를 형성한다.
이때, 상기 배선 패턴 형성용 마스크(108) 상에 형성된 일정한 형상의 패턴(110)은 재배선에 의해 형성된다.
도 1c를 참조하면, 상기 배선 패턴 형성용 마스크(108)를 식각마스크로 이용하여 상기 감광막(106)을 식각한다.
도 1d를 참조하면, 상기 배선 패턴 형성용 마스크를 제거하고, 이어서, 상기 식각된 상기 감광막(106)을 마스크로 이용하여 상기 필름(102) 상면에 일정한 형태의 배선 패턴이 형성되도록 금속막(104)을 식각한다.
도 1e를 참조하면, 상기 금속막의 식각으로 형성된 배선 패턴(150)이 형성된 상기 베이스 필름(102) 상의 감광막(106) 및 식각되어 배선 패턴(150)이 형성되지 않은 나머지 금속막을 제거한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 배선 형성방법을 이용한 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정별 사시도이고, 도 3은 본 발명의 실시예에 따른 배선 형성방법을 이용한 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 평면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 상면에 배선 패턴(150)이 형성된 베이스 필름(102)을, 다수의 반도체 칩(도시안됨)으로 이루어진 웨이퍼(112) 상에 상기 각각의 반도체 칩과 대응되도록 부착한다.
이때, 상기 배선 패턴(150)이 형성된 베이스 필름(102)을 웨이퍼(112) 상에 부착시, 상기 웨이퍼(112) 상의 각각의 반도체 칩의 본딩패드(도시안됨) 부분과 일치하도록 부착한다.
여기서, 상기 베이스 필름(102)은 일반적인 접착력을 갖는 베이스 필름으로 사용하거나, 또는, UV(Ultra Violet) 필름으로 사용하는 것이 바람직하다.
한편, 상기 웨이퍼(112) 상에 배선 패턴(150)이 형성된 베이스 필름(102) 부착 후, 도 3에 도시된 바와 같이, 솔더 볼과 같은 외부 접속 단자가 부착되는 부분, 예컨대, 볼 랜드(B)와 같은 솔더 볼이 부착되는 필름(102)의 일부 부분을 선택적으로 제거한 다음, 나머지 필름(102) 부분을 제거하여 웨이퍼 레벨 패키지를 제조할 수 있다.
이때, 상기 선택적인 필름(102)의 제거시, 상기 필름(102)이 UV 필름일 경우에는 UV 조사 방식으로 제거하는 것이 바람직하다.
도 2b를 참조하면, 상기 필름(102)이 부착된 웨이퍼(112)를 반도체 칩 레벨로 쏘잉하여 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 완성한다.
전술한 바와 같이 본 발명은, 상기와 같이 재배선에 의해 배선 패턴이 형성된 필름을 웨이퍼 상에 부착하여 웨이퍼 레벨 패키지를 제조함으로써, 종래의 웨이퍼 상에 직접 감광막을 형성하고, 웨이퍼 상의 배선 패턴을 형성하기 위해, 상기 감광막을 매개로 리소그래피, 현상, 도금, 스트립 및 식각 등의 공정을 수행하기 위해 사용되는 화학 물질로 인한 웨이퍼의 손상을 방지할 수 있다.
또한, 상기와 같이 배선 패턴이 형성된 필름만을 부착하여 웨이퍼 레벨 패키지를 제조함으로써, 종래와 같이, 배선 패턴을 형성하기 위해 각 공정에 따라 웨이퍼를 이동시키지 않아도 되므로, 그에 따른 웨이퍼의 깨짐 현상을 방지할 수 있다.
따라서, 웨이퍼의 수율 저하를 방지할 수 있으며, 그에 따른 공정 단가를 최소화시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
Claims (8)
- 베이스(Base) 필름 상에 금속막을 부착하는 단계;상기 금속막 상에 감광막 및 배선 패턴 형성용 마스크를 순차적으로 형성하는 단계;상기 배선 패턴 형성용 마스크를 식각마스크로 이용하여 상기 감광막을 식각하는 단계;상기 배선 패턴 형성용 마스크를 제거하는 단계;상기 감광막을 식각마스크로 이용하여 상기 금속막을 식각하여 상기 필름 상면에 배선 패턴을 형성하는 단계; 및상기 감광막을 제거하는 단계;를 포함하는 것을 특징으로 하는 배선 패턴 형성방법.
- 제 1 항에 있어서,상기 감광막은 폴리머로 형성하는 것을 특징으로 하는 배선 패턴 형성방법.
- 제 1 항에 있어서,상기 배선 패턴 형성용 마스크는 재배선을 포함하는 것을 특징으로 하는 배선 패턴 형성방법.
- 제 1 항에 있어서,상기 베이스 필름은 UV(Ultra Violet) 필름으로 이루어진 것을 특징으로 하는 배선 패턴 형성방법.
- 청구항 1의 구성에 의해 형성된 배선 패턴을 갖는 베이스 필름을, 다수의 반도체 칩으로 이루어진 웨이퍼 상에 상기 각각의 반도체 칩과 배선 패턴 간이 대응되도록 부착하는 단계; 및상기 웨이퍼를 반도체 칩 레벨로 쏘잉하는 단계;를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제 5 항에 있어서,상기 베이스 필름은 UV 필름으로 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제 5 항에 있어서,상기 배선 패턴을 갖는 베이스 필름을 다수의 반도체 칩으로 이루어진 웨이퍼 상에 상기 각각의 반도체 칩과 배선 패턴 간이 대응되도록 부착하는 단계와, 상기 필름이 부착된 웨이퍼를 반도체 칩 레벨로 쏘잉하는 단계 사이에,상기 웨이퍼 상의 접속 단자가 형성될 부분의 필름을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제 7 항에 있어서,상기 웨이퍼 상의 접속 단자가 형성될 부분의 필름을 제거하는 단계는, UV 조사 방식으로 수행하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029156A KR20090103506A (ko) | 2008-03-28 | 2008-03-28 | 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029156A KR20090103506A (ko) | 2008-03-28 | 2008-03-28 | 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090103506A true KR20090103506A (ko) | 2009-10-01 |
Family
ID=41533037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080029156A KR20090103506A (ko) | 2008-03-28 | 2008-03-28 | 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090103506A (ko) |
-
2008
- 2008-03-28 KR KR1020080029156A patent/KR20090103506A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI753940B (zh) | 封裝結構及其製造方法 | |
| KR100652443B1 (ko) | 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법 | |
| KR100455404B1 (ko) | 반도체장치 및 그 제조방법 | |
| TWI446512B (zh) | 晶片封裝體及其形成方法 | |
| US20090085224A1 (en) | Stack-type semiconductor package | |
| US9355934B2 (en) | Method and apparatus providing integrated circuit having redistribution layer with recessed connectors | |
| US9165890B2 (en) | Chip package comprising alignment mark and method for forming the same | |
| US8810012B2 (en) | Chip package, method for forming the same, and package wafer | |
| KR100886706B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
| US6420788B1 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
| US20080169558A1 (en) | Redistribution circuit structure and manufacturing method thereof | |
| KR100787892B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| US7727812B2 (en) | Singulation method of semiconductor device | |
| JP4357278B2 (ja) | 集積回路ダイ製作方法 | |
| KR20090032225A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법 | |
| US9373526B2 (en) | Chip package and method for forming the same | |
| KR100771874B1 (ko) | 반도체 탭 패키지 및 그 제조방법 | |
| US20060084259A1 (en) | Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer | |
| KR20090103506A (ko) | 배선 패턴 형성방법 및 이를 이용한 웨이퍼 레벨 패키지의제조방법 | |
| KR20090127742A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| US20060024944A1 (en) | Metal pad of semiconductor device and method for bonding the metal pad | |
| KR100881394B1 (ko) | 웨이퍼 레벨 패키지의 제조 방법 | |
| KR100842916B1 (ko) | 스택 패키지의 제조방법 | |
| KR100324602B1 (ko) | 일괄패키지공정이가능한반도체장치의제조방법 | |
| KR100591128B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |