KR20090020919A - 저항성 메모리 소자 - Google Patents
저항성 메모리 소자 Download PDFInfo
- Publication number
- KR20090020919A KR20090020919A KR1020070085558A KR20070085558A KR20090020919A KR 20090020919 A KR20090020919 A KR 20090020919A KR 1020070085558 A KR1020070085558 A KR 1020070085558A KR 20070085558 A KR20070085558 A KR 20070085558A KR 20090020919 A KR20090020919 A KR 20090020919A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resistance change
- electrode
- memory device
- oxide layer
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 7
- 229910000480 nickel oxide Inorganic materials 0.000 claims abstract description 6
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims abstract description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 150000004767 nitrides Chemical group 0.000 claims abstract description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000011787 zinc oxide Substances 0.000 claims abstract description 5
- 239000005751 Copper oxide Substances 0.000 claims abstract description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims abstract description 4
- 230000008859 change Effects 0.000 claims description 57
- 230000004888 barrier function Effects 0.000 claims description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000013626 chemical specie Substances 0.000 abstract description 5
- 230000004075 alteration Effects 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 110
- 125000004430 oxygen atom Chemical group O* 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005325 percolation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
저항성 메모리 소자에 관해 개시되어 있다. 개시된 본 발명의 저항성 메모리 소자는 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자로서, 상기 스토리지 노드는, 순차적으로 적층된 제1 전극, 저항 변화층 및 제2 전극을 포함하고, 상기 제1 전극과 상기 저항 변화층 사이 및 상기 저항 변화층과 상기 제2 전극 사이 중 적어도 하나에 확산 저지층을 구비한다.
Description
본 발명은 반도체 소자에 관한 것으로서, 보다 자세하게는 저항성 메모리 소자에 관한 것이다.
DRAM(dynamic random access memory)은 집적도가 높고 동작 속도가 빠른 이점이 있는 반면, 전원이 꺼지면 저장된 데이타가 소실되는 단점이 있다. 비휘발성 메모리 소자는 이러한 DRAM의 단점을 해소시킨 것으로서, 최근 다양한 비휘발성 메모리 소자가 소개되고 있다. 그 중에서 저항성 메모리 소자(Resistive random access memory)(RRAM)는 DRAM과 같이 집적도가 높고 동작 속도가 빠른 비휘발성 메모리 소자로서 주목받고 있다.
RRAM의 스토리지 노드(storage node)는 하부전극, 저항 변화층 및 상부전극이 차례로 적층된 구조를 갖는다.
도 1 종래의 RRAM에 구비되는 스토리지 노드를 보여준다.
도 1을 참조하면, 스토리지 노드(S1)는 하부전극(10), 저항 변화층(20) 및 상부전극(30)이 차례로 적층되어 구성된다. 하부전극(10) 및 상부전극(30)은 백 금(Pt)으로 형성되고, 저항 변화층(20)은 니켈 산화물(NiOX)로 형성된다. 하부전극(10) 및 상부전극(30) 사이에 인가되는 전압에 따라 저항 변화층(20) 내에 전류경로(current path)(1)가 형성되거나, 형성된 전류경로(1)가 사라진다. 저항 변화층(20) 내에 전류경로(1)가 존재할 때, 저항 변화층(20)의 전기 저항은 낮다. 이때를 온(ON) 상태라 한다. 저항 변화층(20) 내에 전류경로(1)가 존재하지 않을 때, 저항 변화층(20)의 전기 저항은 높다. 이때를 오프(OFF) 상태라 한다.
전류경로(1)의 발생 원리를 보다 구체적으로 설명하면 다음과 같다. 하부전극(10)에 음의 전압을 인가하고 상부전극(30)에 양의 전압을 인가하면, 상부전극(30)에서 저항 변화층(20)으로 전자들이 이동한다. 이 전자들은 강한 에너지를 갖고 저항 변화층(20)의 니켈과 산소 간의 결합을 깨뜨린다. 산소 원자들은 하부전극(10)쪽으로 확산되고, 산소 공공(vacancy)이 발생하여, 저항 변화층(20) 내에 전류경로(1)가 형성될 수 있다. 상기 산소 원자들의 확산은 침투 확산(percolation diffusion)이라 한다.
그러나 상기 산소 원자들은 저항 변화층(20) 내에서만 확산하는 것이 아니라 하부전극(10) 및/또는 상부전극(30)으로 외방 확산(out diffusion)하기 때문에, 저항 변화층(20) 및 종래의 RRAM의 내구성(endurance)이 좋지 않다는 문제가 있다. 즉, 상기 외방 확산 때문에 스위칭 횟수가 증가됨에 따라 저항 변화층(20)의 특성이 쉽게 열화되고, 심한 경우, 저항 변화 특성을 잃을 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래의 문제점을 개선하기 위한 것으로서, 내구성이 우수한 저항성 메모리 소자를 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자에 있어서, 상기 스토리지 노드는, 순차적으로 적층된 제1 전극, 저항 변화층 및 제2 전극을 포함하고, 상기 제1 전극과 상기 저항 변화층 사이 및 상기 저항 변화층과 상기 제2 전극 사이 중 어느 하나에 확산 저지층을 구비하는 것을 특징으로 하는 저항성 메모리 소자를 제공한다.
상기 확산 저지층의 결합에너지는 상기 저항 변화층의 결합에너지보다 클 수 있다.
상기 저항 변화층은 전이금속 산화물층일 수 있고, 상기 확산 저지층은 질화물층일 수 있다.
상기 전이금속 산화물층은 니켈 산화물층, 티타늄 산화물층, 지르코늄 산화물층, 아연 산화물층 및 구리 산화물층 중 하나일 수 있다.
상기 질화물층은 실리콘 질화물층 또는 보론 질화물층일 수 있다.
상기 제1 전극 및 상기 제2 전극은 백금층일 수 있다.
상기 확산 저지층의 두께(T)는 0<T≤50Å일 수 있다.
상기 제1 전극과 상기 저항 변화층 사이 및 상기 저항 변화층과 상기 제2 전 극 사이 중 나머지 하나에 확산 저지층을 더 구비할 수 있다.
본 발명은 확산 저지층을 사용하여 저항 변화층 외부로 화학종이 확산되는 외방 확산(out diffusion)을 방지 또는 최소화함으로써, 저항 변화층 및 그를 포함하는 RRAM의 내구성(endurance)을 개선할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 저항성 메모리 소자를 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전반에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 2는 본 발명의 실시예에 따른 저항성 메모리 소자(이하, 본 발명의 RRAM)를 보여준다.
도 2를 참조하면, 스위칭 소자(200) 및 그와 연결된 스토리지 노드(S2)가 존재한다. 스위칭 소자(200)는 트랜지스터 또는 다이오드일 수 있다. 스토리지 노드(S2)는 순차적으로 적층된 하부전극(40), 저항 변화층(50) 및 상부전극(60)을 포함한다. 그리고 하부전극(40)과 저항 변화층(50) 사이 및 저항 변화층(50)과 상부전극(60) 사이 중 어느 하나에, 예컨대, 하부전극(40)과 저항 변화층(50) 사이에 확산 저지층(5)이 구비되어 있다. 확산 저지층(5)은 저항 변화층(50)으로부터 하부전극(40)으로 화학종이 확산하지 않도록 막아주는 차단층이다. 이러한 확산 저지층(5)의 결합에너지(bonding energy)는 저항 변화층(50)의 결합에너지보다 큰 것이 바람직하다. 왜냐하면 저항 변화층(50)에서 확산하는 화학종이 확산 저지층(5)의 화학종과 결합하지 않는 것이 바람직하기 때문이다. 저항 변화층(50)은 비화학양론적(non-stoichiometric) 조성을 갖는 전이금속 산화물층, 예컨대, 니켈 산화물층(NiOx층), 티타늄 산화물층(TiOx층), 지르코늄 산화물층(ZrOx층), 아연 산화물층(ZnOx층) 및 구리 산화물층(CuOx층) 중 어느 하나일 수 있고, 확산 저지층(5)은 실리콘 질화물층(SixNy층) 및 보론 질화물층(BxNy층)과 같은 질화물층일 수 있다. 일례로, 저항 변화층(50)이 니켈 산화물층(NiOx층)인 경우, 확산 저지층(5)은 실리콘 질화물층(SixNy층)일 수 있다. Si는 Ni보다 산화력이 작고, 실리콘 질화물층에서 N과 결합되어 있다. 따라서 저항 변화층(50)에서 확산 저지층(5)쪽으로 확산되는 산소 원자들은 확산 저지층(5)과 잘 결합하지 않는다. 그러므로 상기 산소 원자들은 하부전극(40)으로 이동하기 어렵고, 확산 저지층(5)과 약한 결합력을 갖고 확산 저지층(5)의 상면부에 존재할 수 있다. 이렇게 확산 저지층(5)의 상면부에 존재하는 산소 원자들은 다시 저항 변화층(50) 내부로 확산될 수 있다. 즉, 산소 원자들의 이동(확산) 범위가 저항 변화층(50)으로 한정될 수 있다. 이와 같이, 확산 저지층(5)에 의해 산소 원자들이 하부전극(40)으로 확산되는 것이 차단될 수 있으므로, 저항 변화층(50) 및 그를 포함하는 RRAM은 우수한 내구성(endurance)을 가질 수 있다.
한편, 확산 저지층(5)은 소정의 증착 방법, 예컨대, 원자층 증착(atomic layer deposition)(ALD) 방법으로 형성될 수 있는데, 그 두께는 50Å 이하, 바람직하게는 5∼15Å 정도이다. 이러한 두께의 확산 저지층(5)을 통한 전자의 터널링은 용이하므로, 하부전극(40)과 상부전극(60)을 잇는 전류경로는 용이하게 형성될 수 있다.
도 3은 본 발명 및 종래의 스토리지 노드를 포함하는 RRAM의 스위칭 횟수에 따른 저항 변화를 보여준다. 도 3에서 제1 및 제2 그래프(G1, G2)는 도 1의 스토리지 노드(S1)를 갖는 종래의 RRAM에 대한 것이고, 제3 및 제4 그래프(G3, G4)는 도 2의 스토리지 노드(S2)를 갖는 본 발명의 RRAM에 대한 것이다. 제1 및 제3 그래프(G1, G3)는 저항 변화층(20, 50)에 전류경로가 존재할 때의 저항 상태, 즉 저저항 상태에 대응하는 결과이고, 제2 및 제4 그래프(G2, G4)는 저항 변화층(20, 50)에 전류경로가 존재하지 않을 때의 저항 상태, 즉 고저항 상태에 대응하는 결과이다.
도 3을 참조하면, 제1 및 제2 그래프(G1, G2)의 가로축 방향으로의 길이는 제3 및 제4 그래프(G3, G4)의 가로축 방향으로의 길이보다 짧다. 제1 및 제2 그래프(G1, G2)는 스위칭 횟수가 약 60일 때까지만 나타나는 반면, 제3 및 제4 그래프(G3, G4)는 측정 범위내에서 지속적으로 나타난다. 이는 본 발명의 RRAM의 스위칭 특성이 종래의 RRAM의 스위칭 특성보다 길게 유지되는 것을 의미한다. 이를 통해, 확산 저지층(5)에 의해 RRAM의 내구성(endurance)이 개선됨을 확인할 수 있다.
도 2에서 RRAM의 구성은 다양하게 변형될 수 있다. 예컨대, 스위칭 소자(200)는 하부전극(40)이 아닌 상부전극(60)에 연결될 수 있고, 확산 저지층(5)은 하부전극(40)과 저항 변화층(50) 사이에 구비되는 대신에 저항 변화층(50)과 상부전극(60) 사이에 구비될 수 있다. 또한, 도 4에 도시한 바와 같이, 하부전극(40)과 저항 변화층(50) 사이 및 저항 변화층(50)과 상부전극(60) 사이 모두에 확산 저지층(5, 5')이 구비될 수도 있다.
도 5는 도 2의 구조에서 스위칭 소자(100)의 구조 및 스위칭 소자(100)와 스토리지 노드(S2)의 연결 관계를 구체화한 일례를 보여준다.
도 5를 참조하면, 기판(100) 상에 게이트(110)가 존재하고, 게이트(110) 양측의 기판(100)에 제1 및 제2 불순물 영역(120, 130)이 존재한다. 제1 및 제2 불순물 영역(120, 130) 중 어느 하나는 소오스이고, 나머지는 드레인이다. 게이트(110)와 제1 및 제2 불순물 영역(120, 130)은 트랜지스터, 즉 스위칭 소자를 구성한다. 기판(100) 상에 상기 트랜지스터를 덮는 층간절연층(140)이 형성되어 있다. 층간절연층(140)에 제1 불순물 영역(120)을 노출시키는 콘택홀(150)이 형성되어 있고, 콘택홀(150)은 도전성 플러그(160)로 채워져 있다. 층간절연층(140) 상에 도전성 플러그(160)의 노출된 부분을 덮는 스토리지 노드(S2)가 형성되어 있다. 스토리지 노드(S2)는 도 4의 스토리지 노드(S2')로 대체될 수도 있다. 도시하지는 않았지만, 제2 불순물 영역(130)과 전기적으로 콘택되는 비트라인이 존재한다. 게이트(110) 및 상기 비트라인에 인가되는 전압에 따라, 하부전극(40)에 전압이 인가될 수 있고, 하부전극(40) 및 상부전극(60)에 인가되는 전압에 따라, 저항 변화층(50) 내의 전류경로 형성 여부가 결정된다.
여기서 도시하지는 않았지만, 본 발명의 다른 실시예에 따르면 도 2 및 도 4 의 스위칭 소자(200)로 다이오드를 사용할 수 있다. 이 경우, 본 발명의 RRAM은 1D(diode)-1R(resistive) 구조의 단위 셀을 갖는 다층 교차점(multi-layer cross point) RRAM일 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 스토리지 노드(S2, S2')의 구성 요소가 보다 다양화될 수 있고, 스토리지 노드(S2, S2')의 구조가 달라질 수 있음을 알 수 있을 것이다. 하부전극(40)과 저항 변화층(50) 사이 및 상부전극(60)과 저항 변화층(50) 사이에 다른 막들이 개재될 수 있고, 하부전극(40), 저항 변화층(50) 및 상부전극(60)의 형태는 다양하게 변형될 수 있다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 종래의 저항성 메모리 소자(RRAM)의 스토리지 노드를 보여주는 단면도이다.
도 2는 본 발명의 실시예에 따른 RRAM을 보여주는 단면도이다.
도 3은 본 발명 및 종래의 RRAM의 스위칭 횟수에 따른 저항 변화를 보여주는 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 RRAM을 보여주는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 RRAM을 보여주는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1: 전류경로 5, 5' : 확산 저지층
10, 40 : 하부전극 20, 50 : 저항 변화층
30, 60 : 상부전극 100 : 기판
110 : 게이트 120 : 제1 불순물 영역
130 : 제2 불순물 영역 140 : 층간절연층
150 : 콘택홀 160 : 도전성 플러그
200 : 스위칭 소자 S1, S2, S2' : 스토리지 노드
Claims (8)
- 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자에 있어서,상기 스토리지 노드는,순차적으로 적층된 제1 전극, 저항 변화층 및 제2 전극을 포함하고,상기 제1 전극과 상기 저항 변화층 사이 및 상기 저항 변화층과 상기 제2 전극 사이 중 어느 하나에 확산 저지층을 구비하는 것을 특징으로 하는 저항성 메모리 소자.
- 제 1 항에 있어서, 상기 확산 저지층의 결합에너지는 상기 저항 변화층의 결합에너지보다 큰 것을 특징으로 하는 저항성 메모리 소자.
- 제 1 항에 있어서, 상기 저항 변화층은 전이금속 산화물층이고, 상기 확산 저지층은 질화물층인 것을 특징으로 하는 저항성 메모리 소자.
- 제 3 항에 있어서, 상기 전이금속 산화물층은 니켈 산화물층, 티타늄 산화물층, 지르코늄 산화물층, 아연 산화물층 및 구리 산화물층 중 하나인 것을 특징으로 하는 저항성 메모리 소자.
- 제 3 항 또는 제 4 항에 있어서, 상기 질화물층은 실리콘 질화물층 또는 보론 질화물층인 것을 특징으로 하는 저항성 메모리 소자.
- 제 3 항에 있어서, 상기 제1 전극 및 상기 제2 전극은 백금층인 것을 특징으로 하는 저항성 메모리 소자.
- 제 1 항에 있어서, 상기 확산 저지층의 두께(T)는 0<T≤50Å인 것을 특징으로 하는 저항성 메모리 소자.
- 제 1 항에 있어서, 상기 제1 전극과 상기 저항 변화층 사이 및 상기 저항 변화층과 상기 제2 전극 사이 중 나머지 하나에 확산 저지층을 더 구비하는 것을 특징으로 하는 저항성 메모리 소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070085558A KR101326077B1 (ko) | 2007-08-24 | 2007-08-24 | 저항성 메모리 소자 |
US12/007,013 US8035095B2 (en) | 2007-08-24 | 2008-01-04 | Resistive random access memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070085558A KR101326077B1 (ko) | 2007-08-24 | 2007-08-24 | 저항성 메모리 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090020919A true KR20090020919A (ko) | 2009-02-27 |
KR101326077B1 KR101326077B1 (ko) | 2013-11-07 |
Family
ID=40381984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070085558A KR101326077B1 (ko) | 2007-08-24 | 2007-08-24 | 저항성 메모리 소자 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8035095B2 (ko) |
KR (1) | KR101326077B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130107288A (ko) * | 2010-08-23 | 2013-10-01 | 크로스바, 인크. | 층상 디바이스 구조를 이용한 개선된 디바이스 스위칭 |
KR101384286B1 (ko) * | 2012-06-20 | 2014-04-11 | 인텔렉추얼디스커버리 주식회사 | 기계적 스위치를 셀렉터로 갖는 저항변화 비휘발성 메모리 소자, 이를 포함하는 어레이 구조체 및 기계적 스위치를 셀렉터로 갖는 저항변화 비휘발성 메모리 소자의 제조방법 |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4733233B2 (ja) * | 2008-09-19 | 2011-07-27 | パナソニック株式会社 | 電流抑制素子の製造方法 |
EP2259267B1 (en) * | 2009-06-02 | 2013-08-21 | Imec | Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof |
KR101055748B1 (ko) * | 2009-10-23 | 2011-08-11 | 주식회사 하이닉스반도체 | 저항 변화 장치 및 그 제조방법 |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
WO2011156787A2 (en) | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Pillar structure for memory device and method |
US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9252191B2 (en) | 2011-07-22 | 2016-02-02 | Crossbar, Inc. | Seed layer for a p+ silicon germanium material for a non-volatile memory device and method |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8288297B1 (en) * | 2011-09-01 | 2012-10-16 | Intermolecular, Inc. | Atomic layer deposition of metal oxide materials for memory applications |
US8546275B2 (en) * | 2011-09-19 | 2013-10-01 | Intermolecular, Inc. | Atomic layer deposition of hafnium and zirconium oxides for memory applications |
US8741772B2 (en) * | 2012-02-16 | 2014-06-03 | Intermolecular, Inc. | In-situ nitride initiation layer for RRAM metal oxide switching material |
US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US9741765B1 (en) | 2012-08-14 | 2017-08-22 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
TWI489461B (zh) * | 2012-09-04 | 2015-06-21 | Ind Tech Res Inst | 電阻式記憶體結構、其操作方法及製作方法 |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
TWI508072B (zh) * | 2012-10-08 | 2015-11-11 | Huang Chung Cheng | 阻變式記憶體及其製造方法 |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
KR20170045872A (ko) | 2015-10-20 | 2017-04-28 | 에스케이하이닉스 주식회사 | 시냅스 및 이를 포함하는 뉴로모픽 장치 |
CN105679785B (zh) * | 2016-01-18 | 2018-11-27 | 苏州大学 | 一种基于多层氮化硼的rram器件及其制备方法 |
CN110224064B (zh) * | 2019-06-26 | 2020-10-27 | 西安交通大学 | 一种基于BN(Al)薄膜的电阻开关及制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100552704B1 (ko) | 2003-12-17 | 2006-02-20 | 삼성전자주식회사 | 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법 |
KR100519800B1 (ko) * | 2004-01-13 | 2005-10-10 | 삼성전자주식회사 | 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법 |
KR100593448B1 (ko) * | 2004-09-10 | 2006-06-28 | 삼성전자주식회사 | 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들 |
KR100695682B1 (ko) | 2004-12-31 | 2007-03-15 | 재단법인서울대학교산학협력재단 | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 |
US7696503B2 (en) * | 2005-06-17 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level memory cell having phase change element and asymmetrical thermal boundary |
JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
JP3889023B2 (ja) | 2005-08-05 | 2007-03-07 | シャープ株式会社 | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 |
KR100668348B1 (ko) | 2005-11-11 | 2007-01-12 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
-
2007
- 2007-08-24 KR KR1020070085558A patent/KR101326077B1/ko active IP Right Grant
-
2008
- 2008-01-04 US US12/007,013 patent/US8035095B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130107288A (ko) * | 2010-08-23 | 2013-10-01 | 크로스바, 인크. | 층상 디바이스 구조를 이용한 개선된 디바이스 스위칭 |
KR101384286B1 (ko) * | 2012-06-20 | 2014-04-11 | 인텔렉추얼디스커버리 주식회사 | 기계적 스위치를 셀렉터로 갖는 저항변화 비휘발성 메모리 소자, 이를 포함하는 어레이 구조체 및 기계적 스위치를 셀렉터로 갖는 저항변화 비휘발성 메모리 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101326077B1 (ko) | 2013-11-07 |
US8035095B2 (en) | 2011-10-11 |
US20090052226A1 (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101326077B1 (ko) | 저항성 메모리 소자 | |
US8294242B2 (en) | Confinement techniques for non-volatile resistive-switching memories | |
JP5488458B2 (ja) | 抵抗変化素子及びその製造方法 | |
US8921156B2 (en) | Non-volatile resistive-switching memories | |
US9444047B2 (en) | Embedded nonvolatile memory elements having resistive switching characteristics | |
US8183553B2 (en) | Resistive switching memory element including doped silicon electrode | |
KR100913395B1 (ko) | 메모리 소자 및 그 제조방법 | |
US8598564B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
JP5873981B2 (ja) | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 | |
US20150017780A1 (en) | Nonvolatile Resistive Memory Element With an Integrated Oxygen Isolation Structure | |
US8575586B2 (en) | Resistive memory device and method for manufacturing the same | |
JP5107252B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20100117053A1 (en) | Metal oxide materials and electrodes for re-ram | |
KR101972195B1 (ko) | 금속 질화물 함유 스위칭 층을 갖는 비휘발성 저항 메모리 소자 | |
WO2009096363A1 (ja) | 抵抗変化型不揮発性記憶装置とその製造方法 | |
US8034680B2 (en) | Method of manufacturing a memory device | |
EP2099071B1 (en) | Resistance change device and process for producing the same | |
KR101570742B1 (ko) | 저항성 랜덤 액세스 메모리 및 그 제조 방법 | |
KR20110033032A (ko) | 반도체 기억 장치 | |
KR20190136001A (ko) | 메모리 셀 스위칭 디바이스 | |
JP2006120707A (ja) | 可変抵抗素子および半導体装置 | |
KR101046725B1 (ko) | 저항성 메모리 장치 | |
JP5407864B2 (ja) | 抵抗変化素子および半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190930 Year of fee payment: 7 |