KR20080101289A - 반도체 장치 제조 방법 및 그에 적합한 장비 - Google Patents
반도체 장치 제조 방법 및 그에 적합한 장비 Download PDFInfo
- Publication number
- KR20080101289A KR20080101289A KR1020070047859A KR20070047859A KR20080101289A KR 20080101289 A KR20080101289 A KR 20080101289A KR 1020070047859 A KR1020070047859 A KR 1020070047859A KR 20070047859 A KR20070047859 A KR 20070047859A KR 20080101289 A KR20080101289 A KR 20080101289A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- high frequency
- frequency power
- electrode
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title description 8
- 238000005530 etching Methods 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000002245 particle Substances 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32366—Localised processing
- H01J37/32385—Treating the edge of the workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
웨이퍼의 표면측에 웨이퍼 표면과 인접하게 대향하되 웨이퍼 에지부를 노출시키는 상부 전극을 설치하고, 웨이퍼의 배면쪽에 웨이퍼 하부 전극을 설치하여 상부 전극과 하부 전극 사이에 고주파 전력을 인가함으로써 노출된 웨이퍼 에지부를 식각하는 베벨 식각 방법에서, 웨이퍼의 에지부에 대응되는 영역에는 상기 고주판 전력 인가와 별개로 상대적으로 낮은 주파수의 고주파 전력이 인가되는 단계를 가지는 것을 특징으로 하는 베벨 식각 방법 및 그에 적합한 식각 장비가 개시된다.
본 발명에 의하면, 본 발명에 따르면 베벨 식각 장비에서 식각 효율을 높이면서도 식각 장비 내부의 부품 수명을 높이고, 베벨 식각 장비 유지 보수 노력과 비용을 줄일 수 있다.
Description
도 1은 종래기술에 따른 웨이퍼 베벨 식각 장비의 핵심 부분에 대한 구성도이다.
도2는 본 발명의 일 실시예에 따른 베벨 식각 장비의 중요 구성부를 나타내는 개략적 단면도이며, 도3은 도2의 베벨 식각 장비의 웨이퍼 배면측 구성을 나타내는 평면도이다.
도4는 본 발명의 일 실시예에서 웨이퍼 에지면에 대한 식각성이 향상됨을 설명하는 작용 설명도이다.
본 발명은 반도체 장치 제조 방법 및 장비에 관한 것으로, 특히 웨이퍼 베벨 식각 방법 및 그에 적합한 장비에 관한 것이다.
반도체 장치 제조 과정은 반도체 웨이퍼 상에 반도체 층을 이용한 소자를 형성하고, 그 위로 도전층 및 절연층을 증착하고, 패턴닝하여 소자 및 도선을 형성하여 회로 장치를 구현해나가는 과정이라 할 수 있다.
각 반도체 칩의 최상층에 패시베이션층 및 패드가 형성된 후에는 반도체 웨이퍼는 칩 단위로 다이싱되며 웨이퍼의 가장자리 부분은 불필요한 부분으로 폐기된다. 그러나, 반도체 집적회로의 제조공정이 반도체 웨이퍼 전면에 대하여 동일하게 수행된다는 특성으로 인하여 반도체 웨이퍼의 가장자리에도 반도체 칩영역에 형성되는 물질층이 동일하게 형성되지만, 웨이퍼의 가장자리는 결정학적, 에너지적 및 기계적 의미에서 불완전한 영역이 되어 반도체 집적회로의 제조 과정에서 여러 가지 유형의 결함을 유발시키게 된다.
즉, 반도체 집적회로가 고집적화되면서 웨이퍼의 가장자리(edge), 베벨(bevel) 영역에 다층으로 누적되는 물질층들은 후속 물질층의 증착시 써멀버짓(thermal budget)으로 인한 팽창, 리프팅, 건식 또는 습식 식각시 케미컬에 의한 막질간의 선택비 차이로 인한 불완전한 제거, 폴리머의 잔류 등 여러 가지 유형의 결함이 발생되며, 이러한 결함들은 파티클의 요인이 되어 반도체 집적회로의 제조과정에서 칩영역으로 침투되어 반도체 집적회로의 불량요인이 된다.
가령, 금속 식각 공정을 진행하게 되면 웨이퍼 가장자리 영역에 금속 잔류물이 다수 존재(원형결함, circle defect)하게 되어 후속 어닐링 (annealing)공정 등에서 상기 금속이 산화막과 붙어있지 못하고 떨어지게 되어 정상 패턴을 브릿지(bridge)시키는 등의 문제를 가져왔다.
따라서, 이러한 웨이퍼의 가장자리에 누적되는 물질층들은 반도체 집적회로의 제조과정에서 주기적으로 제거할 필요가 있게 된다. 종래에는 습식방법에 의하여 웨이퍼 가장자리를 처리하기도 하였다. 습식 방법에 따르면, 웨이퍼의 가장자리 에 적층된 각 층별로 별개의 케미컬을 사용해야 하기 때문에 양산공정으로서는 공정관리가 매우 어렵고, 런타임이 길어지기 때문에 생산성이 좋지 않다는 단점이 있다.
이러한 단점을 극복하기 위해 플라즈마를 이용한 건식 방법이 사용되기도 한다. 건식 플라즈마 방법의 하나로서, 상부전극과 웨이퍼가 장착된 척의 역할을 겸하는 하부전극상에 장착되는 웨이퍼간의 간격을 최소화한 후 상부전극과 하부전극에 플라즈마 소오스 파워(pasma source power)로서 가령 13.56Mhz의 고주파 전력을 인가하여 이들 사이에 플라즈마 촉발을 유도하면 웨이퍼의 가장자리를 따라 플라즈마가 발생하는 것을 이용한 베벨 식각이 사용된다.
도 1은 종래기술에 따른 웨이퍼 베벨 식각 장비의 핵심 부분에 대한 구성도이다.
도 1을 참조하면, 베벨 식각 장비는 패턴이 형성된 웨이퍼(10)의 배면이 장착되는 하부 전극(20)이 있다. 보다 구체적으로 하부 전극(20)은 하부에서 웨이퍼 배면을 잡아주는 하부 척(Bottom chuck) 및 하부척과 격리링을 사이에 두고 결합되면서 플라즈마를 발생시키도록 고주파(RF) 전원(21)의 일 단으로부터 고주파 전력을 공급받는 좁은 의미의 하부 전극으로 구분될 수 있다. 웨이퍼(10)상부에 위치하여 플라즈마를 발생시키도록 고주파 전원(21)의 다른 일단 혹은 접지와 연결되는 상부전극(40)을 구비하여 이루어진다.
도 1과 같은 베벨 식각 장치를 이용한 베벨 식각 방법은, 먼저, 통상 상부 전극(40)에 형성된 반응가스주입구를 통해 반응가스를 흘려주면서 동시에 상부전 극(40)을 접지에 하부전극(20)을 고주파 전원(21)에 연결한다. 베벨 식각 장비 내에 플라즈마(50)가 형성된다. 이때, 식각의 타겟인 웨이퍼(10)의 에지 영역만을 상부전극(40) 영역 외측으로 노출시킨 상태이므로, 발생된 플라즈마(50)와 웨이퍼(10)의 에지 영역의 표면 물질들이 반응하여 식각이 진행된다. (이하 '영역'은 웨이퍼 표면을 위에서 본 평면도를 가정하였을 때의 영역을 주로 의미한다.)
그러나, 이런 베벨식각 장비에서는 플라즈마 형성용 소오스 파워만 인가되고, 이런 소오스 파워에 의해 웨이퍼 측면을 우회하는 형태의 경로에만 플라즈마가 집중된다. 따라서, 식각력을 가지는 물질 이온이나 라디칼이 웨이퍼 에지면에 정면으로 직진성을 가지고 충돌하여 식각 반응을 일으키는 비율이 낮고, 베벨 식각 장비에서의 에지면 식각의 효율은 떨어지게 된다.
한편, 식각 효율의 저하는 런타입의 증가를 가져오므로 공정 효율을 높이기 위해 베벨 식각 장비의 소오스 파워를 더 높이게 되면, 전반적인 식각력은 향상되지만 장비 내부 부품들에 대한 식각이 진행되어 장비 부품의 내구성이 떨어지고, 장비 유지 보수 비용이나 노력이 증가하게 된다.
본 발명은 상술한 종래 베벨 식각 장비에서의 베벨 식각의 문제점을 해결하기 위한 것으로, 베벨 식각 효율을 높일 수 있는 베벨 식각 방법 및 그에 적합한 장비를 제공하는 것을 목적으로 한다.
본 발명은 베벨 식각에 있어서 웨이퍼 에지면에 대한 식각 효율을 높이면서 식각 장비 내부의 부품 수명을 높이고, 베벨 식각 장비 유지 보수 노력과 비용을 줄일 수 있는 베벨 식각 방법 및 그에 적합한 장비를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 베벨 식각 방법은 웨이퍼의 표면측에 웨이퍼 표면과 인접하게 대향하되 웨이퍼 에지부를 노출시키는 상부 전극을 설치하고, 웨이퍼의 배면쪽에 웨이퍼 하부 전극을 설치하여 상부 전극과 하부 전극 사이에 고주파 전력을 인가함으로써 노출된 웨이퍼 에지부를 식각하는 베벨 식각 방법에서, 웨이퍼의 에지부에 대응되는 영역에는 상기 고주판 전력 인가와 별개로 상대적으로 낮은 주파수의 고주파 전력이 인가되는 단계를 가지는 것을 특징으로 한다.
본 발명에서 고주파 전력은 웨이퍼의 에지부로 둘러싸인 웨이퍼 중앙영역(칩 형성 영역)에 한정하여 인가되어 식각이 이루어질 수 있다.
상기 목적을 달성하기 위한 본 발명의 베벨 식각 장비는 웨이퍼 표면에 인접하게 대향되며 웨이퍼 에지부를 노출시키도록 설치되는 상부 전극, 웨이퍼 배면쪽에 설치되며, 웨이퍼의 에지부에 대응되는 환형 영역에 상대적으로 낮은 주파수의 고주파 전력을 인가할 수 있도록 형성된 하부 제2전극 및 웨이퍼의 배면쪽에 설치되며 상대적으로 높은 주파수의 고주파 전력을 인가할 수 있도록 형성된 하부 제1 전극을 포함하여 이루어지는 것을 특징으로 한다.
본 발명 장비에서 하부 제1 전극은 하부 제2 전극으로 둘러싸인 원 영역에 제한적으로 설치되어 상대적으로 높은 주파수의 고주파 전력이 인가될 수 있다.
본 발명의 상대적으로 낮은 주파수인 고주파는 식각에 사용되는 소오스 가스를 기준으로 상대적으로 높은 주파수인 고주파 전력에 의해 형성되는 플라즈마 내의 식각 물질 이온이나 라디칼 입자들의 질량을 기준으로 실질적으로 움직여 웨이퍼에 충돌할 수 있도록 하는 바이어스 전계를 형성할 수 있는 수준의 주파수이며, 가령, 아르곤 입자를 기준으로 가령 3.3MHz 와 같이 5MHz 이하의 주파수로 할 수 있다. (상부 전극과 웨이퍼 간격에 따라 달라질 수 있음)
본 발명의 상대적으로 높은 주파수인 고주파는 소오스 가스를 기준으로 플라즈마를 형성하되 형성되는 플라즈마의 이온과 라디칼 등 식각 입자가 실질적으로 움직이지 못하게 하는 수준의 주파수이며, 가령, 13.56MHz와 같이 10MHz 이상의 주파수로 할 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도2는 본 발명의 일 실시예에 따른 베벨 식각 장비의 중요 구성부를 나타내는 개략적 단면도이며, 도3은 도2의 베벨 식각 장비의 웨이퍼 배면측 구성을 나타내는 평면도이다.
도 2 및 도3을 참조하여 설명하면, 베벨 식각 장비는 공정 웨이퍼(10)의 배면이 장착되는 하부 전극을 가진다. 하부 전극은 보다 구체적으로 웨이퍼의 중앙 영역과 대응된 하부 제1전극(201)과 하부 제1 전극의 외측 영역에 환형으로 형성되어 웨이퍼의 에지부 영역과 대응된 하부 제2 전극(202)을 구비하여 이루어진다. 본 실시예에서 하부 제1 전극은 하부 제2 전극의 내측 영역으로 한정된 형태를 보이지만 반드시 하부 제2 전극의 내측 영역에 한정될 필요는 없다. 하부 제2 전극(202)의 외측 영역에는 다시 아웃터 링(30)이 설치되어 있다.
상부 전극(40)은 종래의 경우와 마찬가지로 웨이퍼 표면에 밀접한 인근에 위치하며 웨이퍼 표면 위에서 볼 때 웨이퍼 에지부를 노출시키고 있다. 상부 전극(40)에는 고주파 전원의 한 단자가 연결되거나 도시된 것과 같이 접지가 연결된다.
하부 전극 가운데 하부 제1 전극에는 13.58MHz 주파수의 상대적으로 높은 주파수 고주파 전원(211)의 접지되지 않은 일 단자가 연결되고, 하부 제2 전극에는 2MHz 주파수의 상대적으로 낮은 주파수 고주파 전원(212)이 연결되어 있다.
이런 식각 장비 내에서 베벨 식각은, 먼저, 웨이퍼가 하부 전극 위로 놓인 상태에서 챔버 내부의 압력을 낮추고, 온도를 조절한 후, 식각 성분 가스를 투입한다. 식각 성분 가스는 타겟 물질에 따라 달라질 수 있고, 가령, 산화막에 대해 SF6 90sccm, CF4 90sccm, O2 20sccm을 공급할 수 있다. 상대적으로 높은 주파수 고주파 전원의 스위치를 닫아 전력을 인가시킨다. 이때, 대략 웨이퍼 배면 전반에 걸친 하부 제1전극에 상대적으로 높은 주파수의 고주파 전원이 인가되어 소오스 파워로서 플라즈마 상태를 촉발시키고 유지시킨다.
촉발된 플라즈마는 상부 전극과 웨이퍼 표면이 인접한 상태이므로 주로 부호 501과 같이 웨이퍼 주변을 우회하는 형태의 영역에 형성 상태를 유지하게 된다. 즉, 전극에 인가된 높은 고주파로 인하여 이온이나 라디칼과 같은 전자에 비해 무거운 입자는 실질적으로 정지된 정상 상태를 유지하면서 플라즈마 영역을 유지한다. 그러나, 본원에서는 이런 정상 상태를 유지하는 외에 일부 플라즈마 입자는 부호 503의 영역에서 나타낸 것과 같이 상대적으로 낮은 주파수의 고주파로 인하여 식각 물질의 중량 입자가 웨이퍼 표면으로 끌린다.(끌리는 기간과 밀리는 기간을 가지며 끌리는 기간 내에 기판면과 실질적 충돌을 하여 반응을 할 수 있다.)
즉, 하부 제2 전극에는 상대적으로 낮은 주파수인 고주파 전원이 인가되므로 이 고주파 전원은 웨이퍼 에지부에 식각 물질 이온이나 라디칼 입자에 대한 실질적인 인력을 작용시켜 가속된 입자가 웨이퍼 에지부면과 직진성을 가진 상태로 충돌하도록 한다.
고주파 전원의 인가 전력에 대해서는 공정 챔버 크기, 런타임 등에 따라 달라질 수 있으며, 통상 상대적으로 높은 주파수의 플라즈마 소오스 전원(하부 제1 전극 전원)의 전력을 400와트로 할 때 상대적으로 낮은 주파수의 바이어스 전원(하부 제2 전극 전원)의 전력을 50 내지 100와트로 하여 바이어스 전원의 전력 인가가 낮도록 한다.
이러한 실시예에 의하면, 종래의 베벨 식각 장비와 같이 상대적으로 높은 주파수 고주파 전원에 의해 상부 전극과 하부 전극 사이에 웨이퍼 측면을 우회하는 방향으로 플라즈마가 형성되는 외에 도5의 영역 503 및 하부 제2전극(202)에 화살표로 전하 흐름을 표시한 것과 같이 일부 플라즈마 입자는 웨이퍼 에지부에 대응하는 영역의 하부 제2 전극에 의해 가속되어 직진성을 가지면서 웨이퍼 에지면과 충 돌하게 된다. 이 충돌에 의해 웨이퍼 에지면의 물질과 충돌한 식각 물질 이온 등은 에지면의 물질과 쉽게 반응하여 물질을 에지면으로부터 신속히 제거함으로써 베벨 식각 효율을 높일 수 있다.
본 발명에 따르면, 상대적으로 낮은 주파수의 고주파 전원에 의해 식각 입자들이 기판에 충돌되어 베벨 식각 효율을 높일 수 있다.
동시에, 본 발명에 따르면, 베벨 식각 장비에서 식각 효율을 높이면서도 식각 장비 내부의 부품 수명을 높이고, 베벨 식각 장비 유지 보수 노력과 비용을 줄일 수 있다.
Claims (5)
- 웨이퍼의 표면측에 웨이퍼 표면과 인접하게 대향하되 웨이퍼 에지부를 노출시키는 상부 전극을 설치하고, 웨이퍼의 배면쪽에 웨이퍼 하부 전극을 설치하여 상기 상부 전극과 상기 하부 전극 사이에 고주파 전력을 인가함으로써 노출된 상기 웨이퍼 에지부를 식각하는 베벨 식각 방법에서,상기 웨이퍼 에지부에 대응되는 영역에는 상기 고주파 전력을 인가하는 것과 별개로 상기 고주파 전력보다 상대적으로 낮은 주파수의 추가 고주파 전력이 인가되는 단계를 가지는 것을 특징으로 하는 베벨 식각 방법.
- 제 1 항에 있어서,상기 단계에서 고주파 전력은 상기 웨이퍼 에지부로 둘러싸인 웨이퍼 중앙영역에 한정하여 인가되는 것을 특징으로 하는 베벨 식각 방법.
- 제 1 항에 있어서,상기 고주파 전력이 상기 추가 고주파 전력에 비해 높게 인가되는 것을 특징으로 하는 베벨 식각 방법.
- 웨이퍼 표면에 인접하게 대향되며 웨이퍼 에지부를 노출시키도록 설치되는 상부 전극,웨이퍼 배면쪽에 설치되며, 상기 웨이퍼 에지부에 대응되는 환형 영역에 상대적으로 낮은 주파수의 추가 고주파 전력을 인가할 수 있도록 형성된 하부 제2전극 및상기 웨이퍼 배면쪽에 설치되며 상기 추가 고주파 전력에 비해 상대적으로 높은 주파수의 고주파 전력을 인가할 수 있도록 형성된 하부 제1 전극을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치 형성용 베벨 식각 장비.
- 제 4 항에 있어서,상기 추가 고주파 전력의 주파수는 3.3MHz 이하이고,상기 고주파 전력은 10MHz 이상의 주파수를 가지는 것을 특징으로 하는 반도체 장치 형성용 베벨 식각 장비.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070047859A KR20080101289A (ko) | 2007-05-16 | 2007-05-16 | 반도체 장치 제조 방법 및 그에 적합한 장비 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070047859A KR20080101289A (ko) | 2007-05-16 | 2007-05-16 | 반도체 장치 제조 방법 및 그에 적합한 장비 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080101289A true KR20080101289A (ko) | 2008-11-21 |
Family
ID=40287561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070047859A KR20080101289A (ko) | 2007-05-16 | 2007-05-16 | 반도체 장치 제조 방법 및 그에 적합한 장비 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080101289A (ko) |
-
2007
- 2007-05-16 KR KR1020070047859A patent/KR20080101289A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101526020B1 (ko) | 플라즈마 프로세싱 챔버 및 이의 내에서 기판의 베벨 에지 및 챔버 내부를 세정하는 방법 | |
JP4285455B2 (ja) | 半導体チップの製造方法 | |
JP2019096738A (ja) | 素子チップの製造方法 | |
WO2003075333A1 (en) | Electrode for dry etching a wafer | |
JP2006179768A (ja) | 半導体チップの製造方法 | |
KR101295889B1 (ko) | 반도체 장치의 제조 방법 | |
KR20120046072A (ko) | 플라즈마 반응기용 샤워헤드 구조 | |
CN213660344U (zh) | 一种等离子体处理装置 | |
JP2017073438A (ja) | デバイスの製造方法 | |
US20070010096A1 (en) | Method for fabricating semiconductor device | |
US7709393B2 (en) | Method for manufacturing semiconductor device | |
JP4588595B2 (ja) | プラズマ処理装置および処理方法 | |
JP2017073439A (ja) | デバイスの製造方法 | |
KR100399011B1 (ko) | 반도체장치 제조방법 및 장치 | |
KR20080101289A (ko) | 반도체 장치 제조 방법 및 그에 적합한 장비 | |
KR101225544B1 (ko) | 하이브리드 플라즈마 소스와 정전척 히터를 이용한 멀티 스택 레이어 마스크 구조의 산화막 식각방법 | |
US20200218157A1 (en) | Plasma processing method for processing substrate | |
GB2605315A (en) | Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process | |
KR101087141B1 (ko) | 플라즈마 처리 장치에서의 기판 디척킹 방법 | |
US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
US20040261714A1 (en) | Plasma processing apparatus | |
KR100790241B1 (ko) | 비이오엘 공정용 웨이퍼 에지의 베벨식각방법 | |
TWI837534B (zh) | 等離子體處理裝置和處理方法 | |
US20240006157A1 (en) | Methods and systems for dry etching | |
KR100774979B1 (ko) | 기판을 처리하는 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |