KR20080067016A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20080067016A
KR20080067016A KR1020087015689A KR20087015689A KR20080067016A KR 20080067016 A KR20080067016 A KR 20080067016A KR 1020087015689 A KR1020087015689 A KR 1020087015689A KR 20087015689 A KR20087015689 A KR 20087015689A KR 20080067016 A KR20080067016 A KR 20080067016A
Authority
KR
South Korea
Prior art keywords
sustain
resonance
plasma display
electrode
capacitance
Prior art date
Application number
KR1020087015689A
Other languages
English (en)
Other versions
KR100889095B1 (ko
Inventor
시게오 기고
히데히코 쇼지
줌페이 하시구치
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20080067016A publication Critical patent/KR20080067016A/ko
Application granted granted Critical
Publication of KR100889095B1 publication Critical patent/KR100889095B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815—Resonant converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815—Resonant converters
    • H02M7/4818—Resonant converters with means for adaptation of resonance frequency, e.g. by modification of capacitance or inductance of resonance circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electronic Switches (AREA)

Abstract

용량성 부하(Cp)를 구동시키는 회로에 있어서, 트랜지스터(Q3), 다이오드(D1) 및 회수 코일(1)을 거쳐서 흐르는 전류가 배선(L1, L2)에 흐르고, 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q1, Q2)의 각 드레인·소스간 용량에 의해 LC 공진이 발생한다.
트랜지스터(Q1, Q2)의 드레인·소스 사이에 콘덴서(C1, C2)를 병렬로 접속해서 드레인·소스 사이의 전체 용량을 증가시키고, 공진 주파수를 저하시키는 것에 의해 다른 전자 기기에 영향을 미치는 주파수대의 불필요한 전자파 복사를 억제한다.

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}
도 1은 본 발명의 실시예 1에 따른 서스테인 드라이버를 이용한 플라즈마 디스플레이 장치의 구성을 도시하는 블럭도,
도 2는 도 1에 도시한 PDP에 있어서의 스캔 전극 및 서스테인 전압의 구동 전압의 일례를 도시하는 타이밍도,
도 3은 본 발명의 실시예 1에 따른 도 1에 도시한 서스테인 드라이버의 구성을 도시하는 회로도,
도 4는 FET의 드레인·소스 사이에 콘덴서를 접속한 경우와 접속하지 않는 경우의 드레인·소스간 전압과 용량과의 관계를 도시하는 도면,
도 5는 도 1에 도시한 플라즈마 디스플레이 장치로부터 방출되는 전자파의 복사 레벨과 주파수와의 관계를 도시하는 도면,
도 6은 본 발명의 실시예 2에 따른 서스테인 드라이버의 구성을 도시하는 회로도,
도 7은 도 6에 도시한 서스테인 드라이버의 유지 기간의 동작을 설명하기 위한 타이밍도,
도 8은 본 발명의 실시예 3에 따른 서스테인 드라이버의 구성을 도시하는 회로도,
도 9는 본 발명의 실시예 4에 따른 서스테인 드라이버의 구성을 도시하는 회로도,
도 10은 도 9에 도시한 서스테인 드라이버의 유지 기간의 동작을 설명하기 위한 타이밍도,
도 11은 본 발명의 실시예 5에 따른 서스테인 드라이버의 구성을 도시하는 회로도,
도 12는 본 발명의 실시예 6에 따른 스캔 드라이버의 구성을 도시하는 회로도,
도 13은 종래의 서스테인 드라이버의 구성을 도시하는 회로도,
도 14는 도 13에 도시한 서스테인 드라이버의 유지 기간의 동작을 도시하는 타이밍도이다.
본 발명은 구동 펄스에 의해 용량성 부하를 구동시키기 위한 구동 회로 및 이 구동 회로를 이용한 표시 장치에 관한 것이다.
용량성 부하를 구동시키는 종래의 구동 회로로서는, 예를 들면 플라즈마 디스플레이 패널의 서스테인 전극을 구동시키는 서스테인 드라이버가 알려져 있다.
도 13은 종래의 서스테인 드라이버의 구성을 도시한 회로도이다. 도 13에 도시하는 바와 같이, 서스테인 드라이버(400)는 회수 콘덴서(C11), 회수 코일(L11), 스위치(SW11, SW12, SW21, SW22) 및 다이오드(D11, D12)를 포함한다.
스위치(SW11)는 전원 단자(V4)와 노드(N11) 사이에 접속되고, 스위치(SW12)는 노드(N11)와 접지 단자 사이에 접속되어 있다. 전원 단자(V4)에는 전압 Vsus가 인가된다. 노드(N11)는, 예를 들어 480개의 서스테인 전극에 접속되고, 도 13에서는 복수의 서스테인 전극과 접지 단자 사이의 전체 용량에 상당하는 패널 용량(Cp)이 도시되어 있다.
회수 콘덴서(C11)는 노드(N13)와 접지 단자 사이에 접속되어 있다. 노드(N13)와 노드(N12) 사이에 스위치(SW21) 및 다이오드(D11)가 직렬로 접속되고, 노드(N12)와 노드(N13) 사이에 다이오드(D12) 및 스위치(SW22)가 직렬로 접속되어 있다. 회수 코일(L11)은 노드(N12)와 노드(N11) 사이에 접속되어 있다.
도 14는 도 13의 서스테인 드라이버(400)의 유지 기간의 동작을 도시한 타이밍도이다. 도 14에는 도 13의 노드(N11)의 전압 및 스위치(SW21, SW11, SW22, SW12)의 동작이 도시되어 있다.
우선, 기간 Ta에 있어서, 스위치(SW21)가 온으로 되고 스위치(SW12)가 오프로 된다. 이 때, 스위치(SW11, SW22)는 오프로 되어 있다. 이것에 의해, 회수 코일(L11) 및 패널 용량(Cp)에 의한 LC 공진에 의해 노드(N11)의 전압이 완만하게 상승한다. 다음에, 기간 Tb에 있어서, 스위치(SW21)가 오프로 되고 스위치(SW11)가 온으로 된다. 이것에 의해, 노드(N11)의 전압이 급격하게 상승하고, 기간 Tc에서는 노드(N11)의 전압이 Vsus로 고정된다.
다음에, 기간 Td에서는 스위치(SW11)가 오프로 되고, 스위치(SW22)가 온으로 된다. 이것에 의해, 회수 코일(L11) 및 패널 용량(Cp)에 의한 LC 공진에 의해 노드(N11)의 전압이 완만하게 강하한다. 그 후, 기간 Te에 있어서, 스위치(SW22)가 오프로 되고 스위치(SW12)가 온으로 된다. 이것에 의해, 노드(N11)의 전압이 급격하게 강하하여 접지 전위로 고정된다. 상기한 동작을 유지 기간에 있어서 반복해서 실행하는 것에 의해, 복수의 서스테인 전극에 주기적인 유지 펄스 Psu가 인가된다.
상기한 바와 같이, 유지 펄스 Psu의 상승 부분 및 하강 부분은 스위치(SW21)또는 스위치(SW22)의 동작에 따른 기간 Ta, Td의 LC 공진부와 스위치(SW11) 또는 스위치(SW12)의 온 동작에 따른 기간 Tb, Te의 에지부(e1, e2)로 구성되어 있다.
상기한 스위치(SW11, SW12, SW21, SW22)는 통상 스위칭 소자인 FET(전계 효과형 트랜지스터)에 의해 구성되고, 각 FET은 기생 용량으로서 드레인·소스 사이에 용량을 갖고, 각 FET에 접속되는 배선은 인덕턴스 성분을 갖고 있다. 이 때문에, 스위치(SW11) 등이 오프로부터 온으로 변화될 때, 드레인·소스간 용량과 배선의 인덕턴스 성분에 의해 LC 공진이 발생하고, 이 LC 공진에 의해 불필요한 전자파가 복사된다.
또한, 상기한 각 다이오드(D11, D12)도 기생 용량으로서 애노드·캐소드 사이에 용량을 갖고, 각 다이오드에 접속되는 배선도 인덕턴스 성분을 갖고 있다. 이 때문에, 스위치(SW11) 등이 오프로부터 온으로 변화될 때, 애노드·캐소드 사이의 용량과 배선의 인덕턴스 성분에 의해 LC 공진이 발생하고, 이 LC 공진에 의해 불필요한 전자파가 복사된다.
또한, 각 FET의 드레인·소스간 용량 및 각 다이오드의 애노드·캐소드 사이의 용량과 각 배선의 인덕턴스 성분이 작기 때문에, LC 공진의 공진 주파수가 높게 되어, 발생하는 전자파의 주파수도 높아진다. 한편, 전기 용품 단속법에 의한 불필요한 복사 규격에서는 30MHz 이상의 고주파 전자파에 대한 한도값이 정해져 있다. 따라서, 이러한 고주파 전자파의 복사는 다른 전자 기기에 전자적인 악 영향을 끼칠 우려가 있기 때문에, 이 불필요한 고주파 전자파의 복사를 억제하는 것이 바람직하다.
발명의 개시
본 발명의 목적은 불필요한 고주파 전자파의 복사를 억제할 수 있는 구동 회로 및 그 구동 회로를 이용한 표시 장치를 제공하는 것이다.
본 발명의 하나의 특징에 따른 구동 회로는 구동 펄스를 출력해서 용량성 부하를 구동시키기 위한 구동 회로로서, 구동 펄스를 용량성 부하에 공급하기 위한 펄스 공급 경로에 접속되는 전기 회로와, 전기 회로에 접속되는 배선부와, 전기 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감시키는 주파수 저감 회로를 구비한다.
그 구동 회로에 있어서는 구동 펄스를 용량성 부하에 공급하기 위한 펄스 공급 경로에 접속되는 전기 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진 의 공진 주파수를 저감하고 있으므로, LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 불필요한 고주파 전자파의 복사를 억제할 수 있다.
전기 회로는 용량성 부하에 구동 펄스를 인가하기 위한 스위칭 회로를 포함하는 것이 바람직하다.
이 경우, 용량성 부하에 구동 펄스를 인가하기 위한 스위칭 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감하고 있으므로, LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 불필요한 고주파 전자파의 복사를 억제할 수 있다.
용량성 부하는 복수의 전극을 갖는 방전 셀을 포함하며, 스위칭 회로는 방전 셀을 점등시키는 유지 기간에 있어서 용량성 부하에 유지 펄스를 인가하기 위한 유지 펄스용 스위칭 회로를 포함하는 것이 바람직하다.
이 경우, 방전 셀을 점등시키는 유지 기간에 있어서 용량성 부하에 유지 펄스를 인가하기 위한 유지 펄스용 스위칭 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감하고 있으므로, 유지 기간에 있어서 LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 불필요한 고주파 전자파의 복사를 억제할 수 있다.
용량성 부하는 복수의 전극을 갖는 방전 셀을 포함하며, 스위칭 회로는 방전 셀의 전극의 벽전하를 조정하는 초기화 기간에 있어서 용량성 부하에 초기화 펄스를 인가하기 위한 초기화 펄스용 스위칭 회로를 포함하는 것이 바람직하다.
이 경우, 방전 셀의 전극의 벽전하를 조정하는 초기화 기간에 있어서 용량성 부하에 초기화 펄스를 인가하기 위한 초기화 펄스용 스위칭 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감하고 있으므로, 초기화 펄스를 인가하는 구동 회로에서도 유지 기간에 있어서 LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 불필요한 고주파 전자파의 복사를 억제할 수 있다.
스위칭 회로는 전계 효과형 트랜지스터를 포함하는 것이 바람직하다.
이 경우, 전계 효과형 트랜지스터의 드레인·소스간 용량에 기인하는 LC 공진의 공진 주파수를 저감시킬 수 있다.
전기 회로는 다른 전기 소자에 과전압이 인가되는 것을 방지하기 위한 보호 회로를 포함하는 것이 바람직하다.
이 경우, 다른 전기 소자에 과전압이 인가되는 것을 방지하기 위한 보호 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감하고 있으므로, LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 불필요한 고주파 전자파의 복사를 억제할 수 있다.
보호 회로는 다이오드를 포함하는 것이 바람직하다.
이 경우, 다이오드의 애노드·캐소드 사이의 용량에 기인하는 LC 공진의 공진 주파수를 저감시킬 수 있다.
주파수 저감 회로는 LC 공진의 공진 주파수를 30MHz 미만으로 저감시키는 것이 바람직하다.
이 경우, LC 공진에 의한 공진 주파수를 30MHz 미만으로 저감하고 있으므로, 30MHz 이상의 주파수의 전자파 복사를 억제할 수 있다.
주파수 저감 회로는 전기 소자에 병렬로 접속되는 용량성 소자를 포함하는 것이 바람직하다.
이 경우, 전기 회로의 기생 용량에 병렬로 용량성 소자의 용량이 부가되고, LC 공진 경로에 있어서의 용량이 커져 LC 공진의 공진 주파수를 저감시킬 수 있다.
구동 회로는 소정 전압을 공급하는 전압원을 더 포함하고, 스위칭 회로의 한쪽 단부는 전압원에 접속되고, 스위칭 회로의 다른쪽 단부는 배선부에 접속되는 것이 바람직하다.
이 경우, 전압원으로부터 공급되는 전압을 스위칭 회로 및 배선부를 거쳐서 용량성 부하에 인가하고 용량성 부하를 이 전압에 의해 구동할 수 있으므로, 구동 펄스의 인가시에 LC 공진의 공진 주파수를 저감시킬 수 있어 불필요한 고주파 전자파의 복사를 보다 억제할 수 있다.
전압원은 구동 펄스를 상승시키기 위한 제 1 전압을 공급하는 제 1 전압원과 구동 펄스를 하강시키기 위한 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원을 포함하고, 스위칭 회로는 한쪽 단부가 제 1 전압원에 접속되는 제 1 스위칭 소자와, 한쪽 단부가 제 2 전압원에 접속되는 제 2 스위칭 소자를 포함하고, 배선부는 한쪽 단부가 제 1 스위칭 소자의 다른쪽 단부에 접속되는 제 1 배선부와, 한쪽 단부가 제 2 스위칭 소자의 다른쪽 단부에 접속되고 다른쪽 단부가 제 1 배선부의 다른쪽 단부에 접속되는 제 2 배선부를 포함하고, 주파수 저감 회로는 제 1 스위칭 소자에 병렬로 접속되는 제 1 용량성 소자와, 제 2 스위칭 소자에 병렬로 접 속되는 제 2 용량성 소자를 포함하는 것이 바람직하다.
이 경우, 제 1 스위칭 소자 및 제 1 배선부를 거쳐서 제 1 전압을 공급하는 것에 의해 구동 펄스를 상승시키고, 제 2 스위칭 소자 및 제 2 배선부를 거쳐서 제 2 전압을 공급하는 것에 의해 구동 펄스를 하강시킬 수 있다. 또한, 제 1 및 제 2 용량성 소자에 의해 LC 공진 경로에 있어서의 용량이 커져 각 스위칭 소자 및 배선부에 의한 LC 공진의 공진 주파수를 저감시킬 수 있다. 이 결과, 구동 펄스의 상승 및 하강을 실행할 수 있음과 동시에 LC 공진의 공진 주파수를 저감시킬 수 있어 불필요한 고주파 전자파의 복사를 보다 억제할 수 있다.
구동 회로는 한쪽 단부가 용량성 부하에 접속되는 인덕턴스 소자와, 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자를 더 포함하고, 스위칭 회로는 한쪽 단부가 인덕턴스 소자의 다른쪽 단부에 접속되는 1 방향성 도통 소자와, 한쪽 단부가 1 방향성 도통 소자의 다른쪽 단부와 접속되는 스위칭 소자를 포함하고, 배선부의 한쪽 단부는 스위칭 소자의 다른쪽 단부에 접속되고, 배선부의 다른쪽 단부는 회수용 용량성 소자의 한쪽 단부에 접속되고, 주파수 저감 회로는 스위칭 소자에 병렬로 접속되는 용량성 소자를 포함하는 것이 바람직하다.
이 경우, 인덕턴스 소자와 용량성 부하의 LC 공진에 의해 구동 펄스를 상승 또는 하강시킬 수 있고, 또한 회수용 용량성 소자에 의해 용량성 부하로부터 전하를 회수할 수 있으므로, 구동 회로의 소비 전력을 저감시킬 수 있다. 또한, 용량성 소자에 의해 LC 공진 경로에 있어서의 용량이 커져 스위칭 소자 및 배선부에 의한 LC 공진의 공진 주파수를 저감시킬 수 있으므로, 불필요한 고주파 전자파의 복 사를 억제할 수 있다.
구동 회로는 한쪽 단부가 용량성 부하에 접속되는 인덕턴스 소자와 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자를 더 포함하고, 스위칭 회로는 한쪽 단부가 회수용 용량성 소자의 한쪽 단부와 접속되는 스위칭 소자와, 한쪽 단부가 스위칭 소자의 다른쪽 단부에 접속되는 1 방향성 도통 소자를 포함하고, 배선부의 한쪽 단부는 1 방향성 도통 소자의 다른쪽 단부에 접속되고, 배선부의 다른쪽 단부는 인덕턴스 소자의 다른쪽 단부에 접속되고, 주파수 저감 회로는 1 방향성 도통 소자에 병렬로 접속되는 용량성 소자를 포함하는 것이 바람직하다.
이 경우, 인덕턴스 소자와 용량성 부하의 LC 공진에 의해 구동 펄스를 상승 또는 하강시킬 수 있고, 또한 회수용 용량성 소자에 의해 용량성 부하로부터 전하를 회수할 수 있으므로, 구동 회로의 소비 전력을 저감시킬 수 있다. 또한, 용량성 소자에 의해 LC 공진 경로에 있어서의 용량이 커져 1 방향성 도통 소자 및 배선부에 의한 LC 공진의 공진 주파수를 저감시킬 수 있으므로, 불필요한 고주파 전자파의 복사를 억제할 수 있다.
구동 회로는 소정 전압을 공급하는 전압원과, 한쪽 단부가 용량성 부하에 접속되는 인덕턴스 소자와, 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자와, 회수용 용량성 소자와 인덕턴스 소자를 접속하기 위한 접속 회로를 더 포함하며, 보호 회로는 한쪽 단부가 전압원에 접속되고 다른쪽 단부가 접속 회로의 인덕턴스 소자측의 한쪽 단부와 접속되는 1 방향성 도통 소자를 포함하고, 주파수 저감 회로는 1 방향성 도통 소자에 병렬로 접속되는 용량성 소자를 포함하는 것이 바람직하다.
이 경우, 1 방향성 도통 소자에 의해 전압원으로부터 접속 회로로 전압이 공급되는 것을 방지할 수 있다. 또한, 인덕턴스 소자와 용량성 부하의 LC 공진에 의해 구동 펄스를 상승 또는 하강시킬 수 있고, 또한 회수용 용량성 소자에 의해 용량성 부하로부터 전하를 회수할 수 있으므로, 구동 회로의 소비 전력을 저감시킬 수 있다. 또한, 용량성 소자에 의해 LC 공진 경로에 있어서의 용량이 커져 1 방향성 도통 소자 및 배선부에 의한 LC 공진의 공진 주파수를 저감시킬 수 있으므로, 불필요한 고주파 전자파의 복사를 억제할 수 있다.
본 발명의 다른 특징에 따른 표시 장치는 복수의 전극으로 구성되는 복수의 용량성 부하를 포함하는 표시 패널과, 구동 펄스를 출력해서 표시 패널의 용량성 부하를 구동시키는 구동 회로를 구비하고, 구동 회로는 구동 펄스를 용량성 부하로 공급하기 위한 펄스 공급 경로에 접속되는 전기 회로와, 전기 회로에 접속되는 배선부와, 전기 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감시키는 주파수 저감 회로를 포함한다.
그 표시 장치에 있어서는 구동 펄스를 용량성 부하로 공급하기 위한 펄스 공급 경로에 접속되는 전기 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감시키고 있으므로, 표시 패널의 복수의 용량성 부하를 구동시키더라도 구동 회로로부터 발생되는 불필요한 고주파 전자파의 복사가 억제되어 표시 장치로부터 발생되는 불필요한 고주파 전자파의 복사를 억제할 수 있다.
전기 회로는 용량성 부하에 구동 펄스를 인가하기 위한 스위칭 회로를 포함 하는 것이 바람직하다.
이 경우, 용량성 부하에 구동 펄스를 인가하기 위한 스위칭 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감하고 있으므로, LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 표시 장치로부터 발생되는 불필요한 고주파 전자파의 복사를 억제할 수 있다.
용량성 부하는 복수의 전극으로 구성되는 방전 셀을 포함하며, 스위칭 회로는 방전 셀을 점등시키는 유지 기간에 있어서 용량성 부하에 유지 펄스를 인가하기 위한 유지 펄스용 스위칭 회로를 포함하는 것이 바람직하다.
이 경우, 방전 셀을 점등시키는 유지 기간에 있어서 용량성 부하에 유지 펄스를 인가하기 위한 유지 펄스용 스위칭 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감하고 있으므로, 유지 기간에 있어서 LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 표시 장치로부터 발생되는 불필요한 고주파 전자파의 복사를 억제할 수 있다.
용량성 부하는 복수의 전극으로 구성되는 방전 셀을 포함하며, 스위칭 회로는 방전 셀의 전극의 벽전하를 조정하는 초기화 기간에 있어서 용량성 부하에 초기화 펄스를 인가하기 위한 초기화 펄스용 스위칭 회로를 포함하는 것이 바람직하다.
이 경우, 방전 셀의 전극의 벽전하를 조정하는 초기화 기간에 있어서 용량성 부하에 초기화 펄스를 인가하기 위한 초기화 펄스용 스위칭 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감시키고 있으므로, 초기화 펄스를 인가하는 구동 회로에서도 유지 기간에 있어서 LC 공진에 의해 발생되는 전 자파의 주파수를 저감시킬 수 있어, 표시 장치로부터 발생되는 불필요한 고주파 전자파의 복사를 억제할 수 있다.
전기 회로는 다른 전기 소자에 과전압이 인가되는 것을 방지하기 위한 보호 회로를 포함하는 것이 바람직하다.
이 경우, 다른 전기 소자에 과전압이 인가되는 것을 방지하기 위한 보호 회로의 기생 용량과 배선부의 인덕턴스 성분과의 LC 공진의 공진 주파수를 저감시키고 있으므로, LC 공진에 의해 발생되는 전자파의 주파수를 저감시킬 수 있어 표시 장치로부터 발생되는 불필요한 고주파의 전자파 복사를 억제할 수 있다.
주파수 저감 회로는 LC 공진의 공진 주파수를 30MHz 미만으로 저감시키는 것이 바람직하다.
이 경우, LC 공진에 의한 공진 주파수를 30MHz 미만으로 저감시키고 있으므로, 표시 장치로부터 발생되는 30MHz 이상의 주파수의 전자파 복사를 억제할 수 있다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명에 따른 구동 회로의 일례로서, 플라즈마 디스플레이 장치에 이용되는 서스테인 드라이버에 대하여 설명한다. 또, 본 발명의 구동 회로는 용량성 부하를 구동하는 것이면, 다른 장치에도 마찬가지로 적용할 수 있어, 예를 들면 플라즈마 디스플레이 패널, 액정 디스플레이, 일렉트로루미네슨스(electro luminescence) 디스플레이 등의 표시 장치의 구동 회로에 적용할 수 있다. 또한, 본 발명의 구동 회로를 플라즈마 디스플레이 패널에 이용하는 경우에는 AC형, DC형 등의 어느 하나의 플라즈마 디스플레이 패널의 구동 회로에도 적용할 수 있고, 어드레스 전극, 서스테인 전극 및 스캔 전극 중의 어느 하나의 구동 회로에도 적용할 수 있지만, 서스테인 전극 및 스캔 전극의 구동 회로에 적합하게 이용할 수 있다.
도 1은 본 발명의 실시예 1에 따른 서스테인 드라이버를 이용한 플라즈마 디스플레이 장치의 구성을 도시하는 블럭도이다.
도 1의 플라즈마 디스플레이 장치는 PDP(플라즈마 디스플레이 패널)(1), 데이터 드라이버(2), 스캔 드라이버(3), 복수의 스캔 드라이버 IC(회로)(3a) 및 서스테인 드라이버(4)를 포함한다.
PDP(1)은 복수의 어드레스 전극(데이터 전극)(11), 복수의 스캔 전극(주사 전극)(12) 및 복수의 서스테인 전극(유지 전극)(13)을 포함한다. 복수의 어드레스 전극(11)은 화면의 수직 방향으로 배열되고, 복수의 스캔 전극(12) 및 복수의 서스테인 전극(13)은 화면의 수평 방향으로 배열되어 있다. 또한, 복수의 서스테인 전극(13)은 공통으로 접속되어 있다. 어드레스 전극(11), 스캔 전극(12) 및 서스테인 전극(13)의 각 교점에는 방전 셀이 형성되고, 각 방전 셀이 화면상의 화소를 구성한다.
데이터 드라이버(2)는 PDP(1)의 복수의 어드레스 전극(11)에 접속되어 있다. 복수의 스캔 드라이버 IC(3a)는 스캔 드라이버(3)에 접속되어 있다. 각 스캔 드라이버 IC(3a)에는 PDP(1)의 복수의 스캔 전극(12)이 접속되어 있다. 서스테인 드라 이버(4)는 PDP(1)의 복수의 서스테인 전극(13)에 접속되어 있다.
데이터 드라이버(2)는 기입 기간에 있어서 화상 데이터에 따라 PDP(1)의 해당하는 어드레스 전극(11)에 기입 펄스를 인가한다. 복수의 스캔 드라이버 IC(3a)는 스캔 드라이버(3)에 의해 구동되고, 기입 기간에 있어서 시프트 펄스 SH를 수직주사 방향으로 시프트하면서 PDP(1)의 복수의 스캔 전극(12)에 기입 펄스를 순서대로 인가한다. 이것에 의해, 해당하는 방전 셀에 있어서 어드레스 방전이 실행된다.
또한, 복수의 스캔 드라이버 IC(3a)는 유지 기간에 있어서 주기적인 유지 펄스를 PDP(1)의 복수의 스캔 전극(12)에 인가한다. 한편, 서스테인 드라이버(4)는 유지 기간에 있어서 PDP(1)의 복수의 서스테인 전극(13)에 스캔 전극(12)의 유지 펄스에 대해서 180°위상이 어긋난 유지 펄스를 동시에 인가한다. 이것에 의해, 해당하는 방전 셀에 있어서 유지 방전이 실행된다.
도 2는 도 1의 PDP(1)에 있어서의 스캔 전극(12) 및 서스테인 전극(13)의 구동 전압의 일례를 도시하는 타이밍도이다.
초기화 및 기입 기간에는 복수의 스캔 전극(12)에 초기화 펄스(셋업 펄스) Pset가 동시에 인가된다. 그 후, 복수의 스캔 전극(12)에 기입 펄스 Pw가 순서대로 인가된다. 이것에 의해, PDP(1)의 해당하는 방전 셀에 있어서 어드레스 방전이 발생한다.
다음에, 유지 기간에 있어서 복수의 스캔 전극(12)에 유지 펄스 Psc가 주기적으로 인가되고, 복수의 서스테인 전극(13)에 유지 펄스 Psu가 주기적으로 인가된 다. 유지 펄스 Psu의 위상은 유지 펄스 Psc의 위상에 대해서 180°어긋나 있다. 이것에 의해, 어드레스 방전에 계속해서 유지 방전이 발생한다.
다음에, 도 1에 도시하는 서스테인 드라이버(4)에 대해서 설명한다. 도 3은 도 1에 도시한 서스테인 드라이버(4)의 구성을 도시하는 회로도이다.
도 3의 서스테인 드라이버(4)는 스위칭 소자인 n채널형 FET(전계 효과형 트랜지스터, 이하 트랜지스터라 함)(Q1∼Q4), 콘덴서(C1, C2), 회수 콘덴서(Cr), 회수 코일(L) 및 다이오드(D1, D2)를 포함한다.
트랜지스터(Q1)는 한쪽 단부가 전원 단자(V1)에 접속되고 다른쪽 단부가 배선(L1)을 거쳐서 노드(N1)에 접속되고 게이트에는 제어 신호(S1)가 입력된다. 트랜지스터(Q1)는 기생 용량으로서 드레인·소스간 용량(CP1)을 갖고, 트랜지스터(Q1)의 드레인·소스 사이에는 콘덴서(C1)가 병렬로 접속된다. 전원 단자(V1)에는 전압 Vsus가 인가된다.
트랜지스터(Q2)는 한쪽 단부가 배선(L2)을 거쳐서 노드(N1)에 접속되고 다른쪽 단부가 접지 단자에 접속되고 게이트에는 제어 신호(S2)가 입력된다. 트랜지스터(Q2)는 기생 용량으로서 드레인·소스간 용량(CP2)을 갖고, 트랜지스터(Q2)의 드레인·소스 사이에는 콘덴서(C2)가 병렬로 접속된다.
노드(N1)는, 예를 들면 480개의 서스테인 전극(13)에 접속되어 있지만, 도 3에서는 복수의 서스테인 전극(13)과 접지 단자 사이의 전체 용량에 상당하는 패널 용량(Cp)이 도시되어 있다.
회수 콘덴서(Cr)는 노드(N3)와 접지 단자 사이에 접속되어 있다. 트랜지스 터(Q3) 및 다이오드(D1)는 노드(N3)와 노드(N2) 사이에 직렬로 접속되어 있다. 다이오드(D2) 및 트랜지스터(Q4)는 노드(N2)와 노드(N3) 사이에 직렬로 접속되어 있다. 트랜지스터(Q3)의 게이트에는 제어 신호(S3)가 입력되고, 트랜지스터(Q4)의 게이트에는 제어 신호(S4)가 입력된다. 회수 코일(L)은 노드(N2)와 노드(N1) 사이에 접속되어 있다.
본 실시예에서는 트랜지스터(Q1, Q2)가 전기 회로, 스위칭 회로 및 유지 펄스용 스위칭 회로에 상당하고, 배선(L1, L2)이 배선부에 상당하고, 콘덴서(C1, C2)가 주파수 저감 회로에 상당하고, 전원 단자(V1) 및 접지 단자가 전압원에 상당한다. 또한, 트랜지스터(Q1)가 제 1 스위칭 소자에 상당하고, 트랜지스터(Q2)가 제 2 스위칭 소자에 상당하고, 배선(L1)이 제 1 배선부에 상당하고, 배선 (L2)이 제 2 배선부에 상당하고, 콘덴서(C1)가 제 1 용량성 소자에 상당하고, 콘덴서(C2)가 제 2 용량성 소자에 상당하고, 전원 단자(V1)가 제 1 전압원에 상당하고, 접지 단자가 제 2 전압원에 상당한다.
다음에, 상기한 바와 같이 구성된 서스테인 드라이버(4)의 유지 기간의 동작에 대해서 설명한다.
우선, 제어 신호(S2)가 로우 레벨로 되어 트랜지스터(Q2)가 오프로 되고, 제어 신호(S3)가 하이 레벨로 되어 트랜지스터(Q3)가 온으로 된다. 이 때, 제어 신호 (S1)는 로우 레벨에 있어 트랜지스터(Q1)는 오프로 되고, 제어 신호(S4)는 로우 레벨에 있어 트랜지스터(Q4)는 오프로 되어 있다. 따라서, 회수 콘덴서(Cr)가 트랜지스터(Q3) 및 다이오드(D1)를 거쳐서 회수 코일(L)에 접속되고, 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 노드(N1)의 전압이 완만하게 상승한다. 이 때, 회수 콘덴서(Cr)의 전하가 트랜지스터(Q3), 다이오드(D1) 및 회수 코일(L)을 거쳐서 패널 용량(Cp)으로 방출된다.
또한, 이 때, 트랜지스터(Q3), 다이오드(D1) 및 회수 코일(L)을 거쳐서 흐르는 전류는 패널 용량(Cp)에 유입될 뿐만 아니라, 배선(L1)을 거쳐서 트랜지스터(Q1)의 드레인·소스간 용량(CP1) 및 콘덴서(C1)로 흐름과 동시에, 배선(L2)을 거쳐서 트랜지스터(Q2)의 드레인·소스간 용량(CP2) 및 콘덴서(C2)로도 흐른다. 이 때문에, 배선(L1, L2)의 각 인덕턴스 성분과 트랜지스터(Q1, Q2)의 각 드레인·소스간 용량(CP1, CP2) 및 콘덴서(C1, C2)에 의해 LC 공진이 발생한다.
그러나, 본 실시예에서는, 이 LC 공진에 기여하는 용량은 드레인·소스간 용량(CP1, CP2)과 콘덴서(C1, C2)를 각각 가산한 용량으로 되므로, 그의 공진 주파수는 드레인·소스간 용량(CP1, CP2)에만 의한 공진 주파수보다도 저감된다. 구체적으로는 LC 공진의 공진 주파수가 30MHz 미만으로 되도록, 각 콘덴서(C1, C2)의 용량을 각 트랜지스터(Q1, Q2)의 드레인·소스간 용량(CP1, CP2)에 대해서, 예를 들어 약 5∼10배로 설정하고 있다.
여기서, 일례로서, 2000pF의 콘덴서를 FET의 드레인·소스 사이에 병렬로 접속한 경우의 드레인·소스간 용량과 드레인·소스간 전압과의 관계에 대해서 설명한다. 도 4는 2000pF의 콘덴서를 FET에 병렬로 접속한 경우와 접속하지 않는 경우의 드레인·소스간 용량 Cds(pF)와 드레인·소스간 전압 Vds(V)와의 관계를 도시하는 도면이다. 도 4에서는 FET의 드레인·소스 사이에 콘덴서를 접속하고 있지 않 은 경우를 점선으로 나타내고, 2000pF의 콘덴서를 병렬로 접속한 경우를 실선으로 나타내고 있다.
도 4에 도시하는 바와 같이, 2000pF의 콘덴서가 FET의 드레인·소스 사이에 병렬로 접속되면, 접속하지 않는 경우에 비해서 드레인·소스간 용량 Cds가 증가하는 것을 알 수 있다. 본 실시예의 경우, 도 3에 도시한 트랜지스터(Q1, Q2)의 드레인·소스간 전압 Vds가 약 200V이기 때문에, 2000pF의 콘덴서를 각 트랜지스터(Q1, Q2)의 드레인·소스 사이에 병렬로 접속하는 것에 의해, 각 트랜지스터(Q1, Q2)의 드레인·소스간 용량 Cds가 콘덴서를 접속하지 않는 경우에 비해서 약 10배정도 증가하는 것을 알 수 있다.
상기한 바와 같이, 트랜지스터(Q1, Q2)의 드레인·소스 사이에 콘덴서(C1, C2)를 병렬로 접속하는 것에 의해, 트랜지스터(Q3)가 오프로부터 온으로 변화되었을 때에 발생하는 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q1, Q2)의 드레인·소스간 용량(CP1, CP2) 및 콘덴서(C1, C2)에 의한 LC 공진의 공진 주파수가 30MHz 미만으로 되어 30MHz 이상의 불필요한 전자파의 복사가 억제된다.
다음에, 제어 신호(S1)가 하이 레벨로 되어 트랜지스터(Q1)가 온으로 되고, 제어 신호(S3)가 로우 레벨로 되어 트랜지스터(Q3)가 오프로 된다. 따라서, 노드(N1)가 전원 단자(V1)에 접속되고 노드(N1)의 전압이 급격하게 상승하여 전압 Vsus로 고정된다.
이 때, 전원 단자(V1)로부터 트랜지스터(Q1)를 거쳐서 흐르는 전류는 패널 용량(Cp)에 유입될 뿐만 아니라, 배선(L1, L2)을 거쳐서 트랜지스터(Q2)의 드레인 ·소스간 용량(CP2) 및 콘덴서(C2)에도 유입된다. 이 때문에, 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q2)의 드레인·소스간 용량(CP2) 및 콘덴서(C2)에 의해 LC 공진이 발생한다.
이 경우에도 상기와 마찬가지로, 이 LC 공진에 기여하는 용량이 드레인·소스간 용량(CP2)과 콘덴서(C2)를 가산한 용량으로 되기 때문에, 트랜지스터(Q1)가 오프로부터 온으로 변화되었을 때에 발생하는 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q2)의 드레인·소스간 용량(CP2) 및 콘덴서(C2)에 의한 LC 공진의 공진 주파수가 30MHz 미만으로 되어, 30MHz 이상의 불필요한 전자파의 복사가 억제된다.
다음에, 제어 신호(S1)가 로우 레벨로 되어 트랜지스터(Q1)가 오프로 되고, 제어 신호(S4)가 하이 레벨로 되어 트랜지스터(Q4)가 온으로 된다. 따라서, 회수 콘덴서(Cr)가 다이오드(D2) 및 트랜지스터(Q4)를 거쳐서 회수 코일(L)에 접속되고, 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 노드(N1)의 전압이 완만하게 강하한다. 이 때, 패널 용량(Cp)에 축적된 전하는 회수 코일(L), 다이오드(D2) 및 트랜지스터(Q4)를 거쳐서 회수 콘덴서(Cr)에 축적되고, 전하의 회수가 실행된다.
또한, 이 때, 패널 용량(Cp)으로부터 흐르는 전류는 회수 코일(L), 다이오드(D2) 및 트랜지스터(Q4)를 거쳐서 회수 콘덴서(Cr)로 유입될 뿐만 아니라, 배선(L1, L2)을 거쳐서 트랜지스터(Q1, Q2)의 드레인·소스간 용량(CP1, CP2) 및 콘덴서(C1, C2)로도 흐른다. 이 때문에, 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q1, Q2)의 드레인·소스간 용량(CP1, CP2) 및 콘덴서(C1, C2)에 의해 LC 공진이 발생한다.
이 경우에도 상기와 마찬가지로, 이 LC 공진에 기여하는 용량이 드레인·소스간 용량(CP1, CP2)과 콘덴서(C1, C2)를 각각 가산한 용량으로 되기 때문에, 트랜지스터(Q4)가 오프로부터 온으로 변화되었을 때에 발생하는 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q1, Q2)의 드레인·소스간 용량(CP1, CP2) 및 콘덴서(C1, C2)에 의한 LC 공진의 공진 주파수가 30MHz 미만으로 되어, 30MHz 이상의 불필요한 전자파의 복사가 억제된다.
다음에, 제어 신호(S2)가 하이 레벨로 되어 트랜지스터(Q2)가 온으로 되고, 제어 신호(S4)가 로우 레벨로 되어 트랜지스터(Q4)가 오프로 된다. 따라서, 노드(N1)가 접지 단자에 접속되고, 노드(N1)의 전압이 급격하게 강하하여 접지 전위로 고정된다.
이 때, 트랜지스터(Q2)를 거쳐서 접지 단자로 흐르는 전류는 패널 용량(Cp)으로부터 유입될 뿐만 아니라, 배선(L1, L2)을 거쳐서 트랜지스터(Q1)의 드레인·소스간 용량(CP1) 및 콘덴서(C1)로부터도 유입한다. 이 때문에, 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q1)의 드레인·소스간 용량(CP1) 및 콘덴서(C1)에 의해 LC 공진이 발생한다.
이 경우에도 상기와 마찬가지로, 이 LC 공진에 기여하는 용량이 드레인·소스간 용량(CP1)과 콘덴서(C1)를 가산한 용량으로 되기 때문에, 트랜지스터(Q2)가 오프로부터 온으로 변화되었을 때에 발생하는 배선(L1, L2)의 인덕턴스 성분과 트랜지스터(Q1)의 드레인·소스간 용량(CP1) 및 콘덴서(C1)에 의한 LC 공진의 공진 주파수도 30MHz 미만으로 되어, 30MHz 이상의 불필요한 전자파의 복사가 억제된다.
상기한 동작을 유지 기간에 있어서 반복해서 실행하는 것에 의해, 도 14에 도시하는 종래의 유지 펄스 Psu와 동일한 파형을 갖는 유지 펄스 Psu가 복수의 서스테인 전극(13)에 주기적으로 인가됨과 동시에 30MHz 이상의 불필요한 전자파의 복사가 억제된다.
다음에, 상기한 바와 같이 트랜지스터(Q1, Q2)에 콘덴서(C1, C2)를 병렬로 접속한 경우의 전자파의 복사 레벨의 저감 효과에 대해서 설명한다. 도 5는 도 1에 도시한 플라즈마 디스플레이 장치로부터 방출되는 전자파의 복사 레벨과 주파수와의 관계를 도시하는 도면이다. 도 5에서는 콘덴서(C1, C2)를 트랜지스터(Q1, Q2)의 드레인·소스 사이에 병렬로 접속한 경우를 실선으로 나타내고, 콘덴서(C1, C2)를 접속하고 있지 않은 경우를 점선으로 나타낸다.
도 5에 도시하는 바와 같이, 콘덴서(C1, C2)를 접속하고 있지 않은 경우, 전자파의 복사 레벨은 30MHz보다 높은 주파수 f0에서 피크를 취하고, 30MHz 이상의 전자파의 복사 레벨이 높게 되어 있는 것을 알 수 있다. 한편, 콘덴서(C1, C2)를 트랜지스터(Q1, Q2)의 드레인·소스 사이에 병렬로 접속한 경우, 공진 주파수가 f0으로부터 f1로 저감되어 30MHz보다 낮은 주파수 f1에서 피크를 취하게 된다. 따라서, 30MHz 이상의 전자파의 복사 레벨이 충분히 저감되어 30MHz 이상의 불필요한 전자파의 복사를 충분히 억제할 수 있다는 것을 알 수 있다.
상기한 바와 같이, 본 실시예에서는 콘덴서(C1, C2)가 트랜지스터(Q1, Q2)의 드레인·소스 사이에 병렬로 접속되어 있기 때문에, 트랜지스터(Q1∼Q4)가 오프로 부터 온으로 변화되었을 때에 발생하는 LC 공진의 공진 주파수를 30MHz 미만의 낮은 주파수로 이동시킬 수 있다. 따라서, 30MHz 이상의 고주파 전자파의 복사를 억제할 수 있다.
다음에, 도 1에 도시한 서스테인 드라이버(4)로서 이용되는 다른 서스테인 드라이버에 대해서 설명한다. 도 6은 본 발명의 실시예 2에 따른 서스테인 드라이버의 구성을 도시하는 회로도이다.
도 6에 도시한 서스테인 드라이버(4a)와 도 3에 도시한 서스테인 드라이버(4)에서 다른 점은 콘덴서(C1, C2)가 생략되고, 트랜지스터(Q3, Q4)에 병렬로 접속되는 콘덴서(C3, C4)가 부가된 점이며, 그 밖의 점은 도 3에 도시한 서스테인 드라이버(4)와 마찬가지이므로, 동일 부분에는 동일 부호를 붙이고, 이하 상세한 설명을 생략한다.
도 6에 도시한 바와 같이, 콘덴서(C3)는 트랜지스터(Q3)의 드레인·소스 사이에 병렬로 접속되고, 콘덴서(C4)는 트랜지스터(Q4)의 드레인·소스 사이에 병렬로 접속된다. 트랜지스터(Q3)의 한쪽 단부는 배선(L3)을 거쳐서 노드(N3)에 접속되고, 트랜지스터(Q4)의 한쪽 단부는 배선(L4)을 거쳐서 노드(N3)에 접속되어 있다. 또, 배선(L3) 및 배선(L4)은 트랜지스터(Q3) 및 트랜지스터(Q4)의 드레인·소스간 배선 전체를 가리키고 있다. 트랜지스터(Q3)는 기생 용량으로서 드레인·소스간 용량(CP3)을 갖고, 트랜지스터(Q4)는 기생 용량으로서 드레인·소스간 용량(CP4)을 갖는다. 다이오드(D1)는 기생 용량으로서 애노드·캐소드 사이의 용량(CP5)을 갖고, 다이오드(D2)는 기생 용량으로서 애노드·캐소드 사이의 용 량(CP6)을 갖는다.
본 실시예에서는 트랜지스터(Q3, Q4)가 전기 회로, 스위칭 회로 및 유지 펄스용 스위칭 회로에 상당하고, 배선(L3, L4)이 배선부에 상당하고, 콘덴서(C3, C4)가 주파수 저감 회로에 상당하고, 회수 코일(L)이 인덕턴스 소자에 상당하고, 회수 콘덴서(Cr)가 회수용 용량성 소자에 상당하고, 다이오드(D1, D2)가 1 방향성 도통 소자, 트랜지스터(Q3, Q4)가 스위칭 소자에 상당한다.
다음에, 상기한 바와 같이 구성된 서스테인 드라이버(4a)의 유지 기간의 동작에 대해서 설명한다. 도 7은 도 6에 도시한 서스테인 드라이버(4a)의 유지 기간의 동작을 설명하기 위한 타이밍도이다. 도 7에는 트랜지스터(Q1∼Q4)에 입력되는 제어 신호(S1∼S4) 및 노드(N1∼N3)의 각 전압이 도시되어 있다. 또, 도 6에 도시한 서스테인 드라이버(4a)의 기본적인 동작은 도 3에 도시한 서스테인 드라이버(4)와 마찬가지이므로, LC 공진의 발생 메카니즘 등의 다른 점에 대해서만 이하 상세하게 설명한다.
우선, 트랜지스터(Q4)의 드레인·소스간 용량(CP4) 및 배선(L4)의 인덕턴스 성분에 의한 LC 공진은 트랜지스터(Q4)가 오프 상태에 있고 또한 트랜지스터(Q4)의 드레인·소스 사이에 급격한 전압 변화가 발생하는 경우에 발생한다. 구체적으로는 도 7에 나타낸 시각 t1, t2에 있어서 드레인·소스간 용량(CP4) 및 배선(L4)의 인덕턴스 성분에 의한 LC 공진이 발생한다.
시각 t1의 경우, 제어 신호(S3)가 하이 레벨로 되어 트랜지스터(Q3)가 온으로 되고, 노드(N2)의 전위가 0V로부터 노드(N3)의 전위 약 Vsus/2로 상승하는 순간 에 LC 공진이 발생한다. 이 때, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6), 트랜지스터(Q4)의 드레인·소스간 용량(CP4) 및 배선(L4)을 거쳐서 고주파의 전류가 노드(N2)로부터 노드(N3)를 향해서 흐르려고 한다. 이 때문에, 트랜지스터(Q4)의 드레인·소스간 용량(CP4) 및 배선(L4)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
또한, 시각 t2의 경우, 노드(N1)의 전위가 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 피크 전압으로부터 하강하기 시작하고, 회수 코일(L)에 흐르는 전류의 방향이 노드(N1)로부터 노드(N2)로 역전되면, 다이오드(D1)가 비도통으로 되므로, 전류는 경로가 차단되고 노드(N2)의 전위는 급격하게 노드(N1)의 전위를 향해서 상승한다. 이 때, 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5) 등의 노드(N2)에 접속되어 있는 부유 용량 및 회수 코일(L)에 의한 LC 공진을 발생시키고 노드(N2)의 전위가 링잉(ringing)하면서 상승하는 순간에 고주파의 LC 공진이 발생한다.
이 때, 다이오드(D2)는 온으로 되고, 트랜지스터(Q4)의 드레인·소스간 용량(CP4) 및 배선(L4)을 거쳐서 고주파의 전류가 노드(N2)로부터 노드(N3)를 향해서 흐르려고 한다. 이 때문에, 트랜지스터(Q4)의 드레인·소스간 용량(CP4) 및 배선(L4)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
그러나, 본 실시예에서는 트랜지스터(Q4)에 병렬로 콘덴서(C4)가 접속되어 있기 때문에, 트랜지스터(Q4)의 드레인·소스간 용량(CP4) 및 배선(L4)의 인덕턴스 성분에 의한 LC 공진에 기여하는 용량은 트랜지스터(Q4)의 드레인·소스간 용량(CP4)과 콘덴서(C4)를 가산한 용량으로 되므로, 그의 공진 주파수는 드레인·소스간 용량(CP4)에만 의한 공진 주파수보다도 저감된다. 구체적으로는 이 LC 공진의 공진 주파수가 30MHz 미만으로 되도록 콘덴서(C4)의 용량이 설정되어 30MHz 이상의 불필요한 전자파의 복사를 억제하고 있다.
다음에, 트랜지스터(Q3)의 드레인·소스간 용량(CP3) 및 배선(L3)의 인덕턴스 성분에 의한 LC 공진은 트랜지스터(Q3)가 오프 상태에 있고 또한 트랜지스터(Q3)의 드레인·소스 사이에 급격한 전압 변화가 발생하는 경우에 발생한다. 구체적으로는 도 7에 나타낸 시각 t3, t4에 있어서 드레인·소스간 용량(CP3) 및 배선(L3)의 인덕턴스 성분에 의한 LC 공진이 발생한다.
시각 t3의 경우, 유지 펄스 Psu의 상승시의 전력 회수 기간이 종료하고 제어 신호(S1)가 하이 레벨로 되어 트랜지스터(Q1)가 온으로 되고, 전원 단자(V1)의 전압 Vsus가 노드(N2)에 인가되고 있는 상태로부터, 제어 신호(S4)가 하이 레벨로 되어 트랜지스터(Q4)가 온으로 되고, 노드(N2)의 전위가 Vsus로부터 노드(N3)의 전위 약 Vsus/2로 하강하는 순간에 LC 공진이 발생한다.
이 때, 배선(L3), 트랜지스터(Q3)의 드레인·소스간 용량(CP3) 및 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5)을 거쳐서 고주파의 전류가 노드(N3)로부터 노드(N2)를 향해서 흐르려고 한다. 이 때문에, 트랜지스터(Q3)의 드레인·소스간 용량(CP3) 및 배선(L3)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
또한, 시각 t4의 경우, 유지 펄스 Psu의 하강시의 전력 회수 기간이 종료하고 회수 코일(L)에 흐르는 전류의 방향이 노드(N2)로부터 노드(N1)로 역전되면, 다이오드(D2)가 비도통으로 되므로, 전류는 경로가 차단되고 노드(N2)의 전위는 급격하게 노드(N1)의 전위를 향해서 강하한다. 이 때, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 등의 노드(N2)에 접속되어 있는 부유 용량 및 회수 코일(L)에 의한 LC 공진을 발생시키고 노드(N2)의 전위가 링잉하면서 하강하는 순간에 고주파의 LC 공진이 발생한다.
이 때, 다이오드(D1)는 온으로 되고, 배선(L3) 및 트랜지스터(Q3)의 드레인·소스간 용량(CP3)을 거쳐서 고주파의 전류가 노드(N3)로부터 노드(N2)를 향해서 흐르려고 한다. 이 때문에, 트랜지스터(Q3)의 드레인·소스간 용량(CP3) 및 배선(L3)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
그러나, 본 실시예에서는 트랜지스터(Q3)에 병렬로 콘덴서(C3)가 접속되어 있기 때문에, 트랜지스터(Q3)의 드레인·소스간 용량(CP3) 및 배선(L3)의 인덕턴스 성분에 의한 LC 공진에 기여하는 용량은 트랜지스터(Q3)의 드레인·소스간 용량(CP3)과 콘덴서(C3)를 가산한 용량으로 되므로, 그의 공진 주파수는 드레인·소스간 용량(CP3)에만 의한 공진 주파수보다도 저감된다. 구체적으로는 이 LC 공진의 공진 주파수가 30MHz 미만으로 되도록 콘덴서(C3)의 용량이 설정되어 30MHz 이상의 불필요한 전자파의 복사를 억제하고 있다.
상기한 바와 같이, 본 실시예에서도 콘덴서(C3, C4)가 트랜지스터(Q3, Q4)의 드레인·소스 사이에 병렬로 접속되어 있으므로, 배선(L3, L4)의 인덕턴스 성분과 트랜지스터(Q3, Q4)의 드레인·소스간 용량(CP3, CP4)에 의해 발생하는 LC 공진의 공진 주파수를 30MHz 미만의 낮은 주파수로 이동시킬 수 있다. 따라서, 30MHz 이상의 고주파 전자파의 복사를 억제할 수 있다.
도 8은 본 발명의 실시예 3에 따른 서스테인 드라이버의 구성을 도시하는 회로도이다.
도 8에 도시한 서스테인 드라이버(4b)와 도 3에 도시한 서스테인 드라이버(4)에서 다른 점은 콘덴서(C1, C2)가 생략되고, 다이오드(D1, D2)에 병렬로 접속되는 콘덴서(C5, C6)가 부가된 점이며, 그 밖의 점은 도 3에 도시한 서스테인 드라이버(4)와 마찬가지이므로, 동일 부분에는 동일 부호를 붙이고, 이하 상세한 설명을 생략한다.
도 8에 도시한 바와 같이, 콘덴서(C5)는 다이오드(D1)의 애노드·캐소드 사이에 병렬로 접속되고, 콘덴서(C6)는 다이오드(D2)의 애노드·캐소드 사이에 병렬로 접속된다. 다이오드(D1)의 캐소드는 배선(L5)을 거쳐서 노드(N2)에 접속되고, 다이오드(D2)의 애노드는 배선(L6)을 거쳐서 노드(N2)에 접속되어 있다. 다이오드(D1)는 기생 용량으로서 애노드·캐소드 사이의 용량(CP5)을 갖고, 다이오드(D2)는 기생 용량으로서 애노드·캐소드 사이의 용량(CP6)을 갖는다. 또한, 트랜지스터(Q3, Q4)도 실시예 2와 마찬가지로 기생 용량(CP3, CP4)을 갖고 있다.
본 실시예에서는 다이오드(D1, D2)가 전기 회로, 스위칭 회로 및 유지 펄스용 스위칭 회로에 상당하고, 배선(L5, L6)이 배선부에 상당하고, 콘덴서(C5, C6)가 주파수 저감 회로에 상당하고, 회수 코일(L)이 인덕턴스 소자에 상당하고, 회수 콘덴서(Cr)가 회수용 용량성 소자에 상당하고, 다이오드(D1, D2)가 1 방향성 도통 소자, 트랜지스터(Q3, Q4)가 스위칭 소자에 상당한다.
다음에, 상기한 바와 같이 구성된 서스테인 드라이버(4b)의 유지 기간의 동작에 대해서 설명한다. 또, 도 8에 도시한 서스테인 드라이버(4b)의 기본적인 동작은 도 3 및 도 6에 도시한 서스테인 드라이버(4, 4a)와 마찬가지이므로, LC 공진의 발생 메카니즘 등의 다른 점에 대해서만 이하 상세히 설명한다.
우선, 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5) 및 배선(L5)의 인덕턴스 성분에 의한 LC 공진은 다이오드(D1)가 오프 상태에 있고 또한 다이오드(D1)의 애노드·캐소드 사이에 급격한 전압 변화가 발생하는 경우에 발생한다. 구체적으로는 도 7에 도시한 시각 t2, t3에 있어서 애노드·캐소드 사이의 용량(CP5) 및 배선(L5)의 인덕턴스 성분에 의한 LC 공진이 발생한다.
시각 t2의 경우, 제어 신호(S3)가 하이 레벨로 되어 트랜지스터(Q3)가 온으로 되고, 노드(N2)의 전위가 노드(N3)의 전위 약 Vsus/2와 동일한 전위로 되어 있는 상태로부터, 노드(N1)의 전위가 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 피크 전압으로부터 하강하기 시작하고, 회수 코일(L)에 흐르는 전류의 방향이 노드(N1)로부터 노드(N2)로 역전되면 다이오드(D1)가 비도통으로 되므로, 전류는 경로가 차단되고 노드(N2)의 전위는 급격하게 노드(N1)의 전위를 향해서 상승한다. 이 때, 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5) 등의 노드(N2)에 접속되어 있는 부유 용량 및 회수 코일(L)에 의한 LC 공진을 발생시키고 노드(N2) 의 전위가 링잉하면서 상승하는 순간에 고주파의 LC 공진이 발생한다.
이 때, 다이오드(D1)는 역바이어스의 상태에 있어 오프로 되어 있지만, 트랜지스터(Q3)는 온으로 되어 있기 때문에 배선(L5) 및 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5)을 거쳐서 고주파의 전류가 노드(N2)로부터 노드(N3)를 향해서 흐르려고 한다. 이 때문에, 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5) 및 배선(L5)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
또한, 시각 t3의 경우, 유지 펄스 Psu의 상승시의 전력 회수 기간이 종료하고 제어 신호(S1)가 하이 레벨로 되어 트랜지스터(Q1)가 온으로 되고, 전원 단자(V1)의 전압 Vsus가 노드(N2)에 인가되고 있는 상태로부터, 제어 신호(S4)가 하이 레벨로 되어 트랜지스터(Q4)가 온으로 되고, 노드(N2)의 전위가 Vsus로부터 노드 (N3)의 전위 약 Vsus/2로 하강하는 순간에 LC 공진이 발생한다.
이 때, 트랜지스터(Q3)의 드레인·소스간 용량(CP3), 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5) 및 배선(L5)을 거쳐서 고주파의 전류가 노드(N3)로부터 노드(N2)를 향해서 흐르려고 한다. 이 때문에, 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5) 및 배선(L5)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
그러나, 본 실시예에서는 다이오드(D1)에 병렬로 콘덴서(C5)가 접속되어 있기 때문에, 다이오드(D1)의 애노드·캐소드 사이의 용량(CP5) 및 배선(L5)의 인덕턴스 성분에 의한 LC 공진에 기여하는 용량은 다이오드(D1)의 애노드·캐소드 사이 의 용량(CP5)과 콘덴서(C5)를 가산한 용량으로 되므로, 그의 공진 주파수는 애노드·캐소드 사이의 용량(CP5)에만 의한 공진 주파수보다도 저감된다. 구체적으로는 이 LC 공진의 공진 주파수가 30MHz 미만으로 되도록 콘덴서(C5)의 용량이 설정되어 30MHz 이상의 불필요한 전자파의 복사를 억제하고 있다.
다음에, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 및 배선(L6)의 인덕턴스 성분에 의한 LC 공진은 다이오드(D2)가 오프 상태에 있고 또한, 다이오드(D2)의 애노드·캐소드 사이에 급격한 전압 변화가 발생하는 경우에 발생한다. 구체적으로는 도 7에 도시한 시각 t1, t4에 있어서 애노드·캐소드 사이의 용량(CP6) 및 배선(L6)의 인덕턴스 성분에 의한 LC 공진이 발생한다.
시각 t1의 경우, 제어 신호(S3)가 하이 레벨로 되어 트랜지스터(Q3)가 온으로 되고, 노드(N2)의 전위가 0V로부터 노드(N3)의 전위 약 Vsus/2로 상승하는 순간에 LC 공진이 발생한다. 이 때, 배선(L6), 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 및 트랜지스터(Q4)의 드레인·소스간 용량(CP4)을 거쳐서 고주파의 전류가 노드(N2)로부터 노드(N3)를 향해서 흐르려고 한다. 이 때문에, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 및 배선(L6)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
또한, 시각 t4의 경우, 유지 펄스 Psu의 하강시의 전력 회수 기간이 종료하고 회수 코일(L)에 흐르는 전류의 방향이 노드(N2)로부터 노드(N1)로 역전되면 다이오드(D2)가 비도통으로 되므로, 전류는 경로가 차단되고 노드(N2)의 전위는 급격하게 노드(N1)의 전위를 향해서 강하한다. 이 때, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 등의 노드(N2)에 접속되어 있는 부유 용량 및 회수 코일(L)에 의한 LC 공진을 발생시키고 노드(N2)의 전위가 링잉하면서 하강하는 순간에 고주파의 LC 공진이 발생한다.
이 때, 다이오드(D2)는 역바이어스의 상태에 있어 오프되어 있지만, 트랜지스터(Q4)는 온으로 되어 있으므로, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 및 배선(L6)을 거쳐서 고주파의 전류가 노드(N3)로부터 노드(N2)를 향해서 흐르려고 한다. 이 때문에, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 및 배선(L6)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
그러나, 본 실시예에서는 다이오드(D2)에 병렬로 콘덴서(C6)가 접속되어 있기 때문에, 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6) 및 배선(L6)의 인덕턴스 성분에 의한 LC 공진에 기여하는 용량은 다이오드(D2)의 애노드·캐소드 사이의 용량(CP6)과 콘덴서(C6)를 가산한 용량으로 되므로, 그의 공진 주파수는 애노드·캐소드 사이의 용량(CP6)에만 의한 공진 주파수보다도 저감된다. 구체적으로는 이 LC 공진의 공진 주파수가 30MHz 미만으로 되도록 콘덴서(C6)의 용량이 설정되어 30MHz 이상의 불필요한 전자파의 복사를 억제하고 있다.
상기한 바와 같이, 본 실시예에서도 콘덴서(C5, C6)가 다이오드(D1, D2)의 애노드·캐소드 사이에 병렬로 접속되어 있기 때문에, 배선(L5, L6)의 인덕턴스 성분과 다이오드(D1, D2)의 애노드·캐소드 사이의 용량(CP5, CP6)에 의해 발생하는 LC 공진의 공진 주파수를 30MHz 미만의 낮은 주파수로 이동시킬 수 있다. 따라서, 30MHz 이상의 고주파 전자파의 복사를 억제할 수 있다.
도 9는 본 발명의 실시예 4에 따른 서스테인 드라이버의 구성을 도시하는 회로도이다.
도 9에 도시한 서스테인 드라이버(4c)와 도 3에 도시한 서스테인 드라이버(4)에서 다른 점은 콘덴서(C1, C2)가 생략되고, 전원 단자(V1)와 노드(N2) 사이에 다이오드(D3) 및 콘덴서(C7)가 부가되고, 노드(N2)와 접지 단자 사이에 다이오드(D4) 및 콘덴서(C8)가 부가된 점이며, 그 밖의 점은 도 3에 도시한 서스테인 드라이버(4)와 마찬가지이므로, 동일 부분에는 동일 부호를 붙이고, 이하 상세한 설명을 생략한다.
도 9에 도시하는 바와 같이, 다이오드(D3)는 캐소드가 전원 단자(V1)에 접속되고, 애노드가 배선(L7)을 거쳐서 노드(N2)에 접속된다. 다이오드(D3)는 기생 용량으로서 애노드·캐소드 사이의 용량(CP7)을 갖고, 다이오드(D3)의 애노드·캐소드 사이에는 콘덴서(C7)가 병렬로 접속된다.
또한, 다이오드(D4)는 캐소드가 배선(L8)을 거쳐서 노드(N2)에 접속되고, 애노드가 접지 단자에 접속된다. 다이오드(D4)는 기생 용량으로서 애노드·캐소드 사이의 용량(CP8)을 갖고, 다이오드(D4)의 애노드·캐소드 사이에는 콘덴서(C8)가 병렬로 접속된다.
다이오드(D3, D4)는 전류 클립의 목적으로 부가한 것으로서, 트랜지스터(Q3, Q4)의 내압이 낮은 경우에 트랜지스터(Q3, Q4)에 내압 이상의 전압이 걸리지 않도록 보호하고 있다. 따라서, 다이오드(D3)는 통상 오프 상태에 있어, 노드(N2)의 전위가 Vsus를 초과할 때에만 온으로 되고, 다이오드(D4)는 통상 오프 상태에 있어, 노드(N2)의 전위가 0V를 하회할 때에만 온으로 된다. 따라서, 노드(N2)의 전위는 0V∼Vsus의 범위에 클립된다.
본 실시예에서는 다이오드(D3, D4)가 전기 회로 및 보호 회로에 상당하고, 배선(L7, L8)이 배선부에 상당하고, 콘덴서(C7, C8)가 주파수 저감 회로에 상당하고, 전원 단자(V1) 및 접지 단자가 전압원에 상당하고, 회수 코일(L)이 인덕턴스 소자에 상당하고, 회수 콘덴서(Cr)가 회수용 용량성 소자에 상당하고, 트랜지스터(Q3, Q4) 및 다이오드(D1, D2)가 접속 회로에 상당하고, 다이오드(D3, D4)가 1 방향성 도통 소자, 콘덴서(C7, C8)가 용량성 소자에 상당한다.
다음에, 상기한 바와 같이 구성된 서스테인 드라이버(4c)의 유지 기간의 동작에 대해서 설명한다. 도 10은 도 9에 도시한 서스테인 드라이버(4c)의 유지 기간의 동작을 설명하기 위한 타이밍도이다. 도 10에는 트랜지스터(Q1∼Q4)에 입력되는 제어 신호(S1∼S4) 및 노드(N1∼N3)의 각 전압이 도시되어 있다. 또, 도 9에 도시한 서스테인 드라이버(4c)의 기본적인 동작은 도 3 및 도 6에 도시한 서스테인 드라이버(4, 4a)와 마찬가지이므로, LC 공진의 발생 메카니즘 등의 다른 점에 대해서만 이하 상세히 설명한다.
우선, 다이오드(D3)의 애노드·캐소드 사이의 용량(CP7) 및 배선(L7)의 인덕턴스 성분에 의한 LC 공진은 다이오드(D3)가 오프 상태에 있고 또한 다이오드(D3)의 애노드·캐소드 사이에 급격한 전압 변화가 발생하는 경우에 발생한다. 여기서, 다이오드(D3)의 캐소드측의 전위가 전원 단자(V1)에 의해 Vsus로 고정되어 있 으므로, 노드(N2)의 전위가 변화되는 모든 타이밍에서 다이오드(D3)의 애노드·캐소드 사이의 전압이 변화된다.
구체적으로는 도 10에 도시하는 바와 같이 트랜지스터(Q3)가 온으로 되어 노드(N2)의 전위가 0V로부터 약 Vsus/2를 향해서 상승하는 순간, 즉 시각 t1, 상승시의 전력 회수 기간이 종료하고 노드(N2)의 전위가 Vsus를 향해서 상승하는 순간, 즉 시각 t2, 트랜지스터(Q4)가 온으로 되어 노드(N2)의 전위가 Vsus로부터 약 Vsus/2를 향해서 하강하는 순간, 즉 시각 t3 및 하강시의 전력 회수 기간이 종료하고 노드(N2)의 전위가 0V를 향해서 하강하는 순간, 즉 시간 t4의 각 타이밍에서 다이오드(D3)의 애노드·캐소드 사이의 전압이 변화된다. 이 때, 애노드·캐소드 사이의 용량(CP7)에 고주파의 전류가 흐르고, 다이오드(D3)의 애노드·캐소드 사이의 용량(CP7) 및 배선(L7)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
그러나, 본 실시예에서는 다이오드(D3)에 병렬로 콘덴서(C7)가 접속되어 있기 때문에, 다이오드(D3)의 애노드·캐소드 사이의 용량(CP7) 및 배선(L7)의 인덕턴스 성분에 의한 LC 공진에 기여하는 용량은 다이오드(D3)의 애노드·캐소드 사이의 용량(CP7)과 콘덴서(C7)를 가산한 용량으로 되므로, 그의 공진 주파수는 애노드·캐소드 사이의 용량(CP7)에만 의한 공진 주파수보다도 저감된다. 구체적으로는 이 LC 공진의 공진 주파수가 30MHz 미만으로 되도록 콘덴서(C7)의 용량이 설정되어 30MHz 이상의 불필요한 전자파의 복사를 억제하고 있다.
다음에, 다이오드(D4)의 애노드·캐소드 사이의 용량(CP8) 및 배선(L8)의 인 덕턴스 성분에 의한 LC 공진은 다이오드(D4)가 오프 상태에 있고 또한 다이오드(D4)의 애노드·캐소드 사이에 급격한 전압 변화가 발생하는 경우에 발생한다. 여기서, 다이오드(D4)의 애노드측의 전위가 접지 단자에 의해 0V로 고정되어 있으므로, 노드(N2)의 전위가 변화되는 모든 타이밍에서 다이오드(D3)의 애노드·캐소드 사이의 전압이 변화된다.
따라서, 다이오드(D3)와 마찬가지로 상기한 시각 t1∼t4의 각 타이밍에서 다이오드(D4)의 애노드·캐소드 사이의 전압이 변화된다. 이 때, 애노드·캐소드 사이의 용량(CP8)에 고주파의 전류가 흐르고, 다이오드(D4)의 애노드·캐소드 사이의 용량(CP8) 및 배선(L8)의 인덕턴스 성분에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
그러나, 본 실시예에서는 다이오드(D4)에 병렬로 콘덴서(C8)가 접속되어 있기 때문에, 다이오드(D4)의 애노드·캐소드 사이의 용량(CP8) 및 배선(L8)의 인덕턴스 성분에 의한 LC 공진에 기여하는 용량은 다이오드(D4)의 애노드·캐소드 사이의 용량(CP8)과 콘덴서(C8)를 가산한 용량으로 되므로, 그의 공진 주파수는 애노드·캐소드 사이의 용량(CP8)에만 의한 공진 주파수보다도 저감된다. 구체적으로는, 이 LC 공진의 공진 주파수가 30MHz 미만이 되도록, 콘덴서(C8)의 용량이 설정되어, 30MHz 이상의 불필요한 전자파의 복사를 억제하고 있다.
상기한 바와 같이, 본 실시예에서도 콘덴서(C7, C8)가 다이오드(D3, D4)의 애노드·캐소드 사이에 병렬로 접속되어 있으므로, 배선(L7, L8)의 인덕턴스 성분과 다이오드(D3, D4)의 애노드·캐소드 사이의 용량(CP7, CP8)에 의해 발생하는 LC 공진의 공진 주파수를 30MHz 미만의 낮은 주파수로 이동시킬 수 있다. 따라서, 30MHz 이상의 고주파 전자파의 복사를 억제할 수 있다.
도 11은 본 발명의 실시예 5에 따른 서스테인 드라이버의 구성을 도시하는 회로도이다.
도 11에 도시한 서스테인 드라이버(4d)와 도 3에 도시한 서스테인 드라이버(4)에서 다른 점은 도 8 및 도 9에 도시한 서스테인 드라이버(4b, 4c)와 마찬가지로 다이오드(D3, D4) 및 콘덴서(C5∼C8)가 부가된 점이며, 그 밖의 점은 도 3에 도시한 서스테인 드라이버(4)와 마찬가지이므로, 동일 부분에는 동일 부호를 붙이고, 이하 상세한 설명을 생략한다.
본 실시예에서는 실시예 1, 3, 4와 마찬가지로 콘덴서(C1, C2, C5∼C8)가 트랜지스터(Q1, Q2) 및 다이오드(D1)∼(D4)에 병렬로 접속되어 있으므로, 실시예 1, 3, 4의 각 효과를 얻을 수 있고, 각 LC 공진의 공진 주파수를 30MHz 미만의 낮은 주파수로 이동시켜 30MHz 이상의 고주파 전자파의 복사를 보다 억제할 수 있다. 또, 각 실시예의 조합은 상기한 예에 특히 한정되지 않고 여러 가지로 조합할 수 있으며, 조합한 각 실시예의 효과를 마찬가지로 얻을 수 있다.
또, 상기한 각 설명에서는 구동 회로의 일례로서 서스테인 드라이버에 대해서 설명했지만, 스캔 드라이버에 관해서도 상기와 마찬가지로 해서 본 발명을 적용할 수 있으며, 그 경우에도 마찬가지의 효과를 얻을 수 있다. 예를 들어, 본 발명을 도 1에 도시한 스캔 드라이버(3)에 적용한 경우, 다음과 같이 된다.
도 12는 본 발명의 실시예 6에 따른 스캔 드라이버의 구성을 도시하는 회로 도이다.
도 12에 도시한 스캔 드라이버(3)와 도 3에 도시한 서스테인 드라이버(4)에서 다른 점은 초기화 기간에 있어서 초기화 펄스 Pset를 발생시키기 위해서 트랜지스터(Q31∼Q36), 콘덴서(C31∼C34), 저항(R31, R32), 전원(Vc1, Vc2) 및 전원 단자(V31)로 이루어지는 초기화 회로가 부가됨과 동시에 보호용의 다이오드(D3∼D5)가 부가된 점이며, 그 밖의 점은 도 3에 도시한 서스테인 드라이버(4)와 마찬가지이므로, 동일 부분에는 동일 부호를 붙이고, 이하 상세한 설명을 생략한다.
도 12에 도시하는 바와 같이, 트랜지스터(Q31)의 한쪽 단부는 전원 단자(V31)에 접속되고, 다른쪽 단부는 배선(L31)을 거쳐서 노드(N1)에 접속되고, 그의 게이트는 노드(N31)에 접속된다. 트랜지스터(Q31)는 기생 용량으로서 드레인·소스간 용량(CP31)을 갖고, 트랜지스터(Q31)의 드레인·소스 사이에는 콘덴서(C31)가 병렬로 접속된다. 콘덴서(C33)는 전원 단자(V31)와 노드(N31) 사이에 접속된다. 전원 단자(V31)에는 셋업 전압 Vset이 인가된다.
트랜지스터(Q33)의 한쪽 단부는 전원(Vc1)을 거쳐서 노드(N1)에 접속되고, 다른쪽 단부는 저항(R31)의 한쪽 단부에 접속되고, 그의 게이트에는 제어 신호(S31)가 입력된다. 저항(R31)의 다른쪽 단부는 노드(N31)에 접속된다. 트랜지스터(Q35)의 한쪽 단부는 노드(N31)에 접속되고, 다른쪽 단부는 노드(N1)에 접속되고, 그의 게이트에는 제어 신호(S31)가 입력된다.
트랜지스터(Q32)의 한쪽 단부는 접지 단자에 접속되고, 다른쪽 단부는 배선(L32)을 거쳐서 노드(N1)에 접속되고, 그의 게이트는 노드(N32)에 접속된다. 트 랜지스터(Q32)는 기생 용량으로서 드레인·소스간 용량(CP32)을 갖고, 트랜지스터(Q32)의 드레인·소스 사이에는 콘덴서(C32)가 병렬로 접속된다. 콘덴서(C34)는 노드(N1)와 노드(N32) 사이에 접속된다.
트랜지스터(Q34)의 한쪽 단부는 전원(Vc2)을 거쳐서 접지 단자에 접속되고, 다른쪽 단부는 저항(R32)의 한쪽 단부에 접속되고, 그의 게이트에는 제어 신호(S32)가 입력된다. 저항(R32)의 다른쪽 단부는 노드(N32)에 접속된다. 트랜지스터(Q36)의 한쪽 단부는 노드(N32)에 접속되고, 다른쪽 단부는 접지 단자에 접속되고, 그의 게이트에는 제어 신호(S32)가 입력된다. 또한, 다이오드(D5)와 트랜지스터(Q1)의 접속점과 노드(N2) 사이, 노드(N2)와 접지 단자 사이 및 전원 단자(V1)와 트랜지스터(Q1) 사이에 보호용 다이오드(D3∼D5)가 접속된다.
본 실시예에서는 트랜지스터(Q31, Q32)가 전기 회로, 스위칭 회로 및 초기화 펄스용 스위칭 회로에 상당하고, 배선(L31, L32)이 배선부에 상당하고, 콘덴서(C31, C32)가 주파수 저감 회로에 상당하고, 전원 단자(V31) 및 접지 단자가 전압원에 상당한다. 또한, 트랜지스터(Q31)가 제 1 스위칭 소자에 상당하고, 트랜지스터(Q32)가 제 2 스위칭 소자에 상당하고, 배선(L31)이 제 1 배선부에 상당하고, 배선(L32)이 제 2 배선부에 상당하고, 콘덴서(C31)가 제 1 용량성 소자에 상당하고, 콘덴서(C32)가 제 2 용량성 소자에 상당하고, 전원 단자(V31)가 제 1 전압원에 상당하고, 접지 단자가 제 2 전압원에 상당한다.
다음에, 상기한 바와 같이 구성된 초기화 회로의 동작에 대해서 설명한다. 또, 스캔 드라이버(3)의 유지 기간의 동작은 도 10에 도시한 것과 마찬가지이다.
우선, 초기화 펄스 Pset의 전위가 0V에 있을 때 트랜지스터(Q31, Q32)는 모두 오프 상태에 있다. 즉, 제어 신호(S31, S32)가 모두 하이 레벨로 되어 트랜지스터(Q35, Q36)가 온으로 되고, 트랜지스터(Q31, Q32)의 게이트·소스간 전압이 0V로 되어 트랜지스터(Q31, Q32)가 모두 오프 상태로 된다.
다음에, 제어 신호(S31)가 로우 레벨로 되면, 트랜지스터(Q35)가 오프로 되고 트랜지스터(Q31)의 게이트가 노드(N1)로부터 분리된다. 이 때, 트랜지스터(Q33)는 온으로 되고, 콘덴서(C33) 및 저항(R31)에 의해 결정되는 시정수로 전원 단자(V31)로부터 전류가 트랜지스터(Q31)의 게이트로 유입하여, 트랜지스터(Q31)의 게이트의 전위가 상승하기 시작한다.
이 상태에서 노드(N31)의 전압이 트랜지스터(Q31)를 온으로 할 수 있는 레벨에 도달하면 트랜지스터(Q31)가 온으로 되고, 트랜지스터(Q31)의 소스 전위, 즉 노드(N1)의 전위가 서서히 상승하기 시작한다. 노드(N1)의 전위가 상승하면, 전원(Vc1)의 전위도 그 상승과 함께 끌어 올려지고, 트랜지스터(Q33)는 온 상태를 계속유지한다. 이 결과, 노드(N1)의 전위가 전원 단자(V31)의 셋업 전압 Vset와 동등하게 되어 포화된다.
다음에, 제어 신호(S31)를 하이 레벨로 되돌리면, 트랜지스터(Q35)가 온으로 되고, 트랜지스터(Q31)의 게이트의 전위는 일시에 소스 전위와 동등하게 되고, 트랜지스터(Q31)가 오프로 된다. 이 동작 직후에 제어 신호(S32)를 로우 레벨로 하면, 트랜지스터(Q36)가 오프로 됨과 동시에 트랜지스터(Q34)가 온으로 되고, 저항(R32) 및 콘덴서(C32)에 의해 결정되는 시정수로 트랜지스터(Q32)의 게이트 전위 가 상승하기 시작한다.
이 상태에서 트랜지스터(Q32)의 게이트 전위가 소정 전위까지 상승하면, 트랜지스터(Q32)가 온으로 되기 시작하므로, 노드(N1)에 축적된 전하는 트랜지스터(Q32)를 거쳐서 서서히 방전되고, 노드(N1)의 전압은 최후에는 0V까지 강하한다.
상기한 동작에 의해, 도 2에 도시한 바와 같이 초기화 기간에 있어서 0V로부터 전압 Vset까지 램프 파형에 의해 상승하고 Vset로부터 OV까지 램프 파형에 의해 강하하는 삼각파형의 초기화 펄스 Pset가 출력된다.
이와 같이, 트랜지스터(Q31, Q32)는 초기화 기간에 있어서 초기화 펄스 Pset를 발생시키기 위해서 이용되지만, 패널 용량(Cp)을 충전 및 방전하기 위한 전류가 흐르는 전류 공급 경로의 노드(N1)에 접속되고, 초기화 기간 이외의 기간에서는 항상 오프 상태로 되어 있다. 따라서, 노드(N1)에 대해서 트랜지스터(Q31, Q32)의 드레인·소스간 용량(CP31, CP32)이 부하로서 접속되어 있게 된다.
여기서, 트랜지스터(Q31, Q32)의 한쪽 단부의 전위가 고정된 전위, 즉 전압 Vset 또는 접지 전위로 되어 있으므로, 노드(N1)의 전위가 변화되면 드레인·소스간 용량(CP31, CP32)에 고주파 전류가 흐른다. 특히, 유지 펄스 Psc가 상승시의 전력 회수 기간으로부터 Vsus로 클램핑되는 순간, 즉 시각 t2의 직후 및 유지 펄스 Psc가 하강시의 전력 회수 기간으로부터 접지 전위로 클램핑되는 순간, 즉 시각 t4의 직후에 고주파 전류가 흐른다. 이 때문에, 트랜지스터(Q31, Q32)의 드레인·소스간 용량(CP31, CP32) 및 배선(L31, L32)에 의해 고주파의 LC 공진이 발생하여 고주파의 전자파로서 복사된다.
그러나, 본 실시예에서는 트랜지스터(Q31, Q32)에 각각 병렬로 콘덴서(C31, C32)가 접속되어 있기 때문에, 트랜지스터(Q31, Q32)의 드레인·소스간 용량(CP31, CP32) 및 배선(L31, L32)의 인덕턴스 성분에 의한 LC 공진에 기여하는 용량은 트랜지스터(Q31, Q32)의 드레인·소스간 용량(CP31, CP32)과 콘덴서(C31, C32)를 각각 가산한 용량으로 되므로, 그의 공진 주파수는 드레인·소스간 용량(CP31, CP32)에만 의한 공진 주파수보다 저감된다. 구체적으로는 이들 LC 공진의 공진 주파수가 30MHz 미만으로 되도록 콘덴서(C31, C32)의 용량이 설정되어 30MHz 이상의 불필요한 전자파의 복사를 억제하고 있다.
상기한 바와 같이, 본 실시예에서도 콘덴서(C31, C32)가 트랜지스터(Q31, Q32)의 드레인·소스 사이에 병렬로 접속되어 있기 때문에, 배선(L31, L32)의 인덕턴스 성분과 트랜지스터(Q31, Q32)의 드레인·소스간 용량(CP31, CP32)에 의해 발생하는 LC 공진의 공진 주파수를 30MHz 미만의 낮은 주파수로 이동시킬 수 있다. 따라서, 30MHz 이상의 고주파 전자파의 복사를 억제할 수 있다.
본원 발명에 의하면, 트랜지스터(Q1, Q2)의 드레인·소스 사이에 콘덴서(C1, C2)를 병렬로 접속해서 드레인·소스 사이의 전체 용량을 증가시키고, 공진 주파수를 저하시키는 것에 의해 다른 전자 기기에 영향을 미치는 주파수대의 불필요한 전자파 복사를 억제할 수 있다.

Claims (8)

  1. 화면의 수직방향으로 배열된 복수의 어드레스 전극과, 화면의 수평방향으로 배열된 복수의 스캔 전극 및 복수의 서스테인 전극으로 구성되는 복수의 방전 셀을 구비하는 플라즈마 디스플레이 패널과,
    상기 어드레스 전극에 접속되어, 기입 기간에 있어서 입력되는 화상 데이터에 따라 상기 어드레스 전극에 기입 펄스를 인가하는 데이터 드라이버와,
    상기 기입 기간에 기입 펄스를 상기 스캔 전극에 인가하고 또한 유지 기간에 상기 스캔 전극에 유지 펄스를 인가하는 스캔 드라이버와,
    상기 유지 기간에 있어서 상기 서스테인 전극에 유지 펄스를 인가하는 서스테인 드라이버를 구비한 플라즈마 디스플레이 장치로서,
    상기 서스테인 드라이버는,
    상기 플라즈마 디스플레이 패널의 상기 서스테인 전극에 회수 코일을 거쳐 전하를 공급하는 회수 콘덴서와,
    상기 서스테인 전극에 인가하는 제 1 전압원에 접속되는 제 1 스위칭 수단과,
    상기 제 1 스위칭 수단과 상기 회수 코일과의 사이에 접속되는 배선 수단과,
    상기 제 1 스위칭 수단에 병렬로 접속되고 또한 상기 제 1 전압원과 상기 배선 수단에 접속되는 용량성 소자와,
    상기 서스테인 전극에 인가하는 제 2 전압원과 상기 배선 수단과의 사이에 접속되는 제 2 스위칭 수단을 구비하되,
    상기 플라즈마 디스플레이 패널의 용량성 부하와 상기 회수 코일에 의한 LC 공진에 의해 상기 배선 수단의 전위가 상승한 후에 상기 제 1 스위칭 수단을 온(ON) 시켜 상기 제 1 전압원의 전위를 상기 플라즈마 디스플레이 패널의 상기 서스테인 전극에 인가하는 것을
    특징으로 하는 플라즈마 디스플레이 장치.
  2. 화면의 수직방향으로 배열된 복수의 어드레스 전극과, 화면의 수평방향으로 배열된 복수의 스캔 전극 및 복수의 서스테인 전극으로 구성되는 복수의 방전 셀을 구비하는 플라즈마 디스플레이 패널과,
    상기 어드레스 전극에 접속되어, 기입 기간에 있어서 입력되는 화상 데이터에 따라 상기 어드레스 전극에 기입 펄스를 인가하는 데이터 드라이버와,
    상기 기입 기간에 기입 펄스를 상기 스캔 전극에 인가하고 또한 유지 기간에 상기 스캔 전극에 유지 펄스를 인가하는 스캔 드라이버와,
    상기 유지 기간에 있어서 상기 서스테인 전극에 유지 펄스를 인가하는 서스테인 드라이버를 구비한 플라즈마 디스플레이 장치로서,
    상기 서스테인 드라이버는,
    상기 플라즈마 디스플레이 패널의 상기 서스테인 전극에 회수 코일을 거쳐 전하를 공급하는 회수 콘덴서와,
    상기 서스테인 전극에 인가하는 제 1 전압원에 접속되는 제 1 스위칭 수단과,
    상기 제 1 스위칭 수단과 상기 회수 코일과의 사이에 접속되는 배선 수단과,
    상기 서스테인 전극에 인가하는 제 2 전압원과 상기 배선 수단과의 사이에 접속되는 제 2 스위칭 수단과,
    상기 제 2 스위칭 수단에 병렬로 접속되고 또한 상기 제 2 전압원과 상기 배선 수단에 접속되는 용량성 소자를 구비하되,
    상기 플라즈마 디스플레이 패널의 용량성 부하와 상기 회수 코일에 의한 LC 공진에 의해 상기 배선 수단의 전위가 상승한 후에 상기 제 1 스위칭 수단을 온(ON) 시켜 상기 제 1 전압원의 전위를 상기 플라즈마 디스플레이 패널의 상기 서스테인 전극에 인가하는 것을
    특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 용량성 소자는 상기 제 1 스위칭 수단의 기생용량의 약 5 내지 10배의 용량을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 용량성 소자는 상기 제 2 스위칭 수단의 기생용량의 약 5 내지 10배의 용량을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 화면의 수직방향으로 배열된 복수의 어드레스 전극과, 화면의 수평방향으로 배열된 복수의 스캔 전극 및 복수의 서스테인 전극으로 구성되는 복수의 방전 셀을 구비하는 플라즈마 디스플레이 패널과,
    상기 어드레스 전극에 접속되어, 기입 기간에 있어서 입력되는 화상 데이터에 따라 상기 어드레스 전극에 기입 펄스를 인가하는 데이터 드라이버와,
    상기 기입 기간에 기입 펄스를 상기 스캔 전극에 인가하고 또한 유지 기간에 상기 스캔 전극에 유지 펄스를 인가하는 스캔 드라이버와,
    상기 유지 기간에 있어서 상기 서스테인 전극에 유지 펄스를 인가하는 서스테인 드라이버를 구비한 플라즈마 디스플레이 장치로서,
    상기 스캔 드라이버는,
    상기 플라즈마 디스플레이 패널의 상기 스캔 전극에 회수 코일을 거쳐 전하를 공급하는 회수 콘덴서와,
    상기 스캔 전극에 인가하는 제 1 전압원에 접속되는 제 1 스위칭 수단과,
    상기 제 1 스위칭 수단과 상기 회수 코일과의 사이에 접속되는 배선 수단과,
    상기 제 1 스위칭 수단에 병렬로 접속되고 또한 상기 제 1 전압원과 상기 배선 수단에 접속되는 용량성 소자와,
    상기 스캔 전극에 인가하는 제 2 전압원과 상기 배선 수단과의 사이에 접속되는 제 2 스위칭 수단을 구비하되,
    상기 플라즈마 디스플레이 패널의 용량성 부하와 상기 회수 코일에 의한 LC 공진에 의해 상기 배선 수단의 전위가 상승한 후에 상기 제 1 스위칭 수단을 온(ON) 시켜 상기 제 1 전압원의 전위를 상기 플라즈마 디스플레이 패널의 상기 스캔 전극에 인가하는 것을
    특징으로 하는 플라즈마 디스플레이 장치.
  6. 화면의 수직방향으로 배열된 복수의 어드레스 전극과, 화면의 수평방향으로 배열된 복수의 스캔 전극 및 복수의 서스테인 전극으로 구성되는 복수의 방전 셀을 구비하는 플라즈마 디스플레이 패널과,
    상기 어드레스 전극에 접속되어, 기입 기간에 있어서 입력되는 화상 데이터에 따라 상기 어드레스 전극에 기입 펄스를 인가하는 데이터 드라이버와,
    상기 기입 기간에 기입 펄스를 상기 스캔 전극에 인가하고 또한 유지 기간에 상기 스캔 전극에 유지 펄스를 인가하는 스캔 드라이버와,
    상기 유지 기간에 있어서 상기 서스테인 전극에 유지 펄스를 인가하는 서스테인 드라이버를 구비한 플라즈마 디스플레이 장치로서,
    상기 스캔 드라이버는,
    상기 플라즈마 디스플레이 패널의 상기 스캔 전극에 회수 코일을 거쳐 전하 를 공급하는 회수 콘덴서와,
    상기 스캔 전극에 인가하는 제 1 전압원에 접속되는 제 1 스위칭 수단과,
    상기 제 1 스위칭 수단과 상기 회수 코일과의 사이에 접속되는 배선 수단과,
    상기 스캔 전극에 인가하는 제 2 전압원과 상기 배선 수단과의 사이에 접속되는 제 2 스위칭 수단과,
    상기 제 2 스위칭 수단에 병렬로 접속되고 또한 상기 제 2 전압원과 상기 배선 수단에 접속되는 용량성 소자를 구비하되,
    상기 플라즈마 디스플레이 패널의 용량성 부하와 상기 회수 코일에 의한 LC 공진에 의해 상기 배선 수단의 전위가 상승한 후에 상기 제 1 스위칭 수단을 온(ON) 시켜 상기 제 1 전압원의 전위를 상기 플라즈마 디스플레이 패널의 상기 스캔 전극에 인가하는 것을
    특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 5 항에 있어서,
    상기 용량성 소자는 상기 제 1 스위칭 수단의 기생용량의 약 5 내지 10배의 용량을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 용량성 소자는 상기 제 2 스위칭 수단의 기생용량의 약 5 내지 10배의 용량을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020087015689A 1999-11-09 2000-11-01 플라즈마 디스플레이 장치 KR100889095B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31763799 1999-11-09
JPJP-P-1999-00317637 1999-11-09
JPJP-P-2000-00160080 2000-05-30
JP2000160080A JP3369535B2 (ja) 1999-11-09 2000-05-30 プラズマディスプレイ装置
PCT/JP2000/007713 WO2001035383A1 (fr) 1999-11-09 2000-11-01 Circuit de commande et afficheur

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013990A Division KR100870337B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20080067016A true KR20080067016A (ko) 2008-07-17
KR100889095B1 KR100889095B1 (ko) 2009-03-16

Family

ID=26569082

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020087015689A KR100889095B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
KR1020017008581A KR20010101400A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
KR10-2004-7003235A KR20040029151A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
KR10-2004-7003236A KR20040029152A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
KR1020077013990A KR100870337B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
KR1020057012859A KR100837970B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
KR10-2004-7003237A KR20040029153A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치

Family Applications After (6)

Application Number Title Priority Date Filing Date
KR1020017008581A KR20010101400A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
KR10-2004-7003235A KR20040029151A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
KR10-2004-7003236A KR20040029152A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
KR1020077013990A KR100870337B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
KR1020057012859A KR100837970B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
KR10-2004-7003237A KR20040029153A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치

Country Status (8)

Country Link
US (4) US6633285B1 (ko)
EP (5) EP1160756B1 (ko)
JP (1) JP3369535B2 (ko)
KR (7) KR100889095B1 (ko)
CN (4) CN1241159C (ko)
DE (1) DE60045531D1 (ko)
TW (1) TW494376B (ko)
WO (1) WO2001035383A1 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369535B2 (ja) * 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
JP5109216B2 (ja) * 2001-07-31 2012-12-26 パナソニック株式会社 プラズマディスプレイ装置
US6963174B2 (en) * 2001-08-06 2005-11-08 Samsung Sdi Co., Ltd. Apparatus and method for driving a plasma display panel
US7317454B2 (en) * 2001-08-08 2008-01-08 Lg Electronics, Inc. Energy recovery circuit of display device
KR100467446B1 (ko) * 2001-10-26 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100477985B1 (ko) * 2001-10-29 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100425487B1 (ko) * 2001-12-06 2004-03-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
US7081891B2 (en) * 2001-12-28 2006-07-25 Lg Electronics, Inc. Method and apparatus for resonant injection of discharge energy into a flat plasma display panel
KR100430089B1 (ko) * 2002-01-11 2004-05-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
TW589596B (en) * 2002-07-19 2004-06-01 Au Optronics Corp Driving circuit of display able to prevent the accumulated charges
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
JP4557201B2 (ja) * 2002-08-13 2010-10-06 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR100477990B1 (ko) * 2002-09-10 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100467458B1 (ko) * 2002-10-22 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
EP1469445A3 (en) 2003-04-16 2009-03-04 Lg Electronics Inc. Energy recovering apparatus and method for driving a plasma display panel
KR100499085B1 (ko) 2003-05-22 2005-07-01 엘지전자 주식회사 에너지 회수회로 및 그의 구동방법
JP4050724B2 (ja) * 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法
WO2005006289A1 (ja) * 2003-07-15 2005-01-20 Hitachi, Ltd. オフセット波形を用いたプラズマディスプレイパネルの駆動回路
KR100503806B1 (ko) * 2003-08-06 2005-07-26 삼성전자주식회사 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치
KR100490633B1 (ko) * 2003-10-01 2005-05-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동 방법
KR20050037639A (ko) * 2003-10-20 2005-04-25 엘지전자 주식회사 에너지 회수장치
KR100599649B1 (ko) * 2003-11-24 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100586984B1 (ko) * 2004-06-03 2006-06-08 삼성전자주식회사 플라즈마 디스플레이 패널
JP4290680B2 (ja) * 2004-07-29 2009-07-08 シャープ株式会社 容量性負荷充放電装置およびそれを備えた液晶表示装置
JP4098322B2 (ja) * 2004-08-30 2008-06-11 松下電器産業株式会社 駆動回路
KR100577762B1 (ko) 2004-09-07 2006-05-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
US7633467B2 (en) * 2004-11-24 2009-12-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof
WO2006080218A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. 表示装置およびその駆動方法
KR100670278B1 (ko) 2005-01-26 2007-01-16 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
WO2006082621A1 (ja) * 2005-01-31 2006-08-10 Hitachi Plasma Patent Licensing Co., Ltd. 充放電装置、プラズマ・ディスプレイ・パネルおよび充放電の方法
KR20060090052A (ko) * 2005-02-07 2006-08-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동장치
KR100646195B1 (ko) 2005-03-08 2006-11-14 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
CN101164093B (zh) * 2005-04-21 2010-10-06 松下电器产业株式会社 驱动电路及显示装置
KR100726636B1 (ko) * 2005-05-24 2007-06-11 엘지전자 주식회사 플라즈마 표시장치
US7667696B2 (en) 2005-05-24 2010-02-23 Lg Electronics Inc. Plasma display apparatus
TW200701166A (en) * 2005-06-22 2007-01-01 Chunghwa Picture Tubes Ltd Plasma display panel voltage source
KR20070005370A (ko) * 2005-07-06 2007-01-10 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100666106B1 (ko) * 2005-07-16 2007-01-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100762141B1 (ko) * 2005-09-28 2007-10-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동회로 및 구동방법
KR101191445B1 (ko) 2005-09-30 2012-10-16 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR100811536B1 (ko) * 2005-10-14 2008-03-07 엘지전자 주식회사 향상된 효율의 서스테인 구동회로를 포함하는 플라즈마디스플레이 패널의 구동 장치
KR100719586B1 (ko) * 2005-12-21 2007-05-17 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
US7521940B2 (en) * 2006-01-26 2009-04-21 Tk Holdings Inc. Capacitive sensing isolation using reversed biased diodes
JP4830526B2 (ja) * 2006-02-14 2011-12-07 パナソニック株式会社 プラズマディスプレイ装置
JP2007226046A (ja) 2006-02-24 2007-09-06 Fujitsu Hitachi Plasma Display Ltd 平面表示装置
KR100739596B1 (ko) * 2006-03-13 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
JP4937635B2 (ja) 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
WO2008066085A1 (fr) * 2006-11-28 2008-06-05 Panasonic Corporation Écran à plasma et procédé de commande de celui-ci
EP2063407A4 (en) * 2006-11-28 2009-11-11 Panasonic Corp PLASMA DISPLAY DEVICE AND METHOD FOR THEIR CONTROL
KR101002458B1 (ko) * 2006-12-08 2010-12-17 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
US8199072B2 (en) * 2006-12-11 2012-06-12 Panasonic Corporation Plasma display device and method of driving the same
WO2009038419A1 (en) * 2007-09-20 2009-03-26 Orion Pdp Co., Ltd Energy recovery circuit for plasma display panel
KR100907715B1 (ko) * 2007-10-17 2009-07-14 엘지전자 주식회사 에너지 회수 회로 및 그를 이용한 플라즈마 디스플레이장치
US8031496B2 (en) * 2007-11-07 2011-10-04 Panasonic Corporation Driving circuit for power switching device, driving method thereof, and switching power supply apparatus
KR20090050690A (ko) * 2007-11-16 2009-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100907390B1 (ko) * 2007-11-16 2009-07-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP2010169839A (ja) * 2009-01-22 2010-08-05 Hitachi Ltd マトリックス表示装置
JP5630210B2 (ja) * 2010-10-25 2014-11-26 セイコーエプソン株式会社 画素回路の駆動方法、電気光学装置および電子機器
JP2013044891A (ja) * 2011-08-23 2013-03-04 Sony Corp 表示装置及び電子機器
CN102624213B (zh) * 2012-03-29 2014-12-03 台达电子工业股份有限公司 一种功率因数校正电路
JP6561794B2 (ja) * 2015-11-20 2019-08-21 トヨタ自動車株式会社 スイッチング回路
CN106230246A (zh) * 2016-09-22 2016-12-14 京东方科技集团股份有限公司 一种电路以及开关电源和液晶显示驱动电路
JP6757502B2 (ja) * 2017-06-07 2020-09-23 株式会社村田製作所 双方向スイッチ回路及びスイッチ装置
WO2019116825A1 (ja) * 2017-12-12 2019-06-20 ローム株式会社 ゲート駆動回路
CN108538240B (zh) * 2018-05-29 2020-03-10 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR102592321B1 (ko) * 2018-08-16 2023-10-19 주식회사 엘지에너지솔루션 전기 부하를 위한 구동 장치 및 그것을 포함하는 전자 기기
JP7316034B2 (ja) * 2018-11-14 2023-07-27 ローム株式会社 ドライバ回路
DE102020109391A1 (de) * 2019-04-04 2020-10-08 Analog Devices International Unlimited Company Hochfrequenzschalter mit steuerbarer resonanzfrequenz
US20230412083A1 (en) * 2022-05-31 2023-12-21 Texas Instruments Incorporated Quasi-resonant isolated voltage converter
KR20240100026A (ko) 2022-12-22 2024-07-01 주식회사 셀키 병렬 또는 다중반응검지법-질량분석 기반 표적 당 펩타이드 정량화 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495445A (en) * 1983-06-06 1985-01-22 General Electric Company Brightness control for a vacuum fluorescent display
US4707692A (en) 1984-11-30 1987-11-17 Hewlett-Packard Company Electroluminescent display drive system
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JPH01261923A (ja) 1988-04-13 1989-10-18 Seiko Epson Corp 出力回路
JP2642956B2 (ja) * 1988-07-20 1997-08-20 富士通株式会社 プラズマディスプレイパネル駆動方法及びその回路
JP2541325B2 (ja) * 1989-12-12 1996-10-09 三菱電機株式会社 出力バツフア回路
JPH05315913A (ja) 1992-05-11 1993-11-26 Matsushita Electric Ind Co Ltd 出力電流駆動回路
JP2770657B2 (ja) * 1992-06-09 1998-07-02 日本電気株式会社 プラズマディスプレイの駆動装置
JPH0774322A (ja) 1993-08-31 1995-03-17 Toppan Printing Co Ltd Ｃｍｏｓインバータを備えた集積回路
JP2891280B2 (ja) 1993-12-10 1999-05-17 富士通株式会社 平面表示装置の駆動装置及び駆動方法
JPH0823242A (ja) 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 出力回路
JP3199610B2 (ja) 1995-08-02 2001-08-20 株式会社日立製作所 スナバ回路及びそれを用いた電力変換装置
JP3364066B2 (ja) 1995-10-02 2003-01-08 富士通株式会社 Ａｃ型プラズマディスプレイ装置及びその駆動回路
JP3273535B2 (ja) * 1995-12-08 2002-04-08 アルプス電気株式会社 Ｔｖチューナの複同調回路
JP3672669B2 (ja) 1996-05-31 2005-07-20 富士通株式会社 平面表示装置の駆動装置
JP3183211B2 (ja) * 1996-06-26 2001-07-09 住友金属鉱山株式会社 外壁パネルの取付け構造および取付け金具
EP0823812B1 (en) * 1996-08-07 2002-04-10 Victor Company Of Japan, Ltd. Horizontal S-shape correction circuit
JPH10268831A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp プラズマディスプレイパネル用電力回収回路
ES2303351T3 (es) 1997-04-01 2008-08-01 Thomas Julius Borody Metodos y composiciones para tratar enfermedades intestinales inflamatorias.
JP2976923B2 (ja) * 1997-04-25 1999-11-10 日本電気株式会社 容量性負荷の駆動装置
EP0934623B1 (en) * 1997-06-13 2007-01-24 Koninklijke Philips Electronics N.V. A switched-mode power supply
JP3897896B2 (ja) * 1997-07-16 2007-03-28 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2933077B1 (ja) 1998-02-26 1999-08-09 サンケン電気株式会社 放電灯点灯装置
JP3568098B2 (ja) * 1998-06-03 2004-09-22 パイオニア株式会社 表示パネルの駆動装置
JP3369535B2 (ja) * 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
US6448950B1 (en) * 2000-02-16 2002-09-10 Ifire Technology Inc. Energy efficient resonant switching electroluminescent display driver
US6366063B1 (en) * 2000-03-22 2002-04-02 Nec Corporation Circuit and method for driving capacitive load

Also Published As

Publication number Publication date
US20040125096A1 (en) 2004-07-01
CN1241159C (zh) 2006-02-08
KR100889095B1 (ko) 2009-03-16
DE60045531D1 (de) 2011-02-24
KR20040029151A (ko) 2004-04-03
EP1376522A2 (en) 2004-01-02
CN1326106C (zh) 2007-07-11
EP2015282A1 (en) 2009-01-14
EP1376522A3 (en) 2004-03-24
US6633285B1 (en) 2003-10-14
CN1337036A (zh) 2002-02-20
CN1516091A (zh) 2004-07-28
US7142202B2 (en) 2006-11-28
EP1160756A4 (en) 2004-06-23
US7138988B2 (en) 2006-11-21
EP1160756B1 (en) 2013-01-23
US20040125095A1 (en) 2004-07-01
KR100837970B1 (ko) 2008-06-13
CN1305018C (zh) 2007-03-14
JP2001202050A (ja) 2001-07-27
EP1372131A3 (en) 2004-03-24
CN1519804A (zh) 2004-08-11
JP3369535B2 (ja) 2003-01-20
EP1376523A3 (en) 2004-03-24
KR20050085960A (ko) 2005-08-29
KR100870337B1 (ko) 2008-11-25
KR20040029153A (ko) 2004-04-03
TW494376B (en) 2002-07-11
EP2015282B1 (en) 2011-01-12
US7375722B2 (en) 2008-05-20
EP1372131A2 (en) 2003-12-17
CN1331104C (zh) 2007-08-08
KR20070086469A (ko) 2007-08-27
US20040070577A1 (en) 2004-04-15
KR20010101400A (ko) 2001-11-14
EP1376523A2 (en) 2004-01-02
EP1160756A1 (en) 2001-12-05
KR20040029152A (ko) 2004-04-03
WO2001035383A1 (fr) 2001-05-17
CN1519803A (zh) 2004-08-11

Similar Documents

Publication Publication Date Title
KR100870337B1 (ko) 플라즈마 디스플레이 장치
JP4516601B2 (ja) 駆動回路および表示装置
US20090015318A1 (en) Charge pump drive circuit
JP4116302B2 (ja) プラズマディスプレイ装置
JP4520551B2 (ja) 駆動回路および表示装置
JP3274444B2 (ja) 駆動回路および表示装置
JP3067719B2 (ja) 低消費電力出力回路
KR20070042390A (ko) 전자기파 장애를 줄일 수 있는 플라즈마 디스플레이 패널의구동 회로

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee