KR20070067956A - 액정 표시 장치 및 그 구동방법 - Google Patents

액정 표시 장치 및 그 구동방법 Download PDF

Info

Publication number
KR20070067956A
KR20070067956A KR1020050129532A KR20050129532A KR20070067956A KR 20070067956 A KR20070067956 A KR 20070067956A KR 1020050129532 A KR1020050129532 A KR 1020050129532A KR 20050129532 A KR20050129532 A KR 20050129532A KR 20070067956 A KR20070067956 A KR 20070067956A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
crystal display
driver
display panel
Prior art date
Application number
KR1020050129532A
Other languages
English (en)
Inventor
박철우
신경주
오준학
채종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050129532A priority Critical patent/KR20070067956A/ko
Publication of KR20070067956A publication Critical patent/KR20070067956A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 신호라인에 공급되는 신호 지연의 편차를 줄일 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.
본 발명의 실시 예에 따른 액정표시장치는 k(단, k는 임의의 양의 정수)개의 게이트 라인으로 이루어진 게이트 라인군 및 데이터 라인이 형성된 액정 표시 패널과; 상기 k 수평기간마다 스캔펄스를 발생하여 그 스캔 펄스를 상기 게이트 라인군에 순차적으로 공급하는 게이트 구동부와; 상기 스캔 펄스에 동기되는 화소 데이터 신호를 상기 데이터 라인에 공급하는 데이터 구동부를 구비하며, 상기 게이트 구동부 및 데이터 구동부 중 적어도 어느 하나는 상기 액정 표시 패널에 내장되는 것을 특징으로 한다.

Description

액정 표시 장치 및 그 구동방법{Liquid Crysyal Display And Driving Method Thereof}
도 1a 및 도 1b는 종래 드라이버 집적 회로수에 따른 팬 아웃들 간의 편차를 설명하기 위한 도면들이다.
도 2는 본 발명의 제1 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이다.
도 3은 도 2에 도시된 게이트 라인군에 공급되는 스캔 펄스를 나타내는 파형도이다.
도 4는 도 2에 도시된 게이트 구동부를 나타내는 도면이다.
도 5는 도 4에 도시된 각 스테이지를 나타내는 회로도이다.
도 6은 도 5에 도시된 회로도의 파형도이다.
도 7은 본 발명의 제2 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이다.
도 8은 도 7에 도시된 제1 및 제2 게이트 구동부에 공급되는 게이트 제어 신호들과 각 게이트구동부에서 생성되는 게이트 신호를 나타내는 파형도이다.
도 9는 본 발명의 제3 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이 다.
도 10은 도 9에 도시된 액정 표시 장치의 다른 형태를 나타내는 블럭도이다.
도 11은 도 9 및 도 10에 도시된 제1 및 제2 게이트 구동부에 공급되는 게이트 제어 신호들과 각 게이트구동부에서 생성되는 게이트 신호를 나타내는 파형도이다.
도 12는 본 발명의 제4 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
102 : 게이트 구동부 104 : 데이터 구동부
106 : 타이밍 제어부 110 : 액정 표시 패널
130 : 게이트 출력 구동부 132 : 풀 다운 구동부
134 : 풀업 구동부
본 발명은 액정표시장치 및 그 구동방법에 관한 것으로, 특히 신호라인에 공급되는 신호 지연의 편차를 줄일 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 가지는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 액정 패널에 표시되도록 액정셀 매트릭스를 구동하게 된다.
이와 같은 종래의 액정표시장치의 액정셀들을 구동하기 위해서는 n개의 게이트라인들(GL1 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)이 필요로 하다. 따라서, m개의 데이터라인을 각각 구동하기 위해서 m/i(i는 하나의 데이터 드라이버 집적회로가 공급하는 데이터 출력라인 수)개의 데이터 드라이버 집적회로와, n개의 게이트 라인을 각각을 구동하기 위해서 n/j(j는 하나의 게이트 드라이버 집적회로가 공급하는 게이트 출력라인 수)개의 게이트 드라이버 집적 회로가 요구되어진다. 그러므로, 액정표시장치의 해상도가 증가할수록 고가인 데이터 드라이버 집적회로 및 게이트 드라이버 집적 회로의 수가 증가할 뿐 아니라 드라이버 집적회로를 부착하는 공정시간 및 제조비용도 증가되어 결국 액정표시장치의 코스트 상승요인으로 작용하는 문제가 있다.
이러한 문제점을 해결하기 위하여, 게이트 라인 및 데이터 라인 등의 신호라인 수를 줄일 수 있는 액정 표시 장치가 개발되었다. 그러나, 신호라인 수가 줄어든 만큼 드라이버 집적 회로의 수도 종래에 비해 줄지만 그 만큼 팬 아웃 편차가 늘어나는 문제점이 있다.
즉, 도 1a에 도시된 바와 같이 테이프 캐리어 패키지(14)에 실장된 3개의 드라이버 집적 회로(12)를 이용하여 액정 표시 패널(30)을 구동할 경우, 각 드라이버 집적 회로(12)와 접속되는 신호 팬 아웃(16) 중 최단변의 신호 팬 아웃(16b)은 최장변의 신호 팬 아웃(16a)과 소정 길이만큼 편차가 발생된다. 반면에 도 1b에 도시된 바와 같이 1개의 드라이버 집적 회로(12)를 이용하여 액정 표시 패널(30)을 구동할 경우, 신호 팬 아웃(16) 중 최장변의 신호 팬 아웃(18a)은 도 1에 도시된 최장변의 신호 팬 아웃(16a)보다 길이가 길다. 이에 따라, 도 1b에 도시된 최장변의 신호 팬 아웃(18a)과 최단변의 신호 팬 아웃(18b)의 편차는 도 1a에 도시된 구조에 비해 심하다.
이와 같이 드라이버 집적 회로(12) 수가 줄어든 액정 표시 패널(30)은 신호 팬 아웃(18) 간의 편차가 심해진다. 이에 따라, 그 신호 팬 아웃(18)과 접속된 신호 라인들에 공급되는 신호 지연의 편차가 심해져 블럭간 편차가 심해지는 문제점이 있다.
따라서, 본 발명의 목적은 신호라인에 공급되는 신호 지연의 편차를 줄일 수 있는 액정표시장치 및 그 구동방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 k(단, k는 임의의 양의 정수)개의 게이트 라인으로 이루어진 게이트 라인군 및 데이터 라인이 형성된 액정 표시 패널과; 상기 k 수평기간마다 스캔펄스를 발생 하여 그 스캔 펄스를 상기 게이트 라인군에 순차적으로 공급하는 게이트 구동부와; 상기 스캔 펄스에 동기되는 화소 데이터 신호를 상기 데이터 라인에 공급하는 데이터 구동부를 구비하며, 상기 게이트 구동부 및 데이터 구동부 중 적어도 어느 하나는 상기 액정 표시 패널에 내장되는 것을 특징으로 한다.
상기 게이트 구동부는 상기 액정 표시 패널의 적어도 일측에 내장되는 것을 특징으로 한다.
상기 액정 표시 패널의 양측에 내장된 상기 게이트 구동부는 상기 게이트 라인의 양측에서 상기 게이트 라인에 동일한 스캔 펄스를 공급하는 것을 특징으로 한다.
상기 게이트 라인군에 포함된 게이트 라인들은 양분되어 상기 액정 표시 패널의 양측에 내장된 게이트 구동부 각각에 접속되는 것을 특징으로 한다.
상기 게이트 구동부는 아몰퍼스 실리콘형 박막트랜지스터로 형성되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치의 구동방법은 k(단, k는 임의의 양의 정수)개의 게이트 라인으로 이루어진 게이트 라인군 및 데이터 라인이 형성된 액정 표시 패널을 포함하며, 상기 k 수평기간마다 게이트 구동부에서 스캔펄스를 발생하여 그 스캔 펄스를 상기 게이트 라인군에 순차적으로 공급하는 단계와; 상기 스캔 펄스에 동기되는 화소 데이터 신호를 데이터 구동부에서 상기 데이터 라인에 공급하는 단계를 포함하며, 상기 게이트 구동부 및 데이터 구동부 중 적어도 어느 하나는 상기 액정 표시 패널에 내장되는 것을 특징 으로 한다.
상기 게이트 라인군에 상기 스캔 펄스를 공급하는 단계는 상기 액정 표시 패널의 일측에 형성된 게이트 구동부에서 생성된 스캔 펄스를 상기 게이트 라인군에 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 라인군에 상기 스캔 펄스를 공급하는 단계는 상기 액정 표시 패널의 양측에 내장된 제1 및 제2 게이트 구동부들에서 생성된 동일한 스캔 펄스를 상기 게이트 라인군에 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 라인군에 상기 스캔 펄스를 공급하는 단계는 각 게이트 라인군에 포함되며 상기 액정 표시 패널의 양측에 내장된 제1 및 제2 게이트 구동부 각각에 양분되어 접속된 게이트 라인들에 상기 스캔 펄스를 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 스캔 펄스는 상기 제1 및 제2 게이트 구동부에서 교번적으로 생성하는 것을 특징으로 한다.
상기 기술적 과제 외에 본 발명의 다른 기술적 과제들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 도 2 내지 도 12를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 블럭도이다.
도 2를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치는 액정 표시 패널(110)과, 액정 표시 패널(110)의 데이터라인(DL)을 구동하기 위한 데이터 구동 부(104)와, 액정 표시 패널(110)의 게이트라인(GL)을 구동하기 위한 게이트 구동부(102)와, 게이트 구동부(102) 및 데이터 구동부(104)를 제어하기 위한 타이밍 제어부(106)를 구비한다.
액정 표시 패널(110)은 상판에서 칼라필터가 제거되고 하판 배면에 위치하는 적색 광원, 녹색 광원 및 청색 광원의 3원색 광원을 순차적으로 점멸됨으로써 화상을 표현한다. 이러한 액정 표시 패널(110)은 게이트라인들(GL)과 데이터라인들(DL)의 교차로 마련되는 영역마다 박막트랜지스터(TFT)와, 그 박막트랜지스터(TFT)와 접속된 액정셀들이 형성된다. 액정셀들 각각은 박막트랜지스터(TFT)와 접속된 화소전극(PXL)과, 화소전극(PXL)과 액정을 사이에 두고 형성되며 화소 전극과 전계를 이루는 공통전극을 구비한다.
게이트 라인(GL)은 k개씩 연결된 군 단위로 게이트 구동부(102)의 출력 채널들에 공통으로 접속된다. k가 3이라고 가정할 때 제11 내지 제13 게이트 라인들(GL11,GL12,GL13)로 이루어진 제1 게이트 라인군은 게이트 구동부(102)의 제1 출력단자에 공통으로 접속되고 제n1 내지 제n3 게이트 라인들(GLn1,GLn2,GLn3)로 이루어진 제n 게이트 라인군은 제n 출력 단자에 공통으로 접속된다.
화소 전극(PXL)은 1개의 게이트 라인(GL)과 3개의 데이터라인(DL)의 교차로 마련된 3개의 화소 영역에 걸쳐 형성된다.
타이밍제어부(106)는 외부로부터 입력되어진 화소데이터 신호(R,G,B Data)를 데이터 구동부(104)에 공급한다. 또한, 타이밍 제어부(106)는 외부로부터 입력된 제어신호(H,V,DE,CLK)에 응답하여 데이터 구동부(104) 및 게이트구동부(102) 각각 을 제어하기 위한 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS)를 생성한다.
게이트 제어신호들(GCS)에는 제1 및 제2 클럭 신호(CKV,CKVB)와 스캔 개시 신호(STV) 등이 포함된다. 데이터 제어신호들(DDC)에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
데이터 구동부(104)는 타이밍 제어부(106)로부터의 데이터 제어신호들(DDC)에 응답하여 k 수평기간마다 k 라인분의 화소 데이터 신호를 생성한다. 여기서, k는 3이라 가정하여 설명하기로 한다, 이 데이터 구동부(104)는 3수평 기간 동안 적색 화소 데이터 신호를 제1 데이터 라인(DL11,DL21,...,DLm1)에 공급하고, 녹색 화소 데이터 신호를 제2 데이터 라인(DL12,DL22,...,DLm2)에 공급하고, 청색 화소 데이터 신호를 제3 데이터 라인(DL13,DL23,...,DLm3)에 공급한다. 즉, 데이터 구동부(104)는 3 수평기간마다 3 수평라인분씩의 화소 데이터 신호를 데이터라인들(DL11 내지 DLm3)에 동시에 공급한다. 특히, 데이터 구동부(104)는 타이밍 제어부(106)로부터의 디지털 화소데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마전압을 이용하여 아날로그 화소 데이터 신호로 변환하여 공급한다.
이러한 데이터 구동부(104)는 한 화면이 표시되는 프레임기간을 제1 내지 제3 서브프레임으로 시분할하여 데이터라인(DL)에 데이터를 공급한다. 즉, 데이터구동부(104)는 제1 서브프레임기간 동안 적색 화소 데이터 신호를 데이터 라인(DL)에 공급한다. 이 후 제2 서브 프레임 기간 동안 녹색 화소 데이터 신호를 데이터 라인(DL)에 공급한다. 이 후 제3 서브 프레임 기간 동안 청색 화소 데이터 신호를 데이터 라인(DL)에 공급한다. 이에 대응하여 액정 표시 패널에 위치하는 적색 광원, 녹색 광원 및 청색 광원의 3원색 광원은 순차적으로 점멸되는 필드 순차 구동방식(Fiel Sequential Driving System)으로 구동된다.
게이트 구동부(102)는 액정패널(110)의 기판(101) 상에 집적화되어 형성된다. 이를 위해, 게이트 구동부(102)는 액정패널(110)에 형성되는 박막트랜지스터(TFT)와 동일공정으로 동시에 형성된다. 이 때, 게이트 구동부(102)에 형성되는 박막트랜지스터는 전하 이동도가 높은 폴리 실리콘형 박막트랜지스터 또는 아몰퍼스 실리콘형 박막트랜지스터가 이용된다. 예를 들어, 폴리 실리콘형 박막트랜지스터를 CMOS공정을 이용하여 게이트 구동부(102)를 기판 상에 집적화한다.
이러한 게이트 구동부(102)는 타이밍 콘트롤러(106)로부터의 게이트 제어신호들(GCS)에 응답하여 k수평 기간마다 스캔 펄스를 생성한다. 예를 들어, k가 3이라 가정하면, 게이트 라인 수가 i개라 할 때 i/3개의 출력 단자를 통해 게이트 라인군을 순차적으로 구동하게 된다. 즉, 게이트 구동부(102)는 도 3에 도시된 바와 같이 첫번째 3수평기간동안 제1 게이트 라인군(GL11,GL12,GL13)에 스캔 신호(SP)를 출력한다. 두번째 3수평 기간 동안 제2 게이트 라인군(GL21,GL22,GL23)에 스캔 신호를 출력한다. 세번째 3수평 기간동안 제3 게이트 라인군(GL31,GL32,GL33)에 스캔 신호를 출력한다. 이와 같이, 게이트 구동부(102)는 3수평 기간마다 스캔 펄스를 순차적으로 생성하여 3개의 게이트 라인으로 이루어진 게이트 라인군([GL11,GL12,GL13] 내지 [GLn1,GLn2,GLn3]) 단위로 순차적으로 구동하게 된다. 이에 따라, 게이트 구동부(102)의 출력 단자 수가 작아지게 되므로 해상도 증가시에 도 패널 라인 마진이 충분히 확보될 수 있다.
한편, 게이트 구동부(102)는 도 4에 도시된 바와 같이 스캔 펄스를 제1 내지 제n 게이트 라인군([GL11,GL12,GL13] 내지 [GLn1,GLn2,GLn3])에 순차적으로 공급하기 위한 제1 내지 제n 스테이지(쉬프트 레지스터)(SR1 내지SRn)를 구비한다. 제1 내지 제n 스테이지에는 제1 및 제2 전원 전압(Voff,Von)과 함께 제1 및 제2클럭 신호(CKV,CKVB)가 공통으로 공급되고, 스타트 펄스(STV) 또는 전단 스테이지의 출력 신호가 공급된다. 제1 스테이지(SR1)는 스타트 펄스(STV)와 클럭 신호(CKV,CKVB)에 응답하여 제1 게이트 라인(GL1)으로 스캔 펄스를 출력한다. 그리고, 제2 내지 제n 스테이지(SR2 내지SRn)는 이전단 스테이지의 출력 신호와 클럭 신호(CKV,CKVB)에 응답하여 제2 내지 제n 게이트 라인군(GL21,GL22,GL23 내지 GLn1,GLn2,GLn3) 각각에 스캔 펄스를 순차적으로 출력한다.
한편, 제1 내지 제n 스테이지(SR1 내지SRn) 각각은 도 5에 도시된 바와 같이 게이트 출력 구동부(130), 풀 다운 구동부(132), 풀업 구동부(134)를 포함한다.
게이트 출력 구동부(130)는 제2 및 제3 트랜지스터(T2,T3)에 의해 구동된다.
제2 트랜지스터(T2)는 클럭 신호 입력단자(CKV)에 드레인 단자가 연결되고, 제1 노드(N1)에 게이트 단자가 연결되고, 해당 게이트 라인(GLi)에 소스 단자가 연결된다. 제3 트랜지스터(T3)는 출력 단자(GLi)에 드레인 단자가 연결되고, 제2 노드(N2)에 게이트 단자가 연결되고, 제1 전원 전압(Voff)에 드레인 단자1가 연결된다.
풀업 구동부(134)는 캐패시터(C), 제1, 제4 및 제7 트랜지스터(T1,T4,T7)에 의해 구동된다. 캐패시터(C)는 제1 노드(N1)와 출력 단자(GLi) 사이에 연결된다. 제1 트랜지스터(T1)는 제2 전원 전압(Von)에 드레인 단자가 연결되고, 이전단 출력 단자(GLi-1)에 게이트 단자가 연결되고, 제1 노드(N1)에 소스 단자가 연결된다. 제4 트랜지스터(T4)는 제1 노드(N1)에 드레인 단자가 연결되고, 다음단 출력 단자(GLi+1)에 게이트 단자가 연결되고, 제1 전원 전압(Voff)에 소스 단자가 연결된다. 제7 트랜지스터(T7)는 제1 노드(N1)에 드레인 단자가 연결되고, 제2 노드(N2)에 게이트 단자가 연결되고, 제1 전원 전압(Voff)에 소스 단자가 연결된다.
풀 다운 구동부(132)는 제5 및 제6 트랜지스터(T5,T6)로 구성되어 인버터의 기능을 가진다. 즉, 풀 다운 구동부(132)는 제2 트랜지스터(T2)가 턴오프된 경우 제3 트랜지스터(T3)가 턴온되도록 제어하고, 제2 트랜지스터(t2)가 턴온된 경우 제3 트랜지스터(T3)가 턴오프되도록 제어하는 인버터의 기능을 한다. 이를 위해, 제5 트랜지스터(T5)는 제2 전원 전압(Von)에 드레인 단자와 게이트 단자가 공통으로 접속되고, 제2 노드(N2)에 소스 단자가 연결된다. 제6 트랜지스터(T6)는 제2 노드(N2)에 드레인 단자가 연결되고, 제1 노드(N1)에 게이트 단자가 연결되고, 제1 전원 전압(Voff)에 소스 단자가 연결된다.
이러한 게이트 구동부(102)는 이전단 스테이지의 출력 신호에 의해 캐패시터(C)가 충전된 후 제2 트랜지스터(T2)에 연결되어 있는 클럭 신호(CKV)가 현재단 스테이지의 출력단자로 출력되고, 이 출력 전압에 의해 다음단 스테이지의 출력 신호가 발생되는 순간 다음단 스테이지의 출력 신호는 제4 트랜지스터(T4)를 구동시켜 캐패시터에 충전된 전압을 방전시킴으로써 각 스테이지의 한 사이클을 끝내게 된 다.
이러한 스테이지의 구동방법을 도 6을 결부하여 상세히 설명하기로 한다.
도 6에 도시된 바와 같이 서로 반전된 위상을 가진 제1 및 제2 클럭 신호(CKV,CKVB)와 스캔 개시 신호(STV)가 첫번째 스테이지에 공급된다. 그러면, 스캔 개시 신호(STV)의 상승 에지에 응답하여 제1 클럭 신호(CKV)의 하이 레벨 구간이 소정 시간 지연된 후 출력 단자(GLi)에 출력 신호가 발생된다.
게이트 출력 구동부(134)의 캐패시터(C)는 입력단자(IN)를 통하여 제1 트랜지스터(T1)의 게이트 단자로 입력된 스캔 개시 신호(STV)의 상승에지에서 충전되기 시작한다. 캐패시터(C)에 제2 트랜지스터(T2)의 게이트-소스 간 문턱 전압 이상의 전압이 충전된 이후에는 제2 트랜지스터(T2)가 턴온되어 제2 트랜지스터(T2)를 통해 제1 클럭 신호(CKV)의 하이 논리 전압이 출력 단자(GLi)에 공급된다.
출력 단자(GLi)에 제1 클럭 신호(CKV)의 하이 논리 전압이 공급되기 시작하면, 이 출력 전압이 캐패시터(C)에 부트스트랩(Bootstrap)되어 제2 트랜지스터(T2)의 게이트 전압이 턴온 전압 이상으로 상승하게 된다. 따라서, 제2 트랜지스터(T2)는 완전 도통 상태를 유지하게 된다. 이 때, 제1 트랜지스터(T1)의 사이즈는 제2 트랜지스터(T2)의 사이즈보다 2배정도 크기 때문에 스캔 개시 신호(STV)에 의해 제7 트랜지스터(T7)가 턴온되더라도 제2 트랜지스터(T2)는 턴온 상태로 천이된다.
한편, 스캔 개시 신호(STV)가 입력되기 전에 제5 트랜지스터(T5)에 의해 제2 노드(N2)가 제2 전원 전압(Von)으로 상승되어 제3 트랜지스터(T3)는 턴온된다. 따 라서, 출력 단자(GLi)의 출력 신호의 전압은 제1 전원 전압(Voff) 상태를 유지한다. 반면 스캔 개시 신호(STV)가 입력되면 제6 트랜지스터(T6)가 턴온되어 제2 노드(N2)의 전위가 제1 전원전압(Voff)으로 하강하게 된다. 이후 제5 트랜지스터(T5)가 턴온상태라도 제6 트랜지스터(T6)의 사이즈가 제5 트랜지스터(T5)의 사이즈보다 약 16배정도 크기 때문에 제2 노드(N2)는 제1 전원 전압(Voff) 상태를 계속 유지한다. 따라서, 제3 트랜지스터(T3)는 턴 온 상태에서 턴 오프 상태로 천이된다. 즉, 스캔 개시 신호(STV)가 입력되면, 제2 트랜지스터(T2)는 턴온되고 제3 트랜지스터(T3)는 턴오프된다.
이와 같이 출력 단자(GLi)의 출력 전압이 턴오프 상태로 떨어지게 되면, 제6 트랜지스터(T6)는 턴오프된다. 이 때, 제5 트랜지스터(T5)를 통하여 제2 노드(N2)에 제2 전원 전압(Von)만 공급된 상태이므로 제2 노드(N2)의 전위는 제1 전원 전압(Voff)에서 제2 전원 전압(Von)으로 상승되기 시작한다. 제2 노드(N2)의 전위가 상승되기 시작하면, 제7 트랜지스터(T7)가 턴온되기 시작함에 따라 캐패시터(C)의 충전전압은 제7 트랜지스터(T7)를 통하여 방전되기 시작한다. 그러므로, 제2 트랜지스터(T2)도 턴오프되기 시작한다.
이어서 다음단 스테이지의 출력단자(GLi+1)의 출력신호가 턴온전압으로 상승하게 되므로 제4 트랜지스터(T4)가 턴온된다. 이 때, 제4 트랜지스터(T4)의 사이즈는 제7 트랜지스터(T7)보다 약 2배정도 크기 때문에 제1 노드(N1)의 전위는 제7 트랜지스터(T7)만 턴온되었을 때보다 더욱 빠르게 제1 전원 전압(Voff)으로 하강하게 된다. 또한, 제2 노드(N2)의 전위가 제2 전원 전압(Von)으로 상승되면, 제3 트 랜지스터(T3)는 턴온되어 현재단 스테이지의 출력 단자(GLi)는 턴온 전압에서 턴오프전압으로 하강하게 된다.
다음단 스테이지의 출력 신호가 로우 논리 전압으로 하강하여 제4 트랜지스터(T4)가 턴오프되더라도 제2 노드(N2)는 제5 트랜지스터(T5)를 통하여 제2 전원 전압(Von)으로 바이어스된 상태를 유지하게 된다.
상술한 동작에 의해 각 스테이지들이 동작하여 출력 신호가 순차적으로 발생하게 된다.
이와 같이, 박막트랜지스터를 이용하여 형성된 본 발명에 따른 게이트 구동부는 종래 드라이버 집적 회로로 이루어진 게이트 구동부에 의해 편차가 심한 게이트 팬 아웃의 불량을 방지할 수 있다. 즉, 본 발명에 따른 게이트 구동부는 모든 출력 단자에 동일한 출력 버퍼가 형성되기 때문에 팬 아웃의 길이에 의한 게이트 라인간 라인 저항 등의 편차가 발생되지 않는다.
또한, 본 발명에 따른 게이트 구동부는 게이트 라인 수가 감소된 만큼 쉬프트 레지스터의 개수도 줄일 수 있어 게이트 구동부를 이루는 박막트랜지스터의 형성면적도 줄일 수 있다. 이에 따라, 게이트 구동부를 차폐하기 위한 베젤의 면적도 최소화할 수 있다.
뿐만 아니라, 본 발명에 따른 액정 표시 장치는 k 수평 기간마다 게이트라인군에 동시에 스캔펄스를 공급한다. 이에 따라, 필드 순차 구동 방식으로 구동되는 본 발명에 따른 액정 표시 장치는 각 게이트 라인의 턴 온 시간이 일반 액정 표시 장치와 유사하므로 출력 버퍼 사이즈의 크기를 최소화하여 액정 표시 패널에 내장 할 수 있다. 또한, 본 발명에 따른 액정 표시 장치는 신호라인의 재질을 Mo/Al/Mo로 형성하여 박막트랜지스터의 턴온전류를 향상시켜 액정 표시 장치의 신뢰성을 향상 시킬 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이다.
도 7을 참조하면, 본 발명의 제2 실시 예에 따른 액정 표시 장치는 도 2에 도시된 액정 표시 장치와 대비하여 게이트 구동부가 액정 표시 패널의 양측에 내장되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
제 1 및 제2 게이트 구동부(102A,102B)는 액정 표시 패널(110)의 스위칭 소자인 박막 트랜지스터와 동일 공정으로 동시에 형성되어 액정 표시 패널(110)의 기판 상에 집적화되어 형성된다.
이러한 제1 및 제2 게이트 구동부(102A,102B) 각각은 타이밍 콘트롤러(106)로부터의 제1 및 제2 게이트 제어신호들(GCS1,GCS2)에 응답하여 k수평 기간마다 다수개의 게이트라인으로 이루어진 게이트 라인군에 스캔 펄스를 공급한다. 제1 및 제2 게이트 제어 신호들 각각은 제1 및 제2 클럭 신호(CKV,CKVB) 등이 포함된다. 이 때, 제1 게이트 구동부(102A)에 공급되는 제1 및 제2 클럭 신호(CKV1,CKV2)는 도 8에 도시된 바와 같이 제2 게이트 구동부(102B)에 공급되는 제1 및 제2 클럭 신호(CKVB1,CKVB2)와 동일한 위상을 가진다.
이에 따라, 제1 및 제2 게이트 구동부(102A,102B) 각각에서 생성된 스캔 펄 스는 동일한 게이트 라인(GL)에 양방향으로 공급됨으로써 게이트 라인이 게이트 구동부(102)로부터 멀어질수록 증가하는 라인 저항에 의해 발생되는 스캔 펄스의 지연 현상 및 왜곡 현상을 방지할 수 있다. 이에 따라, 스캔 펄스의 지연 및 왜곡에 의한 액정셀의 충전율 저하 및 얼룩 등의 화질 저하가 방지된다.
도 9는 본 발명의 제3 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이다.
도 9를 참조하면, 본 발명의 제3 실시 예에 따른 액정 표시 장치는 도 7에 도시된 액정 표시 장치와 대비하여 각 게이트 라인군에 포함된 게이트 라인들을 제1 및 제2 게이트 구동부에서 양분하여 구동하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
제 1 및 제2 게이트 구동부(102A,102B)는 액정 표시 패널의 스위칭 소자인 박막 트랜지스터와 동일 공정으로 동시에 형성되어 액정패널(110)의 기판 상에 집적화되어 형성된다.
제1 및 제2 게이트 구동부(102A,102B)는 각 게이트 구동부에 동일한 갯수의 게이트 라인(GL)이 연결되도록 각 게이트라인군에 포함된 게이트 라인들(GL)을 양분하여 양분된 각 게이트 라인(GL)에 스캔 펄스를 공급한다.
예를 들어, 제1 게이트 라인군에 포함된 제1 및 제2 게이트 라인(GL11,GL12)은 서로 연결되어 제1 게이트 구동부(102A)와 접속되고, 제1 게이트 라인군에 포함된 제3 게이트 라인(GL3)은 제2 게이트 구동부(102B)와 접속된다. 그리고, 제2 게 이트 라인군에 포함된 제1 및 제2 게이트 라인(GL21,GL22)은 서로 연결되어 제2 게이트 구동부(102B)와 접속되고, 제2 게이트 라인군에 포함된 제3 게이트 라인(GL13)은 제1 게이트 구동부(102A)와 접속된다.
또는 도 10에 도시된 바와 같이 제1 게이트 라인군에 포함된 제1 및 제2 게이트 라인(GL11,GL12)은 서로 연결되어 제1 게이트 구동부(102A)와 접속되고, 제1 게이트 라인군에 포함된 제3 게이트 라인(GL3)은 제2 게이트 구동부(102B)와 접속된다. 그리고, 제2 게이트 라인군에 포함된 제1 게이트 라인(GL21)은 제1 게이트 구동부(102A)와 접속되고, 제2 게이트 라인군에 포함된 제2 및 제3 게이트 라인(GL22,GL23)은 서로 연결되어 제2 게이트 구동부(102B)와 접속된다.
이 경우, 각 게이트 라인에는 도 7에 도시된 바와 같이 각 게이트라인군에 포함되어 서로 연결된 게이트 라인들 각각에 걸리는 부하량보다 적은 부하량이 걸리게 된다. 작아진 부하량에 의해 게이트 신호의 왜곡현상을 최소화할 수 있으며 출력 버퍼를 추가로 줄일 수 있다.
이러한 제1 및 제2 게이트 구동부(102A,102B) 각각은 타이밍 콘트롤러(106)로부터의 제1 및 제2 게이트 제어신호들(GCS1,GCS2)에 응답하여 스캔 펄스를 양분된 게이트 라인에 교번적으로 공급한다. 이를 위해, 도 11에 도시된 바와 같이 제1 게이트 구동부(102A)에 제1 클럭 신호(CKV1)가 공급된 후 제2 게이트 구동부(102B)에 제1 클럭 신호(CKV2)가 공급된다. 그런 다음, 제1 게이트 구동부(102A)에 제2 클럭 신호(CKVB1)가 공급된 후 제2 게이트 구동부(102B)에 제2 클럭 신호(CKVB2)가 공급된다.
이에 따라, 제1 및 제2 게이트 구동부(102A,102B) 각각에서 생성된 스캔 펄스는 동일한 게이트 라인(GL)에 양방향으로 공급됨으로써 게이트 라인이 게이트 구동부(102)로부터 멀어질수록 증가하는 라인 저항에 의해 발생되는 스캔 펄스의 지연 현상 및 왜곡 현상을 방지할 수 있다. 이에 따라, 스캔 펄스의 지연 및 왜곡에 의한 액정셀의 충전율 저하 및 얼룩 등의 화질 저하가 방지된다. 또한, 각 게이트 라인에 걸리는 부하량이 상대적으로 적게 걸려 게이트 신호의 왜곡을 최소화할 수 있다.
도 12는 본 발명의 제4 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이다.
도 12를 참조하면, 본 발명의 제4 실시 예에 따른 액정 표시 장치는 도 2에 도시된 액정 표시 장치와 대비하여 4개의 액정셀을 동시에 충전하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
제1 및 제2 게이트 구동부(102A,102B)는 각 게이트 구동부에 동일한 갯수의 게이트 라인(GL)이 연결되도록 각 게이트라인군에 포함된 게이트 라인들(GL)을 양분하여 양분된 각 게이트 라인(GL)에 스캔 펄스를 공급한다.
예를 들어, 제1 게이트 라인군에 포함된 제1 및 제2 게이트 라인(GL11,GL12)은 서로 연결되어 제1 게이트 구동부(102A)와 접속되고, 제1 게이트 라인군에 포함된 제3 및 제4 게이트 라인(GL3,GL4)은 제2 게이트 구동부(102B)와 접속된다.
이에 따라, 제1 및 제2 게이트 구동부(102A,102B) 각각에서 생성된 스캔 펄 스는 동일한 게이트 라인(GL)에 양방향으로 공급됨으로써 게이트 라인이 게이트 구동부(102)로부터 멀어질수록 증가하는 라인 저항에 의해 발생되는 스캔 펄스의 지연 현상 및 왜곡 현상을 방지할 수 있다. 이에 따라, 스캔 펄스의 지연 및 왜곡에 의한 액정셀의 충전율 저하 및 얼룩 등의 화질 저하가 방지된다. 또한, 각 게이트 라인에 걸리는 부하량이 상대적으로 적게 걸려 게이트 신호의 왜곡을 최소화할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 그 구동방법은 박막트랜지스터를 이용하여 액정 표시 패널에 내장되는 게이트 구동부를 구비한다. 이러한 본 발명에 따른 게이트 구동부는 종래 드라이버 집적 회로로 이루어진 게이트 구동부에 의해 편차가 심한 게이트 팬 아웃의 불량을 방지할 수 있다.
또한, 본 발명에 따른 액정 표시 장치 및 그 구동방법은 게이트 라인 수가 감소된 만큼 쉬프트 레지스터의 개수도 줄일 수 있어 게이트 구동부를 이루는 박막트랜지스터의 형성면적도 줄일 수 있다. 이에 따라, 게이트 구동부를 차폐하기 위한 베젤의 면적도 최소화할 수 있다.
뿐만 아니라, 본 발명에 따른 액정 표시 장치 및 그 구동방법은 k 수평 기간마다 게이트라인군에 동시에 스캔펄스를 공급한다. 이에 따라, 필드 순차 구동 방식으로 구동되는 본 발명에 따른 액정 표시 장치는 각 게이트 라인의 턴 온 시간이 일반 액정 표시 장치와 유사하므로 출력 버퍼 사이즈의 크기를 최소화하여 액정 표 시 패널에 내장할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. k(단, k는 임의의 양의 정수)개의 게이트 라인으로 이루어진 게이트 라인군 및 데이터 라인이 형성된 액정 표시 패널과;
    상기 k 수평기간마다 스캔펄스를 발생하여 그 스캔 펄스를 상기 게이트 라인군에 순차적으로 공급하는 게이트 구동부와;
    상기 스캔 펄스에 동기되는 화소 데이터 신호를 상기 데이터 라인에 공급하는 데이터 구동부를 구비하며,
    상기 게이트 구동부 및 데이터 구동부 중 적어도 어느 하나는 상기 액정 표시 패널에 내장되는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 게이트 구동부는 상기 액정 표시 패널의 적어도 일측에 내장되는 것을 특징으로 하는 액정 표시 장치.
  3. 제 2 항에 있어서,
    상기 액정 표시 패널의 양측에 내장된 상기 게이트 구동부는
    상기 게이트 라인의 양측에서 상기 게이트 라인에 동일한 스캔 펄스를 공급하는 것을 특징으로 하는 액정 표시 장치.
  4. 제 1 항에 있어서,
    상기 게이트 라인군에 포함된 게이트 라인들은 양분되어 상기 액정 표시 패널의 양측에 내장된 게이트 구동부 각각에 접속되는 것을 특징으로 하는 액정 표시 장치.
  5. 제 1 항에 있어서,
    상기 게이트 구동부는 아몰퍼스 실리콘형 박막트랜지스터로 형성되는 것을 특징으로 하는 액정 표시 장치.
  6. k(단, k는 임의의 양의 정수)개의 게이트 라인으로 이루어진 게이트 라인군 및 데이터 라인이 형성된 액정 표시 패널을 포함하는 액정 표시 장치의 구동방법에 있어서,
    상기 k 수평기간마다 게이트 구동부에서 스캔펄스를 발생하여 그 스캔 펄스를 상기 게이트 라인군에 순차적으로 공급하는 단계와;
    상기 스캔 펄스에 동기되는 화소 데이터 신호를 데이터 구동부에서 상기 데이터 라인에 공급하는 단계를 포함하며,
    상기 게이트 구동부 및 데이터 구동부 중 적어도 어느 하나는 상기 액정 표시 패널에 내장되는 것을 특징으로 하는 액정 표시 장치의 구동방법.
  7. 제 6 항에 있어서,
    상기 게이트 라인군에 상기 스캔 펄스를 공급하는 단계는
    상기 액정 표시 패널의 일측에 형성된 게이트 구동부에서 생성된 스캔 펄스를 상기 게이트 라인군에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동방법.
  8. 제 6 항에 있어서,
    상기 게이트 라인군에 상기 스캔 펄스를 공급하는 단계는
    상기 액정 표시 패널의 양측에 내장된 제1 및 제2 게이트 구동부들에서 생성된 동일한 스캔 펄스를 상기 게이트 라인군에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동방법.
  9. 제 6 항에 있어서,
    상기 게이트 라인군에 상기 스캔 펄스를 공급하는 단계는
    각 게이트 라인군에 포함되며 상기 액정 표시 패널의 양측에 내장된 제1 및 제2 게이트 구동부 각각에 양분되어 접속된 게이트 라인들에 상기 스캔 펄스를 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 스캔 펄스는 상기 제1 및 제2 게이트 구동부에서 교번적으로 생성하는 것을 특징으로 하는 액정 표시 장치의 구동방법.
KR1020050129532A 2005-12-26 2005-12-26 액정 표시 장치 및 그 구동방법 KR20070067956A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129532A KR20070067956A (ko) 2005-12-26 2005-12-26 액정 표시 장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129532A KR20070067956A (ko) 2005-12-26 2005-12-26 액정 표시 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20070067956A true KR20070067956A (ko) 2007-06-29

Family

ID=38366466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129532A KR20070067956A (ko) 2005-12-26 2005-12-26 액정 표시 장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20070067956A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110096765A (ko) * 2010-02-23 2011-08-31 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
CN105139826A (zh) * 2015-10-22 2015-12-09 重庆京东方光电科技有限公司 信号调整电路和显示面板驱动电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110096765A (ko) * 2010-02-23 2011-08-31 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
CN105139826A (zh) * 2015-10-22 2015-12-09 重庆京东方光电科技有限公司 信号调整电路和显示面板驱动电路
US9886897B2 (en) 2015-10-22 2018-02-06 Boe Technology Group Co., Ltd. Signal adjusting circuit and display panel driving circuit

Similar Documents

Publication Publication Date Title
KR101032945B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
US7508479B2 (en) Liquid crystal display
JP4126613B2 (ja) 液晶表示装置のゲート駆動装置及び方法
US9928797B2 (en) Shift register unit and driving method thereof, gate driving apparatus and display apparatus
US8044908B2 (en) Liquid crystal display device and method of driving the same
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
US20040041774A1 (en) Liquid crystal display apparatus
KR101352289B1 (ko) 표시장치
US20070085811A1 (en) Gate driving circuit and display device having the same
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
US10770018B2 (en) Scanning signal line drive circuit, display device including the same, and scanning signal line driving method
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
WO2018193912A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR20090009586A (ko) 표시 장치 및 이의 구동 방법
US20050057481A1 (en) Circuits and methods for driving flat panel displays
US9117512B2 (en) Gate shift register and flat panel display using the same
KR102015848B1 (ko) 액정표시장치
CN109671382B (zh) 栅极驱动电路以及使用该栅极驱动电路的显示装置
JP2007242129A (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR100995627B1 (ko) 쉬프트 레지스터 회로
KR102551295B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination