KR20050077292A - Driver circuit and power supply for plasma display penel(pdp) - Google Patents
Driver circuit and power supply for plasma display penel(pdp) Download PDFInfo
- Publication number
- KR20050077292A KR20050077292A KR1020050063430A KR20050063430A KR20050077292A KR 20050077292 A KR20050077292 A KR 20050077292A KR 1020050063430 A KR1020050063430 A KR 1020050063430A KR 20050063430 A KR20050063430 A KR 20050063430A KR 20050077292 A KR20050077292 A KR 20050077292A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- panel
- electrode
- power switch
- capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/3353—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having at least two simultaneously operating switches on the input side, e.g. "double forward" or "double (switched) flyback" converter
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
- G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
플라즈마 디스플레이 패널(PDP)을 위한 유지구간 및 전구간 구동회로, 및 전원장치 회로가 제공된다. 본 발명의 일실시예에 따른 풀 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널의 X 전극 및 Y 전극과 유지 전압 전원간에 각각 접속되는 제1 및 제2 전력 스위치 다이오드, 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제4 전력 스위치 다이오드, 패널의 X 전극 및 Y 전극에 각각 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 제1 및 제2 인덕터, 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제1 및 제4 전력 스위치, 및 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제2 및 제3 전력 스위치를 포함한다.A holding section and a whole section driving circuit for a plasma display panel (PDP), and a power supply circuit are provided. The current type sustain period driving circuit of the full bridge inverter driving method according to an embodiment of the present invention is a panel driving circuit connected between the X electrode and the Y electrode and driven from the X electrode and the Y electrode, the X electrode of the panel and The first and second power switch diodes connected between the Y electrode and the sustain voltage power supply, the X electrode of the panel and the third and fourth power switch diodes respectively connected between the Y electrode and the ground, the X electrode and the Y electrode of the panel, respectively. First and second inductors connected to the other ends of the first and second inductors, respectively, connected to charge and discharge the panel capacitance, respectively, and the first to apply a constant voltage between the other ends of the first and second inductors for a period of time. And second and third power switches connected to the fourth power switch and the other ends of the first and second inductors, respectively, for applying a constant voltage between the other ends of the first and second inductors for a period of time. It includes.
또한, 본 발명의 다른 실시예에서는 하프 브리지형 인버터 구동 방식의 유지 구간 구동 회로, 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로, 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로의 변형예, 하프 브리지형 에너지 주입 방식이 유지 구간 구동 회로, 하프 브리지형 유지 구간 구동 회로에 전압 조정기를 추가한 실시예가 개시되며, 상기의 전압 조정기를 결합한 하프 브리지형 유지구간 구동 회로의 전구간 적용을 위한 구동 방식이 개시된다. In another embodiment of the present invention, a sustain section driving circuit of a half bridge type inverter driving method, a sustain section driving circuit of a half bridge type energy recovery method, a modification example of a sustain section driving circuit of a half bridge type energy recovery method, and a half bridge An embodiment in which a type energy injection method adds a voltage regulator to a sustain period driving circuit and a half bridge type sustain period driving circuit is disclosed, and a driving method for the whole-wide application of the half bridge type sustain period driving circuit combining the voltage regulator is disclosed. do.
나아가, 본 발명의 또 다른 실시예에서는, 능동형 직렬 보상 방식의 전원 장치 회로 및 제어기, 전류원 PDP 구동 회로 및 공진형 PDP 공진 회로가 개시된다.Furthermore, in another embodiment of the present invention, an active series compensation power supply circuit and controller, a current source PDP driving circuit and a resonant PDP resonant circuit are disclosed.
Description
본 발명은 일반적으로 플라즈마 디스플레이 패널(PDP)과, 플라즈마 디스플레이 패널의 어드레스 구동 회로 및 서스테인 구동 회로의 개량에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to improvements in plasma display panels (PDPs) and address drive circuits and sustain drive circuits in plasma display panels.
일반적으로 플라즈마 디스플레이 패널은 한 쌍의 기판을 포함한 구조를 갖는다. 기판 상에는 각각 행 및 열 전극이 지지 형성되고, 행 및 열 전극은 각각 유전체 층에 의해 도포된다. 행 및 열 전극은 또한 간극을 사이에 두고 서로 평행하게 배치되며, 양 전극간의 간극에 이온화 기체가 주입된다.In general, a plasma display panel has a structure including a pair of substrates. Row and column electrodes are supported and formed on the substrate, respectively, and the row and column electrodes are each applied by a dielectric layer. The row and column electrodes are also arranged parallel to each other with a gap between them, and ionizing gas is injected into the gap between both electrodes.
행 및 열 전극은 서로 수직으로 배치되며, 행 및 열 전극의 교차점에 방전 셀이 형성된다. 이러한 방전셀을 선택적으로 방전함으로써 기록 또는 표시 기능을 실현할 수 있다.The row and column electrodes are disposed perpendicular to each other, and discharge cells are formed at the intersections of the row and column electrodes. By selectively discharging such discharge cells, a recording or display function can be realized.
플라즈마 디스플레이 패널의 구동은 AC 전압의 인가에 의해 달성된다. 전통적으로, AC 전압의 인가에 의한 구동은 방전과 서스테인의 두 단계를 거친다. 즉, 행 및 열의 어드레싱에 의해 선택된 희망하는 방전셀에 방전 전압을 초과하는 전압을 인가하여 방전시킨다. 본 명세서에서는 이를 방전구간 이라 칭한다 이어서, 교류 서스테인 전압을 연속적으로 방전셀에 인가한다. 본 명세서에서는 이를 서스테인 구간 이라 칭한다. 교류 서스테인 전압은 방전을 일으킬 정도에는 이르지 못하지만 방전 상태를 유지할 수 있는 정도의 크기를 갖는다.The driving of the plasma display panel is accomplished by the application of an AC voltage. Traditionally, driving by the application of an AC voltage goes through two stages: discharge and sustain. In other words, a voltage exceeding the discharge voltage is applied to the desired discharge cells selected by the addressing of the rows and columns to discharge them. In the present specification, this is referred to as a discharge section. Subsequently, an AC sustain voltage is continuously applied to the discharge cells. In this specification, this is called a sustain period. The AC sustain voltage is short enough to cause a discharge, but is large enough to maintain a discharge state.
방전 구간에는 초기 방전을 일으키기 위한 방전 전압을 인가한다. 방전 전압으로는, 통상적으로 사용되는 He-Xe, Ne-Xe의 혼합 기체의 경우, 240V-280V의 전위가 사용된다. 일반적인 경우 제 3전극을 도입하기도 한다. 제3 전극을 도입함으로써, 면 방전 형태에서의 유지전극과 유전체에 의한 기생 커패시터에 의해 야기되는 고전류를 감소시키며, 어드레스 동작과 유지동작을 분리시키는 구동 방식을 채용할 수 있다.In the discharge section, a discharge voltage for generating an initial discharge is applied. As a discharge voltage, in the case of the mixed gas of He-Xe and Ne-Xe which are used normally, the potential of 240V-280V is used. In general, a third electrode may be introduced. By introducing the third electrode, it is possible to adopt a driving method that reduces the high current caused by the sustain electrode in the surface discharge form and the parasitic capacitor caused by the dielectric, and separates the address operation from the sustain operation.
유지 구간에는 기체 방전의 기억 기능 특성을 이용하여 방전 전압보다 낮은 전압의 교류 서스테인 펄스에 의해 방전이 유지되도록 한다. 일반적으로 벽전하에 의한 기억기능 효과를 이용한다. In the sustain section, the discharge is maintained by an AC sustain pulse having a voltage lower than the discharge voltage using the memory function characteristic of the gas discharge. Generally, the effect of memory function by wall charge is used.
플라즈마 디스플레이 패널을 사용하여 계조를 표시하기 위해서는, 유지 방전의 횟수에 따라 화면의 각 픽셀들의 밝기를 결정한다. 따라서, 높은 주파수의 유지 펄스가 필요하다. 예를 들어, PDP를 초당 60개의 프레임을 256 gray scale을 가지도록 할 때 1 단위 레벨의 빛을 4회의 유지펄스로 나타낼 때 총 61140회의 서스테인 펄스가 인가된다. 이하에서는 서스테인 펄스를 생성하여 인가하기 위한 회로를 서스테인 구동부 라 칭하기로 한다.In order to display the gray scale using the plasma display panel, brightness of each pixel of the screen is determined according to the number of sustain discharges. Therefore, a high frequency sustain pulse is needed. For example, when the PDP has 60 frames per second on 256 gray scales, a total of 61140 sustain pulses are applied when the light of one unit level is represented by four sustain pulses. Hereinafter, a circuit for generating and applying a sustain pulse will be referred to as a sustain driver.
통상적으로 서스테인 구동부는 플라즈마 패널을 구성하는 모든 픽셀을 일시에 구동한다. 따라서, 서스테인 구동부로부터 본 플라즈마 패널의 커패시턴스는 매우 큰 값을 갖는 것이 일반적이다. 예를 들면, 512 x 512의 패널은, 대략 5 nF의 값을 갖는 커패시턴스로 등가적으로 표현될 수 있다.Typically, the sustain driver drives all pixels constituting the plasma panel at one time. Therefore, it is common for the capacitance of the plasma panel seen from the sustain driver to have a very large value. For example, a 512 x 512 panel can be represented equivalently with a capacitance having a value of approximately 5 nF.
이러한 높은 커패시턴스값을 갖는 패널을 구동하기 위해서는 많은 전력이 소비될 수 밖에 없다. 특히, 플라즈마 디스플레이 패널의 계조 표현을 위한 서스테인 펄스를 인가하기 위해서는 더욱 많은 전력이 소모된다. 이러한 전력소비를 줄이기 위한 방책으로서 서스테인 구동부로써 에너지 회수형 구동 회로를 사용하기도 한다.In order to drive such a high capacitance panel, a lot of power is inevitably consumed. In particular, more power is consumed to apply a sustain pulse for gray scale representation of the plasma display panel. As a measure to reduce such power consumption, an energy recovery type driving circuit may be used as the sustain driver.
서스테인 구동부용 에너지 회수형 구동 회로로서 가장 널리 사용되고 있는 회로로써 소위 웨버 회로라 칭하는 회로가 있다. 이러한 웨버 회로는 동일인이 발명자로 등록된 미합중국특허제5,081,400호에 잘 기술되어 있다. 도 1은 전형적인 웨버 회로를 도시한 회로도이다.As a circuit which is most widely used as an energy recovery type driving circuit for a sustain driver, there is a circuit called a weber circuit. Such weber circuits are well described in US Pat. No. 5,081,400, the same person registered as an inventor. 1 is a circuit diagram illustrating a typical weber circuit.
도 1에 도시된 바에 따르면, 패널(112)은 커패시턴스 Cp로 등가적으로 표현된다. 웨버 회로는, 패널(112)의 양 유지 전극, 즉 X 및 Y 전극에 마련된다. X 전극측 구성을 살펴보면, 패널의 X 전극과 유지 전압 전원(Vs)간에 접속되는 제1 전력 스위치 M1(102)과, 패널의 X 전극과 접지간에 접속되는 제3 전력 스위치 M3(104)를 포함한다. 또한, 패널의 X 전극과 접속된 인덕터 L1(111)과, 인덕터 L1(111)의 타단과 접지간에 접속된 보조 회로를 포함한다. 보조 회로는 직렬로 접속된 제1 보조 스위치 Ma1, 제1 다이오드 Da1, 제2 다이오드 Da2, 및 제2 보조 스위치 Ma2를 포함한다. 제1 다이오드 Da1 및 제2 다이오드 Da2간에 인덕터 L1(111)의 타단이 접속된다. 또한, 제1 보조 스위치 Ma1 및 제2 보조 스위치 Ma2의 직렬 접속단의 타단은 서로 접속되어 보조 커패시터 C1과 접속되고, 보조 커패시터 C1의 타단은 접지된다. As shown in FIG. 1, panel 112 is equivalently represented by capacitance Cp. The weber circuit is provided at both sustain electrodes of the panel 112, that is, the X and Y electrodes. The X electrode side configuration includes a first power switch M1 102 connected between the X electrode of the panel and the sustain voltage power supply Vs, and a third power switch M3 104 connected between the X electrode of the panel and the ground. do. It also includes an inductor L1 (111) connected to the X electrode of the panel, and an auxiliary circuit connected between the other end of the inductor L1 (111) and ground. The auxiliary circuit comprises a first auxiliary switch Ma1, a first diode Da1, a second diode Da2, and a second auxiliary switch Ma2 connected in series. The other end of the inductor L1 111 is connected between the first diode Da1 and the second diode Da2. In addition, the other ends of the series connection ends of the first auxiliary switch Ma1 and the second auxiliary switch Ma2 are connected to each other and connected to the auxiliary capacitor C1, and the other end of the auxiliary capacitor C1 is grounded.
패널(112)의 Y 단에는 X 단과 동일한 회로가 마련된다.The Y end of the panel 112 is provided with the same circuit as the X end.
이하에서는, 웨버 회로의 동작을 설명한다. 도 2는 도 1에 도시된 회로의 동작을 설명하기 위한 파형도이다.The operation of the weber circuit will be described below. FIG. 2 is a waveform diagram illustrating the operation of the circuit shown in FIG. 1.
이상적으로는, 커패시터 C1, C2의 용량은 패널의 등가 커패시터 Cp에 비해 매우 커서 투입과 회수시 C1, C2의 전압 변동률이 작다. 따라서, C1과 C2는 투입과 회수를 같은 비율로 이루어지게 하면 Vs/2로 일정한 전압을 항상 유지한다. Ideally, the capacitances of the capacitors C1, C2 are very large compared to the equivalent capacitor Cp of the panel, so that the voltage fluctuation rate of C1, C2 at the input and withdrawal is small. Therefore, C1 and C2 always maintain a constant voltage at Vs / 2 if the input and recovery are made at the same ratio.
제1 모드(Mode 1):First Mode (Mode 1):
제4 전력 스위치 M4(105)는 턴온된 상태이고, X 전극측 제1 보조 스위치 Ma1(106)을 턴온한다. 커패시터 C1(110)의 전압 Vs/2이 L1, Cp로 구성된 공진회로에 인가된다. 반주기 공진 후 패널전압 Vcp는 유지전압 Vs에 도달한다. 그러나, 실제 회로에서는 회로의 기생 저항성분에서의 에너지 소비가 발생하므로 패널전압 Vcp는 유지전압 Vs보다 약간 작은 전압에 도달한다.The fourth power switch M4 105 is turned on, and turns on the X electrode side first auxiliary switch Ma1 106. The voltage Vs / 2 of the capacitor C1 110 is applied to the resonant circuit composed of L1 and Cp. After half period resonance, the panel voltage Vcp reaches the holding voltage Vs. However, in the actual circuit, energy consumption occurs in the parasitic resistance component of the circuit, so the panel voltage Vcp reaches a voltage slightly smaller than the sustain voltage Vs.
제2 모드(Mode 2):Second Mode (Mode 2):
제4 전력 스위치 M4(105)는 턴온된 상태이고, X 전극측 제1 보조 스위치 Ma1(106)을 턴오프하고 제1 전력 스위치 M1(102)을 턴온한다. 패널(112) 양단의 전압 Vcp는 유지 전원 전압 Vs까지 상승한다. 즉, 패널(112) 양단 전압 Vcp는 유지 전원 전압 Vs보다 약간 작은 전압을 갖고 있던 상태에서, 제1 전력 스위치 M1을 턴온하는 순간 입력 단자로부터 과전류가 패널 등가 커패시터 Cp로 흐르며 패널 전압 Vcp는 순간적으로 Vs에 도달한다. 패널전압 Vcp가 유지 전원 전압 Vs로 되면 패널은 방전을 시작한다. 이 방전 전류는 스위치 M1, M2 를 통하여 흐른다.The fourth power switch M4 105 is turned on, turns off the first auxiliary switch Ma1 106 on the X electrode side, and turns on the first power switch M1 102. The voltage Vcp across the panel 112 rises to the sustain power supply voltage Vs. That is, in a state where the voltage Vcp across the panel 112 has a voltage slightly smaller than the sustain power supply voltage Vs, an overcurrent flows from the input terminal to the panel equivalent capacitor Cp at the moment of turning on the first power switch M1 and the panel voltage Vcp is instantaneously. Vs is reached. When the panel voltage Vcp reaches the sustain power supply voltage Vs, the panel starts discharging. This discharge current flows through the switches M1 and M2.
제3 모드(Mode 3):Mode 3
제4 전력 스위치 M4(105)는 턴온된 상태이고, 제1 전력 스위치 M1(102)을 턴오프하고 X 전극측 제2 보조 스위치 Ma2(109)를 턴온한다. 패널 커패시터 Cp의 전압 Vcp가 패널 커패시터 Cp, 인덕터 L1(111), 커패시터 C1(110)로 구성된 공진회로에 인가된다. 반주기 공진 후, 패널 커패시터 전압은 Vs로부터 제로값으로 감소된다. The fourth power switch M4 105 is turned on, turns off the first power switch M1 102 and turns on the X electrode side second auxiliary switch Ma2 109. The voltage Vcp of the panel capacitor Cp is applied to the resonant circuit composed of the panel capacitor Cp, the inductor L1 111 and the capacitor C1 110. After half period resonance, the panel capacitor voltage is reduced from Vs to zero.
제4 모드(Mode 4):Mode 4
제4 전력 스위치 M4(105)는 턴온된 상태이고, 제3 전력 스위치 M3(104)를 턴온하면 패널 커패시터 전압 Vcp는 영으로 클램프된 상태에서 영전압을 유지한다.The fourth power switch M4 105 is turned on, and when the third power switch M3 104 is turned on, the panel capacitor voltage Vcp maintains a zero voltage in a clamped state to zero.
제5 모드(Mode 5) 내지 제8 모드(Mode 8)는 상술한 바와 같은 제1 모드(Mode 1) 내지 제4 모드(Mode 4)와 대칭적인 동작을 한다. The fifth mode (Mode 5) to the eighth mode (Mode 8) has a symmetrical operation with the first mode (Mode 1) to the fourth mode (Mode 4) as described above.
상술한 바와 같은 웨버 회로는 제1 및 제2 보조 스위치 등으로 구성된 에너지 회수를 위한 보조 회로를 필요로 함으로써, 다수의 구동 회로를 구성할 때 그 각각이 독립적인 스위칭 소자들과 다이오드를 사용함으로써, 구동 회로가 복잡해지고 부피를 많이 차지하는 문제가 있었다. The weber circuit as described above requires an auxiliary circuit for energy recovery composed of first and second auxiliary switches, and the like, and by using independent switching elements and diodes, respectively, when constructing a plurality of driving circuits, There was a problem that the driving circuit became complicated and bulky.
또한, 플라즈마 디스플레이 패널을 구동시키기 위해서는 많은 전력이 소비되며, 입력 전압으로부터 원하는 출력 전압을 얻기 위하여 다양한 형태이 전력 컨버터가 개발되어 왔다. 이러한 전력 컨버터 중에서도 최근에는 스위칭 방식에 의한 전력 컨버터가 많이 사용된다.In addition, a large amount of power is consumed to drive the plasma display panel, and various types of power converters have been developed to obtain a desired output voltage from an input voltage. Recently, among these power converters, a power converter using a switching method is frequently used.
이러한 스위칭 방식에 의한 전력 컨버터를 개발하는데 있어서, 가장 핵심적인 요소는 소형화와 고효휼화이다. 스위칭 방식에 의한 전력 컨버터를 소형화하기 위한 방법으로서, 스위칭 주파수를 증가시키는 방법이 있다. 스위칭 주파수를 증가시킴으로써, 필터 및 변압기의 크기를 감소시킬 수 있고, 결국 전력 컨버터의 부피를 감소시킬 수 있다. 그러나, 스위칭 주파수가 증가됨에 따라, 스위칭 손실이 더욱 많이 발생하게 되고, 더욱 부피가 큰 방열 기구가 필요하게 된다.In developing a power converter based on such a switching method, the key elements are miniaturization and high efficiency. As a method for miniaturizing a power converter by a switching method, there is a method of increasing the switching frequency. By increasing the switching frequency, the size of the filter and transformer can be reduced, which in turn can reduce the volume of the power converter. However, as the switching frequency is increased, more switching losses occur and a bulkier heat dissipation mechanism is required.
높은 스위칭 주파수로 동작하면서도, 스위칭 손실이 비교적 적은 전력 컨버터로서, 소프트 스위칭 방식에 의한 전력 컨버터가 있다. 이러한 소프트 스위칭 방식에 있어서도, 특히 능동형 클램프(Activel clamp) 방식 회로가 가장 광범위하게 쓰이고 있다. 능동형 클램프 방식의 소프트 스위칭 전력 컨버터의 예로서, 발명의 명칭이 "스위칭 전원 장치"인 대한민국 특허 제10-19837호가 있다.As a power converter operating at a high switching frequency but relatively low in switching loss, there is a power converter by a soft switching method. Also in such a soft switching system, an active clamp circuit is used most widely. An example of an active clamp soft switching power converter is Korean Patent No. 10-19837, entitled "Switching Power Supply."
능동형 클램프 방식은 주 스위치와 보조 스위치를 구비하고, 주 스위치의 소호 기간 동안 보조 스위치를 이용하여 변압기의 누설 및 자화 인덕턴스 전류를 환류시키도록 되어 있다. 능동현 클램프 방식에서는 주 스위치가 영전압 스위칭 하기 때문에, 스위칭 손실이 저감되어 효율이 높다. 그러나, 입력 전압의 약 2배의 전압이 주 스위치와 보조 스위치에 전압 스트레스로서 인가된다. 따라서, 높은 내압의 주 스위치와 보조 스위치를 사용해야 한다. 높은 내압의 스위치는 전류 용량이 작으며, 가격 또한 고가라는 단점이 있다. The active clamp system includes a main switch and an auxiliary switch, and is configured to use the auxiliary switch to reflux the leakage and magnetizing inductance current of the transformer during the extinguishing period of the main switch. In the active-string clamp method, since the main switch performs zero voltage switching, switching losses are reduced and the efficiency is high. However, about twice the voltage of the input voltage is applied as voltage stress to the main switch and the auxiliary switch. Therefore, a high breakdown voltage main switch and an auxiliary switch should be used. High voltage breakdown switches have a small current capacity and are expensive.
본 발명의 목적은 웨버 회로와는 달리 외부 보조 회로가 없이도 에너지 회수 동작을 할 수 있는 서스테인 구동부용 회로를 제공하는 것이다.It is an object of the present invention to provide a sustain driver circuit capable of energy recovery operation without an external auxiliary circuit, unlike a weber circuit.
본 발명의 다른 목적은 구동 회로에 포함된 모든 전력 스위치가 실질적으로 영 전압 스위칭 하도록 할 수 있는 서스테인 구동부용 회로를 제공하는 것이다.Another object of the present invention is to provide a circuit for a sustain driver that enables all power switches included in the driver circuit to substantially switch to zero voltage.
본 발명의 또 다른 목적은 입력전원에서의 과전류 문제가 해소된 서스테인 구동부용 회로를 제공하는 것이다.Still another object of the present invention is to provide a sustain driver circuit in which an overcurrent problem in an input power supply is solved.
본 발명의 또 다른 목적은 높은 효율, 높은 전력 밀도를 가지며, 낮은 전압 스트레스를 갖는 스위칭 전력 컨버터 회로를 제공하는 것이다.It is yet another object of the present invention to provide a switching power converter circuit having high efficiency, high power density and low voltage stress.
상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널 구동 회로는 패널의 X 전극 및 Y 전극과 유지 전압 전원간에 각각 접속되는 제1 및 제2 환류 다이오드, 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제4 환류 다이오드, 패널의 X 전극 및 Y 전극에 각각 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 제1 및 제2 인덕터, 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제1 및 제4 전력 스위치, 및 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제2 및 제3 전력 스위치를 포함한다.In order to achieve the above object, a panel driving circuit according to an embodiment of the present invention, in the panel driving circuit connected between the X electrode and the Y electrode and driven from the X electrode and the Y electrode, the panel includes a panel capacitance, The panel driving circuit includes a first and a second reflux diode connected between the X electrode and the Y electrode of the panel and a sustain voltage power supply, respectively, and a third and fourth reflux diode connected between the X electrode and the Y electrode of the panel and the ground, respectively. Connected to the X electrode and the Y electrode, respectively, to the first and second inductors for charging and discharging the panel capacitance, respectively, and to the other ends of the first and second inductors, respectively, to be constant between the other ends of the first and second inductors for a period of time. First and fourth power switches for applying a voltage and connected to the other ends of the first and second inductors, respectively, to apply a constant voltage between the other ends of the first and second inductors for a period of time. And second and third power switches.
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널 구동 회로는 패널의 X 전극 및 Y 전극 중 일 전극 및 유지 전압 전원간에 접속되는 제1 환류 다이오드, 패널의 일 전극 및 접지간에 접속되는 제2 환류 다이오드, 패널의 일 전극에 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 인덕터, 인덕터의 타단에 접속되어 인덕터의 타단에 일정 전압을 인가하기 위한 제1 전력 스위치, 인덕터의 타단에 접속되어 인덕터의 타단에 일정 전압을 인가하기 위한 제2 전력 스위치, 패널의 타 전극 및 유지 전압 전원간에 접속되는 제1 커패시터, 및 패널의 타 전극 및 접지간에 접속되는 제2 커패시터를 포함한다. In a panel driving circuit according to another embodiment of the present invention, a panel driving circuit connected between an X electrode and a Y electrode and driven from an X electrode and a Y electrode, wherein the panel includes panel capacitance, and the panel driving circuit includes an X of the panel. A first reflux diode connected between one electrode of the electrode and the Y electrode and a sustain voltage power supply, a second reflux diode connected between one electrode of the panel and ground, an inductor connected to one electrode of the panel to charge and discharge the panel capacitance; A first power switch connected to the other end of the inductor for applying a constant voltage to the other end of the inductor, a second power switch connected to the other end of the inductor for applying a constant voltage to the other end of the inductor, the other electrode of the panel, and a sustain voltage power supply And a second capacitor connected between the other electrode of the panel and the ground.
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널 구동 회로는 패널의 X 전극 및 Y 전극 중 일 전극 및 유지 전압 전원간에 접속되는 제1 전력 스위치, 패널의 일 전극 및 접지간에 접속되는 제2 전력 스위치, 패널의 타 전극 및 유지 전압 전원간에 접속되는 제1 커패시터, 패널의 타 전극 및 접지간에 접속되는 제2 커패시터, 패널의 타 전극에 접속되는 인덕터, 및 인덕터의 타단과 패널의 일 전극간에 접속되어, 패널 커패시턴스에 충전된 전하를 회수하거나 주입시키기 위한 보조 회로를 포함한다. In a panel driving circuit according to another embodiment of the present invention, a panel driving circuit connected between an X electrode and a Y electrode and driven from an X electrode and a Y electrode, wherein the panel includes panel capacitance, and the panel driving circuit includes an X of the panel. A first power switch connected between one of the electrodes and the Y electrode and the sustain voltage power supply, a second power switch connected between the one electrode of the panel and the ground, a first capacitor connected between the other electrode and the sustain voltage power supply of the panel, and A second capacitor connected between the other electrode and the ground, an inductor connected to the other electrode of the panel, and an auxiliary circuit connected between the other end of the inductor and one electrode of the panel to recover or inject charge charged in the panel capacitance. .
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서,상기 패널은 패널 커패시턴스를 포함하고, 패널의 X 전극 및 Y 전극 중 일 전극 및 유지 전압 전원간에 접속되어 패널의 양 전극간의 전압이 제1 전압으로 일정하게 유지시키기 위한 제1 전력 스위치, 패널의 일 전극 및 접지간에 접속되어 패널의 양 전극간의 전압을 제2 전압으로 일정하게 유지시키기 위한 제2 전력 스위치, 패널의 타 전극 및 유지 전압 전원간에 접속되는 제1 커패시터, 패널의 타 전극 및 접지간에 접속되는 제2 커패시터, 패널의 일 전극에 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 인덕터, 및 인덕터의 타 전극 및 유지 전압 전원간에 접속되어, 패널 커패시턴스에 저장된 에너지를 회수함으로써, 패널 커패시턴스의 양 전극간의 전압이 제1 전압이 되도독 하기 위한 제1 보조 스위치, 인덕터의 타단 및 접지간에 접속되어, 패널 커패시턴스에 에너지를 주입시킴으로써, 패널 커패시턴스의 양 전극간의 전압이 제2 전압이 되도록 하기 위한 제2 보조 스위치를 포함한다. In a panel driving circuit according to another embodiment of the present invention, a panel driving circuit connected between an X electrode and a Y electrode and driven from an X electrode and a Y electrode, wherein the panel includes a panel capacitance, and the X electrode and the Y electrode of the panel. A first power switch connected between one electrode of the electrodes and the sustain voltage power supply to maintain a constant voltage between both electrodes of the panel at a first voltage, and one electrode of the panel and a ground connected between the one electrode of the panel and the second voltage. A second power switch for maintaining a constant voltage, a first capacitor connected between the other electrode of the panel and the sustain voltage power supply, a second capacitor connected between the other electrode of the panel and the ground, and one electrode of the panel to provide a panel capacitance. An inductor for charging and discharging, and connected between the other electrode of the inductor and the sustain voltage power supply, so that energy stored in the panel By retrieving, the voltage between the two electrodes of the panel capacitance is connected between the first auxiliary switch, the other end of the inductor, and the ground to induce the first voltage to inject energy into the panel capacitance, whereby the voltage between both electrodes of the panel capacitance is reduced. And a second auxiliary switch for causing a two voltage.
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 구동 회로는 패널의 X 전극 및 Y 전극 중 일 전극과 유지 전압 전원 및 접지간에 각각 접속되는 제1 및 제2 전력 스위치, 패널의 타 전극과 유지 전압 전원 및 접지간에는 각각 접속된 제1 및 제2 커패시터, 패널의 타 전극에 접속되어, 제1 및 제2 커패시터에 흐르는 충방전 전류와 실질적으로 동일한 양의 보상 전류를 제1 및 제2 커패시터에 흐르게 함으로써, 제1 및 제2 커패시터의 전압이 항상 일정하게 유지되도록 하는 전압 조정기를 포함한다.In a panel driving circuit according to another embodiment of the present invention, a panel driving circuit connected between an X electrode and a Y electrode and driven from an X electrode and a Y electrode, the panel includes a panel capacitance, and the driving circuit includes an X electrode of the panel. And first and second power switches connected between one of the Y electrodes, the sustain voltage power supply, and ground, respectively, and the first and second capacitors connected between the other electrode of the panel, the sustain voltage power supply, and the ground, and the other electrode of the panel, respectively. A voltage regulator connected to allow the first and second capacitors to flow a substantially equal amount of compensation current to the charge and discharge currents flowing through the first and second capacitors so that the voltages of the first and second capacitors are kept constant at all times. It includes.
본 발명의 일실시예에 따른 전원 장치에 있어서, 서로 병렬 접속된 입력 및 출력 커패시터를 포함하고, 출력 커패시터에 병렬 접속된 부하에 전원을 공급하기 위하여, 입력 커패시터 양단에 출력 전압을 인가하는 제1 전원 장치, 입력 커패시터 및 출력 커패시터간에 직렬 접속되어, 직렬 보상 전압을 부하에 인가함으로써, 부하에 원하는 일정 전압을 인가하기 위한 직렬 보상기를 포함한다.A power supply apparatus according to an embodiment of the present invention, comprising: a first input and an output capacitor connected in parallel to each other, and for supplying power to a load connected in parallel to an output capacitor, the first voltage applying an output voltage across the input capacitor And a series compensator connected in series between the power supply, the input capacitor and the output capacitor to apply a desired constant voltage to the load by applying a series compensation voltage to the load.
본 발명의 다른 실시예에 따른 전원 장치에 있어서, 제1 및 제2 입력 단자 간에 인가되는 직류 입력 전압의 전력을 변환하여 제1 및 제2 출력 단자를 통해 출력하는 전력 컨버터에 있어서, 제1 및 제2 입력 단자간에 접속된 입력단 충전부, 제1 입력 단자에 서로 직렬 접속된 제2 커패시터 및 제1 스위치와, 제1 스위치의 타단과 접지 간에 접속된 제2 스위치, 제1 입력 단자 및 제1 스위치 및 제2 스위치의 접속점 사이에 접속된 1차 권선 및 1차 권선과 절연되고, 서로 직렬 접속된 2차측 제1 권선 및 제2 권선을 구비하는 변압기, 2 차측 제1 권선 및 제2 권선의 접속점 및 제1 출력 단자간에 접속된 인덕터, 및 2 차측 제1 권선 및 제2 권선의 타측과 제2 출력 단자간에 각각 접속된 제1 및 제2 정류기를 포함한다. In the power supply apparatus according to another embodiment of the present invention, in the power converter for converting the power of the DC input voltage applied between the first and second input terminals and outputs through the first and second output terminals, the first and second An input terminal charging unit connected between the second input terminals, a second capacitor and a first switch connected to each other in series with the first input terminal, a second switch connected between the other end of the first switch and ground, a first input terminal, and a first switch And a transformer having a secondary side first winding and a second winding insulated from the primary winding and the primary winding connected between the connection points of the second switch and connected in series with each other, the connection point of the secondary side first winding and the second winding. And an inductor connected between the first output terminals, and first and second rectifiers connected between the second side and the second output terminal of the secondary side first and second windings, respectively.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 구동 회로는 X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널의 X 전극 및 Y 전극간에 제1 전압이 인가되도록 하기 위한 제1 및 제2 전력 스위치, X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널의 X 전극 및 Y 전극간에 제2 전압이 인가되도록 하기 위한 제3 및 제4 전력 스위치, 패널의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스를 충전 및 방전시키는 제1 및 제2 인덕터, 제1 및 제2 인덕터의 타단에 접속되어, 패널의 X 전극 및 Y 전극 간의 전압이 제1 전압이 되도록 제1 및 제2 인덕터의 타단에 각각 일정 전압을 인가하는 제5 및 제6 전력 스위치, 및 제1 및 제2 인덕터의 타단에 접속되어, 패널의 X 전극 및 Y 전극 간의 전압이 제2 전압이 되도록 제1 및 제2 인덕터의 타단에 각각 일정 전압을 인가하는 제7 및 제8 전력 스위치를 포함한다. In a panel driving circuit according to an embodiment of the present invention, in a panel driving circuit connected between an X electrode and a Y electrode and driven from an X electrode and a Y electrode, the panel includes a panel capacitance, and the driving circuit includes an X electrode and First and second power switches respectively connected to the Y electrode for applying a first voltage between the X electrode and the Y electrode of the panel for a predetermined period, the X electrode of the panel for the predetermined period of time, respectively; First and second inductors, first and second, respectively connected to the third and fourth power switches for applying a second voltage between the Y electrodes, the X electrodes and the Y electrodes of the panel, respectively to charge and discharge the panel capacitance. Fifth and sixth power switches connected to the other end of the inductor to apply a constant voltage to the other ends of the first and second inductors so that the voltage between the X electrode and the Y electrode of the panel becomes the first voltage, and the first Are connected to the other terminal of the second inductor, the voltage between the X electrode and the Y electrode of the panel comprises seventh and eighth power switches for applying a respective constant voltage to the first and other end of the second inductor to the second voltage.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널의 X 전극 및 Y 전극과 유지 전압 전원간에 각각 접속되는 제1 및 제4 전력 스위치, 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제2 전력 스위치, 패널의 X 전극 유지 전압 전원간에 직렬 접속된 제 5 전력 스위치, 제1 인덕터, 및 제1 커패시터, 및 Y 전극 및 유지 전압 전원간에 직렬 접속된 제6 전력 스위치, 제2 인덕터, 및 제2 커패시터를 포함한다.In the panel driving circuit according to an embodiment of the present invention, in the panel driving circuit connected between the X electrode and the Y electrode and driven from the X electrode and the Y electrode, the panel includes the panel capacitance, and the X electrode and the Y electrode of the panel. First and fourth power switches respectively connected between the electrode and the sustain voltage power supply, the X electrodes of the panel and the third and second power switches connected between the Y electrode and the ground, respectively; A fifth power switch, a first inductor, and a first capacitor, and a sixth power switch, a second inductor, and a second capacitor connected in series between the Y electrode and the sustain voltage power supply.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널의 X 전극 및 Y 전극간에 일정 기간 동안 제1 전압이 인가되도록 하는 제1 및 제2 전력 스위치, 패널의 X 전극 및 Y 전극간에 일정기간 동안 제2 전압이 인가되도록 하는 제3 및 제4 전력 스위치, 패널의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스에 저장된 에너지를 회수 또는 투입시키기 위한 제1 및 제2 인덕터, 제1 인덕터의 타단과 유지 전압 전원 및 접지간에 각각 접속되는 제1 및 제3 커패시터, 및 제2 인덕터의 타단과 유지 전압 전원 및 접지간에 각각 접속되는 제 4 및 제2 커패시터를 포함한다. In the panel driving circuit according to an embodiment of the present invention, in the panel driving circuit connected between the X electrode and the Y electrode and driven from the X electrode and the Y electrode, the panel includes the panel capacitance, and the X electrode and the Y electrode of the panel. First and second power switches for applying a first voltage for a period of time between the electrodes, third and fourth power switches for applying a second voltage for a period of time between the X electrode and the Y electrode of the panel, the X electrode of the panel And first and second inductors respectively connected to the Y electrode and connected between the other end of the first inductor, a sustain voltage power supply, and ground, respectively, for recovering or injecting energy stored in the panel capacitance, and And fourth and second capacitors connected between the other end of the second inductor and the sustain voltage power supply and ground, respectively.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
1. 풀 브리지형 구동 회로1. Full bridge type drive circuit
(1) 풀 브리지형 인버터 회로를 이용한 구동 회로(1) Driving circuit using full bridge inverter circuit
도 3은 본 발명에 따른 서스테인 구동부용 회로 중 풀 브리지(full bridge)형 인버터 회로를 이용한 유지 구간 구동 회로를 도시한 회로도이다. 도 3에 도시된 회로는 풀 브리지형 인버터 회로를 사용하여 구동 회로를 제어한다.FIG. 3 is a circuit diagram illustrating a sustain section driving circuit using a full bridge inverter circuit of the sustain driver circuit according to the present invention. The circuit shown in Fig. 3 uses a full bridge inverter circuit to control the drive circuit.
패널(221)은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극간에 접속되어 X 전극 및 Y 전극으로부터 구동된다. 이하에서는 패널 양단 전압 Vcp는 패널(221)의 X 전극 및 Y 전극간의 전압을 의미한다. 본 발명에 따른 구동 회로는, 패널(221)의 양 유지 전극단, 즉 X 전극단 및 Y 전극단에 마련된다. X 전극단 및 Y 전극단에는 실질적으로 동일한 구조의 구동 회로가 제공 된다.The panel 221 includes a panel capacitance Cp and is connected between the X electrode and the Y electrode to be driven from the X electrode and the Y electrode. Hereinafter, the voltage Vcp across the panel means a voltage between the X electrode and the Y electrode of the panel 221. The driving circuit according to the present invention is provided at both sustaining electrode ends of the panel 221, that is, the X electrode end and the Y electrode end. The X electrode terminal and the Y electrode terminal are provided with a driving circuit having substantially the same structure.
본 발명의 일실시예에 따른 구동 회로는 상기 패널의 X 전극 및 Y 전극과 유지 전압 전원(Vs)간에 각각 접속되는 제1 및 제2 환류 다이오드 Df1(215), Df2(216), 상기 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제4 환류 다이오드 Df3(217), Df4(218), 상기 패널의 X 전극 및 Y 전극에 각각 접속되어 패널 커패시턴스를 충전 및 방전 시키기 위한 제1 및 제2 인덕터 L1(219), L2(220), 상기 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 각각 접속되어, 일정 기간 동안 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 제1 유지 전압(Vs)을 인가하기 위한 제1 및 제4 전력 스위치 M1(203), M4(212), 및 상기 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 각각 접속되어, 일정 기간 동안 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 제2 유지 전압(-Vs)을 인가하기 위한 제2 및 제3 전력 스위치 M2(206), M3(209)를 포함한다.The driving circuit according to an embodiment of the present invention includes the first and second reflux diodes Df1 215 and Df2 216 connected between the X electrode and the Y electrode of the panel and the sustain voltage power supply Vs, respectively. First and fourth reflux diodes Df3 217 and Df4 218, respectively connected between the X electrode and the Y electrode and the ground, respectively; and a first electrode connected to the X electrode and the Y electrode of the panel to charge and discharge the panel capacitance, respectively. And second inductors L1 219, L2 220, and other ends of the first and second inductors L1 219 and L2 220, respectively, for a period of time. ), First and fourth power switches M1 203, M4 212, and the first and second inductors L1 219 for applying the first sustain voltage Vs between the other ends of the L2 220. Second and second terminals connected to the other ends of the L2 220, respectively, for applying a second sustain voltage (-Vs) between the other ends of the first and second inductors L1 219 and L2 220 for a period of time. Third power switch M2 206, M3 209.
본 발명의 일실시예에 따른 구동 회로에 있어서, 제1 내지 제4 전력 스위치 는 각각 스위치에 병렬 접속된 다이오드 및 커패시터에 의해 등가적으로 표현될 수 있다.In the driving circuit according to an embodiment of the present invention, the first to fourth power switches may be equivalently represented by diodes and capacitors connected in parallel to the switches, respectively.
도 3에 도시된 바와 같이, 위와 같이 구성된 본 발명에 따른 풀 브리지형 인버터 회로를 이용한 구동 회로는 유지 전압 전원(Vs)과 접지간에 제1 전력 스위치 M1(203) 및 제3 전력 스위치 M3(209)와, 제2 전력 스위치 M2(206) 및 제4 전력 스위치 M4(212)가 각각 직렬 접속됨으로써, 소위 풀브리지형 인버터 회로의 구조를 취한다. As shown in FIG. 3, the driving circuit using the full-bridge inverter circuit according to the present invention configured as described above includes the first power switch M1 203 and the third power switch M3 209 between the sustain voltage power supply Vs and ground. ) And the second power switch M2 206 and the fourth power switch M4 212 are connected in series to each other, thereby taking the structure of a so-called full bridge inverter circuit.
도 4는 도 3에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 3 및 도 4를 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.FIG. 4 is a waveform diagram illustrating the operation of the circuit shown in FIG. 3. Hereinafter, an operation of the sustain driver circuit according to the present invention will be described with reference to FIGS. 3 and 4.
제1 모드(Mode 1):First Mode (Mode 1):
제1 모드는 패널(221) 양단 전압 Vcp가 -Vs에서 +Vs로 반전되는 구간이다.The first mode is a period in which the voltage Vcp across the panel 221 is inverted from -Vs to + Vs.
패널 양단 전압 Vcp은 -Vs의 초기값을 갖는다. 제1 전력 스위치 M1(203) 및 제4 전력 스위치 M4(212)가 실질적으로 동시에 턴온된다. 제1 전력 스위치 M1(203)의 병렬 다이오드 D1(204)과 제4 전력 스위치 M4(212)의 병렬 다이오드 D4(213)가 도통된다.The voltage across the panel, Vcp, has an initial value of -Vs. The first power switch M1 203 and the fourth power switch M4 212 are turned on substantially simultaneously. The parallel diode D1 204 of the first power switch M1 203 and the parallel diode D4 213 of the fourth power switch M4 212 are conducted.
이 때, 인덕터 L1 및 L2에 흐르던 전류(IL1 및 IL2)의 경로는 다음과 같다.At this time, the paths of the currents IL1 and IL2 flowing through the inductors L1 and L2 are as follows.
인덕터 L1(219)에 흐르던 전류 IL1의 경로:Path of current IL1 flowing through inductor L1 219:
L1 -> D1 -> Vs -> GND -> Df3 -> L1L1-> D1-> Vs-> GND-> Df3-> L1
인덕터 L2(220)에 흐르던 전류 IL2의 경로:Path of current IL2 flowing through inductor L2 220:
L2 -> Df2 -> Vs -> GND -> D4 -> L1L2-> Df2-> Vs-> GND-> D4-> L1
위와 같이 병렬 다이오드 D1, D4가 도통된 상황 하에서 인덕터 전류 IL1 및 IL2가 극성이 반전되면 영전압 상황하에 스위치 M1, M4가 도통하게 된다. As described above, when the inductor currents IL1 and IL2 are inverted in the state where the parallel diodes D1 and D4 are conducted, the switches M1 and M4 are conducted under the zero voltage situation.
이에 따라, 인덕터 L1(219) 및 L2(220)는 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1, IL2는 패널 커패시터 Cp와의 공진에 의해 증가하고 패널 전압 Vcp는 LC 공진 동작에 의해 +Vs 까지 증가한다.Accordingly, the inductors L1 219 and L2 220 resonate with the panel capacitor Cp. The inductor currents IL1, IL2 increase by resonance with the panel capacitor Cp and the panel voltage Vcp increases up to + Vs by LC resonance operation.
제2 모드(Mode 2):Second Mode (Mode 2):
제2 모드에서는 패널 양단 전압 Vcp가 제1 유지 전압인 +Vs로 유지되는 구간이다.In the second mode, the voltage Vcp across the panel is maintained at + Vs, which is the first sustain voltage.
제1 전력 스위치 M1(203)과 제4 전력 스위치 M4(212)는 턴온된 상태를 유지한다. 제2 모드에서는, 제1 전력 스위치 M1(203)과, 제4 전력 스위치 M4(212)가 턴오프되기 전까지 패널 양단 전압 Vcp가 +Vs로 유지된다.The first power switch M1 203 and the fourth power switch M4 212 remain turned on. In the second mode, the voltage Vcp across the panel is maintained at + Vs until the first power switch M1 203 and the fourth power switch M4 212 are turned off.
이 때, 인덕터 L1(219) 및 L2(220)에 흐르던 전류(IL1 및 IL2)는 환류하게 되며, 그 경로는 다음과 같다.At this time, the currents IL1 and IL2 flowing through the inductors L1 219 and L2 220 are refluxed, and the path thereof is as follows.
인덕터 L1(219)에 흐르던 전류 IL1의 경로: Path of current IL1 flowing through inductor L1 219:
M1 -> L1 -> Df1M1-> L1-> Df1
인덕터 L2(220)에 흐르던 전류 IL2의 경로: Path of current IL2 flowing through inductor L2 220:
M4 -> Df4 -> L2M4-> Df4-> L2
패널 양단전압 Vcp가 +Vs로 되면 인덕터 L1(219) 및 L2(220)에 흐르던 전류는 각각 제1 및 제4 환류 다이오드 Df1(215), Df4(218)를 통하여 환류한다. When the voltage across the panel Vcp becomes + Vs, the current flowing through the inductors L1 219 and L2 220 is refluxed through the first and fourth flyback diodes Df1 215 and Df4 218, respectively.
패널 양단전압 Vcp가 +Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vs로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(219) 및 L2(220)에 흐르던 전류도 유지 전압 전원 Vs로부터 에너지가 공급된 것이다.As the voltage across the panel Vcp becomes + Vs, the discharge current flows in the panel. This discharge current is supplied with energy from the sustain voltage power supply Vs. The current flowing through the inductors L1 219 and L2 220 is also supplied with energy from the sustain voltage power supply Vs.
제3 모드(Mode 3):Mode 3
제3 모드는 제1 내지 제4 전력 스위치 M1(203)~M4(212)가 모두 턴오프되는 구간이다.The third mode is a period in which all of the first to fourth power switches M1 203 to M4 212 are turned off.
제1 전력 스위치 M1(203) 및 제4 전력 스위치 M4(212)가 턴오프되면, 제1 및 제4 전력 스위치 M1(203), M4(212)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제1 및 제4 전력 스위치 M1(203), M4(212)의 양단 전압은 Vs로 증가한다. When the first power switch M1 203 and the fourth power switch M4 212 are turned off, the current flowing through the first and fourth power switches M1 203 and M4 212 decreases to zero. Accordingly, the voltages across the first and fourth power switches M1 203 and M4 212 increase to Vs.
제4 모드(Mode 4):Mode 4
제 4 모드는 패널 양단 전압 Vcp가 +Vs에서 -Vs로 반전되는 구간이다.The fourth mode is a period in which the voltage Vcp across the panel is inverted from + Vs to -Vs.
패널 양단 전압 Vcp는 +Vs의 초기값을 갖는다. 제3 전력 스위치 M3(209) 및 제2 전력 스위치 M2(206)가 실질적으로 동시에 턴온된다.The voltage across the panel, Vcp, has an initial value of + Vs. Third power switch M3 209 and second power switch M2 206 are turned on substantially simultaneously.
제3 전력 스위치 M3(209)의 병렬 다이오드 D3(210)과 제2 전력 스위치 M2(206)의 병렬 다이오드 D2(207)가 도통된다. 이 때, 인덕터 L1(219) 및 L2(220)에 흐르던 전류(IL1 및 IL2)의 경로는 다음과 같다.Parallel diode D3 210 of third power switch M3 209 and parallel diode D2 207 of second power switch M2 206 are conductive. At this time, the paths of the currents IL1 and IL2 flowing through the inductors L1 219 and L2 220 are as follows.
인덕터 L1(219)에 흐르던 전류 IL1의 경로: Path of current IL1 flowing through inductor L1 219:
L1 -> Df1 -> Vs -> GND -> D3 -> L1L1-> Df1-> Vs-> GND-> D3-> L1
인덕터 L2(220)에 흐르던 전류 IL2의 경로: Path of current IL2 flowing through inductor L2 220:
L2 -> D2 -> Vs -> GND -> Df4 -> L1L2-> D2-> Vs-> GND-> Df4-> L1
위와 같이 병렬 다이오드 D2(207), D3(210)가 도통된 상황 하에서 인덕터 전류 IL1 및 IL2가 극성이 반전되면 영전압 상황하에 제2 및 제3 전력 스위치 M2(206), M3(209)가 도통하게 된다. As described above, when the inductor currents IL1 and IL2 are inverted under the condition that the parallel diodes D2 207 and D3 210 are conducted, the second and third power switches M2 206 and M3 209 are conducted under the zero voltage condition. Done.
이에 따라, 인덕터 L1(219) 및 L2(220)는 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1, IL2는 패널 커패시터 Cp와의 공진에 의해 감소하고 패널 전압 Vcp는 LC 공진 동작에 의해 -Vs 까지 감소한다.Accordingly, the inductors L1 219 and L2 220 resonate with the panel capacitor Cp. The inductor currents IL1 and IL2 are reduced by resonance with the panel capacitor Cp and the panel voltage Vcp is reduced to -Vs by LC resonance operation.
제5 모드(Mode 5):Mode 5
제5 모드는 패널 양단 전압 Vcp가 제2 유지 전압인 -Vs로 유지되는 구간이다.The fifth mode is a period in which the voltage Vcp across the panel is maintained at −Vs, which is the second sustain voltage.
제3 전력 스위치 M3(209)과 제2 전력 스위치 M2(206)는 턴온된 상태를 유지한다. 제2 모드에서는, 제3 전력 스위치 M3(209)과, 제2 전력 스위치 M2(206)가 턴오프되기 전까지 패널 양단전압 Vcp가 -Vs로 유지된다.The third power switch M3 209 and the second power switch M2 206 remain turned on. In the second mode, the voltage across the panel Vcp is maintained at -Vs until the third power switch M3 209 and the second power switch M2 206 are turned off.
이 때, 인덕터 L1(219) 및 L2(220)에 흐르던 전류(IL1 및 IL2)는 환류하게 되며, 그 경로는 다음과 같다.At this time, the currents IL1 and IL2 flowing through the inductors L1 219 and L2 220 are refluxed, and the path thereof is as follows.
인덕터 L1(219)에 흐르던 전류 IL1의 경로: Path of current IL1 flowing through inductor L1 219:
M2 -> L2 -> Df2M2-> L2-> Df2
인덕터 L2(220)에 흐르던 전류 IL2의 경로: Path of current IL2 flowing through inductor L2 220:
M3 -> Df3 -> L1M3-> Df3-> L1
패널 양단전압 Vcp가 -Vs로 되면 인덕터 L1, L2에 흐르던 전류는 각각 제2 및 제3 환류 다이오드 Df2(216), Df3(217)를 통하여 환류한다. When the voltage across the panel Vcp becomes -Vs, the current flowing through the inductors L1 and L2 is refluxed through the second and third flyback diodes Df2 216 and Df3 217, respectively.
패널 양단전압 Vcp가 -Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vs로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(219) 및 L2(220)에 흐르던 전류도 유지 전압 전원 Vs로부터 에너지가 공급된 것이다.As the voltage across the panel Vcp becomes -Vs, the discharge current flows in the panel. This discharge current is supplied with energy from the sustain voltage power supply Vs. The current flowing through the inductors L1 219 and L2 220 is also supplied with energy from the sustain voltage power supply Vs.
제6 모드(Mode 6):Mode 6
제6 모드는 제1 내지 제4 전력 스위치M1(203)~M4(212)가 모두 턴오프되는 구간이다.The sixth mode is a period in which all of the first to fourth power switches M1 203 to M4 212 are turned off.
제3 전력 스위치 M3(209) 및 제2 전력 스위치 M2(206)가 턴오프되면, 제2 및 제3 전력 스위치 M2(206), M3(209)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제2 및 제3 전력 스위치 M2(206), M3(209)의 양단 전압은 Vs로 증가한다.When the third power switch M3 209 and the second power switch M2 206 are turned off, the current flowing through the second and third power switches M2 206 and M3 209 decreases to zero. Accordingly, the voltages across the second and third power switches M2 206 and M3 209 increase to Vs.
2. 하프 브리지형 구동 회로2. Half-Bridge Type Drive Circuit
(1) 하프 브리지형 인버터 회로를 이용한 구동 회로 (1) Driving circuit using half bridge type inverter circuit
도 5은 본 발명에 따른 서스테인 구동부용 회로 중 하프 브리지(half bridge)형 인버터 회로를 이용한 구동 회로를 도시한 회로도이다. 도 5에 도시된 회로는 하프 브리지형 인버터 회로를 사용하여 구동 회로를 제어한다.FIG. 5 is a circuit diagram showing a driving circuit using a half bridge inverter circuit of the sustain driver circuit according to the present invention. The circuit shown in Fig. 5 uses a half bridge inverter circuit to control the drive circuit.
본 발명은 상술한 바와 같은 풀 브리지형 인버터 회로를 이용한 구동 회로를 하프 브리지 형태로 변환한 것이다.The present invention converts the driving circuit using the full bridge type inverter circuit as described above into a half bridge type.
본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 패널(314)의 X 전극 또는 Y 전극 중 일 전극은 도 3에 도시된 바와 같은 본 발명에 따른 풀 브리지형 인버터 회로를 이용한 구동 회로와 동일한 구성을 취한다. X 전극 또는 Y 전극 중 타 전극은 당해 전극과 유지 전압 전원(Vs) 및 접지간에 각각 접속된 제1 커패시터 Cs1(312) 및 제2 커패시터 Cs2(313)를 포함한다. 이하의 설명에서는 Y 전극측 구성이 상술한 바와 같은 풀 브리지형 인버터 회로를 이용한 구동 회로의 Y 전극측 구성과 동일한 경우를 도 5를 참조하여 설명한다.The driving circuit using the half-bridge type inverter circuit according to the present invention is one of the X electrode or Y electrode of the panel 314 is the same as the driving circuit using the full bridge type inverter circuit according to the present invention as shown in FIG. Take the configuration. The other electrode of the X electrode or the Y electrode includes a first capacitor Cs1 312 and a second capacitor Cs2 313 connected between the electrode, the sustain voltage power supply Vs, and the ground, respectively. In the following description, the case where the Y electrode side configuration is the same as the Y electrode side configuration of the drive circuit using the full bridge inverter circuit as described above will be described with reference to FIG.
도 5에 도시된 회로는 본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로의 일실시예를 도시한 것으로서, X 전극측에는 X 전극과 유지 전압 전원(Vs) 및 접지간에 각각 접속된 제1 커패시터 Cs1(312) 및 제2 커패시터 Cs2(313)를 포함한다.5 shows an embodiment of a driving circuit using a half-bridge inverter circuit according to the present invention, wherein a first capacitor is connected between an X electrode, a sustain voltage power supply (Vs), and the ground on the X electrode side, respectively. Cs1 312 and second capacitor Cs2 313.
또한, Y 전극측에는 패널의 Y 전극과 유지 전압 전원(Vs)간에 접속되는 제1 환류 다이오드 Df1(309)와, 패널의 Y 전극과 접지간에 접속되는 제2 환류 다이오드 Df2(310)을 포함한다. 또한, 패널의 Y 전극에는 상기 패널 커패시턴스를 충전 및 방전시키기 위한 인덕터 L1(311)가 접속되고, 인덕터 L1(311)의 타단에는 상기 인덕터 L1(311)의 타단에 제1 입력 전압(Vh) 및 제2 입력 전압(GND) 인가하기 위한 제1 전력 스위치 M1(303) 및 제2 전력 스위치 M2(306)가 각각 접속된다. The Y electrode side also includes a first flyback diode Df1 309 connected between the Y electrode of the panel and the sustain voltage power supply Vs, and a second flyback diode Df2 310 connected between the Y electrode of the panel and ground. In addition, an inductor L1 311 for charging and discharging the panel capacitance is connected to the Y electrode of the panel, and a first input voltage Vh and the other end of the inductor L1 311 are connected to the other end of the inductor L1 311. The first power switch M1 303 and the second power switch M2 306 for applying the second input voltage GND are connected, respectively.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서는 상기 제1 및 제2 전력 스위치 M1(303), M2(306)의 타단은 각각 유지 전압 전원(Vh) 및 접지에 접속된다. 또한, 제1 전력 스위치 M1(303) 및 제2 전력 스위치 M2(306)는 각각 스위치(M1 및 M2)에 병렬 접속된 다이오드(D1 및 D2) 및 커패시터(C1 및 C2)에 의해 등가적으로 표현될 수 있다.In the panel driving circuit according to the exemplary embodiment of the present invention, the other ends of the first and second power switches M1 303 and M2 306 are connected to the sustain voltage power source Vh and the ground, respectively. Further, the first power switch M1 303 and the second power switch M2 306 are equivalently represented by diodes D1 and D2 and capacitors C1 and C2 connected in parallel to the switches M1 and M2, respectively. Can be.
도 5에 도시된 바와 같이, 본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 유지 전압 전원(Vh)과 접지간에 제1 전력 스위치 M1(303) 및 제2 전력 스위치 M2(306)과, 제1 커패시터 Cs1(312) 및 제2 커패시터 Cs2(313)가 각각 직렬 접속됨으로써, 소위 하프 브리지형 인버터 회로의 구조를 취한다.As shown in FIG. 5, the driving circuit using the half-bridge inverter circuit according to the present invention includes a first power switch M1 303 and a second power switch M2 306 between a sustain voltage power source Vh and a ground; The first capacitor Cs1 312 and the second capacitor Cs2 313 are connected in series, respectively, to take the structure of a so-called half bridge inverter circuit.
도 6은 도 5에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 5 및 도 6을 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.FIG. 6 is a waveform diagram illustrating the operation of the circuit shown in FIG. 5. Hereinafter, the operation of the sustain driver circuit according to the present invention will be described with reference to FIGS. 5 and 6.
제1 모드(Mode1):First mode (Mode1):
제1 모드는 패널 양단 전압 Vcp가 -Vs에서 +Vs로 반전되는 구간이다.The first mode is a period in which the voltage Vcp across the panel is inverted from -Vs to + Vs.
패널 양단 전압 Vcp는 -Vs의 초기값을 갖는다. 제2 전력 스위치 M2(306)가 턴온된다. 제2 전력 스위치 M2(306)의 병렬 다이오드 D2(307)가 도통된다. 이 때, 인덕터 L1(311)에 흐르던 전류(IL1)의 경로는 다음과 같다.The voltage across the panel Vcp has an initial value of -Vs. The second power switch M2 306 is turned on. Parallel diode D2 307 of second power switch M2 306 is conductive. At this time, the path of the current IL1 flowing through the inductor L1 311 is as follows.
L1 -> Df1 -> Vh -> GND -> D2 -> L1L1-> Df1-> Vh-> GND-> D2-> L1
위와 같이 병렬 다이오드 D2가 도통된 상황하에서 인덕터 전류 IL1이 극성이 반전되면 영전압 상황하에 제2 전력 스위치 M2(306)가 도통하게 된다. As described above, when the inductor current IL1 is inverted in the state where the parallel diode D2 is conducted, the second power switch M2 306 becomes conductive under the zero voltage situation.
이에 따라, 인덕터 L1(311)은 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1은 패널 커패시터 Cp와의 공진에 의해 증가하고 패널 전압 Vcp는 LC 공진 동작에 의해 +Vs 까지 증가한다.Accordingly, the inductor L1 311 resonates with the panel capacitor Cp. Inductor current IL1 is increased by resonance with panel capacitor Cp and panel voltage Vcp is increased to + Vs by LC resonance operation.
제2 모드(Mode 2):Second Mode (Mode 2):
제2 모드에서는 패널 양단 전압 Vcp가 +Vs로 유지되는 구간이다.In the second mode, the voltage Vcp across the panel is maintained at + Vs.
제2 전력 스위치 M2(306)는 턴온된 상태를 유지한다. 제2 모드에서는, 제2 전력 스위치 M2(306)가 턴오프되기 전까지 패널 양단 전압 Vcp가 +Vs로 유지된다.The second power switch M2 306 remains turned on. In the second mode, the voltage across the panel is maintained at + Vs until the second power switch M2 306 is turned off.
이 때, 인덕터 L1(311)에 흐르던 전류(IL1)는 환류하며, 그 경로는 다음과 같다.At this time, the current IL1 flowing through the inductor L1 311 is refluxed, and the path thereof is as follows.
M2 -> L1 -> Df2M2-> L1-> Df2
패널 양단전압 Vcp가 +Vs로 되면 인덕터 L1(311)에 흐르던 전류는 제2 환류 다이오드 Df2(310)를 통하여 환류한다. When the voltage across the panel Vcp becomes + Vs, the current flowing in the inductor L1 311 is refluxed through the second freewheeling diode Df2 310.
패널 양단전압 Vcp가 +Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vh로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(311)에 흐르던 전류도 유지 전압 전원 Vh로부터 에너지가 공급된 것이다. As the voltage across the panel Vcp becomes + Vs, the discharge current flows in the panel. This discharge current is supplied with energy from the sustain voltage power supply Vh. The current flowing through the inductor L1 311 is also supplied with energy from the sustain voltage power supply Vh.
제3 모드(Mode 3):Mode 3
제3 모드는 모든 스위치가 턴오프되는 구간이다.The third mode is a period in which all the switches are turned off.
제2 전력 스위치 M2(306)가 턴오프되면, 제2 전력 스위치 M2(306)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제2 전력 스위치 M2(306)의 양단 전압은 2Vs로 증가한다.When the second power switch M2 306 is turned off, the current flowing in the second power switch M2 306 decreases to zero. Accordingly, the voltage across the second power switch M2 306 increases to 2Vs.
하프 브리지 회로를 이용한 구동 회로는 도 3에 도시된 바와 같은 풀 브리지 회로를 이용한 구동 회로에 비하여 스위치의 갯수가 반으로 감소하지만, 스위치의 전압 스트레스는 풀 브리지 회로를 이용한 구동 회로에 비하여 2배가 가해진다. 따라서, 바람직하기로는 하프 브리지 회로를 이용한 구동 회로의 경우에는, 전력 스위치로서 풀 브리지 회로에 사용되는 것보다 내압이 2배인 스위치를 사용할 것이 요망된다. In the driving circuit using the half bridge circuit, the number of switches is reduced by half compared to the driving circuit using the full bridge circuit as shown in FIG. 3, but the voltage stress of the switch is twice as high as that of the driving circuit using the full bridge circuit. All. Therefore, preferably in the case of a drive circuit using a half bridge circuit, it is desired to use a switch having twice the breakdown voltage as that used in a full bridge circuit as a power switch.
제4 모드(Mode 4):Mode 4
제 4 모드는 패널 양단 전압 Vcp가 +Vs에서 -Vs로 반전되는 구간이다.The fourth mode is a period in which the voltage Vcp across the panel is inverted from + Vs to -Vs.
패널 양단 전압 Vcp는 +Vs의 초기값을 갖는다. 제1 전력 스위치 M1(303)이 턴온된다.The voltage across the panel, Vcp, has an initial value of + Vs. The first power switch M1 303 is turned on.
제1 전력 스위치 M1(303)의 병렬 다이오드 D1(304)이 도통된다. 이 때, 인덕터 L1(311)에 흐르던 전류(IL1)의 경로는 다음과 같다.Parallel diode D1 304 of first power switch M1 303 is conductive. At this time, the path of the current IL1 flowing through the inductor L1 311 is as follows.
L1 -> D1 -> Vh -> GND -> Df2 -> L1L1-> D1-> Vh-> GND-> Df2-> L1
위와 같이 병렬 다이오드 D1(304)이 도통된 상황 하에서 인덕터 전류 IL1이 극성이 반전되면 영전압 상황하에 제1 전력 스위치 M1(303)이 도통하게 된다. As described above, when the inductor current IL1 is reversed in polarity under the condition that the parallel diode D1 304 is conductive, the first power switch M1 303 becomes conductive under the zero voltage condition.
이에 따라, 인덕터 L1(311)은 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1은 패널 커패시터 Cp와의 공진에 의해 감소하고 패널 전압 Vcp는 LC 공진 동작에 의해 -Vs 까지 감소한다.Accordingly, the inductor L1 311 resonates with the panel capacitor Cp. Inductor current IL1 is reduced by resonance with panel capacitor Cp and panel voltage Vcp is reduced to -Vs by LC resonance operation.
제5 모드(Mode 5):Mode 5
제5 모드는 패널 양단 전압 Vcp가 -Vs로 유지되는 구간이다.The fifth mode is a period in which the voltage Vcp across the panel is maintained at -Vs.
제1 전력 스위치 M1(303)은 턴온된 상태를 유지한다. 제5 모드에서는, Y 제1 전력 스위치 M1(303)가 턴오프되기 전까지 패널 양단전압 Vcp가 -Vs로 유지된다.The first power switch M1 303 remains turned on. In the fifth mode, the voltage across the panel Vcp is maintained at -Vs until the Y first power switch M1 303 is turned off.
이 때, 인덕터 L1(311)에 흐르던 전류(IL1)는 환류하며, 그 경로는 다음과 같다.At this time, the current IL1 flowing through the inductor L1 311 is refluxed, and the path thereof is as follows.
M1 -> L1 -> Df1M1-> L1-> Df1
패널 양단전압 Vcp가 -Vs로 되면 인덕터 L1(311)에 흐르던 전류는 제1 환류 다이오드 Df1(309)을 통하여 환류한다. When the voltage across the panel Vcp becomes -Vs, the current flowing in the inductor L1 311 is refluxed through the first freewheeling diode Df1 309.
패널 양단전압 Vcp가 -Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vs로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(311)에 흐르던 전류도 유지 전압 전원 Vs로부터 에너지가 공급된 것이다.As the voltage across the panel Vcp becomes -Vs, the discharge current flows in the panel. This discharge current is supplied with energy from the sustain voltage power supply Vs. The current flowing through the inductor L1 311 is also supplied with energy from the sustain voltage power supply Vs.
제6 모드(Mode 6):Mode 6
제6 모드는 모든 스위치가 턴오프되는 구간이다.The sixth mode is a period in which all the switches are turned off.
제1 전력 스위치 M1(303)이 턴오프되면, 제1 전력 스위치 M1(303)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제1 전력 스위치 M1(303)의 양단 전압은 2Vs로 증가한다.When the first power switch M1 303 is turned off, the current flowing through the first power switch M1 303 decreases to zero. As a result, the voltage across the first power switch M1 303 increases to 2Vs.
본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 앞서 설명한 풀 브리지형 인버터 회로를 이용한 구동 회로에 관한 실시예에서 누릴 수 있는 제 효과를 동일하게 누릴 수 있다.The driving circuit using the half-bridge type inverter circuit according to the present invention can enjoy the same effects as the embodiment of the driving circuit using the full bridge type inverter circuit described above.
(2) 하프 브리지형 에너지 회수 방식의 구동 회로(2) Half-bridge type energy recovery drive circuit
도 7은 본 발명에 따른 서스테인 구동부용 회로 중 하프 브리지(half bridge)형 에너지 회수 방식의 구동 회로를 도시한 회로도이다. 도 7에 도시된 회로는 하프 브리지형 회로를 사용하여 에너지 회수 방식으로 구동 회로를 제어한다.FIG. 7 is a circuit diagram illustrating a half bridge energy recovery driving circuit of the sustain driver circuit according to the present invention. The circuit shown in Fig. 7 uses a half bridge type circuit to control the driving circuit in an energy recovery manner.
본 발명에 따른 하프 브리지형 회로를 이용한 에너지 회수 방식의 구동 회로는 패널(412)의 X 전극 또는 Y 전극 중 일 전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)를 포함하고, 타단측과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 커패시터 Cs1(403) 및 제2 커패시터 Cs2(404)를 포함한다. 이하의 설명에서는 Y 전극측에 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)가 접속된 경우를 도 7을 참조하여 설명한다.An energy recovery driving circuit using a half bridge circuit according to the present invention includes a first power switch M1 405 connected between one of an X electrode or a Y electrode of the panel 412, a sustain voltage power supply Vh, and a ground, respectively. And a second power switch M2 406, and a first capacitor Cs1 403 and a second capacitor Cs2 404 connected between the other end and the sustain voltage power supply Vh and ground, respectively. In the following description, the case where the first power switch M1 405 and the second power switch M2 406 are connected to the Y electrode side will be described with reference to FIG. 7.
도 7에 도시된 바와 같이, 본 발명에 따른 구동 회로는 패널(412)의 X 전극에는 X 전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)를 포함한다. 또한, 본 발명에 따른 구동 회로는 Y 전극측에 패널(412)의 Y 전극과 유지 전압 전원(Vh)간에 접속되는 제1 전력 스위치 M1(405)과, 패널(412)의 Y 전극과 접지간에 접속되는 제2 전력 스위치 M2(406)를 포함한다. As shown in FIG. 7, the driving circuit according to the present invention includes a first power switch M1 405 and a second power connected to the X electrode of the panel 412 between the X electrode, the sustain voltage power supply Vh, and the ground, respectively. Switch M2 (406). Further, the driving circuit according to the present invention is provided between the first power switch M1 405 connected between the Y electrode of the panel 412 and the sustain voltage power supply Vh on the Y electrode side, and between the Y electrode of the panel 412 and ground. A second power switch M2 406 is connected.
또한, 본 발명에 따른 구동 회로는 X 전극과 그 일단이 접속된 인덕터 L1(411)과, 인덕터 L1(411)의 타단과 Y 전극간에 접속된 보조 회로를 포함한다. 보조 회로는 인덕터 L1(411)의 타단과 Y 전극간에 직렬 접속된 제1 보조 스위치 Ma1(407) 및 제1 보조 다이오드 Da1(408)과, 역시 인덕터 L1(411)의 타단과 Y 전극간에 직렬 접속된 제2 보조 스위치 Ma2(410) 및 제2 보조 다이오드 Da2(409)를 포함한다.In addition, the driving circuit according to the present invention includes an inductor L1 411 connected to an X electrode and one end thereof, and an auxiliary circuit connected between the other end of the inductor L1 411 and the Y electrode. The auxiliary circuit is connected in series between the first auxiliary switch Ma1 407 and the first auxiliary diode Da1 408 connected in series between the other end of the inductor L1 411 and the Y electrode, and also between the other end of the inductor L1 411 and the Y electrode. A second auxiliary switch Ma2 410 and a second auxiliary diode Da2 409.
제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)는 각각 스위치(M1 및 M2)에 병렬 접속된 다이오드(D1 및 D2)에 의해 등가적으로 표현될 수 있다. 또한, 제1 보조 스위치 Ma1(407) 및 제2 보조 스위치 Ma2(410) 역시 각각 스위치(Ma1 및 Ma2)에 병렬 접속된 다이오드(Da1 및 Da2)에 의해 등가적으로 표현될 수 있다.The first power switch M1 405 and the second power switch M2 406 may be equivalently represented by diodes D1 and D2 connected in parallel to the switches M1 and M2, respectively. In addition, the first auxiliary switch Ma1 407 and the second auxiliary switch Ma2 410 may also be equivalently represented by diodes Da1 and Da2 connected in parallel to the switches Ma1 and Ma2, respectively.
도 7에 도시된 바와 같이, 본 발명에 따른 하프 브리지 회로를 이용한 에너지 회수 방식의 구동 회로는 유지 전압 전원(Vs)과 접지간에 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)과, 제1 커패시터 Cs1(403) 및 제2 커패시터 Cs2(404)가 각각 직렬 접속됨으로써, 소위 하프 브리지형 인버터 회로의 구조를 취한다.As shown in FIG. 7, the driving circuit of the energy recovery method using the half bridge circuit according to the present invention includes the first power switch M1 405 and the second power switch M2 406 between the sustain voltage power supply Vs and ground. And the first capacitor Cs1 403 and the second capacitor Cs2 404 are connected in series, respectively, thereby taking the structure of a so-called half bridge inverter circuit.
도 8는 도 7에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 7 및 도 8을 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.FIG. 8 is a waveform diagram illustrating the operation of the circuit shown in FIG. 7. Hereinafter, the operation of the sustain driver circuit according to the present invention will be described with reference to FIGS. 7 and 8.
제1 모드(Mode 1):First Mode (Mode 1):
제1 모드는 패널 양단 전압 Vcp가 -Vs에서 +Vs로 반전되는 구간이다.The first mode is a period in which the voltage Vcp across the panel is inverted from -Vs to + Vs.
패널 양단 전압 Vcp는 -Vsd1 (= -Vs)의 초기값을 갖는다. 제2 보조 스위치 Ma2(410)가 턴온된다. 제2 보조 다이오드 Da2(409)가 도통된다. 이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.The voltage across the panel Vcp has an initial value of -Vsd1 (= -Vs). The second auxiliary switch Ma2 410 is turned on. The second auxiliary diode Da2 409 is conductive. At this time, the path of the current IL1 flowing through the inductor L1 411 is as follows.
Cp -> Da2 -> Ma2 -> L1 -> CpCp-> Da2-> Ma2-> L1-> Cp
보조 회로의 제2 보조 스위치 Ma2(410)를 턴온함에 따라서, 패널 커패시터는 인덕터 L1(411)과 LC 공진을 한다. LC 공진에 의해서, 인덕터 전류 IL1은 증가하다가 다시 0으로 감소한다. 한편, 패널 커패시터 Cp의 양단 전압은 -Vs로 클램프되어 있던 상태로부터, 점진적으로 증가하다가 인덕터 전류 IL1이 실질적으로 0으로 되는 때에 최대의 전압 값을 갖는다. As the second auxiliary switch Ma2 410 of the auxiliary circuit is turned on, the panel capacitor is in LC resonance with the inductor L1 411. Due to the LC resonance, the inductor current IL1 increases and then decreases back to zero. On the other hand, the voltage across the panel capacitor Cp gradually increases from the state where it is clamped at -Vs, and has the maximum voltage value when the inductor current IL1 becomes substantially zero.
인덕터 전류 IL1이 실질적으로 0값이 되면 보조 회로의 제2 보조 스위치 Ma2(410)는 영전류 턴오프된다.When the inductor current IL1 becomes substantially zero, the second auxiliary switch Ma2 410 of the auxiliary circuit is turned off at zero current.
제2 모드(Mode 2):Second Mode (Mode 2):
제2 모드에서는 패널 양단 전압 Vcp가 +Vs로 유지되는 구간이다.In the second mode, the voltage Vcp across the panel is maintained at + Vs.
보조 회로의 제2 보조 스위치 Ma2(410)가 턴오프 되는 것과 실질적으로 동시에 제2 전력 스위치 M2(406)는 턴온된다. 제2 전력 스위치 M2(406)가 턴온됨에 따라 패널 양단에는 +Vsd2 (= +Vs)의 전압이 걸린다. 제2 전력 스위치 M2(406)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (=+Vs)로 유지된다. Substantially at the same time that the second auxiliary switch Ma2 410 of the auxiliary circuit is turned off, the second power switch M2 406 is turned on. As the second power switch M2 406 is turned on, a voltage of + Vsd2 (= + Vs) is applied across the panel. The voltage across the panel is maintained at + Vsd2 (= + Vs) until the second power switch M2 406 is turned off.
이 때, 인덕터 L1에 흐르던 전류(IL1)의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 is as follows.
Cs2 -> Cp -> M2Cs2-> Cp-> M2
패널 양단 전압 Vcp가 +Vs로 되면, 패널에는 방전 전류가 흐른다. 이 방전 전류는 제2 커패시터 Cs2(404) 양단에 걸려 있던 링크 커패시터 전압원 Vs2로부터 에너지가 공급된 것이다. When the voltage Vcp across the panel becomes + Vs, a discharge current flows through the panel. This discharge current is supplied with energy from the link capacitor voltage source Vs2 across the second capacitor Cs2 404.
이에 따라, 제2 커패시터 Cs2(404) 양단의 전압 Vs2는 Vsu2에서 Vsd2로 감소하고, 제1 커패시터 Cs1 양단의 전압 Vs1은 Vsd1에서 Vsu1으로 증가한다.Accordingly, the voltage Vs2 across the second capacitor Cs2 404 decreases from Vsu2 to Vsd2, and the voltage Vs1 across the first capacitor Cs1 increases from Vsd1 to Vsu1.
제3 모드(Mode 3):Mode 3
제3 모드는 패널 양단의 전압이 +Vsd2 (= +Vs)로 유지되는 구간이다.The third mode is a section in which the voltage across the panel is maintained at + Vsd2 (= + Vs).
제2 전력 스위치 M2(406)는 턴온된 상태로 유지된다.The second power switch M2 406 remains turned on.
이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 411 is as follows.
Cs2 -> Cp -> M2Cs2-> Cp-> M2
패널 커패시터 Cp의 방전 전류가 실질적으로 0으로 된 후, 제2 커패시터 Cs2(404)에 있던 링크 커패시터 전압 Vsd2가 패널 양단에 인가된다. 링크 커패시터 전압 Vsd2에 의해서, 제2 전력 스위치 M2(406)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (= +Vs)로 유지된다. After the discharge current of the panel capacitor Cp becomes substantially zero, the link capacitor voltage Vsd2 at the second capacitor Cs2 404 is applied across the panel. By the link capacitor voltage Vsd2, the voltage across the panel is maintained at + Vsd2 (= + Vs) until the second power switch M2 406 is turned off.
제4 모드(Mode 4):Mode 4
제4 모드는 패널 양단 전압 Vcp가 +Vsd2 (= +Vs)에서 -Vsd1 (= -Vs)로 반전되는 구간이다.The fourth mode is a period in which the voltage Vcp across the panel is inverted from + Vsd2 (= + Vs) to -Vsd1 (= -Vs).
제2 전력 스위치 M2(406)는 턴오프되고, 이와 실질적으로 동시에 제1 보조 스위치 Ma1(407)은 턴온된다. 이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.The second power switch M2 406 is turned off and at the same time the first auxiliary switch Ma1 407 is turned on. At this time, the path of the current IL1 flowing through the inductor L1 411 is as follows.
Cp -> L1 -> Ma1 -> Da1 -> CpCp-> L1-> Ma1-> Da1-> Cp
보조 회로의 제1 보조 스위치 Ma1(407)를 턴온함에 따라서, 패널 커패시터 Cp는 인덕터 L1(411)과 LC 공진을 한다. LC 공진에 의해서, 인덕터 전류 IL1은 공진형태로 증가하다가 다시 0으로 감소한다. 한편, 패널 커패시터 Cp의 양단 전압은 +Vs로 클램프되어 있던 상태로부터, 점진적으로 감소하다가 인덕터 전류 IL1이 실질적으로 0으로 되는 때에 최소의 전압 값을 갖는다.As the first auxiliary switch Ma1 407 of the auxiliary circuit is turned on, the panel capacitor Cp is in LC resonance with the inductor L1 411. By LC resonance, the inductor current IL1 increases in resonance and then decreases back to zero. On the other hand, the voltage across the panel capacitor Cp gradually decreases from the clamped state at + Vs, and has a minimum voltage value when the inductor current IL1 becomes substantially zero.
인덕터 전류 IL1이 실질적으로 0값이 되면 보조 회로의 제1 보조 스위치 Ma1(407)은 영전류 턴오프된다. When the inductor current IL1 becomes substantially zero, the first auxiliary switch Ma1 407 of the auxiliary circuit is turned off at zero current.
제5 모드(Mode 5):Mode 5
제5 모드에서는 패널 양단 전압 Vcp가 -Vsd1(=-Vs)로 유지되는 구간이다.In the fifth mode, the voltage Vcp across the panel is maintained at −Vsd1 (= −Vs).
보조 회로의 제1 보조 스위치 Ma1(407)이 턴오프되는 것과 실질적으로 동시에 제1 전력 스위치 M1(405)은 턴온된다. 제1 전력 스위치 M1(405)가 턴온됨에 따라 패널 양단에는 -Vsd1 (= -Vs)의 전압이 걸린다. 제1 전력 스위치 M1(407)가 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (=-Vs)로 유지된다. Substantially simultaneously with the first auxiliary switch Ma1 407 of the auxiliary circuit being turned off, the first power switch M1 405 is turned on. As the first power switch M1 405 is turned on, a voltage of -Vsd1 (= -Vs) is applied across the panel. The voltage across the panel Vcp is maintained at -Vsd1 (= -Vs) until the first power switch M1 407 is turned off.
이 때, 인덕터 L1에 흐르던 전류(IL1)의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 is as follows.
Cs1 -> M1 -> CpCs1-> M1-> Cp
패널 양단전압 Vcp가 -Vs로 되면, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 제1 커패시터 Cs1 양단에 걸려 있던 링크 커패시터 전압원 Vs1으로부터 에너지가 공급된 것이다.When the voltage across the panel Vcp becomes -Vs, the discharge current flows through the panel. This discharge current is supplied with energy from the link capacitor voltage source Vs1 across the first capacitor Cs1.
이에 따라, 제1 커패시터 Cs1(403) 양단의 전압 Vs1는 Vsu1에서 Vsd1로 감소하고, 제2 커패시터 Cs2(404) 양단의 전압 Vs2은 Vsd2에서 Vsu2로 증가한다.Accordingly, the voltage Vs1 across the first capacitor Cs1 403 decreases from Vsu1 to Vsd1, and the voltage Vs2 across the second capacitor Cs2 404 increases from Vsd2 to Vsu2.
제6 모드(Mode 6):Mode 6
제6 모드는 패널 양단의 전압이 -Vsd1 (= -Vs)로 유지되는 구간이다.The sixth mode is a section in which the voltage across the panel is maintained at -Vsd1 (= -Vs).
제1 전력 스위치 M1(405)은 턴온된 상태로 유지된다.The first power switch M1 405 remains turned on.
이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 411 is as follows.
Cs1 -> M1 -> CpCs1-> M1-> Cp
패널 커패시터 Cp의 방전 전류가 실질적으로 0으로 된 후, 제1 커패시터 Cs1(403)에 있던 링크 커패시터 전압 Vsd1이 패널 양단에 인가된다. 링크 커패시터 전압 Vsd1에 의해서, 제1 전력 스위치 M1(405)이 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (= -Vs)로 유지된다.After the discharge current of the panel capacitor Cp becomes substantially zero, the link capacitor voltage Vsd1 in the first capacitor Cs1 403 is applied across the panel. By the link capacitor voltage Vsd1, the voltage across the panel is maintained at -Vsd1 (= -Vs) until the first power switch M1 405 is turned off.
본 실시예에 따르면, 하프 브리지 형태의 제1 및 제2 전력 스위치 M1 및 M2를 이용하여 패널 양단 전압을 일정하게 유지시키는 것과 함께, 보조 회로의 제1 및 제2 보조 스위치 Ma1 및 Ma2를 이용하여 패널의 에너지를 회수하거나 또는 주입할 수 있도록 한다.According to the present embodiment, the voltage across the panel is kept constant using the first and second power switches M1 and M2 in the form of a half bridge, and the first and second auxiliary switches Ma1 and Ma2 of the auxiliary circuit are used. Allow the panel to recover or inject energy.
(3) 하프 브리지형 에너지 회수 방식의 구동 회로의 변형된 실시예(3) Modified Embodiment of Driving Circuit of Half-Bridge Type Energy Recovery System
도 9는 본 발명에 따른 하프 브리지형 에너지 회수 방식의 구동 회로의 변형된 실시예를 도시한 회로도이다. 도 10은 도 9의 도시된 회로 중 보조 회로로 사용되는 양방향 스위치 소자를 개념적으로 도시한 회로도이다.9 is a circuit diagram illustrating a modified embodiment of a half-bridge type energy recovery driving circuit according to the present invention. FIG. 10 is a circuit diagram conceptually illustrating a bidirectional switch element used as an auxiliary circuit among the illustrated circuits of FIG. 9.
본 변형된 실시예는 상술한 바와 같은 하프 브리지형 에너지 회수 방식의 구동 회로에 있어서, 보조 회로로서 도 10에 도시된 바와 같은 양방향 스위치를 사용한다.This modified embodiment uses the bidirectional switch as shown in Fig. 10 as an auxiliary circuit in the driving circuit of the half bridge type energy recovery method as described above.
본 변형된 실시예에 따른 구동 회로는, 보조 회로 부분을 제외하고는 상술한 바와 같은 하프 브리지형 에너지 회수 방식의 구동 회로와 실질적으로 동일한 구성을 취하는 것이 바람직하다.It is preferable that the driving circuit according to the present modified embodiment have substantially the same configuration as the driving circuit of the half bridge type energy recovery system as described above except for the auxiliary circuit portion.
다만, 변형된 실시예에 따른 구동 회로는 패널(429) Y 전극과 인덕터 L1(427)의 X 전극측 접속 단자가 아닌 타단간에 접속된 보조 회로를 포함한다. 또한, 보조 회로는 서로 직렬 접속된 제1 보조 스위치 및 제2 보조 스위치를 포함한다.However, the driving circuit according to the modified embodiment includes an auxiliary circuit connected between the Y electrode of the panel 429 and the other end of the inductor L1 427 rather than the X electrode side connecting terminal. The auxiliary circuit also includes a first auxiliary switch and a second auxiliary switch connected in series with each other.
변형된 실시예에 따른 구동 회로의 동작은 앞서 기술한 하프 브리지형 에너지 회수 방식의 구동 회로의 동작과 거의 동일하므로 상세한 설명은 생략하기로 한다.Since the operation of the driving circuit according to the modified embodiment is substantially the same as the operation of the driving circuit of the half-bridge type energy recovery method described above, a detailed description thereof will be omitted.
도 10에 도시된 바와 같이 양방향 스위치를 이용하여 보조 회로를 구성함으로써, 웨버 회로 및 도 7에 도시된 실시예에서 사용된 것과 같은 보조 다이오드 Da1(408) 및 Da2(409)를 생략하는 것이 가능하다.By configuring the auxiliary circuit using a bidirectional switch as shown in FIG. 10, it is possible to omit the weber circuit and the auxiliary diodes Da1 408 and Da2 409 as used in the embodiment shown in FIG. .
또한, 도 10에 도시된 보조 회로에서 제1 스위치 Ma1 및 제2 스위치 Ma2를 1개의 게이트 구동 회로를 이용하여 구동할 수도 있다.In the auxiliary circuit shown in FIG. 10, the first switch Ma1 and the second switch Ma2 may be driven using one gate driving circuit.
(4) 하프 브리지형 에너지 주입 방식의 구동 회로(4) Half-bridge type energy injection drive circuit
도 11은 본 발명에 따른 서스테인 구동부용 회로 중 하프 브리지(half bridge)형 에너지 주입 방식의 구동 회로를 도시한 회로도이다. 도 11에 도시된 회로는 하프 브리지형 회로를 사용하여 에너지 주입 방식으로 구동 회로를 제어한다.FIG. 11 is a circuit diagram illustrating a half bridge energy injection method of the sustain driver circuit according to the present invention. The circuit shown in Fig. 11 uses a half bridge type circuit to control the driving circuit in an energy injection manner.
본 발명에 따른 하프 브리지형 회로를 이용한 에너지 주입 방식의 구동 회로는 패널(460)의 X 전극 또는 Y 전극 중 일 전극과 유지 전압 전원간에 접속되어 상기 패널(460)의 양 전극간의 전압이 제1 유지 전압(-Vs)으로 유지되도록 하기 위한 제1 전력 스위치 M1(455), 및 상기 패널(460)의 상기 일 전극과 접지간에 접속되어 패널(460)의 양 전극간의 전압이 제2 유지 전압(Vs)으로 유지되도록 하기 위한 제2 전력 스위치 M2(456)를 포함한다. 또한, 본 발명의 일실시예에 따른 구동 회로는, 패널(460)의 타전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 커패시터 Cs1(453) 및 제2 커패시터 Cs2(454)를 포함한다. 이하의 설명에서는 Y 전극측에 제1 스위치 M1(455) 및 제2 스위치 M2(456)가 접속된 경우를 도 11을 참조하여 설명한다.The driving circuit of the energy injection method using the half bridge type circuit according to the present invention is connected between one electrode of the X electrode or the Y electrode of the panel 460 and the sustain voltage power supply, so that the voltage between both electrodes of the panel 460 is the first. The first power switch M1 455 for maintaining the holding voltage (-Vs) and the one electrode of the panel 460 and the ground are connected to each other so that the voltage between the two electrodes of the panel 460 is changed to the second holding voltage (V). Second power switch M2 456 to be maintained at Vs). In addition, the driving circuit according to an embodiment of the present invention, the first capacitor Cs1 (453) and the second capacitor Cs2 (454) connected between the other electrode of the panel 460, the sustain voltage power supply (Vh) and ground, respectively. Include. In the following description, the case where the first switch M1 455 and the second switch M2 456 are connected to the Y electrode side will be described with reference to FIG.
도 11에 도시된 바와 같이, 본 발명에 따른 구동 회로는 패널(460)의 X 전극측에는 X 전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 커패시터 Cs1(453) 및 제2 커패시터 Cs2(454)를 포함한다. 또한, 본 발명에 따른 구동 회로는 Y 전극측에 패널의 Y 전극과 유지 전압 전원(Vh)간에 접속되는 제1 전력 스위치 M1(455)과, 패널의 Y 전극과 접지간에 접속되는 제2 전력 스위치 M2(456)를 포함한다.As shown in FIG. 11, in the driving circuit according to the present invention, the first capacitor Cs1 453 and the second capacitor Cs2 connected to the X electrode side of the panel 460 between the X electrode, the sustain voltage power supply Vh, and the ground, respectively. 454. Further, the driving circuit according to the present invention has a first power switch M1 455 connected between the Y electrode of the panel and the sustain voltage power supply Vh on the Y electrode side, and a second power switch connected between the Y electrode of the panel and ground. M2 456.
또한, 본 발명에 따른 구동 회로는 패널의 Y 전극과 접속되어, 패널 커패시턴스 Cp를 충전 및 방전시키기 위한 인덕터 L1(459)와, 인덕터 L1(459)의 타단과 유지 전압 전원(Vh)간에 접속되어, 상기 패널 커패시턴스 Cp에 저장된 에너지를 회수함으로써, 상기 패널 커패시턴스 Cp의 양 전극간의 전압이 상기 제1 유지 전압(-Vs)이 되도록 하기 위한 제1 보조 스위치 Ma1(457), 및 인덕터 L1(459)의 타단과 접지간에 접속되어, 상기 패널 커패시턴스 Cp에 에너지를 주입시킴으로써, 상기 패널 커패시턴스 Cp의 양 전극간의 전압이 상기 제2 유지 전압(Vs)이 되도록 하기 위한 제2 보조 스위치 Ma2(458)가 접속된다.In addition, the driving circuit according to the present invention is connected to the Y electrode of the panel, and is connected between the inductor L1 459 for charging and discharging the panel capacitance Cp, the other end of the inductor L1 459 and the sustain voltage power supply Vh. A first auxiliary switch Ma1 457 for recovering energy stored in the panel capacitance Cp such that the voltage between both electrodes of the panel capacitance Cp becomes the first sustain voltage (-Vs), and the inductor L1 459. The second auxiliary switch Ma2 458 is connected between the other end of the terminal and ground to inject energy into the panel capacitance Cp so that the voltage between both electrodes of the panel capacitance Cp becomes the second sustain voltage Vs. do.
본 발명의 일실시예에 따른 구동 회로에 있어서, 제1 전력 스위치 M1(455) 및 제2 전력 스위치 M2(456)는 각각 스위치(M1 및 M2)에 병렬 접속된 다이오드(D1 및 D2)에 의해 등가적으로 표현될 수 있다. 또한, 제1 보조 스위치 Ma1(457) 및 제2 보조 스위치 Ma2(458) 역시 각각 스위치(Ma1 및 Ma2)에 병렬 접속된 다이오드(Da1 및 Da2)에 의해 등가적으로 표현될 수 있다.In the driving circuit according to an embodiment of the present invention, the first power switch M1 455 and the second power switch M2 456 are connected by diodes D1 and D2 connected in parallel to the switches M1 and M2, respectively. It can be expressed equivalently. In addition, the first auxiliary switch Ma1 457 and the second auxiliary switch Ma2 458 may also be equivalently represented by diodes Da1 and Da2 connected in parallel to the switches Ma1 and Ma2, respectively.
도 11에 도시된 바와 같이, 본 발명에 따른 하프 브리지 회로를 이용한 에너지 주입 방식의 구동 회로는 유지 전압 전원(Vh)과 접지간에 Y 전극측 제1 스위치 M1(455) 및 제2 스위치 M2(456)과, X 전극측 제1 커패시터 Cs1(453) 및 제2 커패시터 Cs2(454)가 각각 직렬 접속됨으로써, 소위 하프 브리지형 인버터 회로의 구조를 취한다.As shown in FIG. 11, the driving circuit of the energy injection method using the half bridge circuit according to the present invention includes the first switch M1 455 and the second switch M2 456 on the Y electrode side between the sustain voltage power source Vh and ground. ) And the X electrode side first capacitor Cs1 453 and the second capacitor Cs2 454 are connected in series to each other, thereby taking the structure of a so-called half bridge inverter circuit.
도 12는 도 11에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 11 및 도 12를 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.FIG. 12 is a waveform diagram illustrating the operation of the circuit shown in FIG. 11. Hereinafter, the operation of the sustain driver circuit according to the present invention will be described with reference to FIGS. 11 and 12.
제1 모드(Mode 1):First Mode (Mode 1):
제1 모드는 제2 보조 스위치 Ma2(458)가 턴온되는 구간으로서, 패널 양단 전압 Vcp가 Vsd1 (= -Vs)에서 +Vsd2 (= +Vs)로 반전된다.The first mode is a period in which the second auxiliary switch Ma2 458 is turned on, and the voltage Vcp across the panel is inverted from Vsd1 (= -Vs) to + Vsd2 (= + Vs).
패널 양단 전압 Vcp는 Vsd1 (= -Vs)의 초기값을 갖고, 제2 보조 스위치 Ma2(458)가 턴온되면, 인덕터 L1 에 흐르던 전류(IL1)의 경로는 다음과 같다.The voltage across the panel Vcp has an initial value of Vsd1 (= −Vs). When the second auxiliary switch Ma2 458 is turned on, the path of the current IL1 flowing in the inductor L1 is as follows.
Cp -> L1 -> Ma2 -> Cs2 -> CpCp-> L1-> Ma2-> Cs2-> Cp
본 발명의 일실시예에 따른 구동 회로는, 제1 모드에서, 보조 회로의 제2 보조 스위치 Ma2(458)를 턴온함에 따라서, 패널 커패시터 Cp는 인덕터 L1(459)과 LC 공진을 한다. LC 공진에 의해서, 인덕터 전류 IL1은 증가하며, 패널(460) 양단 전압은 -Vsd1 (= -Vs)로부터 +Vsd2 (= +Vs)까지 증가한다. 패널 양단 전압이 +Vs값이 되면 보조 회로의 제2 보조 스위치 Ma2를 턴오프한다. 이 때, 제2 스위치 M2의 양단 전압 VM2는 0으로 된다.In the driving circuit according to the exemplary embodiment of the present invention, in the first mode, as the second auxiliary switch Ma2 458 of the auxiliary circuit is turned on, the panel capacitor Cp performs LC resonance with the inductor L1 459. Due to the LC resonance, the inductor current IL1 increases and the voltage across panel 460 increases from -Vsd1 (= -Vs) to + Vsd2 (= + Vs). When the voltage across the panel reaches + Vs, the second auxiliary switch Ma2 of the auxiliary circuit is turned off. At this time, the voltage V M2 of both ends of the second switch M2 becomes zero.
제2 모드(Mode 2):Second Mode (Mode 2):
제2 모드는 제2 전력 스위치 M2(456)가 턴온되는 구간으로서, 패널 양단 전압 Vcp가 +Vs로 유지된다. The second mode is a period in which the second power switch M2 456 is turned on, and the voltage Vcp across the panel is maintained at + Vs.
보조 회로의 제2 보조 스위치 Ma2(458)이 턴오프되고, Y 전극의 제2 전력 스위치 M2(456)는 턴온되면, 패널 양단에는 +Vsd2 (= +Vs)의 전압이 인가된다. When the second auxiliary switch Ma2 458 of the auxiliary circuit is turned off and the second power switch M2 456 of the Y electrode is turned on, a voltage of + Vsd2 (= + Vs) is applied across the panel.
이 때, 인덕터 L1에 흐르던 전류(IL1)의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 is as follows.
Cs2 -> Cp -> M2Cs2-> Cp-> M2
패널(460) 양단 전압 Vcp가 +Vs로 되면, 패널(460)에는 방전 전류가 흐른다. 이 방전 전류는 제2 커패시터 Cs2(454) 양단에 걸려 있던 링크 커패시터 전압원 Vs2로부터 에너지가 공급된 것이다. When the voltage Vcp across the panel 460 becomes + Vs, a discharge current flows through the panel 460. This discharge current is supplied with energy from the link capacitor voltage source Vs2 across the second capacitor Cs2 454.
이에 따라, 제2 커패시터 Cs2(454) 양단의 전압 Vs2는 초기 전압 Vsu2에서 Vsd2로 감소하고, 제1 커패시터 Cs1(453) 양단의 전압 Vs1은 Vsd1에서 Vsu1으로 증가한다.Accordingly, the voltage Vs2 across the second capacitor Cs2 454 decreases from the initial voltage Vsu2 to Vsd2, and the voltage Vs1 across the first capacitor Cs1 453 increases from Vsd1 to Vsu1.
또한, 이 때 인덕터 L1에 흐르던 전류 IL1은 다음과 같은 경로를 따라 흐르게 된다.At this time, the current IL1 flowing in the inductor L1 flows along the following path.
L1 -> Ma1의 병렬 다이오드 -> Vh -> GND -> M2의 병렬 다이오드L1-> Ma1 parallel diode-> Vh-> GND-> M2 parallel diode
따라서, 제2 전력 스위치 M2(456)에 흐르는 전류에는 방전 전류 성분과 인덕터 전류 IL1 성분이 포함되어 있는 것이다. Therefore, the current flowing through the second power switch M2 456 includes the discharge current component and the inductor current IL1 component.
이 때, 제2 모드의 시작 시점에서 인덕터 L1의 전류 성분이 방전 전류 성분보다 우세하므로, 제2 전력 스위치 M2(456)의 병렬 다이오드를 도통한 후에 제2 전력 스위치 M2(456)가 도통된다. 따라서, 제2 전력 스위치 M2(456)는 영전압 턴온 스위칭을 하게 된다.At this time, since the current component of the inductor L1 is superior to the discharge current component at the start of the second mode, the second power switch M2 456 is turned on after conducting the parallel diode of the second power switch M2 456. Accordingly, the second power switch M2 456 performs zero voltage turn-on switching.
또한, 제2 전력 스위치 M2(456)에는 방전 전류 성분과 인덕터 전류 성분의 차이 만큼의 전류가 흐르므로 모든 방전 전류가 흐르지 않고 일부만 흐르는 셈이 된다. 따라서, 도전 손실이 급격하게 감소된다.In addition, since the current flows as much as the difference between the discharge current component and the inductor current component, the second power switch M2 456 flows only a part of the current without any discharge current. Thus, the conductive loss is drastically reduced.
제3 모드(Mode 3):Mode 3
제3 모드는 제2 전력 스위치 M2(456)가 턴온된 상태로 유지되는 기간으로서, 패널 양단의 전압이 +Vsd2 (= +Vs)로 유지되고 인덕터 전류가 0으로 된다.The third mode is a period in which the second power switch M2 456 is kept turned on. The voltage across the panel is maintained at + Vsd2 (= + Vs) and the inductor current is zero.
이 때, 인덕터 L1(459)에 흐르던 전류(IL1)의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 459 is as follows.
Cs2 -> Cp -> M2Cs2-> Cp-> M2
패널 커패시터 Cp의 방전 전류가 실질적으로 0으로된 후 제2 커패시터 Cs2(454)에 있던 링크 커패시터 전압 Vsd2가 패널 양단에 인가된다. 링크 커패시터 전압 Vsd2에 의해서, 제2 전력 스위치 M2(456)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (=+Vs)로 유지된다. After the discharge current of the panel capacitor Cp becomes substantially zero, the link capacitor voltage Vsd2 at the second capacitor Cs2 454 is applied across the panel. By the link capacitor voltage Vsd2, the voltage across the panel is maintained at + Vsd2 (= + Vs) until the second power switch M2 456 is turned off.
또한, 제2 모드(Mode 2)에 흐르던 인덕터 전류 IL1은 실질적으로 0값이 될 때까지 다음과 같은 전류 경로로 계속해서 흐른다.In addition, the inductor current IL1 flowing in the second mode (Mode 2) continues to flow in the following current path until it becomes substantially zero value.
L1 -> Ma1의 병렬 다이오드 -> Vh -> GND -> M2의 병렬 다이오드L1-> Ma1 parallel diode-> Vh-> GND-> M2 parallel diode
제3 모드(Mode 3)는 인덕터 전류 IL1이 0이 되는 구간으로써, 인덕터 전류 IL1은 제2 전력 스위치 M2(456)의 병렬 다이오드를 통하여 흐른 후, 0 값이 된다.The third mode (Mode 3) is a period in which the inductor current IL1 becomes 0. The inductor current IL1 flows through the parallel diode of the second power switch M2 456, and then becomes 0.
제4 모드(Mode 4):Mode 4
제4 모드는 패널 양단 전압 +Vsd2 (= +Vs)로 유지되는 구간이다.The fourth mode is a section maintained at the voltage across the panel + Vsd2 (= + Vs).
패널 커패시터의 방전 전류가 실질적으로 0으로 된 후, 제2 커패시터에 있던 링크 커패시터 전압 Vsd2가 패널 양단에 인가된다. 링크 커패시터 전압 Vsd2에 의해서, 제2 전력 스위치 M2(456)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (= +Vs)로 유지된다. After the discharge current of the panel capacitor becomes substantially zero, the link capacitor voltage Vsd2 that was in the second capacitor is applied across the panel. By the link capacitor voltage Vsd2, the voltage across the panel is maintained at + Vsd2 (= + Vs) until the second power switch M2 456 is turned off.
제4 모드(Mode 4)는 제2 전력 스위치 M2(456)가 턴오프되면 종료된다.The fourth mode Mode 4 ends when the second power switch M2 456 is turned off.
제2 전력 스위치 M2(456)의 턴오프는 전류가 0인 상태에서 0값이 되면서 이루어지므로 영전류 스위칭이 가능하다. 그러므로 제2 전력 스위치 M2(456)는 영전압 턴온 및 영전류 턴오프가 가능하다. 따라서, 본 실시예에 따르면 스위칭 손실이 거의 발생하지 않는다.Since the turn-off of the second power switch M2 456 is performed while the current is 0, the value of zero is switched. Therefore, the second power switch M2 456 is capable of zero voltage turn on and zero current turn off. Therefore, according to this embodiment, switching losses hardly occur.
제5 모드(Mode 5):Mode 5
제5 모드는 제1 보조 스위치 Ma1(457)가 턴온되는 구간으로서, 패널 양단 전압 Vcp가 +Vsd2 (= +Vs)에서 -Vsd1 (= -Vs)으로 반전된다. The fifth mode is a period in which the first auxiliary switch Ma1 457 is turned on, and the voltage Vcp across the panel is inverted from + Vsd2 (= + Vs) to -Vsd1 (= -Vs).
제2 전력 스위치 M2(456)는 턴오프되고, 이와 실질적으로 동시에 제1 보조 스위치 Ma1(457)은 턴온된다. 이 때, 인덕터 L1에 흐르던 전류 IL1의 경로는 다음과 같다. The second power switch M2 456 is turned off and at the same time the first auxiliary switch Ma1 457 is turned on. At this time, the path of the current IL1 flowing through the inductor L1 is as follows.
Cp -> Cs1 -> Ma1 -> L1 -> CpCp-> Cs1-> Ma1-> L1-> Cp
보조 회로의 제1 보조 스위치 Ma1(457)을 턴온함에 따라서, 패널 커패시터 Cp는 인덕터 L1(459)과 LC 공진을 한다. LC 공진에 사용되는 에너지는 +Vs로 클램프되어 있던 링크 커패시터의 전압 Vs1로부터 비롯된 것이다. LC 공진에 의해서, 인덕터 전류 IL1은 공진 형태로 감소한다. 한편, 패널 커패시터의 양단 전압은 +Vsd2 (= +Vs)로부터 -Vsd1 (= -Vs)으로 감소된다.As the first auxiliary switch Ma1 457 of the auxiliary circuit is turned on, the panel capacitor Cp is in LC resonance with the inductor L1 459. The energy used for the LC resonance comes from the voltage on the link capacitor, Vs1, clamped to + Vs. By LC resonance, the inductor current IL1 decreases in the form of resonance. On the other hand, the voltage across the panel capacitor is reduced from + Vsd2 (= + Vs) to -Vsd1 (= -Vs).
패널 양단 전압이 -Vs로 되면 보조 회로의 제2 보조 스위치 Ma2(458)는 턴오프된다. 이때, 제1 전력 스위치 M1(455)의 양단 전압 VM1은 실질적으로 0값으로 된다.When the voltage across the panel becomes -Vs, the second auxiliary switch Ma2 458 of the auxiliary circuit is turned off. At this time, the voltage V M1 at both ends of the first power switch M1 455 becomes substantially zero.
제6 모드(Mode 6):Mode 6
제6 모드는 제1 전력 스위치 M1(455)가 턴온되는 구간으로서, 패널 양단 전압 Vcp이 -Vs로 유지된다.The sixth mode is a period in which the first power switch M1 455 is turned on, and the voltage Vcp across the panel is maintained at -Vs.
보조 회로의 제1 보조 스위치 Ma1(457)이 턴오프되는 것과 실질적으로 동시에 제1 전력 스위치 M1(455)은 턴온된다. 제1 전력 스위치M1(455)가 턴온됨에 따라 패널 양단에는 -Vsd1 (= -Vs)의 전압이 걸린다.At the same time as the first auxiliary switch Ma1 457 of the auxiliary circuit is turned off, the first power switch M1 455 is turned on. As the first power switch M1 455 is turned on, a voltage of -Vsd1 (= -Vs) is applied across the panel.
이 때, 인덕터 L1에 흐르던 전류 IL1의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 is as follows.
Cs1 -> M1 -> CpCs1-> M1-> Cp
패널 양단 전압 Vcp가 -Vs값으로 되면, 패널에는 방전 전류가 흐른다. 이 방전 전류는 제1 커패시터 Cs1(453) 양단에 걸려 있던 링크 커패시터 전압원 Vs1으로부터 에너지가 공급된 것이다.When the voltage Vcp across the panel reaches a value of -Vs, a discharge current flows through the panel. This discharge current is supplied with energy from the link capacitor voltage source Vs1 across the first capacitor Cs1 453.
이에 따라, 제1 커패시터 Cs1(453) 양단의 전압은 Vsu1에서 Vsd1로 감소하고, 제2 커패시터 Cs2(454) 양단의 전압 Vs2는 Vsd2에서 Vsu2로 증가한다.Accordingly, the voltage across the first capacitor Cs1 453 decreases from Vsu1 to Vsd1, and the voltage Vs2 across the second capacitor Cs2 454 increases from Vsd2 to Vsu2.
또한, 제5 모드(Mode 5)에서 흐르던 인덕터 전류 IL1은 다음과 같은 전류 경로로 흐른다.In addition, the inductor current IL1 flowing in the fifth mode (Mode 5) flows in the following current path.
L1 -> M1의 병렬 다이오드-> Vh -> GND -> Ma2의 병렬 다이오드L1-> M1 parallel diode-> Vh-> GND-> Ma2 parallel diode
따라서, 제1 전력 스위치 M1(455)에 흐르는 전류는 방전 전류 성분과 인덕터 전류 성분 IL1을 포함한다. Thus, the current flowing through the first power switch M1 455 includes a discharge current component and an inductor current component IL1.
이 때, 제 6모드(Mode 6)의 개시 시점에서 인덕터 전류 성분 IL1이 방전 전류 성분보다 우세하므로 제1 전력 스위치 M1(455)의 병렬 다이오드가 도통된 후 제1 전력 스위치 M1(455)가 도통된다.At this time, since the inductor current component IL1 is superior to the discharge current component at the start of the sixth mode (Mode 6), the first power switch M1 455 is turned on after the parallel diode of the first power switch M1 455 is turned on. do.
따라서, 제1 전력 스위치 M1(455)는 영전압 턴온 스위칭을 하게 된다. 또한, 제1 전력 스위치 M1(455)에 흐르는 전류는 방전 전류 성분과 인덕터 전류 성분의 차이 만큼의 전류가 흐른다. 즉, 제1 전력 스위치 M1(455)에는 방전 전류 성분 전체가 흐르지 않고 일부만 흐르므로 도전 손실이 급격히 감소될 수 있다.Accordingly, the first power switch M1 455 performs zero voltage turn-on switching. In addition, the current flowing through the first power switch M1 455 flows as much as the difference between the discharge current component and the inductor current component. That is, since only a part of the discharge current component does not flow in the first power switch M1 455, the conductive loss may be drastically reduced.
제7 모드(Mode 7):Mode 7
제7 모드는 제1 전력 스위치 M1(455)가 턴온된 상태로 유지되는 구간으로서, 패널 양단 전압 Vcp가 -Vsd1 (= -Vs)로 유지되고, 인덕터 전류가 0으로 되는 모드이다. 제7 모드는 인덕터 전류 IL1가 실질적으로 0값으로 되는 구간으로써, 제1 스위치 M1(455)의 병렬 다이오드를 통하여 흐르다가 0값으로 된다.The seventh mode is a period in which the first power switch M1 455 is turned on. The voltage Vcp across the panel is maintained at -Vsd1 (= -Vs), and the inductor current is zero. The seventh mode is a section in which the inductor current IL1 becomes substantially zero, and flows through the parallel diode of the first switch M1 455 to zero.
이 때, 인덕터 L1(459)에 흐르는 전류 IL1의 경로는 다음과 같다.At this time, the path of the current IL1 flowing through the inductor L1 459 is as follows.
Cs1 -> M1 -> CpCs1-> M1-> Cp
패널 커패시터 Cp의 방전 전류 성분이 실질적으로 0으로 된 후, 제1 커패시터 Cs1(453)에 있던 링크 커패시터 전압 Vsd1이 패널 양단에 인가된다. 링크 커패시터 전압에 의해서, 제1 전력 스위치 M1(455)가 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (= -Vs)로 유지된다.After the discharge current component of the panel capacitor Cp becomes substantially zero, the link capacitor voltage Vsd1 at the first capacitor Cs1 453 is applied across the panel. Due to the link capacitor voltage, the voltage across the panel Vcp is maintained at -Vsd1 (= -Vs) until the first power switch M1 455 is turned off.
또한, 제6 모드(Mode 6)에서 흐르던 인덕터 전류 IL1은 0값이 될 때 까지 다음과 같은 전류 경로로 계속해서 흐른다.In addition, the inductor current IL1 flowing in the sixth mode (Mode 6) continues to flow in the following current path until it becomes zero value.
L1 -> M1의 병렬 다이오드-> Vh -> GND -> Ma2의 병렬 다이오드L1-> M1 parallel diode-> Vh-> GND-> Ma2 parallel diode
제8 모드(Mode 8):Mode 8
제8 모드는 패널 양단 전압 Vcp가 -Vsd1 (= -Vs)로 유지되는 모드이다. The eighth mode is a mode in which the voltage Vcp across the panel is maintained at -Vsd1 (= -Vs).
제1 전력 스위치 M1(455)은 턴온된 상태로 유지된다. The first power switch M1 455 remains turned on.
이 때, 인덕터에 흐르던 전류의 경로는 다음과 같다.At this time, the path of the current flowing through the inductor is as follows.
Cs1 -> M1 -> CpCs1-> M1-> Cp
방전 전류가 0값으로 된 후, 제1 커패시터 Cs1(453)에 있던 링크 커패시터 전압 Vsd1이 패널에 인가된다. 링크 커패시터 전압에 의해서, 제1 전력 스위치 M1(455)이 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (= -Vs)로 유지된다.After the discharge current becomes zero, the link capacitor voltage Vsd1 in the first capacitor Cs1 453 is applied to the panel. By the link capacitor voltage, the voltage across the panel Vcp is maintained at -Vsd1 (= -Vs) until the first power switch M1 455 is turned off.
제8 모드(Mode 8)은 제1 전력 스위치 M1(455)을 턴오프하면 종료된다.The eighth mode Mode 8 ends when the first power switch M1 455 is turned off.
제1 전력 스위치 M1(455)의 턴오프는 전류가 0인 상태에서 이루어지므로, 영전류 스위칭이 가능하다. 그러므로, 제1 전력 스위치 M1(455)은 영전압 턴온 및 영전류 턴오프가 가능하여, 따라서 본 실시예에 따르면 스위칭 손실이 거의 발생하지 않는다.Since the turn-off of the first power switch M1 455 is performed in the state where the current is 0, zero current switching is possible. Therefore, the first power switch M1 455 is capable of zero voltage turn-on and zero current turn-off, and accordingly the switching loss hardly occurs according to this embodiment.
본 실시예에 따르면, 하프 브리지 형태의 제1 및 제2 전력 스위치 M1 및 M2를 이용하여 패널(460) 양단 전압을 일정하게 유지시키는 것과 함께, 보조 회로의 제1 및 제2 보조 스위치 Ma1 및 Ma2를 이용하여 패널의 에너지를 회수하거나 또는 주입할 수 있도록 한다.According to the present embodiment, the first and second auxiliary switches Ma1 and Ma2 of the auxiliary circuit are kept constant while the voltage across the panel 460 is kept constant by using the first and second power switches M1 and M2 in the form of a half bridge. Use to recover or inject the energy of the panel.
(5) 하프 브리지형 구동 회로에 전압 조정 회로를 추가한 실시예 (5) Example of adding voltage regulating circuit to half-bridge type driving circuit
도 13은 상술한 바와 같은 하프 브리지형 에너지 주입 방식의 구동 회로의 동작 파형을 도시한 파형도이다. 도 13에서 알 수 있듯이, 보조 회로로부터의 에너지 주입으로 패널 양단의 전압을 전환한다. FIG. 13 is a waveform diagram showing an operation waveform of the driving circuit of the half bridge type energy injection method as described above. As can be seen in FIG. 13, the energy injection from the auxiliary circuit switches the voltage across the panel.
그리고, 패널에서는 방전 전류가 흐르며, 이 에너지는 링크 커패시터로부터 공급된 것이다. 이 때, 에너지를 공급하는 링크 커패시터의 전압은 감소하고, 다른 링크 커패시터의 전압은 증가하여, 항상 두 개의 링크 커패시터 전압의 합은 Vs1+Vs2=Vh로 일정하다. 따라서 유지 구간 동안 패널 양단에 일정한 전압 Vs를 공급하는 것이 가능하다. In the panel, a discharge current flows, and this energy is supplied from the link capacitor. At this time, the voltage of the link capacitor for supplying energy decreases and the voltage of the other link capacitor increases, so that the sum of the two link capacitor voltages is always constant, Vs1 + Vs2 = Vh. Therefore, it is possible to supply a constant voltage Vs across the panel during the sustain period.
즉, 종래의 웨버 회로와는 달리, 본 발명에 따른 하프 브리지형 유지 구간 구동 회로는 패널 양단 전압의 유지를 위하여 전원 전압이 아닌 링크 커패시터 전압을 인가한다. 본 발명에서는 유지 구간에서 패널 양단 전압을 일정하게 유지하기 위한 2가지 방법을 제시한다.That is, unlike the conventional weber circuit, the half-bridge type sustain period driving circuit according to the present invention applies a link capacitor voltage rather than a power supply voltage to maintain the voltage across the panel. The present invention proposes two methods for maintaining a constant voltage across the panel in the sustain period.
첫번째, 도 13에 도시된 바와 같이, 패널 양단 전압을 일정하게 유지하는 구간에서는 Vsd1 또는 Vsd2를 인가한다. 이 때, Vsd1 및 Vsd2의 값은 패널 양단 전압으로 요구되는 유지 전압 Vs 값과 실질적으로 동일하다. 따라서, 본 발명에 따른 구동 회로에 사용되는 전원 전압은 다음과 같은 식을 만족시킨다.First, as shown in FIG. 13, Vsd1 or Vsd2 is applied in a section in which the voltage across the panel is kept constant. At this time, the values of Vsd1 and Vsd2 are substantially the same as the sustain voltage Vs value required for the voltage across the panel. Therefore, the power supply voltage used in the driving circuit according to the present invention satisfies the following equation.
여기서 Vsu1 및 Vsu2는 Vs보다 큰 전압이므로 Vh는 2Vs보다 큰 전압이다. 물론 2Vs보다 큰 Vh전압 때문에 제1 및 제2 전력 스위치 M1 및 M2의 전압 스트레스는 증가하나 증가하는 정도가 작으므로 전압 스트레스의 부담은 작다. Where Vsu1 and Vsu2 are greater than Vs, so Vh is greater than 2Vs. Of course, the voltage stress of the first and second power switches M1 and M2 increases due to the Vh voltage greater than 2Vs, but the increase of the voltage stress is small.
두 번째 방법은 도 14에서 보듯이 전압 조정기 전력단(479)을 이용하는 방법이다. 도 13에서 패널 양단전압을 -Vs(=-Vsd2)에서 +Vs(=+Vsd1)으로의 전환 및 패널의 방전 전류에 의하여 링크 커패시터 전류 Ics1은 방전을 하여 전압이 감소하며 Ics2는 Ics1은 같은 전류의 크기로 충전을 하여 전압이 상승한다. 그로 인해서 상기의 첫 번째 방법에서와 같이 2Vs보다 큰 전원전압 Vh가 필요한 것이다. 전압 조정기는 이러한 충방전 전류와 크기가 같은 전류로 보상 전류를 링크 커패시터에 흐르게 하여 링크 커패시터 전압의 변동을 막고 항상 일전하게 유지시키는 방법이다. The second method is to use the voltage regulator power stage 479 as shown in FIG. In FIG. 13, the link capacitor current Ics1 discharges and the voltage decreases by switching the panel voltage across the panel from -Vs (=-Vsd2) to + Vs (= + Vsd1) and the discharge current of the panel. Charging to the size of increases the voltage. This requires a supply voltage Vh greater than 2Vs as in the first method above. The voltage regulator is a method in which a compensating current flows in the link capacitor with a current equal to the charge and discharge current, thereby preventing the link capacitor voltage from fluctuating and always maintaining the same voltage.
도 15에서 보듯이 제1 모드 및 제2 모드에서 Ics1은 방전을 하며 그 방전 전류의 합을 "A"라고 하면 전압 조정기의 제2 전력 스위치 Ms2(482)를 이용하여 제1 모드와 제2 모드에서 전류의 크기가 "A"이고 Ics1과 전류방향이 반대인 전류를 링크 커패시터 Cs1(473)에 주입하여 Vs1의 변동이 없도록 한다. 즉 Ics1+IQSa=0 가 되므로 링크 커패시터 Cs1(473)에 충전하거나 방전하는 실제의 전류가 없으므로 Vs1을 일정하게 유지시킨다. As shown in FIG. 15, when Ics1 discharges in the first mode and the second mode, and the sum of the discharge currents is “A”, the first mode and the second mode using the second power switch Ms2 482 of the voltage regulator. Injecting the current of "A" and the current direction opposite to Ics1 in the link capacitor Cs1 (473) to ensure that there is no variation in Vs1. That is, since Ics1 + IQSa = 0, there is no actual current to charge or discharge the link capacitor Cs1 (473) so that Vs1 is kept constant.
또한 제1 모드 및 제2 모드에서 Ics2는 충전을 하며 그 방전 전류의 합을 "A"라고 하면 전압 조정기의 제2 스위치 Ms2(482)를 이용하여 제1 모드 및 제2 모드에서 전류의 크기가 "A"이고 Ics2와 전류방향이 반대인 전류를 링크 커패시터 Cs2(474)에 주입하여 Vs2의 변동이 없도록 한다. 즉 Ics2+IQSb=0 가 되므로 링크 커패시터 Cs2(474)에 충전하거나 방전하는 실제의 전류가 없으므로 Vs2을 일정하게 유지시킨다. In addition, when Ics2 charges in the first mode and the second mode and the sum of the discharge currents is "A", the magnitude of the current in the first mode and the second mode is increased by using the second switch Ms2 482 of the voltage regulator. A current of "A" and a current direction opposite to Ics2 is injected into the link capacitor Cs2 474 so that there is no variation in Vs2. That is, since Ics2 + IQSb = 0, there is no actual current to charge or discharge the link capacitor Cs2 474, so that Vs2 is kept constant.
제5 모드 및 제6 모드에서도 전류의 방향만 반대이고 이와 같은 방법으로 전압 조정기의 제1 스위치 Ms1(480)을 제어하여 Vs1과 Vs2의 전압을 항상 일정하게 Vsrk 되도록 제어한다. In the fifth mode and the sixth mode, only the directions of the currents are reversed, and the first switch Ms1 480 of the voltage regulator is controlled in such a manner so that the voltages of Vs1 and Vs2 are always constant Vsrk.
이와 같이 전압 조정기를 이용하면 2Vs보다 큰 Vh(>2Vs) 전원전압이 아닌 크기가 2Vs인 전원전압 Vh(=2Vs)만으로 유지구간에서 요구되어지는 구동회로의 특성을 얻을 수 있다. 이러한 전압 조정기는 도 5(하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동회로), 도 7(하프 브리지형 에너지 회수 방식의 유지 구간 구동회로), 도 9(하프 브리지형 에너지 회수 방식 유지 구간 구동 회로의 보조 스위치를 양방향 스위치를 적용한 회로) 및 도 11(하프 브리지형 에너지 주입 방식의 유지 구간 구동회로)과 같이 하프 브리지형 유지구간 구동회로 적용하여 링크 커패시터 전압을 Vs로 일정하게 유지시키는 기능을 한다.Using the voltage regulator as described above, it is possible to obtain the characteristics of the driving circuit required in the sustaining period with only the power supply voltage Vh (= 2Vs) having a size of 2Vs rather than the Vh (> 2Vs) power supply voltage greater than 2Vs. These voltage regulators are shown in Fig. 5 (current type sustaining section driving circuit of the half bridge type inverter driving method), Fig. 7 (holding section driving circuit of the half bridge type energy recovery method), and Fig. 9 (half bridge type energy recovering method holding section driving) The auxiliary switch of the circuit is applied to the bi-directional switch) and the half-bridge type sustaining section driving circuit as shown in FIG. 11 (holding section driving circuit of the half bridge type energy injection method) to maintain the link capacitor voltage at Vs. do.
(6) 전압 조정기를 결합한 하프 브리지형 유지구간 구동회로의 전구간 적용을 위한 새로운 구동 방식 (6) A novel driving scheme for the full span application of half-bridge type sustained period drive circuits with voltage regulators
도 16은 PDP의 전구간 동작을 위하여 일반적으로 요구되는 패널의 X전극과 Y전극 및 YX 전극 전압의 예를 그린 것이다. 유지 구간(Sustain Period)은 지금까지 설명한 구간으로 패널의 YX전극에 +Vs와 -Vs의 크기를 갖는 고주파 전압 펄스를 만들어 준다. 그리고 리셋 및 어드레스 구간에서는 도 16에서 보듯이 +Vs와 -Vs외에 몇 개의 전압이나 선형적으로 증가하거나 감소하는 전압원이 필요하다. 종래의 방법은 이러한 몇 가지의 전압(Vset, Ve 등등)을 전원장치에서 공급을 받으며 이 몇가지 전압을 부가적인 전력 스위치를 이용하여 패널의 X 또는 Y 전극에 연결시켜 원하는 전압을 패널에 인가하는 방식이다. 이러한 방법은 Vs가 아닌 다른 전압을 패널에 인가하기 위해서는 기존의 유지구간 구동회로를 분리시켜주는 전력 스위치가 필요하며 또한 연결 시켜주는 전력 스위치가 부가적으로 필요하다. 이러한 부가적인 전력 스위치는 유지구간 구동회로의 전력 스위치보다 많은 스위치가 요구되어지는 경우가 일반적이며 이러한 부가적인 스위치의 제어 회로 및 손실로 인한 열 발생 등으로 전구간 구동회로의 부피와 가격을 증가시킨다. FIG. 16 illustrates an example of the X electrode, Y electrode, and YX electrode voltages of a panel generally required for the overall operation of the PDP. The sustain period is a period described so far to generate a high frequency voltage pulse having a magnitude of + Vs and -Vs on the YX electrode of the panel. In addition, in the reset and address periods, as shown in FIG. 16, several voltages or voltage sources that increase or decrease linearly are required besides + Vs and -Vs. The conventional method receives some of these voltages (Vset, Ve, etc.) from a power supply, and connects these voltages to the panel's X or Y electrodes using an additional power switch to apply the desired voltage to the panel. to be. In order to apply a voltage other than Vs to the panel, a power switch that separates the existing sustain period driving circuit is required and an additional power switch for connecting is required. Such additional power switches generally require more switches than the power switch of the maintenance section driving circuit, and increase the volume and price of the global driving circuit due to heat generated by the control circuit and loss of the additional switch.
도 17은 본 발명에 따른 하프 브리지형 유지구간 구동 회로를 이용한 전구간 전압 파형의 실시 예를 보인 것으로 패널의 YX전극 전압을 종례의 방법과 같은 전압을 생성하기 위해서는 유지구간 구동회로의 전력 스위치 M1 및 M2의 제어를 같이하면 그 때 링크 커패시터 전압 Vs1과 Vs2에 요구되는 전압은 도 17의 Vs1ref 및 Vs2ref 이다. 유지구간 구동회로의 제1 및 제2 전력 스위치 M1 및 M2의 제어는 A구간 및 C구간에서는 제2 전력 스위치 M2를 도통시키며 B구간 및 D구간에서는 제1 전력 스위치 M1를 도통시킨다. 그리고 Vs2 전압을 영으로 하는 구간에서는 전압 조정기의 제2 스위치 Ms2를 도통시킨다. FIG. 17 illustrates an embodiment of a global voltage waveform using a half-bridge type sustained period driving circuit according to the present invention. In order to generate a voltage similar to the conventional method of the YX electrode voltage of a panel, the power switch M1 and When controlling the M2 together, the voltages required for the link capacitor voltages Vs1 and Vs2 at that time are Vs1ref and Vs2ref in FIG. Control of the first and second power switches M1 and M2 of the sustaining section driving circuit conducts the second power switch M2 in sections A and C and conducts the first power switch M1 in sections B and D. FIG. In the section where the voltage Vs2 is zero, the second switch Ms2 of the voltage regulator is turned on.
도 15 설명시 전압 조정기는 링크 커패시터 전압 Vs1 및 Vs2를 Vs로 일정하게 유지시키는 역할을 한다고 했다. 여기서는 Vs1 및 Vs2를 직류값인 Vs가 되도록 제어하는 경우이나 만약에 전압 기준(reference)를 임의의 전압으로 하면 임의의 전압이 되도록 Vs1 또는 Vs2를 제어하는 것도 가능하다. In the description of FIG. 15, the voltage regulator serves to keep the link capacitor voltages Vs1 and Vs2 constant at Vs. Here, Vs1 and Vs2 may be controlled to be Vs, which is a direct current value, or if Vs1 or Vs2 is controlled to be an arbitrary voltage if the voltage reference is set to an arbitrary voltage.
따라서 도 17과 같이 Vs1 및 Vs2를 각각 Vs1ref 및 Vs2ref가 되도록 전압 조정기 제1 및 제2 스위치 Ms1 및 Ms2를 제어하면 원하는 패널의 YX전극 전압을 생성하는 것이 가능하다. Therefore, as shown in FIG. 17, when the voltage regulators first and second switches Ms1 and Ms2 are controlled such that Vs1 and Vs2 become Vs1ref and Vs2ref, respectively, it is possible to generate the YX electrode voltage of the desired panel.
다음은 전압 조정기의 리셋 및 어드레스 구간에서의 동작원리를 도 17로 구간별로 설명한다. Next, the operation principle of the reset and the address section of the voltage regulator will be described with reference to FIG. 17.
A 구간 : 제2 전력 스위치 M2(476)가 온 상태이므로 Vcp=Vs2이다.(Vs2전압이 패널 양단에 인가된다.) 또한 (T0-T1)구간에서는 전압 조정기의 제2 스위치 Ms2(482)를 계속 턴온시키므로 Vs2는 영전압을 유지한다. (T1-T2)구간에서는 Vs1만 Vs1ref를 추종하도록 제어한다. 전압조정기는 Vs1만 제어하면 Vs2는 Vs1+Vs2=Vh를 항상 만족시키므로 Vs2도 자동적으로 Vs2ref를 추종하게 된다. Vs1ref는 (T1-T2)구간에서 Vh에서 Vh-Ve로 하강하고 Vh-Ve로 유지한다. 따라서 Vs1의 전압을 방전시켜야 하므로 전압조정기 제1 스위치 Ms1(480)만을 펄스폭변조 방법으로 Vs1이 Vs1ref를 추종하도록 한다. Section A: Since the second power switch M2 476 is on, Vcp = Vs2. (Vs2 voltage is applied across the panel.) Also, in the section (T0-T1), the second switch Ms2 482 of the voltage regulator is opened. As it continues to turn on, Vs2 maintains its zero voltage. In the section (T1-T2), only Vs1 follows Vs1ref. When the voltage regulator controls only Vs1, Vs2 always satisfies Vs1 + Vs2 = Vh, so Vs2 automatically follows Vs2ref. Vs1ref drops from Vh to Vh-Ve and remains at Vh-Ve in the (T1-T2) section. Therefore, since the voltage of Vs1 needs to be discharged, only the voltage regulator first switch Ms1 480 is followed by Vs1 following Vs1ref by the pulse width modulation method.
B 구간 : 제1 전력 스위치 M1(475)가 온 상태이므로 Vcp=-Vs1이다. Section B: Since the first power switch M1 475 is on, Vcp = −Vs1.
B구간에서는 Vs2만 Vs2ref를 추종하도록 제어한다. 전압조정기는 Vs2만 제어하면 Vs1은 Vs1+Vs2=Vh를 항상 만족시키므로 Vs1도 자동적으로 Vs1ref를 추종하게 된다. Vs2ref는 (T2-T3)구간에서 Vs로 일정하게 유지하며, (T3-T4)구간에서는 Vs에서 Vh-Vset로 하강하며, (T4-T5)구간에서는 Vh-Vset로 일정하게 유지한다. 따라서 Vs2의 전압을 방전시켜야 하므로 전압조정기의 제2 스위치 Ms2(482)만을 펄스폭변조 방법으로 Vs2가 Vs2ref를 추종하도록 한다. 또한 (T5-T6)구간에서는 Vs2ref가 영전압이므로 전압 조정기의 제2 스위치 Ms2(482)를 도통시켜 Vs2를 영전압으로 클램프시킨다. In section B, only Vs2 follows Vs2ref. When the voltage regulator controls only Vs2, Vs1 always satisfies Vs1 + Vs2 = Vh, so Vs1 automatically follows Vs1ref. Vs2ref remains constant at Vs in the (T2-T3) section, falls from Vs to Vh-Vset in the (T3-T4) section, and remains constant at Vh-Vset in the (T4-T5) section. Therefore, since the voltage of Vs2 needs to be discharged, only Vs2 follows Vs2ref by the pulse width modulation method of the second switch Ms2 482 of the voltage regulator. In the (T5-T6) section, since Vs2ref is zero voltage, the second switch Ms2 482 of the voltage regulator is turned on to clamp Vs2 to zero voltage.
C 구간 : 제2 전력 스위치 M2(476)가 온 상태이므로 Vcp=Vs2이다. C section: Since the second power switch M2 476 is on, Vcp = Vs2.
T6에서 Vs1ref는 Vh에서 Vh-Va로 전압이 강하되며 (T6-T7)구간에서는 Vs1ref는 Vh-Va에서 Vh-Ve로 선형적으로 감소하다 (T7-T8)구간에서는 Vh-Ve값을 유지한다. C구간에서는 Vs1만 Vs1ref를 추종하도록 제어한다. 전압조정기는 Vs1만 제어하면 Vs2는 Vs1+Vs2=Vh를 항상 만족시키므로 Vs2도 자동적으로 Vs2ref를 추종하게 된다. C구간에서 Vs1ref는 전압을 일정하게 유지하거나 감소하는 구간이므로 Vs1의 전압을 방전시켜야 하므로 전압조정기 스위치 Ms1만을 펄스폭변조 방법으로 Vs1이 Vs1ref를 추종하도록 한다. At T6, Vs1ref drops from Vh to Vh-Va and in the (T6-T7) section Vs1ref linearly decreases from Vh-Va to Vh-Ve (T7-T8) and maintains the Vh-Ve value. . In section C, only Vs1 follows Vs1ref. When the voltage regulator controls only Vs1, Vs2 always satisfies Vs1 + Vs2 = Vh, so Vs2 automatically follows Vs2ref. In the C section, Vs1ref is a section in which the voltage is kept constant or decreased, so the voltage of Vs1 must be discharged. Therefore, only the voltage regulator switch Ms1 follows the pulse width modulation method so that Vs1 follows Vs1ref.
D구간 : 제1 전력 스위치 M1(475)가 온 상태이므로 Vcp=-Vs1이다. Section D: Since the first power switch M1 475 is on, Vcp = -Vs1.
또한 D구간에서 전압 조정기의 제2 스위치 Ms2(482)도 턴온시키므로 Vs2전압을 영으로 유지시킨다. In addition, since the second switch Ms2 482 of the voltage regulator is turned on in the section D, the voltage Vs2 is kept at zero.
그리고 D구간의 끝 부분에서 Vs1값을 Vh에서 Vh-Vs 순간적으로 하강하도록 Cs1을 전압 조정기의 제1 스위치 Ms1(480)을 이용하여 방전시킨다. 그리고 유지모드로 들어간다. Then, Cs1 is discharged using the first switch Ms1 480 of the voltage regulator so that the Vs1 value decreases instantaneously from Vh to Vh-Vs at the end of the D section. Then enter the maintenance mode.
구간별로 펄스폭변조(PWM) 방법으로 제어하는 스위치는 다음과 같다. The switches controlled by the pulse width modulation (PWM) method for each section are as follows.
A구간 : Vs1 PWM 제어 Section A: Vs1 PWM Control
B구간 : Vs2 PWM 제어 Section B: Vs2 PWM Control
C구간 : Vs1 PWM 제어 Section C: Vs1 PWM Control
D구간 : Vs2 PWM 제어 D section: Vs2 PWM control
이러한 리셋 및 어드레스 구간에서의 전압 조정기의 제어알고리즘을 설명하기 위하여 도 18을 도시하였다. 상부는 Vs1의 PWM 제어기이고 하부는 Vs2의 PWM 제어기이다. 18 illustrates a control algorithm of the voltage regulator in the reset and address periods. The upper part is the PWM controller of Vs1 and the lower part is the PWM controller of Vs2.
상부설명 : Vs1-Vs1ref가 조정기(controller)의 입력이 되며 PWM을 한다. PWM의 출력은 로직회로에 의하여 VM2 신호가 있는 구간, 즉 A 및 C 구간에서의 PWM 출력만이 Ms1을 구동한다. Upper description: Vs1-Vs1ref is the controller input and PWM. The output of the PWM is driven only by the logic circuit in the section where the VM2 signal, that is, the PWM output in the section A and C drives Ms1.
하부설명 : Vs2-Vs2ref가 조정기(controller)의 입력이 되며 PWM을 한다. PWM의 출력은 로직회로에 의하여 VM1 신호가 있는 구간, 즉 B 및 D 구간에서의 PWM 출력만이 VMs2와 OR 게이트(gate)에 의하여 합한 상태로 Ms2를 구동한다. Sub description: Vs2-Vs2ref is the controller input and PWM. The output of the PWM drives the Ms2 in a state where only the PWM output in the section in which the VM1 signal is present, that is, the B and the D section, is combined by the VMs2 and the OR gate by the logic circuit.
도 19 내지 도 22는 앞에서 기술한 하프 브리지 형태의 유지구간 구동회로를 전압조정기를 결합하여 유지구간 뿐만 아니라 전구간에서 원하는 패널 양단 전압을 생성하는 방식의 회로들이다. 19 to 22 are circuits in which the half-bridge type sustaining period driving circuit described above is combined with a voltage regulator to generate a desired voltage across the panel not only during the sustaining period but also throughout the entire panel.
즉, 도 19에서는 하프 브리지형 인버터 구동방식의 전류형 유지구간 구동 회로에 전압 조정 회로를 추가한 회로를 도시하고 있으며, 도 20은 하프 브리지형 에너지 회수 방식의 유지구간 구동 회로에 전압 조정 회로를 추가한 것을 도시한 회로도이다. 도 21은 하프 브리지형 에너지 회수 방식 유지구간 구동 회로의 보조 스위치를 양방향 스위치로 적용한 회로에 전압 조정 회로를 추가한 것을 도시하고 있으며, 도 22는 하프 브리지형 에너지 주입 방식 유지구간 구동 회로에 전압 조정 회로를 추가한 것을 도시한 회로도이다.That is, FIG. 19 shows a circuit in which a voltage adjusting circuit is added to a current-type sustaining section driving circuit of a half-bridge inverter driving method, and FIG. 20 shows a voltage adjusting circuit in a holding section driving circuit of a half-bridge type energy recovery method. It is a circuit diagram which shows the addition. FIG. 21 illustrates the addition of a voltage regulating circuit to a circuit in which an auxiliary switch of a half-bridge type energy recovery method holding section driving circuit is used as a bidirectional switch. FIG. It is a circuit diagram which shows the addition of a circuit.
도 19 내지 도 22에 도시된 하프 브리지 형태의 유지 구간 구동 회로에 대해서는 도 5 내지 도 13에서 설명한 바와 같고, 전압 조정기를 추가함으로서, 유지 구간 구동 회로의 전구간 적용 방법에 대해서는 도 14 내지 도 18에서 설명한 바와 같으므로, 여기서는 도 19 내지 도 22에 도시된 회로에 대한 동작 설명을 생략하기로 한다. The storage section driving circuit of the half bridge type shown in FIGS. 19 to 22 has been described with reference to FIGS. 5 to 13, and the method of applying the whole section of the maintenance section driving circuit in FIGS. 14 to 18 by adding a voltage regulator. As described above, the description of the operation of the circuit illustrated in FIGS. 19 to 22 will be omitted.
3. 전원 공급형 구동 회로3. Power Supply Drive Circuit
(1) 전원 장치 회로(Power Supply)(1) Power Supply Circuit
본 발명의 일실시예에 따른 전원 장치는 입력전압과 출력전압의 차이가 작은 경우 일반적인 전력 컨버터를 사용하는 방법을 대치하는 방법으로서 소용량의 전력 컨버터로 원하는 출려 전압을 얻는 방식이다.According to an embodiment of the present invention, when the difference between the input voltage and the output voltage is small, a method of replacing a general power converter is a method of obtaining a desired output voltage with a small capacity power converter.
1) 능동형 직렬 보상 방식의 전원 장치의 회로 및 제어기1) Circuit and controller of active series compensation power supply
도 23(a) 내지 도 24는 본 발명의 일실시예에 따른 능동형 직렬 보상 방식의 전원 장치 회로 및 제어기를 설명하기 위한 설명도이다.23 (a) to FIG. 24 are explanatory diagrams for explaining a power supply circuit and a controller of an active series compensation method according to an embodiment of the present invention.
도 23(a)에서 입력과 출력 사이에 직렬형태로 직렬보상전압을 인가하는 직렬 보상기(Power Converter #2: 807)의 커패시터 Css(804)를 연결하였다. 여기서 직렬 보상기(807)는 일반적인 플라이백 컨버터(flyback converter) 또는 벅-부스터 컨버터(Buck-boost converter)를 사용한다. 컨버터의 출력은 입력 Vin으로 하거나 제3의 전압원에 출력하여도 된다.In FIG. 23 (a), a capacitor Css 804 of a series compensator (Power Converter # 2: 807) that applies a series compensation voltage in series between an input and an output is connected. Here, the series compensator 807 uses a general flyback converter or a buck-boost converter. The output of the converter may be an input Vin or may be output to a third voltage source.
도 23(b)는 도 23(a)에 도시된 직렬 보상기(807)의 스위칭 소자(808)를 제어하기 위한 제어 신호 Q를 PWM 방식에 의하여 생성하는 회로를 도시한 것이다. FIG. 23 (b) shows a circuit for generating a control signal Q for controlling the switching element 808 of the series compensator 807 shown in FIG. 23 (a) by the PWM method.
도 23(b)에 도시된 바와 같이, 원하는 출력 전압(Vsref)에서 입력 Vin을 뺀 값이 기준 보상 전압 Vcref 값이 되며, 커패시터 Css(804) 양단 전압인 보상 전압 Vc과 기준 보상 전압 Vcref의 차를 제어기(controller)에 입력하여 PWM 방식으로서 제어 신호 Q를 생성한다.As shown in FIG. 23B, a value obtained by subtracting the input Vin from the desired output voltage Vsref becomes a reference compensation voltage Vcref, and a difference between the compensation voltage Vc and the reference compensation voltage Vcref that are voltages across the capacitor Css 804. Is input to the controller to generate the control signal Q as a PWM method.
즉, 본 발명의 일실시예에 따른 전원 장치 회로는 직렬 보상기(807)를 더 포함하고, 상기 직렬 보상기(807)의 스위칭 소자(808)를 PWM 방식으로 제어함으로써, 커패시터 Css(804)에 인가되는 보상 전압 Vc+를 제어한다.That is, the power supply circuit according to an embodiment of the present invention further includes a series compensator 807 and applies the capacitor Css 804 by controlling the switching element 808 of the series compensator 807 in a PWM manner. Control the compensation voltage Vc +.
더욱 구체적으로는, 도 24에서 도시된 바와 같이, 입력전압 Vin과 출력전압 Vs과의 차이가 작으며 입력전압 Vin에 저주파 맥동 성분이 있는 경우 직렬 보상기(807)는 원하는 출력전압(Vsref) 이상의 전압을 없애주는 역할을 한다. 즉 직렬보상기(807)의 출력전압을 도 23(a) 및 도 23(b)에 도시된 바와 같이, PWM 제어 방식에 의하여 Vc를 만들면 출력전압은 원하는 조정된 DC 출력전압(Vs)을 얻는 것이 가능하다. 수식으로 표현하면 다음과 같다. More specifically, as shown in FIG. 24, when the difference between the input voltage Vin and the output voltage Vs is small and there is a low frequency pulsation component in the input voltage Vin, the series compensator 807 may have a voltage equal to or greater than the desired output voltage Vsref. Serves to get rid of That is, as shown in FIGS. 23A and 23B, when the output voltage of the series compensator 807 is made Vc by the PWM control method, the output voltage is to obtain the desired adjusted DC output voltage Vs. It is possible. Expressed as an expression:
Vs=Vin-Vc Vs = Vin-Vc
본 발명의 일실시예에 따른 전원 장치 회로 및 제어기는 출력전압의 크기가 큰 고전압 전원장치에 적당한 것으로 기존 방식과 달리 직렬 보상하는 전력(Vc Io)만을 다루므로 전력 컨버터의 용량이 작아서 스위칭 주파수를 증가시키는 것이 가능하고 필터의 부피도 작다. 또한 직렬 보상기 가격이 저가이기 때문에 고전압 전원장치의 전원장치로 적용시 적은 출력전압 리플, 적은 부피, 저가가 가능하다. The power supply circuit and the controller according to an embodiment of the present invention are suitable for a high voltage power supply having a large output voltage. Unlike the conventional method, the power supply circuit and the controller deal with only the power (Vc Io) that compensates in series, thereby reducing the capacity of the power converter to reduce the switching frequency. It is possible to increase and the volume of the filter is small. In addition, the low price of the series compensator enables low output voltage ripple, low volume, and low cost when used as a power supply for high voltage power supplies.
응용은 출력전압이 300VDC 이상인 전원장치 및 PDP의 전구간 전원장치에 적합하다. The application is suitable for power supplies with an output voltage of more than 300VDC and for all-over-powered power supplies in the PDP.
2) 2개의 2차 권선을 갖는 능동형 클램프 방식의 포워드 컨버터 2) Active clamp forward converter with two secondary windings
도 25는 본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터를 도시한 회로도이다.25 is a circuit diagram illustrating an active clamp forward converter according to an exemplary embodiment of the present invention.
도 25에 도시된 바와 같이, 본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터는 양 입력 단간에 입력 전압 Vin이 인가되고, 양 입력 단 간에는 제1 커패시터 Cin1(851)가 접속되어 있다. As shown in FIG. 25, in the active clamp type forward converter according to the exemplary embodiment, an input voltage Vin is applied between both input terminals, and a first capacitor Cin1 851 is connected between both input terminals.
또한, 양 입력단 간에는 서로 직렬 접속된 제2 커패시터 C2(852) 및 클럼프 스위치 Sc(853)와 주 스위치 S1(856)가 접속되어 있다. 본 발명의 일실시예에 따른 컨버터 회로에 있어서, 상기 클럼프 스위치 Sc(853)은 스위치 Sc(853)에 병렬 접속된 다이오드 Dc(854)에 의해 등가적으로 표현될 수 있으며, 상기 주 스위치 S1(856)는 스위치 S1(856)에 병렬 접속된 다이오드 D1(857) 및 커패시터 C1(858)에 의해 등가적으로 표현될 수 있다.Further, a second capacitor C2 852 and a clump switch Sc 853 and a main switch S1 856 connected in series with each other are connected between both input terminals. In the converter circuit according to an embodiment of the present invention, the clump switch Sc 853 may be equivalently represented by a diode Dc 854 connected in parallel to the switch Sc 853, and the main switch S 1 ( 856 may be equivalently represented by diode D1 857 and capacitor C1 858 connected in parallel to switch S1 856.
본 발명에 따른 능동형 클램프 방식의 포워드 컨버터는 또한, 2차측 권선이 2개 마련된 변압기 TR(855)를 포함한다. 변압기 TR(855)의 1차측 권선의 도트측 단자는 + 입력단에 접속되고, 비도트측 단자는 클럼프 스위치 Sc(853)의 일단 및 주 스위치 S1(856)의 일단의 접속점에 접속된다. 변압기 TR(855)의 2차측 권선의 제1 권선의 도트측 단자및 제2 권선의 비도트측 단자에는 각각 제1 및 제2 정류 다이오드 Rec1, Rec2(860, 861)의 캐소우드가 접속된다. 또한, 2차측 권선의 제1 권선의 비도트측 단자는 제2 권선의 도트측 단자와 접속되어, 제1 인덕터 L1(862)의 일단과 접속된다. The active clamp type forward converter according to the present invention also includes a transformer TR 855 provided with two secondary windings. The dot terminal of the primary winding of the transformer TR 855 is connected to the + input terminal, and the non-dot terminal is connected to the connection point of one end of the clump switch Sc 853 and one end of the main switch S1 856. The cathodes of the first and second rectifying diodes Rec1 and Rec2 860 and 861 are connected to the dot side terminal of the first winding of the secondary winding of the transformer TR 855 and the non-dot side terminal of the second winding, respectively. Further, the non-dot side terminal of the first winding of the secondary side winding is connected to the dot side terminal of the second winding, and is connected to one end of the first inductor L1 862.
제1 인덕터 L1(862)의 타단은 출력단의 양극(+) 단자에 접속되고, 제1 및 제2 정류 다이오드 Rec1, Rec2(860, 861)의 애노드는 서로 접속되어 출력단의 음극(-) 단자에 접속된다. 한편, 출력단의 양극(+) 단자와 음극(-) 단자간에는 평활 커패시터 Cs(863)가 접속된다. 이어서, 출력단의 양극(+) 단자와 음극(-) 단자간에는 부하 Road(864)가 접속된다.The other end of the first inductor L1 862 is connected to the positive terminal of the output terminal, and the anodes of the first and second rectifier diodes Rec1 and Rec2 860 and 861 are connected to each other to the negative terminal of the output terminal. Connected. On the other hand, the smoothing capacitor Cs 863 is connected between the positive terminal and the negative terminal of the output terminal. Subsequently, a load Road 864 is connected between the positive terminal and the negative terminal of the output terminal.
본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터에 있어서, 양 입력단 중 일측은 접지될 수 있다. 마찬가지로, 출력단의 음극(-) 단자는 접지될 수 있다.In an active clamp forward converter according to an embodiment of the present invention, one side of both input terminals may be grounded. Similarly, the negative terminal of the output terminal can be grounded.
이하, 도 26에 도시된 바와 같은 능동형 클램프 방식의 포워드 컨버터의 동작을 도 26의 파형도를 참조하여 설명한다. Hereinafter, an operation of an active clamp forward converter as shown in FIG. 26 will be described with reference to the waveform diagram of FIG. 26.
클램프 스위치 Sc(853) 및 주 스위치 S1(856)는 스위칭 제어 신호에 의하여 제어된다. 예컨데, 클램프 스위치 Sc(853) 및 주 스위치 S1(856)가 MOSFET 트랜지스터 소자로 구현되는 경우, 각 트랜지스터의 게이트 및 소스 간에 공급되는 전압을 제어함으로써, 스위치의 온-오프를 제어할 수 있다.Clamp switch Sc 853 and main switch S1 856 are controlled by a switching control signal. For example, when the clamp switch Sc 853 and the main switch S1 856 are implemented as MOSFET transistor elements, the on-off of the switch can be controlled by controlling the voltage supplied between the gate and the source of each transistor.
도 26에 도시된 바와 같이, 클램프 스위치 Sc(853) 및 주 스위치 S1(856)는 소정의 데드 시간을 가지고 서로 교번하는 펄스 신호이다. 이하에서는 변압기(855)의 1차측 권선 및 2차측 제1 권선의 권선비를 Np/Ns1이라고 하고, 1차측 권선 및 2차측 제2 권선의 권선비를 Np/Ns2 라고 한다. As shown in Fig. 26, the clamp switch Sc 853 and the main switch S1 856 are pulse signals that alternate with each other with a predetermined dead time. Hereinafter, the turns ratio of the primary winding and the secondary winding of the transformer 855 will be referred to as Np / Ns1, and the turns ratio of the primary winding and the secondary winding will be referred to as Np / Ns2.
본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터의 동작은 크게, 클램프 스위치 Sc(853) 및 주 스위치 S1(856)이 온-오프 상태에 따라서 제1 모드 및 제6 모드로 구분되며, 이하에서는 능동형 클램프 방식의 포워드 컨버터의 동작을 각 모드별로 설명하기로 한다.An operation of an active clamp type forward converter according to an exemplary embodiment of the present invention is largely divided into a first mode and a sixth mode according to the on-off state of the clamp switch Sc 853 and the main switch S1 856. Hereinafter, the operation of the active clamp forward converter will be described for each mode.
제1 모드: First mode:
제1 모드는 주 스위치 S1(856)이 턴오프 되고, 클램프 스위치 Sc(853)가 도통되기 전의 구간으로서, 1차측 누설 및 자화 인덕턴스의 전류 경로 및 2차측 인덕터 전류 IL1 경로는 다음과 같다.The first mode is a period before the main switch S1 856 is turned off and the clamp switch Sc 853 is conducted. The current path of the primary leakage and the magnetizing inductance and the secondary inductor current IL1 path are as follows.
o 1차측 누설 및 자화 인덕턴스 전류 경로: Np -> Dc -> C2 -> NpPrimary leakage and magnetizing inductance current path: Np-> Dc-> C2-> Np
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> (Rec1 -> Ns1)//(Rec2 -> Ns2) -> L1 *freewheelingo Secondary inductor current IL1 path: L1-> Cs // Rload-> (Rec1-> Ns1) // (Rec2-> Ns2)-> L1 * freewheeling
즉, 주 스위치 S1(856)가 턴오프되는 순간 변압기 TR(855)의 1차측 자화 인덕턴스 및 누설 인덕턴스 전류가 클램프 스위치의 병렬 다이오드 Dc(854)를 통하여 클램프 커패시터 C2(852)를 통하여 감소하며 흐른다. 누설 인덕턴스 전류가 자화 인덕턴스 전류와 같아지는 순간 제1 모드는 종료된다. That is, at the moment the main switch S1 856 is turned off, the primary magnetizing inductance and leakage inductance current of the transformer TR 855 flows down through the clamp capacitor C2 852 through the parallel diode Dc 854 of the clamp switch. . The first mode ends as soon as the leakage inductance current equals the magnetizing inductance current.
이 구간 동안 변압기의 1차측 전압 Vprim은 영전압으로 2차측 전압도 영전압이되어 2차측 인덕터 전류 IL1은 환류하며 감소한다. During this period, the primary side voltage Vprim of the transformer is zero, and the secondary side voltage is also zero, and the secondary inductor current IL1 decreases with reflux.
제2 모드: Second mode:
제2 모드는 클램프 스위치 Sc(853)가 도통되고, 다시 오프되기 전의 구간으로서, 1차측 누설 및 자화 인덕턴스 전류 경로 및 2차측 인덕터 전류 IL1는 다음과 같다. The second mode is a section before the clamp switch Sc 853 is turned on and turned off again, and the primary side leakage and magnetizing inductance current path and the secondary side inductor current IL1 are as follows.
o 1차측 누설 및 자화 인덕턴스 전류 경로 (Iprim >0): Np -> Dc -> C2 -> Np 이며, 누설 인덕턴스 전류는 제2 모드 시작 후 바로 영으로 된다.o Primary leakage and magnetizing inductance current path (Iprim> 0): Np-> Dc-> C2-> Np, leakage inductance current goes to zero immediately after the start of the second mode.
o 1차측 자화 인덕턴스 전류 경로 (Iprim <0): Np -> C2 -> Sc -> NpPrimary magnetizing inductance current path (Iprim <0): Np-> C2-> Sc-> Np
o 2차측 인덕터 전류 IL1 : L1 -> Cs 및 Rload -> Rec1 -> Ns1 -> L1Secondary inductor current IL1: L1-> Cs and Rload-> Rec1-> Ns1-> L1
즉, 누설 인덕턴스 전류가 자화 인덕턴스 전류와 같아지는 순간에 변압기의 1차측 전압 Vprim는 클램프 커패시터 전압이 인가되어 -Vc가 된다. 그리고 정류된 2차측 전압 Vsec이 (Ns2/Np)Vc가 되어 2차측 인덕터 전류 IL2는 선형적으로 증가한다. 제2 모드에서는 초기에 자화 인덕턴스 전류가 클램프 스위치 병렬 다이오드 Dc(854)를 통하여 흐르다 전류의 극성이 반전되면 이미 게이트 신호가 인가되어 있는 클램프 스위치 Sc(853)를 통하여 선형적으로 증가하는 역방향 전류가 흐른다. That is, at the instant when the leakage inductance current is equal to the magnetizing inductance current, the voltage on the primary side of the transformer Vprim is applied with the clamp capacitor voltage to become -Vc. The rectified secondary voltage Vsec becomes (Ns2 / Np) Vc so that the secondary inductor current IL2 increases linearly. In the second mode, the magnetizing inductance current initially flows through the clamp switch parallel diode Dc 854. When the polarity of the current is reversed, a reverse current that increases linearly through the clamp switch Sc 853, to which the gate signal is already applied, Flow.
제3 모드 : Third mode:
제3 모드에서 클램프 스위치 Sc(853)가 턴 오프되며, 역방향으로 흐르던 자화 인덕턴스전류는 주 스위치의 병렬 커패시터에 Vin+Vc로 충전된 전하를 방전시키며 입력 Vin으로 흐른다. 1차측 자화 인덕턴스 전류 경로 및 2차측 인덕터 전류 IL1 경로는 다음과 같다. In the third mode, the clamp switch Sc 853 is turned off, and the magnetizing inductance current flowing in the reverse direction discharges the charge charged to Vin + Vc in the parallel capacitor of the main switch and flows to the input Vin. The primary side magnetizing inductance current path and the secondary side inductor current IL1 path are as follows.
o 1차측 자화 인덕턴스 전류 경로 (Iprim <0): Np -> Cin1 -> C1 -> Np1Primary magnetizing inductance current path (Iprim <0): Np-> Cin1-> C1-> Np1
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs 및 Rload -> (Rec1 -> Ns1) 및 (Rec2 -> Ns2) -> L1 (환류)Secondary inductor current IL1 path: L1-> Cs and Rload-> (Rec1-> Ns1) and (Rec2-> Ns2)-> L1 (reflux)
제4 모드: 4th mode:
제4 모드는 0 전압 스위칭 구간으로서, 1차측 자화 인덕턴스 전류 Iprim의 경로 및 2차측 전류 IL1의 경로는 다음과 같다.The fourth mode is a zero voltage switching section, and the path of the primary magnetization inductance current Iprim and the path of the secondary side current IL1 are as follows.
o 1차측 자화 인덕턴스 전류 경로 (Iprim <0): Np1 -> Cin1 -> D1 -> Np1Primary magnetizing inductance current path (Iprim <0): Np1-> Cin1-> D1-> Np1
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> (Rec1 -> Ns1)//(Rec2 -> Ns2) -> L1 (환류)Secondary inductor current IL1 path: L1-> Cs // Rload-> (Rec1-> Ns1) // (Rec2-> Ns2)-> L1 (reflux)
즉, 주 스위치의 양단전압이 영으로 되면 주 스위치 병렬 다이오드 D1(857)을 통하여 흐르며 주 스위치 S1(856)의 양단전압은 영전압을 유지한다. 즉 주 스위치 S1(856)가 도통하기 전에 주 스위치 S1(856) 양단 전압이 영이 되는 영전압 스위칭이 가능한 것이다. That is, when the voltage across the main switch becomes zero, the voltage flows through the main switch parallel diode D1 857 and the voltage across the main switch S1 856 maintains the zero voltage. In other words, the zero voltage switching at which the voltage across the main switch S1 856 becomes zero is possible before the main switch S1 856 conducts.
제5 모드:5th mode:
제5 모드는 주 스위치 S1(856)의 도통되기 시작하는 구간으로서, 1차측 전류가 급격히 선형적으로 증가하다가 1차측으로 반영된 출력 전류가 크기가 같아지는 순간까지의 구간이다. 1차측 전류 경로 및 2차측 인덕터 전류 IL1의 경로는 다음과 같다. The fifth mode is a section in which the main switch S1 856 starts to conduct, and is a section until the primary current increases linearly rapidly and the output current reflected to the primary side is equal in magnitude. The paths of the primary side current path and secondary side inductor current IL1 are as follows.
o 1차측 전류 경로 (Iprim >0): Np -> S1 -> Cin1 -> NpPrimary Side Current Path (Iprim> 0): Np-> S1-> Cin1-> Np
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> (Rec1 -> Ns1)//(Rec2 -> Ns2) -> L1 (환류)Secondary inductor current IL1 path: L1-> Cs // Rload-> (Rec1-> Ns1) // (Rec2-> Ns2)-> L1 (reflux)
제6 모드: 6th mode:
제6 모드는 도통된 주 스위치 S1(856)이 턴 오프 되기 전까지의 구간으로서, 2차측 인덕터 전류 IL1이 선형적으로 증가한다.The sixth mode is a period before the conducting main switch S1 856 is turned off, and the secondary inductor current IL1 increases linearly.
o 1차측 전류 경로 (Iprim >0): Np1 -> S1 -> Cin1 -> Np1Primary Current Path (Iprim> 0): Np1-> S1-> Cin1-> Np1
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> Rec2 -> Ns12-> L1o Secondary inductor current IL1 path: L1-> Cs // Rload-> Rec2-> Ns12-> L1
Iprim이 급격하게 선형적으로 증가하다 1차측으로 반영된 출력 전류와 크기가 같아 지는 순간 이후부터 변압기 2차측에 Vsec=(Ns2/Np1)Vin을 인가되어 IL1을 선형적으로 증가시킨다.Iprim increases dramatically linearly From the moment when the output current reflected to the primary side is equal in magnitude, Vsec = (Ns2 / Np1) Vin is applied to the transformer secondary side to increase IL1 linearly.
(2) 전류원 PDP 구동 회로 (Current-fed Driving Ciruit for PDP )(2) Current-fed Driving Ciruit for PDP
도 27은 본 발명의 일실시예에 따른 전류원 패널 구동 회로를 도시한 회로도이다.27 is a circuit diagram illustrating a current source panel driving circuit according to an embodiment of the present invention.
이하, 도 27을 참조하여 본 발명의 일실시예에 따른 패널 구동 회로의 구성 및 접속 관계를 설명한다.Hereinafter, a configuration and connection relationship of a panel driving circuit according to an embodiment of the present invention will be described with reference to FIG. 27.
도 27에 도시된 바와 같이, 본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 패널(920)은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동된다.As shown in FIG. 27, in the panel driving circuit according to an embodiment of the present invention, the panel 920 includes a panel capacitance Cp and is connected between the X electrode and the Y electrode to be driven from the X electrode and the Y electrode. .
본 발명의 일실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널(920)의 X 전극 및 Y 전극간에 제1 유지 전압이 인가되도록 하기 위한 제1 및 제2 전력 스위치 M1(104), M2(107), X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널(920)의 X 전극 및 Y 전극간에 제2 유지 전압이 인가되도록 하기 위한 제3 및 제4 전력 스위치 M3(905), M4(906)를 포함한다.The panel driving circuit according to the exemplary embodiment of the present invention may be connected to the X electrode and the Y electrode, respectively, so that the first sustain voltage is applied between the X electrode and the Y electrode of the panel 920 for a predetermined period of time. Third and fourth powers connected to the power switches M1 104, M2 107, X electrodes, and Y electrodes to apply a second sustain voltage between the X electrodes and the Y electrodes of the panel 920 for a period of time; Switch M3 905 and M4 906.
또한, 본 발명의 일실시예에 따른 패널 구동 회로는, 패널(920)의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스 Cp를 충전 및 방전시키는 제1 및 제2 인덕터 L1(918), L2(919)를 포함하며, 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 접속되어, 상기 패널(920)의 X 전극 및 Y 전극 간의 전압이 상기 제1 유지 전압이 되도록 상기 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 각각 일정 전압을 인가하는 제5 및 제6 전력 스위치 M5(902), M6(909), 및 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 접속되어, 상기 패널(920)의 X 전극 및 Y 전극 간의 전압이 상기 제2 유지 전압이 되도록 상기 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 각각 일정 전압을 인가하는 제7 및 제8 전력 스위치 M7(903), M8(908)을 포함한다.In addition, the panel driving circuit according to an embodiment of the present invention is connected to the X electrode and the Y electrode of the panel 920, respectively, and the first and second inductors L1 918 and L2 for charging and discharging the panel capacitance Cp. 919, connected to the other ends of the first and second inductors L1 918 and L2 919 so that the voltage between the X electrode and the Y electrode of the panel 920 is the first sustain voltage. Fifth and sixth power switches M5 902, M6 909, and first and second inductors L1 (1) that apply constant voltages to the other ends of the first and second inductors L1 918 and L2 919, respectively. 918 and L2 919, the first and second inductors L1 918 and L2 919 connected to the other ends of the L2 919 such that the voltage between the X electrode and the Y electrode of the panel 920 becomes the second sustain voltage. And the seventh and eighth power switches M7 903 and M8 908 for applying a constant voltage to the other ends of the respective circuits.
나아가, 본 발명의 일실시예에 따른 패널 구동 회로는, 제1 및 제2 인덕터 L1(918), L2(919)의 타단 및 상기 제5 내지 제8 전력 스위치 M5~M8 간에 각각 접속된 제1 내지 제4 정류부 Da(911), Db(913), De(914), Dh(916), 상기 1 정류부 Da(911) 및 상기 제5 전력 스위치 M5(902)의 접속점 및 접지간에 접속된 제5 정류부 Dc(910), 상기 제2 정류부 Db(913) 및 상기 제6 전력 스위치 M6(909)의 접속점 및 유지 전압 전원간에 접속된 제6 정류부 Dd(912), 상기 제3 정류부 De(914) 및 상기 제7 전력 스위치 M7(903)의 접속점 및 유지 전압 전원간에 접속된 제7 정류부 Dg(115), 및 상기 제4 정류부 Dh(916) 및 상기 제8 전력 스위치 M8(908)의 접속점 및 접지간에 접속된 제8 정류부 Df(917)를 더 포함한다. Furthermore, the panel driving circuit according to an embodiment of the present invention, the first and second inductor L1 (918), the other end of the L2 (919) and the first connected between the fifth to eighth power switch M5 to M8, respectively The fifth rectifier Da (911), Db 913, De (914), Dh (916), the fifth rectifier connected between the connection point and ground of the rectifier Da (911) and the fifth power switch M5 (902) A sixth rectifier Dd 912, the third rectifier De 914, connected between a rectifier Dc 910, a connection point of the second rectifier Db 913, and the sixth power switch M6 909, and a sustain voltage power supply; Between the connection point of the seventh power switch M7 903 and the sustain voltage power supply, between the seventh rectifier Dg 115 and the connection point of the fourth rectifier Dh 916 and the eighth power switch M8 908 and ground. It further includes the connected eighth rectifier Df 917.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 상기 제1 및 제4 전력 스위치 M1(904), M4(906)의 타단은 유지 전압 전원에 접속되고, 상기 제2 및 제3 전력 스위치 M3(905), M4(906)의 타단은 접지되며, 상기 제5 및 제8 전력 스위치 M5(902), M8(908)의 타단은 유지 전압 전원에 접속되고, 상기 제6 및 제7 전력 스위치 M6(909), M7(103)의 타단은 접지된다. In the panel driving circuit according to an embodiment of the present invention, the other ends of the first and fourth power switches M1 904 and M4 906 are connected to a sustain voltage power supply, and the second and third power switches M3 are connected to each other. 905, the other end of M4 906 is grounded, the other end of the fifth and eighth power switches M5 902, M8 908 is connected to a sustain voltage power supply, and the sixth and seventh power switches M6. 909, the other end of M7 103 is grounded.
한편 도 27에 도시된 바와 같이 모든 전력 스위치(제1 전력 스위치에서 제8 전력 스위치)에는 정류 다이오드가 병렬로 접속 되어 있는데 전력 스위치 내부에 바디 다이오드가 내장 되어 있을 경우 그 것을 이용하거나 별도의 정류 다이오드를 병렬로 접속할 수도 있다. 전력 스위치(제1 전력 스위치에서 제8 전력 스위치)의 드레인과 소오스(또는 컬렉터와 에미터) 사이에는 고유의 캐패시턴스를 갖는 기생 캐패시터가 존재 한다. 도 27에서는 제1 전력 스위치 M1(904), 제2 전력 스위치 M2(907), 제3 전력 스위치 M3(905), 제4 전력 스위치 M4(906)의 기생 캐패시터로서 제1 전력 스위치 출력 캐패시터(929), 제2 전력 스위치 출력 캐패시터(932), 제3 전력 스위치 출력 캐패시터(931), 제4 전력 스위치 출력 캐패시터(930)만을 도시 하였다.Meanwhile, as shown in FIG. 27, rectifier diodes are connected to all power switches (the first to eighth power switches) in parallel, and when a body diode is built in the power switch, a rectifier diode is used or a separate rectifier diode is used. May be connected in parallel. There is a parasitic capacitor with inherent capacitance between the drain and the source (or collector and emitter) of the power switch (the eighth power switch in the first power switch). In FIG. 27, a first power switch output capacitor 929 as a parasitic capacitor of the first power switch M1 904, the second power switch M2 907, the third power switch M3 905, and the fourth power switch M4 906. ), Only the second power switch output capacitor 932, the third power switch output capacitor 931, and the fourth power switch output capacitor 930 are illustrated.
이하 도 27에 도시된 바와 같은 패널 구동회로의 동작을 도 28의 파형도를 참조하여 설명한다.Hereinafter, the operation of the panel driving circuit as shown in FIG. 27 will be described with reference to the waveform diagram of FIG. 28.
모드 0 (~t0)은 패널 전압 유지 기간으로서, 제3 전력 스위치 M3(905)와 제4 전력 스위치 M4(906)가 온(on) 되어져 있는 상태로서 패널 전압이 -Vs로 유지되고 있는 구간이다.Mode 0 (~ t 0 ) is a panel voltage holding period, in which the third power switch M3 905 and the fourth power switch M4 906 are turned on and the panel voltage is maintained at -Vs. to be.
모드 1 (t0~t1)은 인덕터 전류 확립 기간으로서 스위치 제3 전력 스위치 M3 (905)와 제4 전력 스위치 M4(906)가 도통 되어 있는 상태에서 스위치 제5 전력 스위치 M5(902)와 제6 전력 스위치 M6(909)를 턴 온(turn on) 하게 되면, 제1 인덕터 L1(918)와 제2 인덕터 L2(919)에 입력 전압 Vs가 인가 되어, 인덕터 전류는 선형적으로 증가하게 된다. 이때의 제1 인덕터 L1(918)와 제2 인덕터 L2(919)의 전류는 수학식 3로 표현된다.Mode 1 (t 0 to t 1 ) is an inductor current establishment period, and the switch fifth power switch M5 902 and the fifth power switch M3 905 and the fourth power switch M4 906 are in a conductive state. When the six power switch M6 909 is turned on, the input voltage Vs is applied to the first inductor L1 918 and the second inductor L2 919 so that the inductor current increases linearly. The currents of the first inductor L1 918 and the second inductor L2 919 at this time are represented by Equation 3.
모드 2 (t1~t2)는 패널의 에너지 회수 및 투입 기간으로서 제5 전력 스위치 M5(902)와 제6 전력 스위치 M6(909)가 도통 되어져 있는 상태에서 제3 전력 스위치 M3(105)와 제4 전력 스위치 M4(106)을 턴 오프(turn off) 시키게 되면, PDP(120) 패널 전압은 모드 1에서 제1 인덕터 L1(918)와 제2 인덕터 L2(919)에 확립된 전류에 의해 충전되어 -Vs에서 Vs로 반전 된다. 물론 전류원에 의해 패널 캐패시턴스 Cp가 충전되는 것이므로 PDP(920) 패널 전압은 선형적인 상승을 보인다. 이때, 제1 전력 스위치 M1 출력 캐패시터(929)와 제2 전력 스위치 M2 출력 캐패시터(932)에는 아래에서 위로 전류가 흘러 그 전압은 Vs에서 영 전압으로 떨어지고, 제3 전력 스위치 M3 출력 캐패시터(931)와 제4 전력 스위치 M4 출력 캐패시터(930)에는 위에서 아래로 전류가 흐르므로 그 전압은 영 전압에서 Vs로 상승하게 된다. 여기서 제1 인덕터 L1(918)과 제2 인덕터 L2(919)의 전류를 일정하다고 가정하면 PDP(920) 패널 전압은 근사적으로 아래와 같은 식으로 표현된다.Mode 2 (t 1 to t 2 ) is the energy recovery and input period of the panel and the third power switch M3 105 and the fifth power switch M5 902 and the sixth power switch M6 909 are connected to each other. When the fourth power switch M4 106 is turned off, the PDP 120 panel voltage is charged by the current established in the first inductor L1 918 and the second inductor L2 919 in mode 1. Is reversed from -Vs to Vs. Of course, since the panel capacitance Cp is charged by the current source, the PDP 920 panel voltage shows a linear rise. At this time, current flows from the bottom of the first power switch M1 output capacitor 929 and the second power switch M2 output capacitor 932 to the zero voltage from Vs to the third power switch M3 output capacitor 931. Since the fourth power switch M4 output capacitor 930 flows from top to bottom, the voltage rises from zero voltage to Vs. Here, assuming that the currents of the first inductor L1 918 and the second inductor L2 919 are constant, the panel voltage of the PDP 920 is approximately expressed as follows.
모드 3 (t2~t3)은 제1 인덕터 L1(918)와 제2 인덕터 L2(919)의 전류가 환류하는 기간으로서 모드 2에서 PDP(920) 패널 양단 전압이 Vs에 도달 하고 제1 전력 스위치 M1 출력 캐패시터(929)와 제2 전력 스위치 M2 출력 캐패시터(932)가 영 전압으로 떨어지게 되면, 제1 인덕터 L1(918) 전류는 제1 정류 다이오드(923)를 통해, 그리고 제2 인덕터 L2(919) 전류는 제2 정류 다이오드(926) 통해 환류하게 된다. 따라서 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)의 양단 전압은 영전압을 유지 하게 되어 다음 모드에서의 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)의 영 전압 스위칭을 가능하게 한다.Mode 3 (t 2 to t 3 ) is a period during which currents of the first inductor L1 918 and the second inductor L2 919 are refluxed. In mode 2, the voltage across the panel of the PDP 920 reaches Vs and the first power is applied. When the switch M1 output capacitor 929 and the second power switch M2 output capacitor 932 fall to zero voltage, the first inductor L1 918 current passes through the first rectifying diode 923 and the second inductor L2 ( 919 current is refluxed through the second rectifying diode 926. Therefore, the voltages at both ends of the first power switch M1 904 and the second power switch M2 907 maintain the zero voltage, and thus, the first power switch M1 904 and the second power switch M2 907 in the next mode. Enable zero voltage switching.
모드 4 (t3~t4)는 제1 인덕터 L1(918)와 제2 인덕터 L2(919)에 저장되어 있던 에너지가 전원단인 입력단자(901)로 회생되며 동시에 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)의 영 전압 스위칭이 일어나는 기간이다. 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)를 턴 온(turn on) 시키고 동시에 제5 전력 스위치 M5(902)와 제6 전력 스위치 M6(909)를 턴 오프(turn off) 시키게 되면, PDP(920)패널 양단 전압은 Vs로 유지되고 제1 인덕터 L1(918)에 저장되어 있던 에너지는 제1 정류 다이오드(923), 제10 정류 다이오드(911), 제9 정류 다이오드(910)의 직렬 경로를 따라 전원측인 입력단자(901)로 회생되고, 제2 인덕터 L2(919)에 저장되어 있던 에너지는 제2 정류 다이오드(926), 제15 정류 다이오드(916), 제16 정류 다이오드(917)의 직렬 경로를 따라 전원측인 입력단자(901)로 회생되어 제1 인덕터 L1(918)와 제2 인덕터 L2(919)의 전류는 0으로 떨어진다.Mode 4 (t 3 to t 4 ) regenerates the energy stored in the first inductor L1 918 and the second inductor L2 919 to the input terminal 901 which is a power supply terminal, and simultaneously the first power switch M1 904. And zero voltage switching of the second power switch M2 907. The first power switch M1 904 and the second power switch M2 907 are turned on and at the same time the fifth power switch M5 902 and the sixth power switch M6 909 are turned off. In this case, the voltage across the PDP 920 panel is maintained at Vs, and the energy stored in the first inductor L1 918 is the first rectifying diode 923, the tenth rectifying diode 911, and the ninth rectifying diode 910. The energy stored in the second inductor L2 919 along the serial path of the power supply side is restored to the input terminal 901 on the power supply side, and the second rectifying diode 926, the fifteenth rectifying diode 916, and the sixteenth rectifying diode The current of the first inductor L1 918 and the second inductor L2 919 falls to zero along the series path of 917 to the input terminal 901 on the power supply side.
모드 5 (t4~t5)는 PDP(920) 패널 전압을 입력 전압 Vs로 유지하는 기간으로서 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)가 도통하고 있으므로 PDP(120) 패널 양단 전압은 Vs로 계속 유지 된다.Mode 5 (t 4 to t 5 ) is a period in which the PDP 920 panel voltage is maintained at the input voltage Vs, so that the first power switch M1 904 and the second power switch M2 907 are conducting, so that the PDP 120 The voltage across the panel remains at Vs.
이후의 동작은 스위치 제3 전력 스위치 M3(905), 제4 전력 스위치 M4(906), 제7 전력 스위치 M7(903), 제8 전력 스위치 M8(908)에 의해 모드 1에서 모드 5까지와 동일한 동작을 반복 하게 된다.Subsequent operations are the same as those from mode 1 to mode 5 by the switch third power switch M3 905, fourth power switch M4 906, seventh power switch M7 903, and eighth power switch M8 908. The operation will be repeated.
(3) 공진형 PDP 구동 회로 (Resonant type Driving Ciruit for PDP )(3) Resonant type Driving Ciruit for PDP
도 29는 본 발명의 일실시예에 따른 PDP 패널 구동 회로를 도시한 회로도이다.29 is a circuit diagram illustrating a PDP panel driving circuit according to an embodiment of the present invention.
도 29에 도시된 바와 같이, PDP 패널(964)은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동된다. 상기 패널(964)의 X 전극 및 Y 전극과 유지 전압 전원간에는 각각 제1 및 제4 전력 스위치 M1(102), M4(105)가 접속되고, 패널(964)의 X 전극 및 Y 전극과 접지간에는 각각 제3 및 제2 전력 스위치 M3(904), M2(943)이 접속된다. 또한, 패널(964)의 X 전극 유지 전압 전원간에는 제 5 전력 스위치 M5(906), 제1 인덕터 L1(962), 및 제1 커패시터 C1(960)가 직렬 접속되며, Y 전극 및 유지 전압 전원간에는 제6 전력 스위치 M6(907), 제2 인덕터 L2(963), 및 제2 커패시터 C2(961)가 접속된다. As shown in FIG. 29, the PDP panel 964 includes a panel capacitance Cp and is connected between the X electrode and the Y electrode to be driven from the X electrode and the Y electrode. First and fourth power switches M1 102 and M4 105 are connected between the X and Y electrodes of the panel 964 and the sustain voltage power supply, respectively, and between the X and Y electrodes of the panel 964 and the ground. Third and second power switches M3 904 and M2 943 are connected, respectively. In addition, a fifth power switch M5 906, a first inductor L1 962, and a first capacitor C1 960 are connected in series between the X electrode sustain voltage power supply of the panel 964, and between the Y electrode and the sustain voltage power supply. The sixth power switch M6 907, the second inductor L2 963, and the second capacitor C2 961 are connected.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 제1 인덕터 L1(962) 및 상기 제1 커패시터 C1(960)는 상기 제2 및 제5 전력 스위치 M2(943), M5(906)가 단락되고, 나머지 전력 스위치가 개방된 경우, 서로 공진함으로써, 상기 패널 커패시턴스 Cp에 에너지를 투입하거나, 상기 패널 거패시턴스 Cp에 저장된 에너지를 회수하고, 제2 인덕터 L2(963) 및 상기 제2 커패시터 C2(961)는 상기 제3 및 제6 전력 스위치 M3(904), M6(907)가 단락되고, 나머지 전력 스위치가 개방된 경우 서로 공진함으로써, 상기 패널 커패시턴스 Cp에 에너지를 투입하거나, 상기 패널 커패시턴스 Cp에 저장된 에너지를 회수한다. In the panel driving circuit according to an exemplary embodiment of the present invention, the first inductor L1 962 and the first capacitor C1 960 are short-circuited by the second and fifth power switches M2 943 and M5 906. When the remaining power switch is open, the power is resonated with each other to inject energy into the panel capacitance Cp or to recover energy stored in the panel capacitance Cp, and to obtain the second inductor L2 963 and the second capacitor C2. 961 may resonate each other when the third and sixth power switches M3 904 and M6 907 are short-circuited and the remaining power switches are open, thereby injecting energy into the panel capacitance Cp, or the panel capacitance Cp. Recover energy stored in
한편 도 29에 도시된 바와 같이 모든 전력 스위치(제1 전력 스위치에서 제6 전력 스위치)에는 정류 다이오드가 병렬로 접속 되어 있는데 전력 스위치 내부에 바디 다이오드가 내장 되어 있을 경우 그 것을 이용하거나 별도의 정류 다이오드를 병렬로 접속할 수도 있다. 전력 스위치(제1 전력 스위치에서 제6 전력 스위치)의 드레인과 소오스(또는 컬렉터와 에미터) 사이에는 고유의 캐패시턴스를 갖는 기생 캐패시터가 존재 한다. 도 29에서는 제1 전력 스위치 M1(942), 제2 전력 스위치 M2(943), 제3 전력 스위치 M3(944), 제4 전력 스위치 M4(945)의 기생 캐패시터로서 제1 전력 스위치 출력 캐패시터(956), 제2 전력 스위치 출력 캐패시터(957), 제3 전력 스위치 출력 캐패시터(958), 제4 전력 스위치 출력 캐패시터(959)만을 도시 하였다. 그리고, 본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 제1 및 제2 커패시터 C1(960), C2(961)는 각각의 커패시터에 병렬 접속된 정류 다이오드가 접속될 수 있다.Meanwhile, as shown in FIG. 29, rectifier diodes are connected to all power switches (first to sixth power switches) in parallel, and when a body diode is built in the power switch, a rectifier diode is used or a separate rectifier diode is used. May be connected in parallel. There is a parasitic capacitor having inherent capacitance between the drain and the source (or collector and emitter) of the power switch (the sixth power switch in the first power switch). In FIG. 29, a first power switch output capacitor 956 as a parasitic capacitor of the first power switch M1 942, the second power switch M2 943, the third power switch M3 944, and the fourth power switch M4 945. ), Only the second power switch output capacitor 957, the third power switch output capacitor 958, and the fourth power switch output capacitor 959 are shown. In the panel driving circuit according to an exemplary embodiment of the present invention, the rectifying diodes connected in parallel to the respective capacitors may be connected to the first and second capacitors C1 960 and C2 961.
이하 도 29에 도시된 바와 같은 PDP 구동회로의 동작을 도 30의 파형도와 도 31 내지 도 38을 참조하여 구동 회로의 각 모드별 동작을 설명 한다.An operation of each mode of the driving circuit will be described below with reference to the waveform diagram of FIG. 30 and FIGS. 31 to 38.
도 29에 도시한 바와 같이 Cp는 PDP(964)패널의 등가 캐패시터, 제1 인덕터 L1(962)와 제2 인덕터 L2(963)은 에너지 회수 및 투입동작을 위해 부가 되었고 제1 캐패시터 C1(960)과 제2 캐패시터 C2(961)는 제1 인덕터 L1(962)와 제2 인덕터 L2(963)와의 공진으로 인덕터 전류 방향의 반전을 위해 부가 되었다. 여기서 제1 인덕터 L1(962)와 제2 인덕터 L2(963) 전류의 반전은 패널의 에너지 회수를 위함이다.As shown in FIG. 29, Cp is an equivalent capacitor of the PDP 964 panel, and a first inductor L1 962 and a second inductor L2 963 are added for energy recovery and input operation, and the first capacitor C1 960 is used. And a second capacitor C2 961 were added for reversal of the inductor current direction due to resonance of the first inductor L1 962 and the second inductor L2 963. Here, the inversion of the currents of the first inductor L1 962 and the second inductor L2 963 is for energy recovery of the panel.
모드 1 (t0~t1)은 제1 인덕터 L1(962)의 전류 확립 기간으로서 도 31에 도시된 바와 같이 제3 전력 스위치 M3(944)가 도통 되어져 있어 PDP(964)패널 양단 전압은 영 전압으로 유지되고 있고, 이러한 상태에서 제 5 전력 스위치 M5(946)를 턴 온(turn on)시키면 입력단자(941) 전압 Vs로 바이어스된 제1 인덕터 L1(962), 제1 캐패시터 C1(960)로 이루어진 공진 회로를 형성 하며, 제1 인덕터 L1(962) 전류와 제1 캐패시터 C1(960) 전압은 모두 상승한다. 이때 제1 캐패시터 C1(960)의 전압과 제1 인덕터 L1(962) 전류는 아래와 같은 수학식 5로 표현된다.Mode 1 (t 0 to t 1 ) is a current establishment period of the first inductor L1 962, and as shown in FIG. 31, the third power switch M3 944 is turned on so that the voltage across the PDP 964 panel is zero. In this state, when the fifth power switch M5 946 is turned on, the first inductor L1 962 and the first capacitor C1 960 biased to the input terminal 941 voltage Vs. A resonant circuit is formed, and both the current of the first inductor L1 962 and the voltage of the first capacitor C1 960 rise. In this case, the voltage of the first capacitor C1 960 and the current of the first inductor L1 962 are represented by Equation 5 below.
모드 2 (t1~t2)는 모드 1에서 제1 인덕터 L1(962)에 확립된 전류를 이용하여 PDP(964)패널에 에너지를 투입하는 기간으로서 도 32에 도시된 바와 같이 모드 1에서 제1 인덕터 L1(962) 전류가 어느 수준으로 확립되면 제3 전력 스위치 M3(944)를 턴 오프(turn off) 시켜 PDP(964) 패널을 충전하게 된다. 이때 제1 인덕터 L1(962) 전류는 다소 큰 인덕턴스와 이 기간이 시간적으로 수백 nsec 정도로 짧기 때문에 거의 일정한 것으로 가정 할 수 있으며, 제1 캐패시터 C1(960)는 패널 캐패시턴스보다 훨씬 크므로 제1 캐패시터 C1(960)의 전압도 거의 일정하다고 가정 할 수 있다. 따라서 PDP(964) 패널 전압, 제1 인덕터 L1(962) 전류 및 제1 캐패시터 C1(960) 전압은 아래와 같은 수학식 6로 나타낼 수 있다.Mode 2 (t 1 to t 2 ) is a period of inputting energy to the PDP 964 panel using the current established in the first inductor L1 962 in mode 1, as shown in FIG. 32. When the current of the 1 inductor L1 962 is established to a certain level, the third power switch M3 944 is turned off to charge the PDP 964 panel. At this time, the current of the first inductor L1 962 can be assumed to be almost constant since the inductance is rather large and the period is short as time is several hundred nsec, and the first capacitor C1 960 is much larger than the panel capacitance. It can be assumed that the voltage at 960 is also nearly constant. Accordingly, the PDP 964 panel voltage, the first inductor L1 962 current, and the first capacitor C1 960 voltage may be represented by Equation 6 below.
모드 3 (t2~t3)은 영전압 스위칭 및 제1 인덕터 L1(962) 전류의 방향이 반전 하는 기간으로서 PDP(964) 패널 양단 전압이 입력 단자(941) 전압 Vs에 도달하면 제1 인덕터 L1(962)에 흐르던 전류는 도 33에 도시된 바와 같이 제1 전력 스위치 출력 캐패시터(956)로 흘러가 제1 전력 스위치 출력 캐패시터(956)에 저장되어 있던 전하를 빼내게 된다. 제1 전력 스위치 출력 캐패시터(956)에 저장 되어 있던 전하가 모두 빠지면 도 34에 도시된 바와 같이 제1 정류 다이오드(948)가 턴 온(turn on)되어 PDP(964) 패널 양단 전압은 Vs로 클램핑(Clamping)되고 제1 캐패시터 C1(960)와 제1 인덕터 L1(962)로 이루어진 공진 회로를 형성하여 제1 캐패시터 C1(960)와 제1 인덕터 L1(962)의 초기치에 의해 LC공진을 하게 된다. 이때 제1 정류 다이오드(948)가 턴 온(turn on) 되어 제1 전력 스위치 M1(942)의 양단 전압은 영 전압을 유지하게 되므로 영 전압 스위칭이 가능하게 된다. 단 제1 인덕터 L1(962)의 전류 방향이 반전되기 전에 제1 전력 스위치 M1(942)를 턴 온(turn on) 시켜야 한다. 제1 전력 스위치 M1(942)가 턴 온(turn on)되면 도 35에 도시한 바와 같이 PDP(964) 패널 양단 전압은 입력 단자(941) 전압 Vs로 유지되고 LC 공진 동작은 계속되어 제1 인덕터(962)의 전류 방향은 반전된다. 모드 3에서 각부 전압과 전류는 아래와 같이 수학식 7으로 표현된다.Mode 3 (t 2 to t 3 ) is a period in which the zero voltage switching and the direction of the current of the first inductor L1 962 are reversed. When the voltage across the PDP 964 panel reaches the input terminal 941 voltage Vs, the first inductor The current flowing in the L1 962 flows to the first power switch output capacitor 956 as shown in FIG. 33 to extract the charge stored in the first power switch output capacitor 956. When all the charge stored in the first power switch output capacitor 956 is removed, the first rectifying diode 948 is turned on as shown in FIG. 34 so that the voltage across the PDP 964 panel is clamped to Vs. It is clamped and forms a resonant circuit composed of the first capacitor C1 960 and the first inductor L1 962 to perform LC resonance by the initial values of the first capacitor C1 960 and the first inductor L1 962. . At this time, since the first rectifying diode 948 is turned on, the voltage between both ends of the first power switch M1 942 maintains a zero voltage, thereby enabling zero voltage switching. However, before the current direction of the first inductor L1 962 is reversed, the first power switch M1 942 must be turned on. When the first power switch M1 942 is turned on, the voltage across the panel of the PDP 964 is maintained at the input terminal 941 voltage Vs as shown in FIG. 35, and the LC resonant operation is continued so that the first inductor is continued. The current direction of 962 is reversed. In mode 3, the voltage and current of each part are expressed by Equation 7 as follows.
모드 4 (t3~t4)는 Vc1이 영 전압으로 떨어지면 제7 정류 다이오드(954)는 턴 온(turn on) 하므로 제1 인덕터 L1(962)의 전류는 제7 정류 다이오드(954), 제1 전력 스위치 M(942), 제5 전력 스위치 M5(946)을 통해 도 36에 도시한 바와 같이 환류하게 된다. 제1 인덕터 L1(962) 전류가 환류하는 기간으로서 모드 3에서의 LC 공진에 의해 제1 캐패시터 C1(960) 전압은 실질적으로 0이 된다.In mode 4 (t 3 to t 4 ), when Vc1 drops to zero voltage, the seventh rectifier diode 954 turns on, so that the current of the first inductor L1 962 is equal to the seventh rectifier diode 954, As shown in FIG. 36, the first power switch M 942 and the fifth power switch M5 946 are refluxed. The first capacitor C1 960 voltage becomes substantially zero due to LC resonance in mode 3 as a period during which the current of the first inductor L1 962 is refluxed.
이때 각부 전압과 전류는 아래와 같이 수학식 8로 표현된다.At this time, each part voltage and current is represented by Equation 8 as follows.
모드 5 (t4~t5)는 PDP(964) 패널의 저장되어 있던 에너지를 회수 하는 기간으로서 PDP(964) 패널의 에너지를 회수하여 Vs에서 영 전압으로 떨어 뜨리기 위해 제1 전력 스위치 M1(942)를 턴 오프(turn off) 하게 되면 도 37에서 도시한 바와 같은 도통 경로를 형서하여 PDP(964) 패널 전압과 제3 전력 스위치 출력 캐패시터(958) 전압은 Vs에서 영 전압으로 떨어지고, 제1 전력 스위치 M1(942)의 전압은 영 전압에서 Vs로 상승하게 되어 제1 전력 스위치 M1(942)는 오픈(open) 된다.Mode 5 (t 4 to t 5 ) is a period in which the stored energy of the PDP 964 panel is recovered and the first power switch M1 942 is used to recover the energy of the PDP 964 panel and drop it to zero voltage at Vs. ), The PDP 964 panel voltage and the third power switch output capacitor 958 voltage drop from Vs to zero voltage by forming a conductive path as shown in FIG. 37. The voltage of the switch M1 942 rises from zero voltage to Vs so that the first power switch M1 942 is open.
이때 각부 전압 및 전류는 아래와 같이 수학식 9로 표현된다.At this time, each part voltage and current is represented by the following equation (9).
모드 6 (t5~t6)은 모드 5에서 제3 전력 스위치 출력 캐패시터(958)의 전하가 모두 빠져 나가 영 전압이 되면 제7 정류 다이오드(954)와 제5 정류 다이오드(952), 제3 정류 다이오드(950)을 통해 제1 인덕터 L1(962)의 에너지는 입력 단자(941)측으로 회생하게 되는데 이때 제3 정류 다이오드(950)의 턴 온(turn on)으로 인해 제3 전력 스위치 M3(944)의 양단 전압은 영 전압으로 유지 된다. 따라서 이때 제3 전력 스위치 M3(944)를 턴 온(turn on) 하게 되면 영 전압 스위칭이 가능해 진다. 한편 제6 전력 스위치 M6(947)을 턴 온(turn on)하여 제2 인덕터 L2(953)에 전류를 확립시킴으로서 모드 1에서의 동작과 같이 다음 투입 동작을 위한 준비를 하게 된다.Mode 6 (t 5 ˜ t 6 ) is the seventh rectifying diode 954, the fifth rectifying diode 952, and the third when the charge of the third power switch output capacitor 958 is removed to zero voltage in mode 5. The energy of the first inductor L1 962 is regenerated to the input terminal 941 through the rectifying diode 950, whereby the third power switch M3 944 is turned on due to the turn on of the third rectifying diode 950. The voltage across both ends is maintained at zero voltage. Therefore, when the third power switch M3 944 is turned on, zero voltage switching becomes possible. Meanwhile, the sixth power switch M6 947 is turned on to establish a current in the second inductor L2 953, thereby preparing for the next closing operation as in the operation in mode 1.
이후의 동작은 제4 전력 스위치 M4(945), 제6 전력 스위치 M6(947)에 의해 모드 1에서 모드 6까지와 동일한 동작을 반복 하게 된다.Subsequent operations are repeated by the fourth power switch M4 945 and the sixth power switch M6 947 to the same operation as that of the mode 1 to the mode 6.
(4)간단한 전류원 PDP 구동 회로 (A Simple Current-fed Driving Ciruit for PDP )(4) A Simple Current-fed Driving Ciruit for PDP
도 39는 본 발명의 다른 실시예에 따른 PDP 패널 구동 회로를 도시한 회로도이다. 39 is a circuit diagram illustrating a PDP panel driving circuit according to another embodiment of the present invention.
도 39에 도시된 바와 같이, PDP(973) 패널은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동된다. 본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 패널(973)의 X 전극 및 Y 전극간에 일정 기간 동안 제1 유지 전압 Vs이 인가되도록 하는 제1 및 제2 전력 스위치 M1(974), M2(975)가 각각 패널의 X 전극 및 Y 전극에 접속되고, 패널의 X 전극 및 Y 전극간에 일정기간 동안 제2 유지 전압 -Vs이 인가되도록 하는 제3 및 제4 전력 스위치 M3(976), M4(977)가 각각 패널의 X 전극 및 Y 전극에 접속된다.As shown in FIG. 39, the PDP 973 panel includes a panel capacitance Cp and is connected between the X electrode and the Y electrode to be driven from the X electrode and the Y electrode. In the panel driving circuit according to an embodiment of the present invention, the first and second power switches M1 974 and M2 for applying a first sustain voltage Vs for a predetermined period between the X electrode and the Y electrode of the panel 973. 975 are connected to the X and Y electrodes of the panel, respectively, and the third and fourth power switches M3 976 and M4 for applying a second sustain voltage -Vs for a period of time between the X and Y electrodes of the panel. 997 are connected to the X electrode and the Y electrode of the panel, respectively.
또한, 본 발명의 일실시예에 따른 패널 구동 회로는 패널의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스 Cp에 저장된 에너지를 회수 또는 투입시키기 위한 제1 및 제2 인덕터 L1(986), L2(987)를 포함하고, 제1 인덕터 L1(986)의 타단과 유지 전압 전원 Vs 및 접지간에는 각각 제1 및 제3 커패시터 C1(988), C3(990)가 접속되고, 제2 인덕터 L2(987)의 타단과 유지 전압 전원 Vs 및 접지간에는 각각 제4 및 제2 커패시터 C4(991), C2(989)가 접속된다.In addition, the panel driving circuit according to an embodiment of the present invention is connected to the X electrode and the Y electrode of the panel, respectively, and the first and second inductors L1 986 and L2 for recovering or injecting energy stored in the panel capacitance Cp. 987, wherein first and third capacitors C1 988 and C3 990 are connected between the other end of the first inductor L1 986 and the sustain voltage power supply Vs and ground, respectively, and the second inductor L2 987. The fourth and second capacitors C4 991 and C2 989 are respectively connected between the other end of the circuit) and the sustain voltage power supply Vs and ground.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 제1 내지 제4 커패시터 C1(988)~C4(991)는 모두 초기상태에서 실질적으로 상기 유지 전압 전원 Vs의 반에 해당하는 전압으로 충전된다.In the panel driving circuit according to the exemplary embodiment of the present invention, all of the first to fourth capacitors C1 988 to C4 991 are initially charged at a voltage corresponding to half of the sustain voltage power supply Vs in an initial state. .
한편 도 39에 도시된 바와 같이, 모든 전력 스위치 (제1 전력 스위치 M1(974)에서 제4 전력 스위치 M4(977)에는 정류 다이오드 (제1 정류 다이오드(978)에서 제4 정류 다이오드(981))가 병렬로 접속 되어 있는데 전력 스위치 내부에 바디 다이오드가 내장 되어 있을 경우 그 것을 이용하거나 별도의 정류 다이오드를 병렬로 접속할 수도 있다. 전력 스위치 (제1 전력 스위치 M1(974)에서 제4 전력 스위치 M4(977)의 드레인과 소오스(또는 컬렉터와 에미터) 사이에는 고유의 캐패시턴스를 갖는 기생 캐패시터가 존재 한다. 도 39에서는 제1 전력 스위치 M1(974), 제2 전력 스위치 M2(975), 제3 전력 스위치 M3(976), 제4 전력 스위치 M4(977)의 기생 캐패시터로서 제1 전력 스위치 출력 캐패시터(982), 제2 전력 스위치 출력 캐패시터(983), 제3 전력 스위치 출력 캐패시터(984), 제4 전력 스위치 출력 캐패시터(985)만을 도시 하였다.On the other hand, as shown in FIG. 39, all power switches (a rectifier diode (first rectifier diode 978 to fourth rectifier diode 981) are included in all power switches (first power switch M1 974 to fourth power switch M4 997). Are connected in parallel, but if the body diode is built in the power switch, it may be used or a separate rectifier diode may be connected in parallel. Power switch (first power switch M1 974 to fourth power switch M4 ( There is a parasitic capacitor with inherent capacitance between the drain and the source (or collector and emitter) of 977. In FIG. 39, the first power switch M1 974, the second power switch M2 975, and the third power. First power switch output capacitor 982, second power switch output capacitor 983, third power switch output capacitor 984, fourth as parasitic capacitors of switch M3 976, fourth power switch M4 997 Power switch Power is shown only the capacitor (985).
이하 도 39에 도시된 회로와 도 40의 파형도를 참조하여 설명 한다.Hereinafter, a circuit shown in FIG. 39 and a waveform diagram of FIG. 40 will be described.
동작 설명에 앞서 제1 캐패시터(988), 제2 캐패시터(989), 제3 캐패시터(990), 제4 캐패시터(991)는 모두 입력전압의 절반인 Vs/2로 충전되어 있다고 가정한다. Before the operation description, it is assumed that the first capacitor 988, the second capacitor 989, the third capacitor 990, and the fourth capacitor 991 are all charged at Vs / 2 which is half of the input voltage.
모드 0 (~t0)은 패널 전압 유지 및 인덕터 전류 확립 기간으로서 제3 전력 스위치 M3(976) 및 제4 전력 스위치 M4(977)가 온 되어져 있는 상태로서, 패널 전압이 -Vs로 유지되고 있다. 동시에 제1 인덕터 L1(986) 및 제2 인덕터 L2(987)양단에 -Vs/2의 전압이 인가되므로 인덕터 전류는 모두 -Vs/(2L)의 기울기를 가지고 도 40에서와 같이 선형적으로 감소하여 -IL(=-IL1=-IL2) 까지 확립된다.Mode 0 (~ t 0 ) is a state in which the third power switch M3 976 and the fourth power switch M4 997 are turned on as the panel voltage holding and inductor current establishing period, and the panel voltage is maintained at -Vs. . At the same time, a voltage of -Vs / 2 is applied across the first inductor L1 986 and the second inductor L2 987 so that the inductor current decreases linearly as shown in FIG. 40 with a slope of -Vs / (2L). Up to -I L (= -I L1 = -I L2 ).
모드 1 (t0~t1)은 패널의 에너지 회수 및 투입 가긴으로서 제3 전력 스위치 M3(976)와 제4 전력 스위치 M4(977)를 턴 오프 시키게 되면 도 40에 도시된 바와 같이 PDP(973) 패널 전압은 모드 0에서 제1 인덕터 L1(986) 및 제2 인덕터 L2(987)에 확립된 전류 -IL1(=-IL2)에 의해 충전되어, -Vs에서 Vs로 반전된다. 물론 전류원에 의해 PDP(973) 패널 등가 커패시터 Cp가 충전되는 것이므로 PDP 패널 전압은 IL1/CP(=IL2/CP)의 기울기로 선형적인 상승을 보인다.Mode 1 (t 0 to t 1 ) is the energy recovery and input of the panel. When the third power switch M3 976 and the fourth power switch M4 997 are turned off, the PDP 973 is illustrated in FIG. 40. The panel voltage is charged by the current -I L1 (= -I L2 ) established in the first inductor L1 986 and the second inductor L2 987 in mode 0 and inverted from -Vs to Vs. Of course, since the PDP 973 panel equivalent capacitor Cp is charged by the current source, the PDP panel voltage increases linearly with the slope of I L1 / C P (= I L2 / C P ).
동시에 제1 전력 스위치 출력 커패시터(982)와 제2 전력 스위치 출력 커패시터(983)에는 아래에서 위로 전류가 흘러 출력 커패시터에 저장되었던 전하를 빼 주게 되므로 그 전압은 Vs에서 영전압으로 떨어지고, 제3 전력 스위치 출력 커패시터(984)와 제4 전력 스위치 출력 커패시터(985)에는 위에서 아래로 전류가 흘러 출력 커패시터에 전하를 충전시키게 되므로 그 전압은 영전압에서 Vs로 상승하게 된다. 여기서 제1 인덕터 L1(986)와 제2 인덕터 L2(987)의 전류를 -IL(=-IL1=-IL2)로 일정하다고 하면, PDP(973) 패널 전압, 점 X 및 Y의 전압, PDP 패널 전압 상승 시간은 근사적으로 아래와 같은 식으로 표현된다.At the same time, the first power switch output capacitor 982 and the second power switch output capacitor 983 have a current flowing from the bottom up to remove the charge stored in the output capacitor, so the voltage drops from Vs to zero voltage, and the third power Since the current flows from the top to the bottom of the switch output capacitor 984 and the fourth power switch output capacitor 985 to charge the output capacitor, the voltage rises from zero voltage to Vs. Here, if the currents of the first inductor L1 986 and the second inductor L2 987 are constant to -I L (= -I L1 = -I L2 ), the voltage of the PDP 973 panel voltage, the points X and Y The PDP panel voltage rise time is approximately expressed as follows.
모드 2 (t1~t2)에서 PDP 패널(973) 양단전압이 Vs에 도달하게 되면 인덕터의 전류는 제1 정류 다이오드(978)와 제2 정류 다이오드(979) 통해 흐르게 되므로 제1 전력 스위치 M1(974)와 제2 전력 스위치 M2(975) 양단 전압은 0으로 유지되고, 따라서 다음 모드에서 제1 전력 스위치 M1(974)와 제2 전력 스위치 M2(975)의 영전압 스위칭을 가능하게 한다.When the voltage across the PDP panel 973 reaches Vs in the mode 2 (t 1 to t 2 ), the current of the inductor flows through the first rectifying diode 978 and the second rectifying diode 979, and thus, the first power switch M1. The voltage across 974 and second power switch M2 975 remains zero, thus enabling zero voltage switching of first power switch M1 974 and second power switch M2 975 in the next mode.
모드 3 (t2~t3)에서 제1 전력 스위치 M1(974) 및 제2 전력 스위치 M2(975)를 턴온 시켜 패널(973) 양단 전압을 입력 전압 Vs로 유지시키게 된다. 동시에 제1 인덕터 L1(986)와 제2 인덕터 L2(987) 양단에 Vs/2의 전압이 인가되므로 인덕터 전류는 모두 Vs/(2L)의 기울기를 가지고, 도 40에서와 같이 선형적으로 증가하여 IL(=IL1=IL2) 로 확립된다. 여기서 제1 인덕터 L1(986)와 제2 인덕터 L2(987)의 전류를 수식으로 나타내면 다음과 같이 표현된다.In mode 3 (t 2 to t 3 ), the first power switch M1 974 and the second power switch M2 975 are turned on to maintain the voltage across the panel 973 at the input voltage Vs. At the same time, since a voltage of Vs / 2 is applied across both the first inductor L1 986 and the second inductor L2 987, the inductor current has a slope of Vs / (2L) and increases linearly as shown in FIG. I L (= I L1 = I L2 ). Herein, the currents of the first inductor L1 986 and the second inductor L2 987 are expressed by the following equation.
이후의 동작은 제3 전력 스위치 M3(976), 제4 전력 스위치 M4(977)에 의해 모드 1에서 모드 3까지와 동일한 동작을 반복 하게 된다.The subsequent operation is repeated by the third power switch M3 (976), the fourth power switch M4 (977) the same operation as in mode 1 to mode 3.
본 발명에 따른 풀 브리지형 인버터 회로를 이용한 구동회로는, 웨버(Webber) 회로 등의 종래의 회로에 비해 상대적으로 간단한 구조의 회로에 의해 PDP 유지 전압의 구동이 가능하다. 따라서, PDP 전체 회로의 가격을 절감시킬 수 있고 게이트 구동 회로를 간단한 구조로 취할 수 있다. 또한, 본 발명에 따르면, 실질적으로 모든 전력 스위치가 영전압 스위칭하도록 할 수 있다. 이에 따라, 전체 회로의 손실을 감소시킬 수 있고 효율을 증가시킬 수 있으며, 소비 전력을 저감시킬 수 있다. 이에 대한 부수적인 효과로서 저 노이즈 및 저 EMI를 달성함으로써 EMI 대책부에 소요되는 비용을 절감할 수 있다. 또한, 열 손실이 감소되므로 방열판(heat sink)에 소요되는 부피를 절감시킬 수 있다. 현실적으로는, 방열판 없는 구조까지도 취할 수 있다. 부가적으로는, 이에 따라 제품의 동작시 소음이 감소된다. 웨버 회로에서 패널 양단 전압이 Vs까지 충분히 증가하지 못하여 발생하는 입력 전원에서의 과전류 문제가 해소된다. 따라서 노이즈 및 EMI면에서 웨버 회로보다 본 실시예에 따른 방법이 유리하다.The drive circuit using the full-bridge inverter circuit according to the present invention can drive the PDP sustain voltage by a circuit having a structure that is relatively simple as compared with conventional circuits such as a Webber circuit. Therefore, the cost of the entire PDP circuit can be reduced and the gate driving circuit can be taken in a simple structure. Further, according to the present invention, virtually all power switches can be zero voltage switched. Accordingly, the loss of the entire circuit can be reduced, the efficiency can be increased, and the power consumption can be reduced. As a side effect of this, low noise and low EMI can be achieved to reduce the cost of EMI countermeasures. In addition, the heat loss is reduced, thereby reducing the volume required for the heat sink. In reality, even a structure without a heat sink can be taken. In addition, this reduces noise during operation of the product. In weber circuits, the problem of overcurrent in the input supply caused by insufficient voltage across the panel to Vs is eliminated. Therefore, the method according to the present embodiment is advantageous over the weber circuit in terms of noise and EMI.
그 밖에, 본 발명에 따르면, 패널 양단의 유지 전압의 유지는 전류형 방식으로 인덕터 전류에 의하여 패널에 인접한 환류 다이오드중 2개의 다이오드를 항상 도통시킴으로써 달성된다. 또한, 본 발명에 따르면, 방전 전류의 크기를 인덕터 전류의 크기에 따라 제한할 수 있으므로, 적은 전류 용량의 스위치를 사용할 수 있다.In addition, according to the present invention, the maintenance of the sustain voltage across the panel is achieved by always conducting two diodes of the freewheeling diode adjacent to the panel by the inductor current in a current type manner. Further, according to the present invention, since the magnitude of the discharge current can be limited according to the magnitude of the inductor current, a switch having a small current capacity can be used.
본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 앞서 설명한 풀 브리지형 인버터 회로를 이용한 구동 회로에 관한 실시예에서 누릴 수 있는 제 효과를 동일하게 누릴 수 있다. 더불어, 본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 풀 브리지형 회로를 이용한 것에 비하여 사용되는 전력 스위치의 개수가 반으로 감소되므로 회로가 간단하고 부피가 줄어들며 비용을 절감할 수 있다는 부가적인 효과가 있다. The driving circuit using the half-bridge type inverter circuit according to the present invention can enjoy the same effects as the embodiment of the driving circuit using the full bridge type inverter circuit described above. In addition, the driving circuit using the half-bridge type inverter circuit according to the present invention has the additional number of power switches to be used in half compared to the one using the full bridge type circuit. It works.
또한, 본 발명에 따르면, 스위칭 전력 컨버터의 효율 및 전력 밀도를 높일 수 있고, 전압 스트레스를 감소시킬 수 있다.In addition, according to the present invention, the efficiency and power density of the switching power converter can be increased, and the voltage stress can be reduced.
도 1은 기존의 웨버(Weber)형 유지 구간 구동 회로도. 1 is a conventional weber-type holding section driving circuit diagram.
도 2는 기존의 웨버형 유지 구간 구동 회로의 동작 설명을 위한 파형도.2 is a waveform diagram for explaining the operation of the conventional weber-type holding section driving circuit.
도 3은 본 발명에 따른 풀 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로도.3 is a current-type sustaining section driving circuit diagram of a full-bridge inverter driving method according to the present invention.
도 4는 본 발명에 따른 풀 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로의 동작 설명을 위한 파형도.Figure 4 is a waveform diagram for explaining the operation of the current type sustain period driving circuit of the full-bridge inverter drive system according to the present invention.
도 5는 본 발명에 따른 하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로도. 5 is a current-type sustaining section driving circuit diagram of a half-bridge inverter driving method according to the present invention.
도 6는 본 발명에 따른 하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로의 동작 설명을 위한 파형도. Figure 6 is a waveform diagram for explaining the operation of the current-type holding section driving circuit of the half-bridge type inverter driving method according to the present invention.
도 7는 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로도. Figure 7 is a sustain section driving circuit diagram of the half-bridge type energy recovery method according to the present invention.
도 8은 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로의 동작 설명을 위한 파형도. 8 is a waveform diagram for explaining the operation of the sustain section driving circuit of the half-bridge type energy recovery system according to the present invention;
도 9는 본 발명에 따른 하프 브리지형 에너지 회수 방식 유지 구간 구동 회로의 보조 스위치를 양방향 스위치를 적용한 회로도. 9 is a circuit diagram in which a bi-directional switch is applied to an auxiliary switch of a half-bridge type energy recovery method holding section driving circuit according to the present invention;
도 10은 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로의 양방향 보조 스위치의 실시 예. 10 is an embodiment of the bi-directional auxiliary switch of the sustain section driving circuit of the half-bridge type energy recovery method according to the present invention.
도 11은 본 발명에 따른 하프 브리지형 에너지 주입 방식의 유지 구간 구동 회로도. 11 is a sustain period driving circuit diagram of a half-bridge type energy injection method according to the present invention.
도 12는 본 발명에 따른 하프 브리지형 에너지 주입 방식의 유지 구간 구동 회로의 동작 설명을 위한 파형도. 12 is a waveform diagram for explaining the operation of the holding section driving circuit of the half-bridge type energy injection method according to the present invention;
도 13은 본 발명에 따른 하프 브리지형 에너지 주입 방식의 유지 구간 구동 회로의 링크 전압 동작 설명을 위한 파형도. FIG. 13 is a waveform diagram illustrating a link voltage operation of a sustain period driving circuit of a half bridge type energy injection method according to the present invention; FIG.
도 14는 본 발명에 따른 하프 브리지형 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도. Fig. 14 is a circuit diagram in which a voltage adjusting circuit is added to a half bridge type sustain period driving circuit according to the present invention.
도 15는 본 발명에 따른 하프 브리지형 유지 구간 구동 회로에 적용한 전압 조정 회로의 동작 설명을 위한 파형도. Fig. 15 is a waveform diagram for explaining the operation of the voltage adjusting circuit applied to the half-bridge type sustain period driving circuit according to the present invention.
도 16은 기존 구동 회로와 전원장치를 이용한 전구간 전압 파형의 실시 예. Figure 16 is an embodiment of the voltage across the waveform using the conventional drive circuit and the power supply.
도 17은 본 발명에 따른 하프 브리지형 유지 구간 구동 회로를 이용한 전구간 전압 파형의 실시 예. 17 is an embodiment of a global voltage waveform using a half-bridge type sustain period driving circuit according to the present invention.
도 18은 본 발명에 따른 하프 브리지형 유지 구간 구동 회로에 적용한 전압 조정 회로의 제어 방식의 설명을 위한 제어기의 실시 예. 18 is an embodiment of a controller for explaining a control method of a voltage regulating circuit applied to a half-bridge type sustain period driving circuit according to the present invention.
도 19는 본 발명에 따른 하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도. Fig. 19 is a circuit diagram of a voltage regulating circuit added to a current type sustain period driving circuit of a half bridge inverter driving method according to the present invention;
도 20은 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도. 20 is a circuit diagram in which a voltage adjusting circuit is added to a holding section driving circuit of a half-bridge type energy recovery system according to the present invention.
도 21은 본 발명에 따른 하프 브리지형 에너지 회수 방식 유지 구간 구동 회로의 보조 스위치를 양방향 스위치로 적용한 회로에 전압 조정 회로를 추가한 회로도. Fig. 21 is a circuit diagram of a voltage adjustment circuit added to a circuit to which an auxiliary switch of a half-bridge type energy recovery method holding section driving circuit according to the present invention is applied as a bidirectional switch.
도 22는 본 발명에 따른 하프 브리지형 에너지 주입 방식 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도. Fig. 22 is a circuit diagram of adding a voltage regulating circuit to a half-bridge type energy injection method holding section driving circuit according to the present invention.
도 23은 본 발명에 따른 능동형 직렬 보상 방식의 전원장치의 회로도 및 제어기의 설명도. 23 is an explanatory diagram of a circuit diagram and a controller of an active series compensation power supply device according to the present invention;
도 24는 본 발명에 따른 능동형 직렬 보상 방식의 전원장치의 회로 설명을 위한 주요 파형. 24 is a main waveform for explaining a circuit of an active series compensation power supply device according to the present invention;
도 25는 본 발명에 따른 2개의 2차 권선을 갖는 능동형 클램프 방식의 포워드 컨버터의 회로도. 25 is a circuit diagram of an active clamp forward converter with two secondary windings in accordance with the present invention.
도 26은 본 발명에 따른 2개의 2차 권선을 갖는 능동형 클램프 방식의 포워드 컨버터의 회로의 동작 설명을 위한 파형도. Fig. 26 is a waveform diagram for explaining the operation of a circuit of an active clamp forward converter having two secondary windings according to the present invention;
도 27은 본 발명의 일실시예에 따른 전류원 PDP 구동 회로를 도시한 회로도. 27 is a circuit diagram showing a current source PDP driving circuit according to an embodiment of the present invention.
도 28은 본 발명의 일실시예에 따른 전류원 PDP 구동 회로의 동작을 설명하기 위한 파형도.28 is a waveform diagram illustrating the operation of a current source PDP driving circuit according to an embodiment of the present invention;
도 29는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로를 도시한 회로도.29 is a circuit diagram showing a resonance type PDP driving circuit according to an embodiment of the present invention.
도 30은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 동작을 설명하기 위한 파형도.30 is a waveform diagram illustrating an operation of a resonance type PDP driving circuit according to an embodiment of the present invention.
도 31은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.FIG. 31 is a circuit diagram illustrating an operation of each mode of a resonance type PDP driving circuit according to an embodiment of the present invention. FIG.
도 32는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.32 is a circuit diagram for explaining operation of each mode of a resonant PDP driving circuit according to an embodiment of the present invention.
도 33은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.33 is a circuit diagram illustrating operation of each mode of the resonant PDP driving circuit according to the exemplary embodiment of the present invention.
도 34는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.34 is a circuit diagram for explaining operation of each mode of the resonant PDP driving circuit according to the exemplary embodiment of the present invention.
도 35는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.35 is a circuit diagram for explaining operation of each mode of the resonant PDP driving circuit according to the exemplary embodiment of the present invention.
도 36은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.36 is a circuit diagram for explaining operation of each mode of the resonance type PDP driving circuit according to the embodiment of the present invention.
도 37은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.37 is a circuit diagram for explaining operation of each mode of the resonant PDP driving circuit according to one embodiment of the present invention;
도 38은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.FIG. 38 is a circuit diagram for explaining operation of each mode of the resonant PDP driving circuit according to one embodiment of the present invention; FIG.
도 39는 본 발명의 다른 실시예에 따른 전류원 PDP 구동 회로를 도시한 회로도.39 is a circuit diagram showing a current source PDP driving circuit according to another embodiment of the present invention.
도 40은 본 발명의 다른 실시예에 따른 전류원 PDP 구동 회로의 동작을 설명하기 위한 파형도.40 is a waveform diagram illustrating the operation of a current source PDP driving circuit according to another embodiment of the present invention;
<도면의 주요한 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
201: 입력 단자 201: input terminal
202: 접지 단자 202: ground terminal
203: 제1 전력 스위치 203: first power switch
204: 제1 전력 스위치 병렬 다이오드 204: first power switch parallel diode
205: 제1 전력 스위치 병렬 커패시터 205: first power switch parallel capacitor
206: 제2 전력 스위치 206: second power switch
207: 제2 전력 스위치 병렬 다이오드 207: second power switch parallel diode
208: 제2 전력 스위치 병렬 커패시터 208: second power switch parallel capacitor
209: 제3 전력 스위치 209: third power switch
210: 제3 전력 스위치 병렬 다이오드 210: third power switch parallel diode
211: 제3 전력 스위치 병렬 커패시터 211: third power switch parallel capacitor
212: 제4 전력 스위치 212: fourth power switch
213: 제4 전력 스위치 병렬 다이오드 213: fourth power switch parallel diode
214: 제4 전력 스위치 병렬 커패시터 214: fourth power switch parallel capacitor
215: 제1 환류 다이오드 215: first flyback diode
216: 제2 환류 다이오드 216: second flyback diode
217: 제3 환류 다이오드 217: third reflux diode
218: 제4 환류 다이오드 218: fourth freewheeling diode
219: 제1 인덕터 219: first inductor
220: 제2 인덕터 220: second inductor
221: PDP 패널 커패시턴스 221: PDP panel capacitance
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050063430A KR100665250B1 (en) | 2005-07-13 | 2005-07-13 | Driver Circuit and Power Supply for Plasma Display Penel(PDP) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050063430A KR100665250B1 (en) | 2005-07-13 | 2005-07-13 | Driver Circuit and Power Supply for Plasma Display Penel(PDP) |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030006392A Division KR20030066422A (en) | 2002-01-30 | 2003-01-30 | Driver Circuit and Power Supply for Plasma Display Penel(PDP) |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050077292A true KR20050077292A (en) | 2005-08-01 |
KR100665250B1 KR100665250B1 (en) | 2007-01-04 |
Family
ID=37264810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050063430A KR100665250B1 (en) | 2005-07-13 | 2005-07-13 | Driver Circuit and Power Supply for Plasma Display Penel(PDP) |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100665250B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100726844B1 (en) * | 2005-10-31 | 2007-06-11 | 엘지전자 주식회사 | Plasma Display Apparatus |
KR20120023248A (en) * | 2010-09-01 | 2012-03-13 | 엘지디스플레이 주식회사 | Apparatus for supplying power, back light unit and display apparatus using the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100922432B1 (en) | 2007-12-24 | 2009-10-19 | 에스에스씨피 주식회사 | Inverter operated by charge pump scheme adopting curret injection mode for plasma backlight unit |
-
2005
- 2005-07-13 KR KR1020050063430A patent/KR100665250B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100726844B1 (en) * | 2005-10-31 | 2007-06-11 | 엘지전자 주식회사 | Plasma Display Apparatus |
KR20120023248A (en) * | 2010-09-01 | 2012-03-13 | 엘지디스플레이 주식회사 | Apparatus for supplying power, back light unit and display apparatus using the same |
Also Published As
Publication number | Publication date |
---|---|
KR100665250B1 (en) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4937635B2 (en) | Plasma display panel driving circuit and plasma display device | |
KR100748279B1 (en) | Energy recovery circuit for driving a capacitive load | |
US5670974A (en) | Energy recovery driver for a dot matrix AC plasma display panel with a parallel resonant circuit allowing power reduction | |
JP4299539B2 (en) | Energy recovery circuit with boost function and energy efficiency method using the same | |
US20060038750A1 (en) | Driving apparatus of plasma display panel and plasma display | |
KR100860688B1 (en) | Electrode drive circuit of plasma display panel and plasma display apparatus | |
US7078866B2 (en) | Plasma display panel and method for driving the same | |
KR20030066422A (en) | Driver Circuit and Power Supply for Plasma Display Penel(PDP) | |
JP4338766B2 (en) | Plasma display panel drive circuit | |
KR100665250B1 (en) | Driver Circuit and Power Supply for Plasma Display Penel(PDP) | |
JP3221423B2 (en) | Display driving circuit and driving method thereof | |
US20050116894A1 (en) | Driving method and device of plasma display panel and plasma display device | |
US7221334B2 (en) | Energy recovery circuit of plasma display panel and driving apparatus of plasma display panel including energy recovery circuit | |
KR100749489B1 (en) | Plasma display panel and driving device thereof | |
KR100502905B1 (en) | Driving apparatus and method of plasma display panel | |
JP2005196131A (en) | Capacitive load driver and plasma display carrying same | |
KR20020061949A (en) | Energy Recovery Device and Method for AC Plasma Display Panel | |
KR20060043063A (en) | Capacitive load driver and plasma display | |
US20080136744A1 (en) | Plasma Display Device and Power Supply Module | |
KR100490554B1 (en) | Magnetic coupled energy recovery circuit of plasma display panel and driving apparatus therewith | |
US20110169811A1 (en) | Plasma display apparatus and method of driving plasma display panel | |
KR100649724B1 (en) | Energy recovery apparatus of plasma display panel | |
KR100603339B1 (en) | Zero voltage switching dc-dc converter for driving display panel | |
US20110090211A1 (en) | Circuit for driving plasma display panel and plasma display device | |
US20090315811A1 (en) | Plasma display and driving apparatus thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111228 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |