KR20050035699A - 메모리 시스템의 에너지 절감 방법 및 장치 - Google Patents

메모리 시스템의 에너지 절감 방법 및 장치 Download PDF

Info

Publication number
KR20050035699A
KR20050035699A KR1020030071425A KR20030071425A KR20050035699A KR 20050035699 A KR20050035699 A KR 20050035699A KR 1020030071425 A KR1020030071425 A KR 1020030071425A KR 20030071425 A KR20030071425 A KR 20030071425A KR 20050035699 A KR20050035699 A KR 20050035699A
Authority
KR
South Korea
Prior art keywords
memory
policy
information
energy
selecting
Prior art date
Application number
KR1020030071425A
Other languages
English (en)
Inventor
김재현
김용제
장래혁
심호준
주용수
최용석
이형규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030071425A priority Critical patent/KR20050035699A/ko
Priority to US10/962,406 priority patent/US20050081002A1/en
Publication of KR20050035699A publication Critical patent/KR20050035699A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 메모리 절감 방법 및 장치에 관한 것으로서, 보다 상세하게는 응용프로그램, CPU, 캐쉬 모듈, 메모리에 관한 정보를 사용하여 메모리내의 정보 저장에 사용되는 정적 및 동적 에너지를 절감하는 방법 및 장치에 관한 것이다. 본 발명에 의하면, 응용 프로그램의 특성, 하드웨어 성능 또는 버스 상태등 에너지 절감에 영향을 미칠 수 있는 새로운 요인들을 분석하여 메모리를 적절하게 제어함으로써 메모리 시스템의 동적 및 정적 에너지를 효율적으로 감소시킬 수 있다.

Description

메모리 시스템의 에너지 절감 방법 및 장치{Energy reduction method for memory system, and the device thereof}
본 발명은 메모리 절감 방법 및 장치에 관한 것으로서, 보다 상세하게는 응용프로그램, CPU, 캐쉬 모듈, 메모리에 관한 정보를 사용하여 메모리내의 정보 저장에 사용되는 정적 및 동적 에너지를 절감하는 방법 및 장치에 관한 것이다.
최근 개발되어 사용되는 응용 프로그램은 더욱 복잡화되는 경향이 있고 이러한 복잡한 응용 프로그램은 더욱 많은 메모리 트랜젝션을 요구하게 되고 이러한 증가된 메모리 트랜젝션은 메모리 시스템에서 더욱 많은 에너지 소비를 유발하게 되었다. 특히 휴대폰 등의 휴대용 시스템의 전산 용량이 증가함에 따라 데스크탑 컴퓨터에서나 구동되던 복잡한 응용 프로그램들이 배터리로 동작하는 휴대용 시스템등에서도 구동이 가능해짐에 따라, 휴대폰등의 휴대용 시스템에서 메모리 시스템이 사용하는 에너지 양은 휴대용 시스템의 사용시간을 결정하게 되었다.
따라서 휴대용 시스템에서 메모리 시스템의 전력 감소는 중요한 과제로 대두되었고, 각종 전력 감소 방안들이 연구되고 있다. 이러한 연구들 중 하나는 비용 기능(cost function) 보다는 전력 소모 모델(power consumption model)을 이용한 최적화 기법이다. 그러나 이러한 전력 소모 모델은 간단한 에너지 모델을 기본으로 하여 메모리 주소 버스, 버스 드라이버, 메모리 디바이스와의 상호작용등을 고려하지 않았기 때문에 실제 구현시에는 적용에 어려움이 많았다.
일례로, 종래에는 메모리 셀, 시스템 버스에 대하여 간단한 커패시턴스 모델을 사용하거나 이행 카운트(transit)를 전력의 측정 기준으로 사용하기도 하였으며, 심지어는 주변 디바이스(peripheral device)들도 용량성 부하로 간주하여 전력 측정을 수행하기도 하였다.
일반적으로, SDRAM 기반의 메모리는 자주 사용되고 매번 접근할 때마다 일정한 에너지를 소비하는 모델로 분석할 수 있지만, DRAM 이나 SRAM 으로 이루어진 주 메모리 시스템이 캐쉬 메모리보다는 더 주요한 전력 소비원이라 할 수 있다. 따라서, 전술한 바와 같은 간단한 전력 소비 모델을 사용하면 부적절한 에너지 절감 기법을 도출하게 될 위험이 많고, 그 결과 디바이스 레벨 억세스 프로토콜(DLAP)을 고려하는 것이 바람직하다.
또한, 전술한 SDRAM 기반 메모리를 제어하는 메모리 제어기는 메모리 주소 버스가 아이들 상태인 경우 로우('0') 상태로 구동시키며, 일부 메모리 제어기에서는 메모리 주소 버스의 에너지 소모를 줄이기 위해 해당 메모리 주소버스가 아이들 상태로 천이될 때 바로 직전의 구동 상태 값을 유지시키는 방식으로 메모리 주소 버스의 상태변화를 줄임으로써 해밍 거리(hamming distance)에 의한 에너지 소모를 줄이고 있다.
하지만, 이러한 에너지 절감 기법 또한 동적인 에너지 소모만을 줄일 수 있을 뿐, SDRAM 메모리 시스템의 메모리 주소 버스로 널리 사용되는 LVT 유형의 버스에서와 같이 메모리 주소 버스의 정적 에너지의 소모를 줄일 수는 없었다. 또한 이러한 메모리 주소 버스는 아이들 상태가 대부분이므로 실제적인 에너지 절감 효과는 미약한 실정이다.
따라서, 본 발명은 전술한 문제점을 해결하기 위한 것으로서, 응용 프로그램의 특성, 하드웨어 성능 또는 버스 상태등 에너지 소모에 영향을 미칠 수 있는 새로운 요인들을 분석하여 메모리를 적절하게 제어함으로써 메모리 시스템의 동적 및 정적 에너지를 효율적으로 줄일 수 있는 새로운 에너지 절감 기법을 제공하고자 한다.
전술한 바와 같은 목적을 해결하기 위한 본 발명은, 메모리 시스템의 에너지 절감 방법으로서, 메모리 시스템을 이용하는 컴퓨팅 시스템의 현재 상태 정보를 추출하는 단계; 미리결정된 정책 조건 정보를 수신하는 단계; 상기 현재 상태 정보 및 상기 정책 조건 정보에 기초하여 자동 재충전 정책 또는 활성 페이지 정책 중 어느하나의 에너지 정책을 선택하는 단계; 및 상기 에너지 정책에 해당하는 제어 신호를 메모리에 인가하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 현재 상태 정보를 추출하는 단계는 CPU 정보를 추출하는 단계를 포함하고, 상기 CPU 정보 및 상기 정책 조건 정보는 CPU 의 단위시간당 수행가능한 명령어수 또는 동작 클럭 주파수중 어느하나를 포함한다.
또한 상기 현재 상태 정보를 추출하는 단계는 캐쉬 정보를 추출하는 단계를 포함하고, 상기 캐쉬 정보 및 상기 정책 조건 정보는 캐쉬 적중률을 포함한다.여기서 캐쉬 적중률은 캐쉬 인덱스 크기, 연관성, 캐쉬 블록의 크기 중 어느하나 또는 이들의 조합에 의해 결정된다. 또한 상기 캐쉬 적중률은 캐쉬 모듈에 응용 프로그램의 작업셋이 적재되어 있는지 여부에 기초하여 결정될 수 있다.
또한 상기 현재 상태 정보를 추출하는 단계는 메모리 정보를 추출하는 단계를 포함하고, 상기 메모리 정보 및 상기 정책 조건 정보는 메모리의 전송 대역폭 또는 응답 시간을 포함한다.
또한 본 발명은, 메모리 시스템의 에너지 절감 방법으로서, 상기 메모리 시스템을 이용하는 응용 프로그램의 메모리 참조 패턴 정보를 추출하는 단계; 상기 메모리 참조 패턴 정보에 기초하여 자동 재충전 정책 또는 활성 페이지 정책 중 어느하나의 에너지 정책을 선택하는 단계; 및 상기 에너지 정책에 해당하는 제어 신호를 메모리에 인가하는 단계를 포함한다.
여기서, 상기 메모리 참조 패턴 정보를 추출하는 단계는, CPU 에 의한 기록/판독 명령으로부터 참조되는 메모리 주소의 연속 여부를 추출하는 단계를 포함하고, 에너지 정책을 선택하는 단계는, 상기 추출된 메모리 참조 패턴 정보가 연속된 주소를 참조하는 패턴인 경우 자동 재충전 정책을 선택하고, 그렇지 않은 경우 활성 페이지 정책을 선택하는 것을 특징으로 한다.
또한 본 발명은, 메모리 시스템의 에너지 절감 방법으로서, 메모리 트랜젝션이 존재하지 않는 트랜젝션 비존재 기간(Tnt)을 추출하는 단계; 미리 결정된 제 1 임계 클록 카운트(T1)를 수신하는 단계; 상기 트랜젝션 비존재 기간 및 미리결정된 제 1 임계 클록 카운트에 기초하여 상기 메모리를 활성 모드에서 아이들 모드로 천이시키는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명은 미리 결정된 제 2 임계 클록 카운트(T2)를 수신하는 단계; 및 상기 트랜젝션 비존재 기간 및 상기 제 2 임계 클록 카운트에 기초하여 상기 메모리를 전력 차단 모드로 천이시키는 단계를 더 포함한다.
여기서 제 1 및 제 2 임계 클록 카운트는, 응용 프로그램의 메모리 참조 패턴, CPU 성능, 캐쉬 모듈의 성능, 메모리 성능 중 어느하나 또는 이들의 조합에 기초하여 결정된다.
또한 본 발명은, 메모리 시스템의 에너지 절감 방법으로서, 메모리 주소 버스의 버스 상태 정보를 추출하는 단계; 상기 버스 상태 정보가 아이들 상태인 동안에 메모리 주소 버스가 하이(high)상태가 되게 하는 버스 제어 신호를 생성하는 단계; 및 상기 버스 제어 신호에 기초하여 상기 메모리 주소 버스를 하이 상태로 유지시키는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명은 메모리 시스템으로서, 현재 상태 정보 및 정책 조건 정보에 기초하여 에너지 정책을 선택하는 정책 선택 신호를 생성하는 정책 판단부; 상기 정책 선택 신호를 수신하여 해당 에너지 정책에 따라 메모리를 제어하는 제어 신호를 생성하는 메모리 제어기; 및 상기 제어 신호에 따라 해당 에너지 정책에 따라 모드를 천이하는 메모리를 포함하고, 상기 현재 상태 정보 및 정책 조건 정보는 메모리 참조 패턴 정보, CPU 정보, 캐쉬 정보, 메모리 정보중 어느하나 또는 이들의 조합을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명한다.
본 명세서에서 '에너지 정책'이라는 용어는, 특정의 조건일 때 특정의 메모리 상태 또는 모드로 메모리를 천이시키거나 특정의 제어 신호를 사용하는 메모리 제어 방법을 의미한다. 따라서 에너지 정책은 사용되는 메모리 셀의 스펙에 따라 특정의 메모리의 상태 또는 모드로 천이시키기 위해 메모리 제어기에서 생성되는 특정 제어 신호들의 조합에 의해 특징지워진다. 또한 '에너지 정책의 선택' 은 전술한 특정 메모리 제어 신호들의 조합을 생성하기 위한 특정 기준 신호를 생성한다는 의미로 사용된다.
도 1 은 일반적인 컴퓨팅 시스템에서 메모리 시스템의 동작 원리를 나타내는 도면이다.
컴퓨팅 시스템은 응용 프로그램과 관련한 연산을 수행하는 CPU 코어(10), 이러한 연산 등의 작업에 필요한 데이터 또는 연산 결과를 CPU로부터 또는 CPU로 전달 및 저장하는 메모리 시스템(30) 및 CPU 코어(10)와 메모리 시스템(30)사이에 위치하여 자주 사용되는 데이터 또는 명령어들을 일시 저장하는 캐쉬 모듈(20)을 포함한다.
메모리 시스템(30)은 메모리 제어기(31), 메모리 버스(35), 버스 제어기(33) 및 메모리(32)를 포함한다. 메모리 제어기(31)는 정해진 메모리 스펙에 따라 메모리(32)를 적절한 상태의 모드로 천이시켜 CPU 코어(10)와의 데이터 트랜젝션이 가능하게 한다. 이 때 메모리를 적절한 상태의 모드로 천이시키기 위해, 각 상태에 따라 적절히 조합된 제어 신호(36)가 메모리(32)에 전송된다. 제어 신호(36)에 의해 메모리로/로부터 기록/판독된 데이터는 메모리 버스(35), 버스 제어기(33) 및 메모리 제어기(31)를 통해 CPU 코어(10)로 전송된다.
도 2 는 SDRAM 의 각 상태 천이를 나타내는 상태 다이어 그램이다.
SDRAM 메모리의 경우에 있어서, 메모리의 상태는 아이들 상태, 로우 활성화 상태, 기록/판독 상태 및 재충전 상태로 나뉜다. 이러한 상태로의 진입은 메모리 제어기(31)에서 메모리(32)로 전송되는 제어 신호(36)에 의해 결정되며, 이러한 제어 신호(36)는 메모리(32)의 스펙에 따라 결정되어진 /CAS, /RAS, /WE,... 등 각종 핀으로 입력되는 클럭 신호의 조합에 의해 결정된다. 이러한 클럭 신호의 조합은 흔히 명령(command)이라고도 불리어진다.
재충전이 완료되어 있고 센스 앰프(sense amp)에 데이터가 없는 상태를 "아이들 상태"라고 한다. 아이들 상태에서 SDRAM 에 명령어가 입력되면, 하나의 뱅크의 하나의 로우가 활성화된다. 뱅크가 활성화되고 있는 중간에는 해당 뱅크에는 NOP 명령만이 입력될 수 있다. 일정시간이 경과하여 센스 앰프에 데이터가 래치(latch)되면 해당 뱅크는 '로우 활성화 상태'로 진입한다. 일단 로우 활성화 상태로 진입되면 Read, Read with Auto-Precharge, Write, Write with Auto-Precharge 등의 명령을 입력시켜 해당 뱅크의 센스 앰프에 저장되어 있는 데이터를 버스트 기록/판독 할 수 있고, 이것이 "기록/판독 상태" 이다. 기록/판독 동작이 끝나면 자동으로 또는 재충전 명령에 의해 "재충전 상태" 로 진입한다.
도 3 는 본 발명의 일 실시예에 따른 메모리 에너지 저감 방법을 나타내는 블록도이다.
본 발명에 따른 컴퓨팅 시스템은 응용프로그램의 메모리 참조 패턴등의 각종 정보로부터 메모리 제어기(31) 및 버스 제어기(33)의 에너지 정책을 변경하게 하는 정책 판단부(100)를 추가적으로 포함한다.
정책 판단부(100)는 CPU 코어(10)로부터 패턴 정보(101), CPU 정보(102)를 수신하거나, 캐쉬모듈(20)로부터 캐쉬 정보를 수신하거나, 사용자 입력에 의해 메모리 정보(104) 및 정책 조건 정보(105)를 수신한 후, 그에 따라 사용할 에너지 정책을 나타내는 정책 선택 신호(106) 또는 버스 제어 선택 신호(107)를 생성한다.
1) 패턴 정보의 이용
패턴 정보(101)는 응용 프로그램이 메모리를 참조하는 패턴에 관한 정보이다. 이 정보는 CPU 코어(10)가 메모리(32)에 기록/판독 명령을 내릴 때 해당 주소가 연속적인지 아닌지를 나타내는 정보이다.
만약 응용 프로그램이 메모리의 연속된 주소에 저장된 정보를 계속하여 억세스한다면 활성 모드에서 로우 히트(row hit)가 연속적으로 발생할 가능성이 높으므로 활성 페이지 정책을 사용하는 것이 유리하고, 응용 프로그램이 근접 주소를 계속해서 억세스하지 않는 경우는 활성 모드에서 로우 실패(row miss)가 발생할 가능성이 높으므로 자동 재충전 정책을 사용하는 것이 유리하다. 따라서 정책 판단부(100)는 이러한 패턴 정보(101)를 분석하여 연속 주소 억세스 여부를 결정함으로써 연속 주소가 억세스 된 경우에는 활성 페이지 정책에 대응되는 정책 선택 신호를 생성하여 메모리 제어기(31)로 전송하고, 그 반대의 경우에는 자동 재충전 정책에 대응되는 정책 선택 신호를 생성하여 메모리 제어기(31)로 전송한다.
메모리 제어기(31)는 메모리(32)를 그때 상황마다 적절한 모드로 변경시키기 위한 제어 신호(36)를 생성한다. 이 때 제어 신호(36)는 정책 판단부(100)에 의해 생성된 정책 선택 신호(106)에 의해 활성 페이지 정책 또는 자동 재충전 정책을 지시하는 신호이다.
정책 선택 신호(106)가 자동 재충전 정책 선택 신호라면, 메모리 제어기에 의해 생성된 제어 신호(36)는 기록 및 판독 동작이 수행될 때마다 SDRAM의 모드를 활성 상태에서 아이들 상태로 천이시키게 하는 제어 신호(36)이다. 즉 SDRAM 의 기록 또는 판독 동작은 버스트 길이 끝까지 동작된 후에야 동작이 중지되고 해당 뱅크는 재충전 상태로 진입한다. 이 때 생성되는 제어 신호(36)는 사용되는 메모리의 스펙에 따라 다양한 타이밍 신호를 가질 수 있다. 예를 들면, 16M SDRAM에서, 버스트 기록 또는 버스트 판독 명령 입력시 메모리의 A10 핀을 "High"로 함으로써 수행될 수 있고, 이 때 SDRAM 은 tRAS 및 tRP 에 해당하는 타이밍 신호가 생성되어 버스트 동작 완료 후 자동으로 해당 뱅크를 재충전(precharge)시키고, 아이들 상태로 돌려 놓는다. 통상의 버스트 기록 / 버스트 판독은 A10을 "low" 로 하며 이때에는 버스트 동작 완료 후 해당 뱅크는 여전히 활성 상태에 있게된다.
정책 선택 신호(106)가 활성 페이지 정책 선택 신호라면, 기록 및 판독 동작이 수행된 후에도 활성 상태가 계속 유지되게 된다. 즉 이 때 메모리 제어기(31)에 의해 생성된 제어 신호(36)는 '재충전 명령'이 입력될 때까지 기록 및 판독 동작을 계속하게 하는 타이밍 신호의 조합이 된다. 일반적인 SDRAM의 스펙에 나타나 있는 바와 같이, 활성 페이지 정책에서 기록 및 판독 동작은 전술한 재충전 명령 이외에도 '버스트 종료(burst terminate)' 명령이 입력되거나 버스트 길이 끝까지 기록 및 판독 동작이 진행되는 경우에도 종료될 수 있다.
2) CPU 정보, 캐쉬 정보, 메모리 정보의 이용
메모리 정책은 응용프로그램의 메모리 참조 패턴 이외에도 여러 가지 요인에 의해 결정될 수 있다. CPU 정보(102)는 CPU가 단위 시간당 수행할 수 있는 명령어의 개수 또는 CPU 의 동작 클럭 주파수를 포함할 수 있다. CPU 동작 클럭 주파수가 높다면 기록 및 판독 동작이 수행될 때마다 활성 모드를 아이들 모드로 천이시키는 것이 유리할 것이고 CPU 동작 클럭 주파수가 낮다면 반대로 기록 및 판독 동작이 수행된 이후에도 여전히 활성 상태로 두는 것이 에너지 소비면에서 유리할 것이다.
캐쉬 정보(103)는 캐쉬 적중률을 포함한다. 캐쉬 적중률이 높다면 단시간에 캐쉬와 메모리간 트랜젝션이 발생할 가능성이 낮으므로 SDRAM을 여전히 활성 상태로 유지시키는 활성 페이지 정책을 선택하는 것이 유리할 것이고, 캐쉬 적중률이 낮으면 캐쉬와 메모리간 트랜젝션이 발생할 가능성이 높으므로 자동 재충전 정책을 선택하는 것이 유리할 것이다. 캐쉬 적중률은 캐쉬 인덱스 크기, 연관성 또는 캐쉬 블록의 크기에 비례하므로, 이러한 요인을 측정 및 분석하는 것도 가능하다.
또한, 캐쉬 정보(103)는 완전 캐쉬 실패(cold cache mis)의 발생 여부 또는 캐쉬 모듈(20)에 응용 프로그램의 작업 셋(working set)이 적재되어 있는 지에 관한 정보를 포함한다. 완전 캐쉬 실패가 발생한 경우에는 활성 페이지 정책이 유리하고, 응용 프로그램의 작업셋이 적재되어 있다면 자동 재충전 정책을 선택하는 것이 유리할 것이다.
메모리 정보(104)는 메모리(32)의 데이터 전송 대역폭 또는 응답 시간등을 포함한다. 데이터 전송 대역폭이 높을수록, 응답 시간이 빠를수록 자동 재충전 정책을 선택하는 것이 유리하고, 그렇지 않은 경우 활성 페이지 정책을 선택하는 것이 유리하다.
CPU 정보(102), 캐쉬 정보(103), 또는 메모리 정보(104)는 별도의 측정 장치(미도시)에 의해 CPU 코어(10), 캐쉬 모듈(20) 또는 메모리(32)로부터 정책 판단부(100)에 입력될 수도 있고, 사용자 입력에 의해 직접 입력될 수도 있다.
3) 버스 상태의 이용
메모리 시스템(30)의 메모리 주소 버스는 특성상 대부분 아이들 상태를 유지하게 되며, 메모리 주소 버스가 아이들 상태일 때의 버스 상태는 메모리 제어기(31)가 버스 제어기(33)로 전송하는 버스 제어 신호(34)에 의해 결정된다. 본 발명에서, 메모리 제어기(31)는 메모리 주소 버스가 아이들 상태인 동안에는 각 비트 마다 계속 하이(high) 상태를 유지하게 하는 버스 제어 신호(34)를 생성한다. 메모리 주소 버스가 대부분 아이들 상태를 유지하게 되는데 이 때 아이들 상태인 동안 로우(low) 상태를 유지하게 되면 에너지 소비가 하이일 때 보다 더 높기 때문이다. 따라서 해당되는 메모리 주소버스의 에너지 소비 중에서 가장 많은 부분을 차지하는 정적 에너지 소비를 줄일 수 있다.
도 4 은 본 발명의 일 실시예에 따른 정책 판단부(100)의 내부 구성을 나타내는 도면이다.
정책 판단부(100)는 정보 분석기(110), 정책 신호 생성기(106) 및 버스 상태 분석기(130)를 포함한다.
정보 분석기(110)는 패턴 정보(101), CPU 정보(102), 캐쉬 정보(103) 및 메모리 정보(104)를 수신하여 이로부터 현재 상태 정보(111)를 생성한다. 현재 상태 정보(111)는 에너지 정책을 결정하기 위해 필요한 정보로서, 예를 들면, 전술한 바와 같은 패턴 정보(101), CPU 정보(102), 캐쉬 정보(103) 및 메모리 정보(104)를 조합하여 생성된 룩업 테이블일 수 있다. 사용자는 전술한 패턴 정보(101)등으로부터 사용자가 반영하고자 하거나 특히 중요하게 판단되는 인자들만으로 이루어진 현재 상태 정보(111)를 생성할 수 있다. 예를 들면 사용자는 패턴 정보(101)보다는 CPU 정보(102)만을 메모리 정책에 반영하고자 한다면 현재 상태 정보(111)는 CPU 정보(102)만을 포함한다.
정책 신호 생성기(120)는 현재 상태 정보(111)와 정책 조건 정보(105)를 수신하고 이들을 비교하여 정책 조건 정보(105)에서 정해진 조건에 부합하는 정책 신호(106)를 생성한다. 현재 상태 정보(111)와 마찬가지로 정책 조건 정보(105)는 사용자가 메모리 정책에 반영하고자 하는 요인들을 포함하는 룩업 테이블로 이루어 질 수 있다. 현재 상태 정보(111)와 정책 조건 정보(105)가 룩업 테이블로 이루어지는 경우에는 각 테이블의 인자들중 해당 조건을 만족하는 인자가 발생하면 이에 해당하는 정책을 선택하는 정책 선택 신호가 생성된다.
버스 상태 분석기(130)는 버스 상태를 에너지 정책에 반영하기 위한 구성요소이다. 버스 상태 분석기(130)는 메모리 트랜젝션 중 메모리 주소 버스가 아이들 상태일 때의 기간을 나타내는 버스 상태 신호(108)를 수신하여 해당 기간에 실제 버스의 상태를 하이(high) 상태로 유지시키게 하는 버스 제어 신호(107)를 생성한다.
도 5 는 메모리 패턴 정보를 이용하여 메모리 에너지 정책을 결정하는 과정의 일 실시예를 나타내는 시간흐름도이다.
메모리 트랜젝션이 CPU 코어(10)와 메모리(32)사이에서 시작되면(단계 410), 메모리 제어기(31)에는 CPU 코어(10)에서 전달한 기록 또는 판독 명령이 입력된다. 정책 판단부(100)내의 정보 분석기(110)는 이러한 기록 판독 명령내에 포함된 메모리 주소를 추출하여 정책 신호 생성기(120)에 제공한다(단계 420). 정책 신호 생성기(120)는 정보 분석기(110)로부터 수신한 메모리 주소가 연속적인지 여부를 판단하고(단계 430), 만약 연속적이다면 활성 페이지 정책을 선택하는 정책 선택 신호(106)를 생성하고(단계 440), 그렇지 않다면 자동 재충전 정책을 선택하는 정책 선택 신호(106)를 생성한다(450). 메모리 제어기(31)는 정책 선택 신호(106)를 수신하여 그에 따른 제어 신호(36)를 생성하여 이를 메모리(32)에 전송한다(단계 460).
도 6 는 캐쉬 성능에 따라 메모리 정책을 선택하는 과정의 일 실시예를 나타내는 시간흐름도이다.
메모리 트랜젝션이 CPU 코어(10)와 메모리(32)사이에 발생하면(단계 510), 정보 분석기(110)는 메모리 트랜젝션의 기록 또는 판독 명령이 메모리(32)를 억세스하는지 캐쉬 모듈(20)을 억세스하는지를 판단하여 캐쉬 적중률을 추출한다(단계 520). 정책 선택 신호 생성기(120)는 정보 분석기(110)로부터 캐쉬 적중률을 수신하고, 사용자 입력에 의해 입력된 정책 조건 정보(105)로부터 기준 캐쉬 적중률을 수신한 후, 이 둘의 크기를 비교한다(단계 530). 만약 캐쉬 기준 캐쉬 적중률보다 크다면, 정책 선택 신호 생성기(120)는 자동 재충전 정책을 선택하는 정책 선택 신호를 생성하고(단계 540), 그렇지 않다면 활성 페이지 정책을 선택하는 정책 선택 신호를 생성한다(단계 550). 메모리 제어기(31)는 정책 선택 신호(106)를 수신하여 이에 따른 메모리 제어 신호(36)를 생성하여 메모리(32)에 전달한다.
CPU 정보(102) 또는 메모리 정보(104) 에 기초하여 메모리 정책을 결정하는 과정은 전술한 도 5 와 동일하다. 사용자에 의해 입력된 정책 조건 정보(105)내에 캐쉬 정보(103)이외에 CPU 정보(102) 또는 메모리 정보(104)도 포함되며, 이러한 값들이 CPU 또는 메모리에서 추출되거나 사용된 CPU 또는 메모리에 기초하여 사용자에 의해 입력된 값과 비교됨으로써 정책 선택 신호가 생성된다.
도 7 은 본 발명의 다른 실시예에 따른 정책 판단부(100)의 구성을 나타내는 도면이다.
본 실시예에 따른 메모리 에너지 절감 장치는 지연된 재충전 정책을 사용한다. 지연된 재충전 정책이란 임계 기간동안 메모리 트랜젝션 유무를 측정하여 메모리 트랜젝션 즉 기록/판독 요청이 없을 경우 메모리(32)를 활성 상태에서 아이들 상태로 또는 아이들 상태에서 전력 차단 모드로 천이하는 정책이다. 이때 임계 기간은 전술한 정책 정보 즉 응용프로그램의 참조 패턴 정보, CPU 성능 등에 의해 결정된다.
이러한 임계 기간으로 메모리 정책을 결정하는 이유는, 단시간의 아이들 상태후의 메모리 트랜젝션은 로우 히트가 발생할 확률이 높고 장시간의 아이들 상태후의 메모리 트랜젝션은 로우 실패가 발생할 확률이 높기 때문이다.
정보 분석기(110)는 CPU 코어(10)로부터의 명령(113)을 분석하여 기록/판독 명령이 존재하지 않는 기간인 트랜젝션 비존재 기간 Tnt (112)를 검출한다. 정책 신호 생성기(120)는 제 1 임계 클록 카운트(114) 및 제 2 임계 클록 카운트(115)를 수신하고 이를 트랜젝션 비존재 기간(Tnt , 112)과 비교한다. 트랜젝션 비존재 기간(112)이 제 1 임계 클록 카운트(T1, 114)보다 커지면, 정책 신호 생성기(120)는 아이들 모드 정책 신호(121)를 생성하고, 트랜젝션 비존재 기간(112)이 계속 유지되어 제 2 임계 클록 카운트(T2, 115)보다도 더 커지면 정책 신호 생성기(120)는 전력 차단 모드 정책 신호(122)를 생성한다. 아이들 모드 정책 신호(121)를 수신한 메모리 제어기(31)는 메모리(32)를 아이들 모드로 천이시키는 제어 신호(36)를 생성하고, 전력 차단 모드 정책 신호(122)를 수신한 메모리 제어기(31)는 메모리(32)를 전력 차단 모드로 천이시키는 제어 신호(36)를 생성한다.
제 1 임계 클록 카운트(T1, 114)는 그 값을 크게 할수록 메모리 제어시 발생하는 로우 적중률은 높아지며 작게할수록 로우 적중률을 낮아진다. 그러나 로우 적중률이 높다는 것이 반드시 에너지 절감을 의미하지 않으므로 제 1 임계 클록 카운트(T1, 114)의 결정에 신중하여야 한다. 왜냐하면, 로우 히트가 발생해서 재충전 주기(precharge cycle)와 로우 활성 주기(row activate cycle)를 제거함으로써 에너지 절감을 가져올 수 있지만, 반대로 로우 히트를 위해서 아이들 상태인동안 메모리(32)를 로우 활성(row-active) 상태로 유지하기 위한 에너지 소비가 발생하기 때문이다.
따라서, 메모리 제어기(31)가 지연된 재충전 정책을 사용할 때는 전술한 응용 프로그램의 메모리 참조 패턴, CPU 코어의 동작 주파수, 케쉬 모듈의 캐쉬 적중률 및 메모리의 동작 클럭 주파수에 따른 아이들 상태의 분포와 로우 히트 동작의 분포를 고려하여 제 1 임계 클럭 카운트(T1)를 결정하여야 한다.
도 8 은 임계 클록 카운트(T1,T2)에 기초하여 메모리 모드를 변화시키는 과정을 나타내는 시간흐름도이다.
사용자에 의해 제 1 및 제 2 임계 클록 카운트(T1, T2)가 정책 판단부(100)에 입력된다(단계 810). 메모리 트랜젝션이 시작되면(단계 820), 정책 판단부(100)내의 정보 분석기(110)는 기록 및 판독 명령(113)을 수신하고 이를 분석함으로써 메모리 트랜젝션이 존재하지 않는 기간(Tnt)을 추출한다. 정책 신호 생성기(120)는 트랜젝션 비존재 기간(Tnt) 및 제 1 임계 클록 카운트를 수신하여 이를 서로 비교한다(단계 830). 트랜젝션 비존재 기간이 제 1 임계 클록 카운트보다 크다면, 아이들 모드 정책 신호(121)를 생성하고, 메모리 제어기(31)는 메모리(32)를 아이들 모드로 천이시키는 제어 신호(36)를 생성하여 메모리(31)로 전송하고, 그 결과 메모리(31)는 아이들 모드로 천이된다(단계 840).
메모리(32)가 아이들 모드로 천이된 후 그 후로도 계속 메모리 트랜젝션이 발생하지 않는다면, 즉 정책 선택 신호 생성기(120)에서 제 2 임계 클록 카운트와 트랜젝션 비존재 기간을 비교하여(단계 850) 트랜젝션 비존재 기간이 제 2 임계 클록 카운트를 초과한다면, 정책 선택 신호 생성기(120)는 전력 차단 모드 정책 신호(122)를 생성한다. 메모리 제어기(31)는 전력 차단 모드 정책 신호(122)를 수신하여 메모리(32)를 전력 차단 모드로 천이시키는 제어 신호(36)를 생성하고, 이 제어 신호(36)를 수신한 메모리(32)는 전력 차단 모드로 천이된다(단계 860).
본 발명의 또다른 실시예에서 제 2 클럭 카운트를 이용하여 전력 차단 모드로 천이시키는 구성은 제 1 클럭 카운트를 이용하여 아이들 모드로 천이시키는 구성과 독립적으로 운용가능하다. 즉 트랜젝션 비존재 기간 Tnt 를 제 1 임계 클럭 카운트(T1)와 비교하는 단계 없이 바로 제 2 임계 클럭 카운트(T2)와 비교함으로써 메모리(32)를 전력 차단 모드로 천이시키는 정책 선택 신호(109)의 생성도 가능하다.
도 9 는 본 발명의 또다른 일 실시예에 따라 메모리 주소 버스의 상태에 따라 에너지 정책을 선택하는 과정 나타내는 시간흐름도이다.
도 7 에 나타난 바와 같이, 정책 판단부(100)는 본 발명의 일 실시예에 따라 버스 상태 분석기(130)를 포함한다. 메모리 트랜젝션이 시작되면(단계 910), 버스 상태 분석기(130)는 CPU 코어(10)로부터 버스 상태 신호(108)를 수신하여(단계 920) 메모리 주소 버스의 상태를 판단한다(단계 930). 만약 버스 상태가 아이들이면, 아이들 상태인동안 버스의 물리적 상태를 하이(high, 1) 로 유지시키게 하는 버스 제어 신호(107)를 생성하여 메모리 제어기(31)로 전송한다. 버스 제어 신호(107)를 수신한 버스 제어기(33)는 버스(35)의 상태를 하이 상태로 유지시킨다(단계 950).
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
전술한 바와 같이 본 발명에 의하면, 응용 프로그램의 특성, 하드웨어 성능 또는 버스 상태등 에너지 절감에 영향을 미칠 수 있는 새로운 요인들을 분석하여 메모리를 적절하게 제어함으로써 메모리 시스템의 동적 및 정적 에너지를 효율적으로 감소시킬 수 있는 새로운 에너지 절감 기법이 제공된다.
도 1 은 일반적인 컴퓨팅 시스템에서 메모리 시스템의 동작 원리를 나타내는 도면이다.
도 2 는 SDRAM 의 각 상태 천이를 나타내는 상태 다이어 그램이다.
도 3 는 본 발명의 일 실시예에 따른 메모리 에너지 저감 방법을 나타내는 블록도이다.
도 4 은 본 발명의 일 실시예에 따른 정책 판단부(100)의 내부 구성을 나타내는 도면이다.
도 5 는 메모리 패턴 정보를 이용하여 메모리 에너지 정책을 결정하는 과정의 일 실시예를 나타내는 시간흐름도이다.
도 6 는 캐쉬 성능에 따라 메모리 정책을 선택하는 과정의 일 실시예를 나타내는 시간흐름도이다.
도 7 은 본 발명의 다른 실시예에 따른 정책 판단부(100)의 구성을 나타내는 도면이다.
도 8 은 임계 클록 카운트(T1,T2)에 기초하여 에너지 정책을 선택하는 과정을 나타내는 시간흐름도이다.
도 9 는 메모리 주소 버스의 상태에 따라 에너지 정책을 선택하는 일 실시예를 나타내는 시간흐름도이다.

Claims (20)

  1. 메모리 시스템의 에너지 절감 방법으로서,
    메모리 시스템을 이용하는 컴퓨팅 시스템의 현재 상태 정보를 추출하는 단계;
    미리결정된 정책 조건 정보를 수신하는 단계;
    상기 현재 상태 정보 및 상기 정책 조건 정보에 기초하여 자동 재충전 정책 또는 활성 페이지 정책 중 어느하나의 에너지 정책을 선택하는 단계; 및
    상기 에너지 정책에 해당하는 제어 신호를 메모리에 인가하는 단계
    를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  2. 제 1 항에 있어서, 상기 현재 상태 정보를 추출하는 단계는 CPU 정보를 추출하는 단계를 포함하고, 상기 CPU 정보 및 상기 정책 조건 정보는 CPU 의 단위시간당 수행가능한 명령어수 또는 동작 클럭 주파수중 어느하나를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  3. 제 2 항에 있어서, 상기 에너지 정책을 선택하는 단계는,
    상기 단위 시간당 수행가능한 명령어수 또는 동작 클럭 주파수가 미리결정된 정책 조건 정보의 값들보다 더 큰 경우에는 자동 재충전 정책을 선택하고, 그렇지 않은 경우에는 활성 페이지 정책을 선택하는 단계를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  4. 제 1 항에 있어서, 상기 현재 상태 정보를 추출하는 단계는 캐쉬 정보를 추출하는 단계를 포함하고, 상기 캐쉬 정보 및 상기 정책 조건 정보는 캐쉬 적중률을 포함하는 것을 특징으로 하는 에너지 절감 방법.
  5. 제 4 항에 있어서, 상기 에너지 정책을 선택하는 단계는,
    상기 캐쉬 적중률이 미리결정된 정책 조건 정보의 값보다 더 큰 경우에는 자동 재충전 정책을 선택하고, 그렇지 않은 경우에는 활성 페이지 정책을 선택하는 단계를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 캐쉬 적중률은 캐쉬 인덱스 크기, 연관성, 캐쉬 블록의 크기 중 어느하나 또는 이들의 조합에 의해 결정되는 것을 특징으로 하는 에너지 절감 방법.
  7. 제 4 항 또는 제 5 항에 있어서, 상기 캐쉬 적중률은 캐쉬 모듈에 응용 프로그램의 작업셋이 적재되어 있는지 여부에 기초하여 결정되는 것을 특징으로 하는 에너지 절감 방법.
  8. 제 1 항에 있어서, 상기 현재 상태 정보를 추출하는 단계는 메모리 정보를 추출하는 단계를 포함하고, 상기 메모리 정보 및 상기 정책 조건 정보는 메모리의 전송 대역폭 또는 응답 시간을 포함하는 것을 특징으로 하는 에너지 절감 방법.
  9. 제 8 항에 있어서, 상기 에너지 정책을 선택하는 단계는,
    상기 전송 대역폭이 미리결정된 정책 조건 정보의 값보다 더 큰 경우 또는 상기 응답시간이 미리결정된 정책 조건 정보의 값보다 짧은 경우에는 자동 재충전 정책을 선택하고, 그렇지 않은 경우에는 활성 페이지 정책을 선택하는 단계를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  10. 메모리 시스템의 에너지 절감 방법으로서,
    상기 메모리 시스템을 이용하는 응용 프로그램의 메모리 참조 패턴 정보를 추출하는 단계;
    상기 메모리 참조 패턴 정보에 기초하여 자동 재충전 정책 또는 활성 페이지 정책 중 어느하나의 에너지 정책을 선택하는 단계; 및
    상기 에너지 정책에 해당하는 제어 신호를 메모리에 인가하는 단계
    를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  11. 제 10 항에 있어서, 상기 메모리 참조 패턴 정보를 추출하는 단계는,
    CPU 에 의한 기록/판독 명령으로부터 참조되는 메모리 주소의 연속 여부를 추출하는 단계를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  12. 제 11 항에 있어서, 상기 에너지 정책을 선택하는 단계는,
    상기 추출된 메모리 참조 패턴 정보가 연속된 주소를 참조하는 패턴인 경우 자동 재충전 정책을 선택하고, 그렇지 않은 경우 활성 페이지 정책을 선택하는 것을 특징으로 하는 에너지 절감 방법.
  13. 제 10 항 또는 제 11 항에 있어서, 상기 자동 재충전 정책은 재충전 명령에 의해 상기 메모리를 활성 모드에서 아이들 모드로 천이시키고, 상기 활성 페이지 정책은 상기 메모리를 재충전 명령없이 계속 활성 모드로 유지시키는 것을 특징으로 하는 에너지 절감 방법.
  14. 메모리 시스템의 에너지 절감 방법으로서,
    메모리 트랜젝션이 존재하지 않는 트랜젝션 비존재 기간(Tnt)을 추출하는 단계;
    미리 결정된 제 1 임계 클록 카운트(T1)를 수신하는 단계;
    상기 트랜젝션 비존재 기간 및 미리결정된 제 1 임계 클록 카운트에 기초하여 상기 메모리를 활성 모드에서 아이들 모드로 천이시키는 단계
    를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  15. 제 14 항에 있어서, 상기 아이들 모드로 천이시키는 단계는,
    상기 트랜젝션 비존재 기간이 상기 제 1 임계 클록 카운트보다 더 클 때 상기 메모리를 활성 모드에서 아이들 모드로 천이시키는 단계를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  16. 제 14 항에 있어서, 상기 제 1 임계 클록 카운트는,
    응용 프로그램의 메모리 참조 패턴, CPU 성능, 캐쉬 모듈의 성능, 메모리 성능 중 어느하나 또는 이들의 조합에 기초하여 결정되는 것을 특징으로 하는 에너지 절감 방법.
  17. 제 14 항에 있어서,
    미리 결정된 제 2 임계 클록 카운트(T2)를 수신하는 단계; 및
    상기 트랜젝션 비존재 기간 및 상기 제 2 임계 클록 카운트에 기초하여 상기 메모리를 전력 차단 모드로 천이시키는 단계를 더 포함하는 것을 특징으로 하는 에너지 절감 방법.
  18. 제 17 항에 있어서, 상기 전력 차단 모드로 천이시키는 단계는,
    상기 트랜젝션 비존재 기간이 상기 제 2 임계 클록 카운트보다 더 클 때 상기 메모리를 전력 차단 모드로 천이시키는 단계를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  19. 메모리 시스템의 에너지 절감 방법으로서,
    메모리 트랜젝션이 존재하지 않는 트랜젝션 비존재 기간(Tnt)을 추출하는 단계;
    미리 결정된 제 2 임계 클록 카운트(T2)를 수신하는 단계;
    상기 트랜젝션 비존재 기간 및 상기 제 2 임계 클록 카운트에 기초하여 상기 메모리를 전력 차단 모드로 천이시키는 단계
    를 포함하는 것을 특징으로 하는 에너지 절감 방법.
  20. 메모리 시스템의 에너지 절감 방법으로서,
    메모리 주소 버스의 버스 상태 정보를 추출하는 단계;
    상기 버스 상태 정보가 아이들 상태인 동안에 메모리 주소 버스가 하이(high)상태가 되게 하는 버스 제어 신호를 생성하는 단계; 및
    상기 버스 제어 신호에 기초하여 상기 메모리 주소 버스를 하이 상태로 유지시키는 단계를 포함하는 것을 특징으로 하는 에너지 절감 방법.
KR1020030071425A 2003-10-14 2003-10-14 메모리 시스템의 에너지 절감 방법 및 장치 KR20050035699A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030071425A KR20050035699A (ko) 2003-10-14 2003-10-14 메모리 시스템의 에너지 절감 방법 및 장치
US10/962,406 US20050081002A1 (en) 2003-10-14 2004-10-13 Memory system and method of managing a memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030071425A KR20050035699A (ko) 2003-10-14 2003-10-14 메모리 시스템의 에너지 절감 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20050035699A true KR20050035699A (ko) 2005-04-19

Family

ID=34420648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071425A KR20050035699A (ko) 2003-10-14 2003-10-14 메모리 시스템의 에너지 절감 방법 및 장치

Country Status (2)

Country Link
US (1) US20050081002A1 (ko)
KR (1) KR20050035699A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778103B2 (en) 2007-04-05 2010-08-17 Samsung Electronics Co., Ltd. Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
KR20190100850A (ko) * 2018-02-21 2019-08-29 서강대학교산학협력단 힙 메모리 오브젝트의 에너지 소모량 예측 방법 및 이를 구현하는 메모리 시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8478947B2 (en) * 2005-07-05 2013-07-02 Arm Limited Memory controller
US20070299929A1 (en) * 2006-06-27 2007-12-27 Nielsen Stig S Client device interface for portable communication devices
JP4837456B2 (ja) * 2006-06-28 2011-12-14 パナソニック株式会社 情報処理装置
CN102289277B (zh) * 2011-07-06 2013-12-11 中国科学院深圳先进技术研究院 数据中心应用服务的调度方法
US9281036B2 (en) * 2013-01-08 2016-03-08 Qualcomm Incorporated Memory device having an adaptable number of open rows
KR20160028680A (ko) * 2014-09-04 2016-03-14 삼성전자주식회사 데이터 저장 장치와 이의 작동 방법
US9740267B1 (en) * 2016-10-31 2017-08-22 International Business Machines Corporation Adjusting power management controls of a memory based on traffic
KR102480017B1 (ko) 2017-08-11 2022-12-21 삼성전자 주식회사 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
US10628317B1 (en) * 2018-09-13 2020-04-21 Parallels International Gmbh System and method for caching data in a virtual storage environment based on the clustering of related data blocks
KR20200089886A (ko) * 2019-01-18 2020-07-28 에스케이하이닉스 주식회사 데이터 저장 시스템 및 이를 위한 프리차지 정책 설정 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473572A (en) * 1993-02-16 1995-12-05 Chips And Technologies, Inc. Power saving system for a memory controller
US5860106A (en) * 1995-07-13 1999-01-12 Intel Corporation Method and apparatus for dynamically adjusting power/performance characteristics of a memory subsystem
JP2002236852A (ja) * 2001-02-08 2002-08-23 Hitachi Ltd ストレージ課金システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778103B2 (en) 2007-04-05 2010-08-17 Samsung Electronics Co., Ltd. Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
KR101286643B1 (ko) * 2007-04-05 2013-07-22 삼성전자주식회사 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법
KR20190100850A (ko) * 2018-02-21 2019-08-29 서강대학교산학협력단 힙 메모리 오브젝트의 에너지 소모량 예측 방법 및 이를 구현하는 메모리 시스템

Also Published As

Publication number Publication date
US20050081002A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
US7966506B2 (en) Saving power in a computer system
KR100626770B1 (ko) 메모리 페이지 종료 기법의 동적 조절 방법
US7800621B2 (en) Apparatus and methods for control of a memory controller
US7254067B2 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
KR100998389B1 (ko) 전력 절감을 위한 동적 메모리 크기 조정
US5826092A (en) Method and apparatus for performance optimization in power-managed computer systems
US6820209B1 (en) Power managed graphics controller
US7506192B2 (en) Method and apparatus for adaptive power management of memory subsystem
US7930564B2 (en) System and method for controlling processor low power states
US6618791B1 (en) System and method for controlling power states of a memory device via detection of a chip select signal
EP1481310B1 (en) Method and apparatus to monitor performance of a process
US20080288799A1 (en) Dynamic processor power management device and method thereof
US7870400B2 (en) System having a memory voltage controller which varies an operating voltage of a memory and method therefor
KR101944378B1 (ko) 메모리 장치에서의 동적 캐시 사이징 방법 및 이를 포함하는 프로세서
US5623646A (en) Controlling processing clock signals
KR20050035699A (ko) 메모리 시스템의 에너지 절감 방법 및 장치
US20160154452A1 (en) System and method for controlling the power mode of operation of a memory device
US6216233B1 (en) Maintaining a memory while in a power management mode
US20140281637A1 (en) Memory state management for electronic device
US7536519B2 (en) Memory access control apparatus and method for accomodating effects of signal delays caused by load
US20240061795A1 (en) Mechanism To Reduce Exit Latency For Deeper Power Saving Modes L2 In PCIe
CN117421176A (zh) 一种面向ddr功耗优化的智能控制方法及装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid