KR20050029783A - Manufacturing method of probe for testing flat panel display and probe thereby - Google Patents

Manufacturing method of probe for testing flat panel display and probe thereby Download PDF

Info

Publication number
KR20050029783A
KR20050029783A KR1020030065988A KR20030065988A KR20050029783A KR 20050029783 A KR20050029783 A KR 20050029783A KR 1020030065988 A KR1020030065988 A KR 1020030065988A KR 20030065988 A KR20030065988 A KR 20030065988A KR 20050029783 A KR20050029783 A KR 20050029783A
Authority
KR
South Korea
Prior art keywords
sacrificial substrate
conductor
forming
probe structure
insulator
Prior art date
Application number
KR1020030065988A
Other languages
Korean (ko)
Other versions
KR100554180B1 (en
Inventor
구철환
이정배
오성영
조용휘
김기준
Original Assignee
주식회사 파이컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이컴 filed Critical 주식회사 파이컴
Priority to KR1020030065988A priority Critical patent/KR100554180B1/en
Priority to AU2003282421A priority patent/AU2003282421A1/en
Priority to PCT/KR2003/002524 priority patent/WO2004049429A1/en
Priority to TW92132733A priority patent/TWI242647B/en
Priority to JP2005510296A priority patent/JP4430621B2/en
Publication of KR20050029783A publication Critical patent/KR20050029783A/en
Application granted granted Critical
Publication of KR100554180B1 publication Critical patent/KR100554180B1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method for manufacturing the probe to test the flat panel display and a probe manufactured by the same are provided to remove the difference of the thermal expansion coefficient in the adhesion process by removing the process for adhering a plurality of probe conductors using the epoxy. A probe structure to test the flat panel display includes a single sacrificial substrate provided with an insulating material(50), a plurality of conductors(60a,60b) and a pair of reinforcing materials(70a,70b). The insulating material(50) is formed in plate. The plurality of conductors(60a,60b) is arranged is such a way that it has a predetermined space on each of the top surface and the bottom surface of the insulating material(50) by using a photolithography and the etching process. The pair of reinforcing materials(70a,70b) fix the position of the conductors(60a,60b) by stacking on the top surface or the bottom surface of the insulating material(50).

Description

평판표시소자 검사용 프로브의 제조방법 및 이에 따른 프로브{Manufacturing method of probe for testing flat panel display and probe thereby}Manufacturing method of probe for testing flat panel display and probe hence}

본 발명은 평판표시소자 검사용 프로브의 제조방법 및 이에 따른 프로브에 관한 것이다.The present invention relates to a method for manufacturing a probe for inspecting a flat panel display device and a probe according thereto.

보다 상세하게는 MEMS 유닛의 생산 공정 중 본딩 머신을 이용하는 프로브 도전체의 접착 공정을 제거하여 프로브 도전체의 배열이 정확하게 이루어지도록 하는 평판표시소자 검사용 프로브의 제조방법 및 이에 따른 프로브에 관한 것이다.More particularly, the present invention relates to a method for manufacturing a probe for inspecting a flat panel display device and a probe according to the present invention, in which a bonding process of a probe conductor using a bonding machine is removed in a production process of a MEMS unit so that the arrangement of the probe conductor is accurately performed.

특히, 단일 희생기판에 MEMS 공정을 이용하여 희생기판의 양면에 프로브 도전체를 형성시키기 위한 평판표시소자 검사용 프로브의 제조방법 및 이에 따른 프로브에 관한 것이다.In particular, the present invention relates to a method of manufacturing a probe for inspecting a flat panel display device for forming probe conductors on both sides of a sacrificial substrate using a MEMS process on a single sacrificial substrate, and a probe accordingly.

일반적으로 TFT-LCD(Thin Film Transistor Liquid Crystal Display)는 평판디스플레이의 일종으로서, 무수히 많은 박막트랜지스터(TFT)와 화소전극이 배열되어 소정의 크기를 갖는 하판과, 상기 하판과 소정 간격으로 이격되어 있으며 색상을 나타내기 위한 컬러 필터와, 공통전극이 순차적으로 형성되어 하판과 소정간격 이격되어 있는 상판과, 상기 상판과 하판 사이의 이격공간에 채워져 있는 액정을 가지고 있다.In general, TFT-LCD (Thin Film Transistor Liquid Crystal Display) is a kind of flat panel display, in which a myriad of thin film transistors (TFTs) and pixel electrodes are arranged to be spaced apart from the lower plate and the lower plate at predetermined intervals. A color filter for displaying color, a common electrode are sequentially formed, and have an upper plate spaced apart from the lower plate by a predetermined distance, and a liquid crystal filled in the space between the upper plate and the lower plate.

이와 같은 TFT-LCD는 스위칭소자인 TFT와, 상판, 하판 사이에 있는 액정으로 인해 형성되는 충전영역(Capacitor region) 및 보조충전영역과, 상기 TFT의 온-오프를 구동하는 게이트 구동전극과, 외부의 영상신호를 인가하는 영상신호전극 등에 의해서 소정의 화면(동영상 포함)을 점등시키게 된다.Such a TFT-LCD includes a TFT, which is a switching element, a charge region and an auxiliary charge region formed by a liquid crystal between an upper plate and a lower plate, a gate driving electrode driving an on-off of the TFT, and an external device. The predetermined screen (including the video) is turned on by the video signal electrode or the like to which the video signal is applied.

그리고, 이와 같은 TFT-LCD 등의 평판표시소자는 제조를 완료한 후, 평판표시소자의 전극패드에 프로브 조립체의 프로브를 접촉하여 전기신호를 인가함으로써 평판표시소자의 정상 유무를 확인하여 불량 표시소자를 조기에 제거하는 테스트(Test)공정을 진행하고 있다.After the manufacturing of such a flat panel display device such as a TFT-LCD, the electrode of the flat panel display device is contacted with the probe of the probe assembly and an electric signal is applied to confirm whether the flat display device is normal or not. The test process to remove the prematurely is in progress.

이와 같은 평판표시소자의 테스트는, 니들 타입(Needle type), 블레이드 타입(Blade type), 필름 타입(Film type), MEMS(Micro Electro Mechanical System) 타입 등과 같이 다양한 형태의 프로브가 부착된 프로브 조립체를 구비한 프로빙 장치를 이용하여 이루어진다.The test of the flat panel display device includes a probe assembly to which various types of probes are attached, such as a needle type, a blade type, a film type, and a MEMS type. It is made using a probing device provided.

그리고, 상기 프로브 조립체를 이루고 있는 프로브는 다양한 기법에 의해 제작되고 있으며, 다양한 기법 중 하나로 강성재질의 보강판에 다이싱쏘(Dicing sawer) 및 니들 부착 공정 등에 의해서 상기 프로브를 간편하게 제작하는 방법이 본 출원인이 2003년 2월 7일자로 한국 특허 출원한 "평판표시소자 검사용 프로브의 제조방법, 이에 따른 프로브, 이를 구비한 프로브 조립체(출원번호: 10-2003-0007654) "에 게시되어 있다.In addition, the probe constituting the probe assembly is manufactured by a variety of techniques, and one of the various techniques is a method for easily manufacturing the probe by a dicing saw and a needle attaching process to a rigid reinforcement plate. It is published in Korean Patent Application No. 10,2003, entitled "Method for Producing a Probe for Testing a Flat Display Device, Probe According to the Probe, and a Probe Assembly With the Same (Application No .: 10-2003-0007654)".

그러나, 상기와 같이 강성재질의 보강판에 다이싱쏘 및 니들 부착 공정을 이용하여 프로브를 제작하는 경우 복수의 프로브 도전체를 접착하는 공정에서 열팽창 계수의 차이와 수작업에서 발생하는 오차로 인해 프로브 도전체가 부정확하게 정렬되는 문제점이 있다.However, when fabricating a probe by using a dicing saw and a needle attaching process to a rigid reinforcing plate as described above, the probe conductor may be formed due to a difference in coefficient of thermal expansion and an error occurring in manual work in the process of bonding a plurality of probe conductors. There is a problem with incorrect alignment.

또한, 프로브 도전체 접착 공정 전에 프로브 구조체를 형성시키기 위한 희생기판이 각각 필요할 뿐만 아니라, 상기 각각의 희생기판 상에 도전체를 형성시키기 위해 복수의 공정을 수행해야 하므로 원가가 상승하는 문제점이 있다.In addition, not only the sacrificial substrates for forming the probe structures are required before the probe conductor bonding process, but also a plurality of processes must be performed to form the conductors on the respective sacrificial substrates, thereby increasing the cost.

또한, 단일 프로브 블록을 제조하기 위하여 여러 공정을 이용함으로써 수율 하락 및 생산성이 감소된다는 문제점이 있다.In addition, there is a problem in that yield reduction and productivity are reduced by using multiple processes to manufacture a single probe block.

따라서, 본 발명은 상술한 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, MEMS 유닛의 생산 공정 중 본딩 머신을 이용하는 프로브 도전체의 접착 공정을 제거하여 프로브 도전체의 배열이 정확하게 이루어지도록 하기 위한 평판표시소자 검사용 프로브의 제조방법 및 이에 따른 프로브를 제공하는 데 있다. Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, an object of the present invention is to eliminate the bonding process of the probe conductor using a bonding machine in the production process of the MEMS unit to eliminate the arrangement of the probe conductor The present invention provides a method for manufacturing a probe for inspecting a flat panel display device and a probe accordingly.

또한, 본 발명의 다른 목적은, 단일 희생기판에 MEMS 공정을 이용하여 희생기판의 양면에 프로브 도전체를 형성시키기 위한 평판표시소자 검사용 프로브의 제조방법 및 이에 따른 프로브를 제공하는 데 있다. Another object of the present invention is to provide a method for manufacturing a probe for inspecting a flat panel display device for forming probe conductors on both sides of a sacrificial substrate using a MEMS process on a single sacrificial substrate, and a probe accordingly.

상기 목적을 달성하기 위한 본 발명에 따른 단일 희생기판을 이용한 복층(double layer) 프로브 구조체는, 판상의 절연체와, 포토리소그래피(Photolithography) 공정 및 식각공정을 이용하여 상기 절연체의 상부면 및 하부면 각각에 소정 간격을 갖도록 배열되되, 상하가 서로 평행하도록 형성되는 다수의 도전체를 포함하여 이루어지는 것을 특징으로 한다. In order to achieve the above object, a double layer probe structure using a single sacrificial substrate according to the present invention includes a plate-shaped insulator, a photolithography process and an etching process, respectively. Arranged to have a predetermined interval in, characterized in that it comprises a plurality of conductors are formed so that the top and bottom are parallel to each other.

또한 본 발명에 따른 단일 희생기판을 이용한 단층(single layer) 프로브 구조체는, 소정 크기를 갖는 판상의 절연체와, 포토리소그래피(Photolithography) 공정에 의해 상부면 또는 하부면에 소정 간격을 갖도록 배열되는 다수의 도전체를 포함하여 이루어지는 것을 특징으로 한다. In addition, a single layer probe structure using a single sacrificial substrate according to the present invention includes a plate-shaped insulator having a predetermined size and a plurality of arrays arranged at predetermined intervals on an upper surface or a lower surface by a photolithography process. It is characterized by comprising a conductor.

또한, 본 발명에 따른 단일 희생기판을 이용한 단층(single layer) 프로브 구조체는 제 1 절연체; 상기 제 1 절연체 상부에 단차부가 형성되도록 적층되는 제 2 절연체; 상기 제 1, 제 2 절연체 내부에 소정간격으로 삽입, 형성된 다수의 도전체; 및 상기 도전체의 일면에 소정 도금방식에 따라 전도성 물질이 적층되어, 형성되는 전도층을 포함하여 이루어지는 것을 특징으로 한다.In addition, a single layer probe structure using a single sacrificial substrate according to the present invention comprises: a first insulator; A second insulator stacked so that a stepped portion is formed on the first insulator; A plurality of conductors inserted into and formed at predetermined intervals in the first and second insulators; And a conductive layer formed by stacking a conductive material on one surface of the conductor according to a predetermined plating method.

또한, 본 발명에 따른 단일 희생기판을 이용한 프로브 구조체는, 에폭시의 상하부면에 세라믹 플레이트(ceramic plate)를 적층시켜 형성되는 절연체; 상기 절연체의 상하부면에 소정 간격으로 형성되는 다수의 도전체; 상기 도전체의 일면에 소정 도금방식에 따라 적층되는 전도층; 및 상기 절연체 상하부면에 적층되어 상기 도전체의 위치를 고정시키는 보강재를 포함하여 이루어지는 것을 특징으로 한다.In addition, the probe structure using a single sacrificial substrate according to the present invention, the insulator formed by laminating a ceramic plate (ceramic plate) on the upper and lower surfaces of the epoxy; A plurality of conductors formed at predetermined intervals on upper and lower surfaces of the insulator; A conductive layer laminated on one surface of the conductor according to a predetermined plating method; And a reinforcing member laminated on upper and lower surfaces of the insulator to fix the position of the conductor.

또한 본 발명에 따른 단일 희생기판을 이용한 프로브 구조체의 제조방법은 포토리소그래피 공정 및 식각공정을 이용하여 소정 두께의 단일 희생기판 상하부면에 제 1 트렌치를 형성시키는 제 1 트렌치 형성단계; 상기 제 1 트렌치를 도전물질로 매립하여 도전체를 형성시키는 도전체 형성단계; 포토리소그래피 공정 및 식각공정을 이용하여 상기 도전체 하부로 제 2 트렌치를 형성하는 제 2 트렌치 형성단계; 상기 제 2 트렌치를 절연물질로 매립하여 절연체를 형성시키는 절연체 형성단계; 상기 절연체가 형성된 상기 희생기판 상부면 또는 하부면 중 적어도 일면에 보강재를 형성시키는 보강재 형성단계; 및 상기 희생기판을 제거하는 마무리 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, the method of manufacturing a probe structure using a single sacrificial substrate according to the present invention comprises the steps of: forming a first trench in upper and lower surfaces of a single sacrificial substrate having a predetermined thickness by using a photolithography process and an etching process; A conductor forming step of forming a conductor by filling the first trench with a conductive material; Forming a second trench under the conductor by using a photolithography process and an etching process; An insulator forming step of forming an insulator by filling the second trench with an insulating material; A reinforcing member forming step of forming a reinforcing material on at least one surface of the upper or lower surface of the sacrificial substrate on which the insulator is formed; And a finishing step of removing the sacrificial substrate.

또한 본 발명에 따른 단일 희생기판을 이용한 프로브 구조체의 다른 제조방법은 소정 두께의 단일 희생기판 상부에 도전체 형성을 위한 제 1 보호막 패턴을 형성하는 단계; 상기 제 1 보호막 패턴 내부에 도전성 물질을 매립함으로써 상부 도전체를 형성시키는 상부 도전체 형성단계; 상기 도전체가 형성된 상기 희생기판 상부에 보강재 형성을 위한 제 2 보호막 패턴을 형성하는 단계: 상기 제 2 보호막 패턴 내부에 상부 보강재를 형성시키는 상부 보강재 형성단계; 포토리소그래피 및 식각공정을 이용하여 상기 상부 도전체가 노출되도록 희생기판 하부면에 트렌치를 형성하는 트렌치 형성단계; 상기 트렌치를 절연물질로 매립하여 절연체를 형성하는 절연체 형성단계; 및 상기 희생기판을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다. In addition, another method of manufacturing a probe structure using a single sacrificial substrate according to the present invention comprises the steps of forming a first protective film pattern for forming a conductor on a single sacrificial substrate of a predetermined thickness; An upper conductor forming step of forming an upper conductor by filling a conductive material in the first passivation layer pattern; Forming a second protective film pattern for forming a reinforcing material on the sacrificial substrate on which the conductor is formed: forming an upper reinforcing material in the second protective film pattern; Forming a trench in a lower surface of the sacrificial substrate to expose the upper conductor by using photolithography and etching processes; An insulator forming step of forming an insulator by filling the trench with an insulating material; And removing the sacrificial substrate.

특히, 본 발명은 상기 희생기판을 제거하기 이전에, 상기 절연체 형성단계를 통해 형성된 절연체 상부에 제 3 보호막 패턴을 형성한 후, 상기 제 3 보호막 패턴 내부에 도전성 물질을 매립하여 하부 도전체를 형성하는 하부 도전체 형성단계; 및 상기 하부 도전체를 형성한 후, 상기 하부 도전체 상부에 제 4 보호막 패턴을 형성한 후, 상기 제 4 보호막 패턴 내부에 하부 보강재를 형성하는 하부 보강재 형성단계를 더 포함하는 것을 특징으로 한다.In particular, before the sacrificial substrate is removed, a third protective film pattern is formed on the insulator formed through the insulator forming step, and then a lower conductive material is formed by embedding a conductive material in the third protective film pattern. Forming a lower conductor; And after forming the lower conductor, forming a fourth passivation layer pattern on the lower conductor, and forming a lower reinforcement inside the fourth passivation layer pattern.

또한 본 발명에 따른 단일 희생기판을 이용한 프로브 구조체의 또다른 제조방법은 소정 두께로 연마, 형성된 소정 재질의 단일 희생기판의 소정 부분에 절연체 형성을 위한 트렌치(trench)를 형성시키는 트렌치 형성 단계; 상기 트렌치에 절연물질을 매립하여 절연체를 형성시키는 절연체 형성단계; 상기 절연체가 형성된 상기 희생기판 상하부면에 보호막 패턴을 형성한 후, 상기 보호막 패턴 내부에 도전성 물질을 매립함으로써 도전체를 형성시키는 도전체 형성단계; 및 상기 희생기판을 제거하는 마무리 단계를 포함하여 이루어지는 것을 특징으로 한다. In addition, another method of manufacturing a probe structure using a single sacrificial substrate according to the present invention includes a trench forming step of forming a trench for forming an insulator in a predetermined portion of a single sacrificial substrate of a predetermined material polished and formed to a predetermined thickness; An insulator forming step of forming an insulator by filling an insulating material in the trench; A conductor forming step of forming a conductor by forming a protective layer pattern on upper and lower surfaces of the sacrificial substrate on which the insulator is formed, and then embedding a conductive material in the protective layer pattern; And a finishing step of removing the sacrificial substrate.

또한 본 발명에 따른 단일 희생기판을 이용한 프로브 구조체의 또다른 제조방법은 단일 희생기판 상부면의 소정 부분에 소정 깊이의 트렌치를 형성시키는 트렌치 형성단계; 상기 트렌치가 형성된 상기 희생기판 상에 상기 트렌치가 개방되도록 제 1 보호막 패턴을 형성시키는 제 1 보호막 패턴 형성단계; 상기 제 1 보호막 패턴에 의해 개방된 상기 트렌치에 에칭 공정에 의해 제거되는 트렌치 매립 물질을 매립하는 트렌치 매립 단계; 상기 희생기판 상하부면에 포토리소그래피 공정을 이용하여 도전체 형성을 위한 제 2 보호막 패턴을 형성시키는 제 2 보호막 패턴 형성단계; 상기 제 2 보호막 패턴에 의하여 정해지는 특정한 위치에 도전체를 형성시키는 도전체 형성단계; 상기 도전체가 형성된 상기 희생기판 상하부면에 보강재 형성을 위한 제 3 보호막 패턴을 형성시키는 제 3 보호막 형성단계; 상기 제 3 보호막 패턴에 의하여 정해지는 특정한 위치에 보강재를 형성시키는 보강재 형성단계; 및 상기 희생기판 중 상기 트렌치 매립 물질로 구분된 부분을 제거시키는 마무리 단계를 포함하여 이루어지는 것을 특징으로 한다. In addition, another method of manufacturing a probe structure using a single sacrificial substrate according to the present invention includes a trench forming step of forming a trench of a predetermined depth in a predetermined portion of the upper surface of the single sacrificial substrate; Forming a first passivation layer pattern on the sacrificial substrate on which the trench is formed to open the trench; A trench filling step of embedding a trench filling material removed by an etching process into the trench opened by the first passivation layer pattern; A second passivation layer pattern forming step of forming a second passivation layer pattern for forming a conductor on the upper and lower surfaces of the sacrificial substrate by using a photolithography process; A conductor forming step of forming a conductor at a specific position determined by the second passivation layer pattern; Forming a third passivation layer pattern for forming a reinforcement on upper and lower surfaces of the sacrificial substrate on which the conductor is formed; A reinforcing member forming step of forming a reinforcing material at a specific position determined by the third passivation layer pattern; And a finishing step of removing portions of the sacrificial substrate separated by the trench buried material.

이하에서는 상기 단일희생기판을 이용한 프로브 구조체의 각 구성요소를 첨부된 도 1a 내지 도 2c를 참고하여 상세히 설명한다. Hereinafter, each component of the probe structure using the single sacrificial substrate will be described in detail with reference to FIGS. 1A to 2C.

먼저 상기 절연체(50)는 판상이며, 세라믹(ceramic) 등 절연성을 가진 물질을 사용하여 형성된다. 이때 상기 절연체(50)는 그 두께를 240㎛로 형성시키는 것이 바람직하며, 상기 절연체는 그 단면 양단이 단차진 형상 또는 경사진 형상인 것이 바람직하다. 또한 상기 절연체(50)는 절연 기능뿐만 아니라 상기 프로브 구조체의 형태를 유지하는 기능도 수행하므로 경성 재료(hard material)로 형성되는 것이 바람직하다. First, the insulator 50 is plate-shaped, and is formed by using an insulating material such as ceramic. At this time, the insulator 50 is preferably formed to have a thickness of 240㎛, the insulator is preferably both ends of the cross-sectional shape or inclined shape. In addition, since the insulator 50 performs not only an insulation function but also a function of maintaining the shape of the probe structure, the insulator 50 is preferably formed of a hard material.

다음으로 상기 도전체(60a, 60b)는 니켈(Ni) 또는 니켈 합금 재질로 형성되며, 그 형상이 긴 직사각형의 막대 모양이면서 양 끝단은 뾰족하게 가공되어 있는 형상이다. 상기 도전체는 그 형성위치와 크기가 포토리소그래피(Photolithography) 공정에 의해서 결정되며, 상기 절연체의 상부면과 하부면에 평행하게 소정간격으로 위치된다. 이때 상기 도전체(60a, 60b)는 상기 절연체(50)의 상하부 양면에 접촉성형된다. 물론 상기 도전체는 상기 절연체(50)의 상하부 양면에 2중으로 형성되는 것뿐만 아니라, 상기 절연체(50) 내부에 1열로 배열, 형성될 수 도 있다. Next, the conductors 60a and 60b are formed of nickel (Ni) or a nickel alloy material, and the shape of the conductors 60a and 60b is a long rectangular rod, and both ends are sharply processed. The location and size of the conductor are determined by a photolithography process, and are positioned at predetermined intervals in parallel to the upper and lower surfaces of the insulator. In this case, the conductors 60a and 60b are contact-molded on both upper and lower surfaces of the insulator 50. Of course, the conductors may be formed not only in two layers on both upper and lower surfaces of the insulator 50 but also arranged and arranged in one row in the insulator 50.

도전체가 1 열로 배열 형성되는 경우에는 도 2a 내지 도 2c에서 확인할 수 있듯이 단층(single layer) 프로브 구조체가 형성된다. When the conductors are arranged in one row, as shown in FIGS. 2A to 2C, a single layer probe structure is formed.

그리고 상기 도전체(60a, 60b)는, 상기 프로브 구조체를 상기 프로브 구조체의 상부에서 직시할 때, 상기 절연체(50)의 상부면에 설치된 도전체(60a)가 상기 절연체의 하부면에 이웃하여 설치된 도전체(60b) 사이에 위치되도록 형성시킨다. The conductors 60a and 60b are provided with a conductor 60a provided on the upper surface of the insulator 50 adjacent to the lower surface of the insulator when the probe structure is viewed directly from above the probe structure. It is formed to be located between the conductor (60b).

또한, 상기 절연체(50)의 상부면에 설치되는 도전체(60a)와 하부면에 설치되는 도전체(60b)의 길이는 동일하고, 또한 도전체(60a, 60b)중 상기 절연체(50) 좌우측 외부로 돌출되는 부분의 길이도 전부 동일하게 형성된다. In addition, the lengths of the conductor 60a provided on the upper surface of the insulator 50 and the conductor 60b provided on the lower surface are the same, and the left and right sides of the insulator 50 are among the conductors 60a and 60b. The length of the part which protrudes to the outside is also formed all the same.

그리고 도 1c에서 확인할 수 있듯이 상기 절연체(50)의 상부면에 위치한 도전체(60a)의 끝단이 상기 절연체(50) 하부면에 위치한 도전체(60b)의 끝단보다 더 돌출된다. 특히, 상기 절연체(50)의 상부면에 위치한 도전체(60a)의 끝단과 상기 절연체(50) 하부면에 위치한 도전체(60b)의 끝단을 연결한 선(55)이 상기 도전체의 표면과 이루는 각도(45)를 30 내지 60도가 되도록 상기 절연체(50)의 상하부에 도전체(60a, 60b)가 형성되는 것이 바람직하다. 이때 상기 각 도전체(60a, 60b)는 그 두께가 60±5㎛가 되도록 제조된 것을 사용한다.  As shown in FIG. 1C, an end of the conductor 60a disposed on the upper surface of the insulator 50 protrudes more than an end of the conductor 60b positioned on the lower surface of the insulator 50. In particular, a line 55 connecting the end of the conductor 60a on the upper surface of the insulator 50 and the end of the conductor 60b on the lower surface of the insulator 50 is connected to the surface of the conductor. It is preferable that the conductors 60a and 60b are formed on the upper and lower portions of the insulator 50 such that the angle 45 is 30 to 60 degrees. At this time, each of the conductors (60a, 60b) is used to be manufactured so that the thickness is 60 ± 5㎛.

또한, 상기 각 도전체(60a, 60b)에는 그 표면에 상기 도전체 보다 전기 전도성이 우수한 전도성 물질(80a, 80b)이 얇게 형성된다. 이때, 상기 전도성 물질로는 금 도금층이 형성되는 것이 바람직하다. 상기 전도성 물질(80a, 80b)은 상기 도전체의 전도성을 향상시키기 위해 형성되는 것이다. In addition, each of the conductors 60a and 60b is formed on the surface thereof with a thinner conductive material 80a and 80b having better electrical conductivity than the conductor. In this case, it is preferable that the gold plating layer is formed as the conductive material. The conductive materials 80a and 80b are formed to improve conductivity of the conductor.

마지막으로 보강재(70a, 70b)는 에폭시 또는 세라믹 플레이트 또는 에폭시와 세라믹 플레이트를 접합하여 형성되며, 상기 도전체(60a, 60b)를 보강하기 위하여 상기 도전체(60a, 60b)의 상부에 접촉성형된다. Finally, the reinforcing materials 70a and 70b are formed by bonding an epoxy or ceramic plate or an epoxy and a ceramic plate, and are contact-molded on top of the conductors 60a and 60b to reinforce the conductors 60a and 60b. .

또한 본 발명은 복층(double layer) 프로브 구조체 뿐만 아니라 단층(single layer) 프로브 구조체도 개시하고 있는데, 상기 단층 프로브 구조체는 도 2a 내지 2c에서 확인할 수 있듯이 소정 크기의 판상 절연체(120)와, 상기 절연체 내부에 다수개가 일정한 간격으로 평행하게 형성되며, 상기 간격이 포토리소그래피 공정에 의하여 결정되는 도전체(90)와, 상기 절연체(120) 상하면 중 일면에 접촉 성형된 판상의 보강재(100)로 구성된다.The present invention also discloses a single layer probe structure as well as a double layer probe structure. The single layer probe structure includes a plate-shaped insulator 120 having a predetermined size and the insulator as shown in FIGS. 2A to 2C. A plurality is formed in parallel at a constant interval therein, the gap is composed of a conductor 90 is determined by a photolithography process, and the plate-shaped reinforcement 100 contact-molded on one surface of the upper and lower surfaces of the insulator 120. .

물론, 상기 단층 프로브 구조체에서 상기 도전체(90)의 일면에는 전기 전도성이 우수한 물질이 형성된다. 이때 상기 전도성 물질로는 금 도금층(110)이 형성되는 것이 바람직하다. Of course, a material having excellent electrical conductivity is formed on one surface of the conductor 90 in the single layer probe structure. In this case, it is preferable that the gold plating layer 110 is formed as the conductive material.

상기 단층 프로브 구조체의 각 구성요소도 상기 복층 프로브 구조체의 각 구성요소와 동일하며, 그 기능 및 작용 또한 동일하므로 그 상세한 설명에 대해서는 생략하기로 한다. Each component of the single layer probe structure is also the same as each component of the multilayer probe structure, and its functions and functions are also the same, and thus the detailed description thereof will be omitted.

이하에서는 본 발명의 각 실시예에 의하여 제조되는 단일 희생기판을 이용한 프로브 구조체의 구조를 도면을 참조하여 상세히 설명한다. Hereinafter, a structure of a probe structure using a single sacrificial substrate manufactured by each embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 실시예 1에 의하여 제조되는 단일 희생기판을 이용한 프로브 구조체를 나타내는 사시도이다. Figure 3 is a perspective view showing a probe structure using a single sacrificial substrate prepared in Example 1.

첨부 도면 도 3에 도시된 바와 같이, 상기 프로브 구조체에는 도전체(122a, 122b)가 희생기판 상하부면에 소정 간격으로 평행하게 배열 형성된다. 상기 도전체(122a, 122b)는 실리콘 재질의 희생기판 상하부면에 포토리소그래피 공정 및 식각공정에 의해 형성된 제 1 트렌치에 도전성 물질이 매립됨으로써 형성된다. 그리고 상기 도전체(122a, 122b)의 일면에는 상기 도전체(122a, 122b)의 전도성을 향상시키기 위하여 상기 도전체보다 전기 전도성이 우수한 전도성 물질이 얇은 층으로 형성되어 전도성 물질층이 형성된다. As shown in FIG. 3, conductors 122a and 122b are formed on the probe structure in parallel at predetermined intervals on the upper and lower surfaces of the sacrificial substrate. The conductors 122a and 122b are formed by filling conductive materials in first trenches formed by photolithography and etching on upper and lower surfaces of a sacrificial substrate made of silicon. In addition, in order to improve conductivity of the conductors 122a and 122b, one surface of the conductors 122a and 122b is formed of a thin layer of a conductive material having better electrical conductivity than the conductor, thereby forming a conductive material layer.

또한, 상기 프로브 구조체에는 절연체(124a, 124b)가 상하에 형성된다. 상기 절연체(124a, 124b)는 에칭 공정에 의해 희생기판 상하부 양면에 형성된 제 2 트렌치에 절연성 물질을 도포시킴으로써 형성된다. 이때, 상기 절연성 물질로는 에폭시가 바람직하다. In addition, insulators 124a and 124b are formed above and below the probe structure. The insulators 124a and 124b are formed by applying an insulating material to the second trenches formed on the upper and lower surfaces of the sacrificial substrate by an etching process. At this time, epoxy is preferable as the insulating material.

마지막으로 상기 프로브 구조체에는 보강재(126)가 구비되는데, 이때 상기 보강재(126)는 상기 절연체(124a, 124b) 중 적어도 어느 하나의 외측면에 형성된다. 상기 보강재(126)로는 경성재료가 적합한데, 세라믹 플레이트를 상기 절연체(124a, 124b)에 접합하여 형성시키는 것이 바람직하다. Finally, the probe structure is provided with a reinforcing material 126, wherein the reinforcing material 126 is formed on the outer surface of at least one of the insulators (124a, 124b). A hard material is suitable as the reinforcing material 126. It is preferable to form a ceramic plate by joining the insulators 124a and 124b.

도 4는 본 발명의 실시예 2에 의하여 제조되는 단일 희생기판을 이용한 프로브 구조체의 구조를 나타내는 사시도이다. Figure 4 is a perspective view showing the structure of a probe structure using a single sacrificial substrate prepared by Example 2 of the present invention.

상기 실시예 2에 의한 프로브 구조체에는 도 4에 도시된 바와 같이, 중앙부에 절연체(128)가 구비된다. 이때 상기 절연체(128)는 에폭시(128a)와 세라믹 플레이트(128b)가 접합되어 형성된다. 즉, 상기 절연체(128)는 희생기판의 소정 부위에 에칭 공정을 이용하여 트렌치를 형성시키고, 상기 트렌치에 에폭시(128a)를 도포한 후, 상기 에폭시(128a)가 경화되기 전에 세라믹 플레이트(128b)를 삽입, 접합시킴으로써 형성된다. 이때 에폭시(128a)는 접착제로 이용되는 것이다.As illustrated in FIG. 4, the probe structure according to the second embodiment includes an insulator 128 at a central portion thereof. At this time, the insulator 128 is formed by bonding the epoxy 128a and the ceramic plate 128b. That is, the insulator 128 forms a trench in a predetermined portion of the sacrificial substrate by using an etching process, applies an epoxy 128a to the trench, and then cures the ceramic plate 128b before the epoxy 128a is cured. It is formed by inserting and joining. At this time, the epoxy (128a) is used as an adhesive.

그리고 상기 절연체(128)의 상하 양면에는 도전체(130a, 130b)가 소정간격으로 평행하게 배열 형성된다. 이때, 상기 도전체(130a, 130b)는 상기 희생기판의 상하부면 소정부위에 포토리소그래피 공정을 이용하여 제 1 보호막 패턴을 형성시킨 후, 상기 제 1 보호막 패턴에 의해 개방된 영역에 도전성 물질을 증착시킴으로써 형성된다. 이때, 상기 도전성 물질이 전해 도금 방식에 의하여 형성되는 경우에는 상기 희생기판 상하부면에 씨드층을 미리 형성시켜야 한다. In addition, the conductors 130a and 130b are arranged in parallel on the upper and lower surfaces of the insulator 128 at predetermined intervals. In this case, the conductors 130a and 130b form a first passivation layer pattern on a predetermined portion of the upper and lower surfaces of the sacrificial substrate by using a photolithography process, and then deposit a conductive material on an area opened by the first passivation layer pattern. It is formed by. At this time, when the conductive material is formed by the electroplating method, the seed layer should be formed in advance on the upper and lower surfaces of the sacrificial substrate.

또한, 상기 도전체(130a, 130b)의 일면에는 상기 도전체의 전도성을 향상시키기 위하여 상기 도전체보다 전기 전도성이 우수한 전도성 물질층(132a, 132b)이 형성된다. 이때, 상기 전도성 물질로는 금(Au)이 바람직하다. In addition, on one surface of the conductors 130a and 130b, conductive material layers 132a and 132b having better electrical conductivity than the conductors are formed to improve conductivity of the conductors. In this case, gold (Au) is preferable as the conductive material.

마지막으로 상기 절연체의 상하부 양면에는 보강재(134a, 134b)가 형성됨으로써, 상기 도전체(130a, 130b)를 보호, 고정시킨다. 상기 보강재(134a, 134b)로는 에폭시 또는 에폭시에 의하여 접촉 고정되는 세라믹이 사용되는 것이 바람직하다. Finally, reinforcing materials 134a and 134b are formed on both upper and lower surfaces of the insulator, thereby protecting and fixing the conductors 130a and 130b. As the reinforcing materials 134a and 134b, it is preferable to use an epoxy or a ceramic contact fixed with the epoxy.

도 5는 본 발명의 실시예 3에 의하여 제조되는 단일 희생기판을 이용한 프로브 구조체의 구조를 나타내는 사시도이다. 5 is a perspective view showing the structure of a probe structure using a single sacrificial substrate manufactured by Example 3 of the present invention.

도 5에 도시된 바와 같이, 상기 프로브 구조체에는 중앙부에 절연체(136)가 구비되고, 상기 절연체(136) 상하부 양면에 도전체(138a, 138b)가 소정간격으로 배열 형성된다. 그리고, 상기 도전체(138a, 138b)가 형성된 상기 절연체(136) 상하부 양면에 보강재(140a, 140b)가 접촉 형성된다. 또한, 상기 각 도전체(138a, 138b)의 외측면에는 상기 도전체보다 전기 전도성이 우수한 물질이 얇은 층(142a, 142b)으로 형성된다. As shown in FIG. 5, the probe structure includes an insulator 136 at a central portion thereof, and conductors 138a and 138b are arranged at predetermined intervals on both sides of upper and lower portions of the insulator 136. In addition, reinforcing members 140a and 140b are in contact with both sides of upper and lower surfaces of the insulator 136 on which the conductors 138a and 138b are formed. In addition, the outer surface of each of the conductors 138a and 138b is formed of a thin layer 142a and 142b of a material having better electrical conductivity than the conductor.

이때, 상기 절연체(136)는 희생기판의 소정 부위에 절연체 형성을 위한 트렌치를 형성한 후, 상기 트렌치에 절연체를 매립하여 형성된다. 절연체로는 세라믹이 바람직하며, 상기 절연체는 그 단면의 형상이 직사각형 또는 단면의 양단이 단차진 모양인 것 또는 단면의 양단이 경사진 모양인 것 등을 이용할 수 있다. 그리고 상기 절연체(136)가 형성된 희생기판의 양면에 포토리소그래피 공정을 이용하여 제 1 보호막 패턴을 형성하고, 상기 제 1 보호막 패턴에 의해 개방된 영역에 도전성 물질을 증착시켜 도전체(138a, 138b)가 형성되도록 한다. 또한, 상기 보강재(140a, 140b)는 상기 도전체(138a, 138b)가 형성된 상기 희생기판의 양면에 포토리소그래피 공정을 이용하여 제 2 보호막 패턴을 형성시킨 후, 상기 제 2 보호막 패턴에 의해 개방된 영역에 보강재 물질을 매립하여 보강재(140a, 140b)가 형성되도록 한다. At this time, the insulator 136 is formed by forming a trench for forming an insulator in a predetermined portion of the sacrificial substrate, and then filling the insulator in the trench. Ceramic is preferably used as the insulator, and the insulator may have a rectangular cross section or a stepped shape at both ends of the cross section, or an inclined shape at both ends of the cross section. Then, a first passivation layer pattern is formed on both surfaces of the sacrificial substrate on which the insulator 136 is formed using a photolithography process, and a conductive material is deposited on an area opened by the first passivation layer pattern to form conductors 138a and 138b. To be formed. In addition, the reinforcing members 140a and 140b form a second passivation layer pattern on both sides of the sacrificial substrate on which the conductors 138a and 138b are formed by using a photolithography process, and then open by the second passivation layer pattern. A reinforcement material is buried in the region so that the reinforcements 140a and 140b are formed.

또한, 실시예 4, 5에 의하여 제조되는 단일 희생기판을 이용한 프로브 구조체도 상기 도 5에 도시된 것과 동일한 구조를 가진다. 따라서, 상기 프로브 구조체의 구조에 대한 상세한 설명은 생략한다. In addition, the probe structure using a single sacrificial substrate prepared in Examples 4 and 5 also has the same structure as shown in FIG. Therefore, detailed description of the structure of the probe structure is omitted.

이하에서는 상기 프로브 구조체 제조방법의 구체적인 실시예를 설명하기 전에 상기 프로브 구조체 제조방법의 공통적인 단계를 먼저 상세하게 설명한다. Hereinafter, common steps of the probe structure manufacturing method will be described in detail before describing specific embodiments of the probe structure manufacturing method.

먼저 희생기판 준비단계에서는 실리콘(Si) 재질의 웨이퍼(Wafer) 또는 세라믹(Ceramic) 재질의 희생기판을 준비한다. 일반적으로 상기 희생기판은 그 두께가 400 ~ 500㎛인 것이 바람직하다. First, in the preparing of the sacrificial substrate, a sacrificial substrate of a silicon (Si) material or a ceramic material is prepared. In general, the sacrificial substrate is preferably 400 ~ 500㎛ thickness.

다음으로 절연체 형성 단계는 건식식각 공정을 이용하여 상기 희생기판 상하부면의 소정 부분에 트렌치를 형성시키고, 상기 트렌치에 절연체를 삽입하거나, 성형시켜 상기 희생기판에 절연체를 형성시킨다. 이때, 절연체로 사용되는 재료는 세라믹 또는 에폭시(epoxy) 등을 들 수 있다. 즉, 상기 트렌치에 에폭시(epoxy)를 먼저 도포하고, 상기 트렌치와 같은 크기로 미리 제작되어 있는 세라믹 플레이트를 상기 에폭시가 경화되기 전에 상기 트렌치에 삽입하여 접합시킴으로써 형성된다. 또는 상기 트렌치와 같은 크기로 미리 제작되어 있는 세라믹 플레이트를 상기 트렌치에 삽입한 후 상기 트렌치와 상기 세라믹 플레이트 사이의 틈에 에폭시를 도포하여 접합시킴으로써 형성될 수도 있다. Next, the insulator forming step may form a trench in a predetermined portion of the upper and lower surfaces of the sacrificial substrate using a dry etching process, and insulate or insert an insulator into the trench to form an insulator on the sacrificial substrate. In this case, the material used as the insulator may be ceramic or epoxy. That is, it is formed by first applying an epoxy to the trench, and then inserting a ceramic plate, which is prepared in the same size as the trench, into the trench before the epoxy is cured. Alternatively, the ceramic plate may be formed by inserting a ceramic plate prepared in the same size as the trench into the trench and then applying epoxy to the gap between the trench and the ceramic plate.

그리고 상기 세라믹 플레이트는 직육면체 형상일 수도 있지만, 도 11a, 도 11b에 도시된 바와 같이 그 단면이 마름모나 계단형인 형상일 수도 있다. The ceramic plate may have a rectangular parallelepiped shape, but may have a rhombus or stepped shape as shown in FIGS. 11A and 11B.

또한 상기 희생기판의 상하부면의 소정부분을 식각하는 방법에는 다이싱(dicing) 공정이나, 포토레지스트를 사용하여 형성된 보호막 패턴을 이용하여 상기 희생기판을 식각하는 건식 식각(dry etching) 공정 등이 포함된다. In addition, a method of etching a predetermined portion of the upper and lower surfaces of the sacrificial substrate includes a dicing process or a dry etching process of etching the sacrificial substrate using a protective film pattern formed using a photoresist. do.

다만, 상기 희생기판으로 세라믹을 준비한 경우에는 희생기판인 세라믹 자체가 절연체이므로, 상기 희생기판 상부에 절연체를 형성시키는 공정을 생략할 수 있다.However, when the ceramic is prepared as the sacrificial substrate, since the ceramic itself as the sacrificial substrate is an insulator, the step of forming an insulator on the sacrificial substrate may be omitted.

다음으로 도전체 형성 단계는, 상기 절연체가 형성된 상기 희생기판 상하부면에 상기 도전체 형상의 패턴을 형성시키고, 상기 패턴을 이용하여 특정한 위치에 정확하게 도전체를 형성시키는 단계이다. 이때 상기 절연체는 니켈(Ni) 또는 니켈 합금을 사용하는 것이 바람직하다. Next, in the conductor forming step, the conductive pattern is formed on upper and lower surfaces of the sacrificial substrate on which the insulator is formed, and the conductor is formed at a specific position using the pattern. In this case, the insulator is preferably nickel (Ni) or nickel alloy.

먼저 상기 희생기판에 도전체가 형성되어야 하는 정확한 위치에 포토레지스트를 사용하여 도전체 형상의 패턴을 형성시킨 후, 상기 패턴을 이용하여 도전체를 전해 도금(eletroplating) 방식을 이용하여 형성시키는 것이다. 따라서 본 발명에 의한 프로브 구조체는 구조체의 배열 간격이나 구조체의 위치 및 절연체 상하면에 위치한 도전체간의 위치관계 등이 매우 정밀하고도 재현성이 높아서, 본딩 공정을 수작업으로 수행하는 경우보다 불량률이 매우 낮아지는 장점이 있다. First, a conductor-shaped pattern is formed by using a photoresist at the exact position where the conductor is to be formed on the sacrificial substrate, and then the conductor is formed by using the electroplating method. Therefore, the probe structure according to the present invention has very high accuracy and reproducibility such as the arrangement interval of the structure, the position of the structure, and the positional relationship between the conductors located on the upper and lower surfaces of the insulator, so that the defect rate is much lower than that of the manual bonding process. There is an advantage.

다만, 상기 도전체는 도금 공정에 의하여 형성되므로 도금 공정 수행의 용이를 위하여 상기 도금 공정 수행전에 상기 희생기판의 표면에 씨드층(Seed layer)을 먼저 형성시킨 후 진행하여야 한다. 이때 상기 씨드층은 스퍼터링(Sputtering) 방식에 의해 형성된다. 그리고 상기 씨드층은 티타늄(Ti) 과 구리(Cu) 층으로 이루어지는 것이 바람직하다. 상기 티타늄 층은 상기 희생기판과 상기 구리층의 접착도를 높이는 기능을 하며, 상기 구리층은 후속 도금 공정에서 도금의 씨드층으로 기능한다. However, since the conductor is formed by the plating process, a seed layer must first be formed on the surface of the sacrificial substrate before the plating process to facilitate the plating process. In this case, the seed layer is formed by a sputtering method. The seed layer is preferably made of a titanium (Ti) and a copper (Cu) layer. The titanium layer functions to increase the adhesion between the sacrificial substrate and the copper layer, and the copper layer functions as a seed layer for plating in a subsequent plating process.

그리고 상기 도전체는 그 재질이 니켈(Ni) 또는 니켈 합금이다. The conductor is made of nickel (Ni) or a nickel alloy.

다음으로 보강재 형성 단계는 상기 도전체가 형성된 상기 희생기판 상에 보강재를 접촉, 성형시키는 공정이다. 이때 사용되는 보강재료는 에폭시(epoxy)나 세라믹(Ceramic)이 있다. 특히, 에폭시를 먼저 도포하고 나서 상기 에폭시가 경화되기 전에 그 상부면에 세라믹 플레이트를 접합하여 보강재로 사용하는 것이 바람직하다. Next, the reinforcing material forming step is a process of contacting and molding the reinforcing material on the sacrificial substrate on which the conductor is formed. At this time, the reinforcing material used is epoxy or ceramic. In particular, it is preferable to apply the epoxy first, and then to bond the ceramic plate to the upper surface thereof before the epoxy is cured and use it as a reinforcing material.

즉, 상기 보강재는 먼저 포토레지스트를 이용하여 상기 보강재 패턴을 형성시킨 후 상기 패턴 내에 보강재를 도포시킴으로써 형성된다. That is, the reinforcement is formed by first forming the reinforcement pattern using a photoresist and then applying the reinforcement in the pattern.

마지막으로 마무리 단계는 상기 희생기판 중 잔존부분을 습식식각 공정을 이용하여 제거시킴으로써 프로브 구조체가 완성되도록 하는 단계이다. Finally, the finishing step is to remove the remaining portion of the sacrificial substrate using a wet etching process to complete the probe structure.

그리고 상기 희생기판으로 세라믹(Ceramic)등 경성 재료(hard material)를 사용하는 경우에 프로브 구조체 제조방법은, 소정 두께로 연마, 형성된 절연성 재질의 단일 희생기판 상하부면의 소정 부분에 소정 깊이의 홈을 형성시키는 홈 형성단계와, 상기 희생기판 상에 홈이 개방되도록 보호막 패턴을 형성시키고, 습식식각 공정을 이용하여 선택적 제거가 가능한 금속 물질로 상기 홈을 매립시켜 절연체 형성 보조수단을 형성시키는 절연체 형성 보조수단 형성 단계와, 상기 희생 기판 상에 도전체 형상의 보호막 패턴을 형성시키고, 상기 패턴을 이용하여 특정한 위치에 정확하게 도전체를 형성시키는 도전체 형성단계와, 상기 도전체가 형성된 상기 희생기판 상하부면에 보강재를 형성시키는 보강재 형성단계와, 상기 희생기판 중 상기 절연체 형성 보조수단을 제거시키는 단계로 이루어진다.In the case where a hard material such as ceramic is used as the sacrificial substrate, the method of manufacturing a probe structure may include grooves having a predetermined depth in predetermined portions of upper and lower surfaces of a single sacrificial substrate of an insulating material which is ground and polished to a predetermined thickness. Forming a groove, forming a protective film pattern to open the groove on the sacrificial substrate, and insulator forming auxiliary means for forming an insulator forming aid by filling the groove with a metal material that can be selectively removed using a wet etching process. Forming a means, forming a protective film pattern in the shape of a conductor on the sacrificial substrate, and forming a conductor accurately at a specific position using the pattern; and forming a conductor on a top and bottom surfaces of the sacrificial substrate on which the conductor is formed. Reinforcing material forming step of forming a reinforcing material, and the insulator forming auxiliary means of the sacrificial substrate It comprises a step of removing.

이때 상기 경성 재료는 세라믹이나 유리 등이 포함된다.At this time, the hard material includes a ceramic or glass.

이하, 첨부한 도면을 참조하여 본 발명의 단일 희생기판을 이용한 프로브 구조체 제조방법에 대한 구체적인 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a specific embodiment of the method for manufacturing a probe structure using a single sacrificial substrate of the present invention.

< 실시예 1 ><Example 1>

본 발명에 따른 평판표시소자 검사용 프로브 제조방법 중 첫 번째 실시예는, 첨부 도면 도 6a의 (a)에 도시된 바와 같이, 양면(A, B)을 연마한 소정 두께의 실리콘(Si) 웨이퍼(Wafer)가 희생기판(150)으로 이용된다. 이때 상기 희생기판(150)의 두께는 그라인딩(grinding) 또는 연마(polishing) 공정에 의해 400 ~ 500㎛ 정도가 된다. The first embodiment of the method for manufacturing a flat panel display inspection probe according to the present invention, as shown in Figure 6a (a) of the accompanying drawings, a silicon (Si) wafer of a predetermined thickness polished both sides (A, B) Wafer is used as the sacrificial substrate 150. At this time, the thickness of the sacrificial substrate 150 is about 400 ~ 500㎛ by grinding or polishing (polishing) process.

다음으로 도 6a의 (b)에 도시된 바와 같이, 상기 희생기판(150)의 양면(A, B)에 포토리소그래피 공정을 이용하여 프로브 형상에 해당하는 제 1 포토레지스트 패턴(152a, 152b)을 형성시킨다. 이때 상기 패턴(152a, 152b)은 포토리소그래피 공정에 의해 형성되므로 원하는 위치에 정확하게 형성시킬 수 있다. 따라서 수작업으로 인한 오차를 제거할 수 있는 장점이 있다. 즉, 복수개의 동일한 규격의 도전체가 동일한 간격으로 상기 희생기판(150)에 형성되게 할 수 있으며, 특히, 상기 희생기판(150)의 상부면(A)에 형성되는 도전체(162a)들과 하부면(B)에 형성되는 도전체(162b)들을 서로 엇갈릴 수 있도록 정확한 위치에 형성시킬 수 있다. Next, as shown in (b) of FIG. 6A, first photoresist patterns 152a and 152b corresponding to probe shapes may be formed on both surfaces A and B of the sacrificial substrate 150 by using a photolithography process. To form. At this time, since the patterns 152a and 152b are formed by a photolithography process, the patterns 152a and 152b can be formed accurately at a desired position. Therefore, there is an advantage that can eliminate the error caused by the hand. That is, a plurality of conductors of the same standard may be formed on the sacrificial substrate 150 at the same interval, and in particular, the conductors 162a and the lower portions formed on the upper surface A of the sacrificial substrate 150 may be formed. The conductors 162b formed on the surface B may be formed at precise positions so as to cross each other.

따라서 도 6a의 (b)에 도시된 바와 같이, 상기 희생기판(150) 상, 하부면(A, B) 상에 형성되는 제 1 포토레지스트 패턴(152a, 152b)은 차후 형성될 프로브가 서로 엇갈리게 형성되도록 비대칭구조로 형성된다.Therefore, as shown in FIG. 6A (b), the first photoresist patterns 152a and 152b formed on the sacrificial substrate 150 and on the lower surfaces A and B may alternate with the probes to be formed later. It is formed in an asymmetrical structure to form.

이어서 도 6a의 (c)에 도시된 바와 같이, 상기 희생기판(150)의 상부면(A) 중 상기 제 1 포토레지스트 패턴(152a)에 의하여 개방된 영역을 이방성 건식 식각(dry etching) 공정에 의해 식각시켜 상기 희생기판(150)의 상부면(A)에 프로브 형상의 홈(154)을 형성시킨다. Subsequently, as shown in (c) of FIG. 6A, an area opened by the first photoresist pattern 152a of the upper surface A of the sacrificial substrate 150 may be subjected to an anisotropic dry etching process. Etching to form a probe-shaped groove 154 in the upper surface (A) of the sacrificial substrate (150).

그리고, 도 6a의 (d)에 도시된 바와 같이, 상기 희생기판(150)의 하부면(B) 또한 상부면과 동일한 방법에 의하여 식각시켜, 프로브 형상의 홈(156)을 형성시킨다. 이때, 상기 희생기판(150) 하부면(B)에 형성된 상기 홈(156)은 상기 희생기판(150) 상부면(A)에 형성된 상기 홈(154)과 서로 엇갈리는 비대칭 배열 구조를 가진다. And, as shown in (d) of Figure 6a, the lower surface (B) of the sacrificial substrate 150 is also etched by the same method as the upper surface, thereby forming a probe-shaped groove 156. In this case, the groove 156 formed on the lower surface B of the sacrificial substrate 150 has an asymmetrical arrangement that is staggered from the groove 154 formed on the upper surface A of the sacrificial substrate 150.

또한 상기 희생기판(150) 상하부면(A, B)에 형성되는 상기 홈(154, 156)의 식각 깊이는 후속되는 평탄화 공정에서 제거되는 두께를 감안하여 70 내지 100㎛이며, 이는 완성될 도전체의 두께인 60㎛ 보다 다소 깊게 식각되는 것이다. In addition, the etching depth of the grooves 154 and 156 formed on the upper and lower surfaces A and B of the sacrificial substrate 150 is 70 to 100 μm in consideration of the thickness removed in a subsequent planarization process, which is a conductor to be completed. Etching is somewhat deeper than the thickness of 60㎛.

이어서 도 6a의 (e)에 도시된 바와 같이, 상기 희생기판(150) 상하부면(A, B)에 잔존하는 상기 제 1 포토레지스트 패턴(152a, 152b)은 화학용제에 의해 습식식각으로 제거된다.Subsequently, as illustrated in (e) of FIG. 6A, the first photoresist patterns 152a and 152b remaining on upper and lower surfaces A and B of the sacrificial substrate 150 are removed by wet etching by a chemical solvent. .

다음으로 도 6a의 (f)에 도시된 바와 같이, 상기 희생기판(150)의 양면(A, B)에 도전체 형성을 위한 도금 공정을 수행하기 위해 씨드층(158a, 158b)을 형성시킨다. 이때 상기 씨드층(Seed layer)은 500Å두께의 티타늄층(Ti layer)과 5,000Å두께의 구리층(Cu layer)으로 이루어지며, 상기 구리층은 후속 도금 공정에서 실질적으로 씨드로 이용되는 층이며, 상기 티타늄층은 희생기판(150)과 구리층의 접착도를 높이는 역할을 수행한다.Next, as shown in (f) of FIG. 6A, seed layers 158a and 158b are formed on both surfaces A and B of the sacrificial substrate 150 to perform a plating process for forming a conductor. In this case, the seed layer is composed of a 500 티타늄 titanium layer (Ti layer) and a 5,000 Å copper layer (Cu layer), the copper layer is a layer substantially used as a seed in a subsequent plating process, The titanium layer serves to increase the adhesion between the sacrificial substrate 150 and the copper layer.

이어서 도 6a의 (g)에 도시된 바와 같이, 상기 희생기판(150) 양면(A, B)상의 소정 영역이 개방되도록 포토리소그래피 공정을 이용하여 제 2 포토레지스트 패턴(160a, 160b)을 형성시킨다. Subsequently, as illustrated in (g) of FIG. 6A, second photoresist patterns 160a and 160b are formed by using a photolithography process so that predetermined regions on both surfaces A and B of the sacrificial substrate 150 are opened. .

그리고 첨부 도면 도 6a의 (h)에 도시된 바와 같이, 전해 도금 방식을 이용하여 상기 제 2 포토레지스트 패턴(160a, 160b)에 의해 개방된 상기 희생기판(150) 양면(A, B) 소정 부위에 도전체(162a, 162b)가 형성되도록 한다. 즉 제 2 포토레지스트 패턴(160a, 160b)을 몰드로 사용하여 상기 희생기판(150) 상에 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질을 전해 도금(electroplating) 방식을 이용하여 증착시킴으로써 도전체(162a, 162b)가 형성되는 것이다. As shown in (h) of FIG. 6A, predetermined portions of both surfaces A and B of the sacrificial substrate 150 opened by the second photoresist patterns 160a and 160b using an electroplating method. Conductors 162a and 162b are formed in the substrate. That is, by using the second photoresist patterns (160a, 160b) as a mold, electrolytic plating such as nickel (Ni) or nickel alloys (Ni-Co, Ni-W-Co) on the sacrificial substrate 150 Conductors 162a and 162b are formed by depositing using an electroplating method.

도 6b의 (i)부터 (p) 까지는 발명의 명확한 이해를 위해 종단면도와 횡단면도를 동시에 도시한다. (B) to (p) show both longitudinal and cross-sectional views simultaneously for a clear understanding of the invention.

이어서 도 6b의 (i)에 도시된 바와 같이, 상기 제 2 포토레지스트 패턴(160a, 160b)과 상기 희생기판(150) 양면(A, B) 상부로 돌출된 부분을 제거시켜 상기 희생기판(150) 양면을 평탄화시킨다. 이때, 평탄화 공정은 CMP(Chemical Mechanical Polishing)와 그라인딩(Grinding), 래핑(Lapping), 폴리싱(Polishing) 등의 방법에 의하여 수행될 수 있다. 다만, 상기 도전체(162a, 162b)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 2 포토레지스트 패턴(160a, 160b)에 의하여 개방된 상기 프로브 형상의 홈(154, 156) 내부에만 도전체(162a, 162b)가 형성될 경우에는 상기 평탄화 공정을 생략할 수도 있다. 또한, 상기 도전체(162a, 162b)가 평탄화된 후에 그 상부면에 금(Au)을 도금하여 금 도금층을 형성시켜서 도전체의 전도성을 향상시킬 수도 있다. Subsequently, as shown in (i) of FIG. 6B, portions of the second photoresist patterns 160a and 160b and the protruding portions on both surfaces A and B of the sacrificial substrate 150 may be removed to remove the sacrificial substrate 150. ) Flatten both sides. In this case, the planarization process may be performed by a method such as chemical mechanical polishing (CMP), grinding, lapping, polishing, or the like. However, the plating process for forming the conductors 162a and 162b is ideally performed so that the conductors are only inside the probe-shaped grooves 154 and 156 opened by the second photoresist patterns 160a and 160b. When the 162a and 162b are formed, the planarization process may be omitted. In addition, after the conductors 162a and 162b are flattened, gold (Au) may be plated on the upper surface thereof to form a gold plating layer to improve conductivity of the conductor.

그리고, 상기 도전체(162a, 162b)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 공정을 사용하여 형성시키는 경우에는 선행된 상기 씨드층(158a, 158b) 형성 공정이 필요없게 된다.In addition, when the conductive layers 162a and 162b are formed by using a method other than the plating of the conductors 162a, ie, a physical vapor deposition (PVD) or chemical vapor deposition (CVD) process, the seed layers 158a and 158b may be used. The formation process is unnecessary.

다음으로 도 6b의 (j)에 도시된 바와 같이, 상기 희생기판(150)의 상부면(A) 중앙 부위가 개방되도록 포토리소그래피 공정을 이용하여 제 3 포토레지스트 패턴(164)을 형성시킨다. Next, as shown in (j) of FIG. 6B, the third photoresist pattern 164 is formed by using a photolithography process so that the center portion of the upper surface A of the sacrificial substrate 150 is opened.

그리고, 도 6b의 (k)에 도시된 바와 같이, 상기 제 3 포토레지스트 패턴(164)에 의해 개방된 영역을 등방성 건식 식각 공정을 이용하여 식각시키는데, 이때 상기 도전체(162a)가 형성된 부분을 포함하여 전체 희생기판의 절반 두께까지 식각시켜 제 1 트렌치(166)가 형성되도록 한다.And, as shown in (k) of FIG. 6B, the area opened by the third photoresist pattern 164 is etched using an isotropic dry etching process, wherein the portion where the conductor 162a is formed is etched. And the first trench 166 is formed by etching up to half the thickness of the entire sacrificial substrate.

그리고 도 6b의 (l)에 도시된 바와 같이, 제 1 트렌치(166) 내부에 절연체로 사용되는 열경화성 에폭시(170)를 도포한 후, 상기 에폭시(170)가 경화되기 전에 그 상부에 지지용 세라믹 플레이트(168)를 접착시킨다. 이때 상기 세라믹 플레이트(168)는 경성 재료(hard material)이므로 추후 완성되는 프로브 구조체의 형태를 유지함과 동시에 프로브 구조체에 일정한 외력이 작용하더라도 프로브 구조체가 변형되는 것을 방지하는 보강재 역할을 수행한다. And as shown in (l) of Figure 6b, after applying the thermosetting epoxy 170 used as an insulator in the first trench 166, the support ceramic on the top before the epoxy 170 is cured The plate 168 is bonded. In this case, since the ceramic plate 168 is a hard material, the ceramic plate 168 maintains the shape of the probe structure to be completed later, and serves as a reinforcing material to prevent deformation of the probe structure even when a certain external force is applied to the probe structure.

상기 에폭시(170) 및 세라믹 플레이트(168) 형성 공정이 완료되면 상기 희생기판(150) 상부면(A)에 대한 공정은 종료된다. When the process of forming the epoxy 170 and the ceramic plate 168 is completed, the process for the upper surface A of the sacrificial substrate 150 is completed.

이하에서는 상기 희생기판(150) 하부면(B)에 대한 미처리된 공정을 설명한다.Hereinafter, an unprocessed process for the lower surface B of the sacrificial substrate 150 will be described.

먼저 첨부 도면 도 6c의 (m)에 도시된 바와 같이 포토리소그래피 공정을 이용하여 상기 희생기판(150)의 하부면(B) 중앙 부위가 개방되도록 제 4 포토레지스트 패턴(174)을 형성시킨다. First, as shown in (m) of FIG. 6C, the fourth photoresist pattern 174 is formed to open the center portion of the lower surface B of the sacrificial substrate 150 using a photolithography process.

다음으로, 도 6c의 (n)에 도시된 바와 같이, 상기 제 4 포토레지스트 패턴(174)에 의해 개방된 영역을 등방성 건식 식각 공정을 이용하여 식각시키는데, 이때 상기 도전체(162b)가 형성된 부분을 포함하여 전체 희생층의 절반 두께까지 식각시켜 상기 에폭시(170)를 노출시키는 제 2 트렌치(176)가 형성되도록 한다.Next, as shown in (n) of FIG. 6C, an area opened by the fourth photoresist pattern 174 is etched by using an isotropic dry etching process, in which the conductor 162b is formed. Etching to half the thickness of the entire sacrificial layer, including the second trench 176 to expose the epoxy 170 is formed.

이어서 도 6c의 (o)에 도시된 바와 같이, 제 2 트렌치(176) 내부에 절연체로 사용되는 열경화성 에폭시(178)를 도포한다. 그리고, 도면에 도시하지는 않았으나, 상기 희생기판(150)의 하부면(B)에 대해서도 상부면(A)과 마찬가지로 경성재료인 세라믹 플레이트를 상기 에폭시(178)상부에 접착시킬 수 있다. Subsequently, as shown in FIG. 6C (o), a thermosetting epoxy 178 used as an insulator is applied to the second trench 176. Although not shown in the drawings, the ceramic plate, which is a hard material, may be adhered to the epoxy 178 on the lower surface B of the sacrificial substrate 150, similarly to the upper surface A. FIG.

그리고, 도 6c의 (p)에 도시된 바와 같이, 상기 희생기판(150) 상하부(A, B)의 포토레지스트 패턴(164, 174)을 소정의 케미컬(Chemical)을 이용하여 동시에 제거하고, 수산화 칼륨(KOH) 및 TMAH(Tetramethylammonium hydroxide) 등과 같은 화학약품을 이용하여 남아 있는 상기 희생기판(150)만을 선택적으로 식각한다.  As shown in FIG. 6C, the photoresist patterns 164 and 174 of the sacrificial substrates 150 A and B may be simultaneously removed using a predetermined chemical and hydrated. Only the remaining sacrificial substrate 150 is selectively etched using chemicals such as potassium (KOH) and tetramethylammonium hydroxide (TMAH).

따라서, MEMS 공정에 의해 상하 도전체(162)가 서로 엇갈리게 배치된 평판표시소자 검사용 프로브가 완성되는 것이다. Therefore, the MEMS process completes the flat panel display element inspection probe in which the upper and lower conductors 162 are alternately arranged.

한편, 상기 첨부 도면 도 6c의 (k) 및 (n)에 도시된 트렌치(166, 176) 형성을 위한 등방성 건식 식각공정은 SF6, C4F8 및 O2 가스가 일정비율로 혼합된 혼합가스를 사용한 건식식각 공정으로 이루어진다. 보다 상세히 설명하면, 상기 식각공정은 딥 트렌치(Deep Trench) 식각 방법의 하나로 소위 보쉬 프로세스(Bosh process)로 불리우는 공지의 RIE(Reactive Ion Etching)에 의해서 이루어진다.Meanwhile, in the isotropic dry etching process for forming the trenches 166 and 176 shown in FIGS. 6C and 6A, SF 6 , C 4 F 8 and O 2 gas are mixed at a constant ratio. It consists of a dry etching process using gas. In more detail, the etching process is performed by a known Reactive Ion Etching (RIE) called a Bosch process as one of deep trench etching methods.

상기 희생기판(150)의 상하부면(A, B) 상에서 이루어지는 공정이 모두 종료되면 상기 희생기판(150) 상부에 형성된 다수의 도전체를 소정 단위의 프로브군이 형성되도록 소정 개수의 도전체가 포함된 크기로 상기 희생기판(150)을 절단한다. When all of the processes formed on the upper and lower surfaces A and B of the sacrificial substrate 150 are completed, a predetermined number of conductors are formed to form a plurality of conductors formed on the sacrificial substrate 150 in a predetermined unit. The sacrificial substrate 150 is cut to size.

즉, 일실시예로 첨부 도면 도 12에 도시된 바와 같이 12개의 도전체를 포함하는 하나의 도전체군이 형성되도록 상기 희생기판(150)을 절단하고, 프로브 구조체를 형성시키는 것이다. That is, in one embodiment, as shown in FIG. 12, the sacrificial substrate 150 is cut to form one conductor group including twelve conductors, thereby forming a probe structure.

특히 상부면(A)에 형성된 도전체의 일측 끝단이 하부면(B)에 형성된 도전체의 일측 끝단보다 외부로 돌출되도록 형성되며, 상하 도전체의 외부로 돌출되는 부분의 길이는 모두 동일하게 형성시킨다. 따라서 상기 제조방법에 의해서 생산된 프로브 구조체는 프로빙 공정수행시 상기 상하 프로브에 주어지는 압력이 동일하여 프로빙 작업 수행이 용이한 장점이 있다. In particular, one end of the conductor formed on the upper surface (A) is formed to protrude outward than one end of the conductor formed on the lower surface (B), the length of the portion protruding to the outside of the upper and lower conductors are all formed the same Let's do it. Therefore, the probe structure produced by the manufacturing method has the advantage that the pressure given to the upper and lower probes during the probing process is easy to perform the probing operation.

< 실시예 2 ><Example 2>

이하에서는 본 발명에 따른 평판표시소자 검사용 프로브 제조방법 중 두번 째 실시예를 상세히 설명한다. Hereinafter, a second embodiment of the method for manufacturing a probe for inspecting a flat panel display device according to the present invention will be described in detail.

먼저 도 7a의 (a)에 도시된 바와 같이, 양면을 연마하여 평평한 실리콘(Si) 웨이퍼(Wafer)를 희생기판(250)으로 준비한다. 이때 상기 희생기판(250)의 두께는 그라인딩(grinding) 또는 연마(polishing) 공정을 이용하여 400~500㎛ 정도가 되도록 한다. First, as shown in FIG. 7A, both surfaces are polished to prepare a flat silicon (Si) wafer as a sacrificial substrate 250. At this time, the thickness of the sacrificial substrate 250 is about 400 ~ 500㎛ by using a grinding (grinding) or polishing (polishing) process.

그리고 도 7a의 (b)에 도시된 바와 같이, 상기 희생기판(250) 상부면(A)에 스퍼터링(sputtering) 공정을 이용하여 제 1 씨드층(252)을 형성시킨다. 이때 상기 제 1 씨드층(252)은 500Å두께의 티타늄층과 5,000Å두께의 구리층으로 이루어지며, 상기 구리층은 후속 도금 공정에서 실질적으로 씨드층으로 이용되는 층이며, 상기 티타늄층은 상기 희생기판(250)과 구리층의 접착도를 높이기 위해 형성되는 층이다.As shown in (b) of FIG. 7A, the first seed layer 252 is formed on the top surface A of the sacrificial substrate 250 by using a sputtering process. In this case, the first seed layer 252 is made of a titanium layer of 500Å thickness and a copper layer of 5,000Å thickness, the copper layer is a layer substantially used as a seed layer in a subsequent plating process, and the titanium layer is the sacrificial layer. The layer is formed to increase the adhesion between the substrate 250 and the copper layer.

이어서 도 7a의 (c)에 도시된 바와 같이, 상기 희생기판(250) 상부면(A) 중 도전체가 형성될 소정부위가 개방되도록 포토리소그래피 공정을 이용하여 제 1 포토레지스트 패턴(254)을 형성시킨다. Subsequently, as illustrated in FIG. 7A, the first photoresist pattern 254 is formed by using a photolithography process so that a predetermined portion of the upper surface A of the sacrificial substrate 250 is opened. Let's do it.

다음으로 도 7a의 (d)에 도시된 바와 같이, 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질을 전해 도금 방식을 이용하여 증착시켜 제 1 도전체(256)를 형성시킨다. Next, as shown in (d) of FIG. 7A, a conductive material such as nickel (Ni) or nickel alloy (Ni-Co, Ni-W-Co) is deposited using an electrolytic plating method to deposit the first conductor ( 256).

그리고 도 7a의 (e)에 도시된 바와 같이, 상기 제 1 도전체(256) 상부면의 울퉁불퉁한 부분을 제거하여 평탄화 한다. 이때, 상기 평탄화 공정은 CMP(Chemical Mechanical Polishing)와 그라인딩(Grinding), 래핑(lapping), 폴리싱(Polishing) 등의 방법에 의하여 수행될 수 있다.As shown in (e) of FIG. 7A, the uneven portion of the upper surface of the first conductor 256 is removed and planarized. In this case, the planarization process may be performed by a method such as chemical mechanical polishing (CMP), grinding, lapping, polishing, or the like.

다만, 상기 제 1 도전체(256)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 1 포토레지스트 패턴(254)에 의해 개방된 영역 내부에만 도전체(256)가 형성될 경우 평탄화 공정은 생략된다.However, when the plating process for forming the first conductor 256 is ideally performed and the conductor 256 is formed only in the region opened by the first photoresist pattern 254, the planarization process is omitted. do.

그리고, 상기 제 1 도전체(256)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)를 사용하는 경우에는 선행된 상기 제 1 씨드층(252) 형성 공정을 생략할 수도 있다. In addition, when a method other than the process of plating the first conductor 256 is used, that is, when the physical vapor deposition (PVD) or the chemical vapor deposition (CVD) is used, the first seed layer 252 is formed. May be omitted.

이어서, 도 7a의 (e)에 도시된 바와 같이, 상기 제 1 도전체(256) 상부에 금(Au)을 도금 하여 제 1 금 도금층(258)을 형성시킨다. 이는 프로브의 전도성을 향상시키기 위한 것이다.Subsequently, as illustrated in FIG. 7A, gold (Au) is plated on the first conductor 256 to form a first gold plating layer 258. This is to improve the conductivity of the probe.

이어서, 도 7a의 (f)에 도시된 바와 같이, 상기 제 1 포토레지스트 패턴(254)을 습식식각 공정을 이용하여 제거한다. 이때, 상기 제 1 씨드층(252) 중 노출된 부분 역시 제거시킨다. Subsequently, as illustrated in FIG. 7A, the first photoresist pattern 254 is removed using a wet etching process. In this case, the exposed portion of the first seed layer 252 is also removed.

그리고 도 7a의 (g)에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 제 1 도전체(256)의 소정 부위가 개방되도록 포토리소그래피 공정을 이용하여 제 2 포토레지스트 패턴(260)을 형성시킨다. As shown in FIG. 7A, the second photoresist pattern 260 is formed using the photolithography process so that a predetermined portion of the first conductor 256 is opened using the photolithography process. .

다음으로 도 7a의 (h)에 도시된 바와 같이, 상기 제 1 도전체(256) 중 상기 제 2 포토레지스트 패턴(260)에 의하여 개방된 부위에 절연체 및 접착제로 기능하는 열경화성 에폭시(262)를 도포한다. Next, as shown in (h) of FIG. 7A, a thermosetting epoxy 262 functioning as an insulator and an adhesive is formed at a portion of the first conductor 256 opened by the second photoresist pattern 260. Apply.

이어서 도 7a의 (i)에 도시된 바와 같이, 상기 에폭시(262)가 경화되기 전에 상기 에폭시(262)의 상부에 세라믹 플레이트(264)를 접합시킨다. Subsequently, as shown in FIG. 7A (i), the ceramic plate 264 is bonded to the top of the epoxy 262 before the epoxy 262 is cured.

그리고 도 7b의 (j)에 도시된 바와 같이, 상기 세라믹 플레이트(264) 상부를 그라인딩 공정을 이용하여 평탄화 시킨다. 이때 상기 평탄화 공정은 실시예 1에서 개시된 평탄화 공정과 동일한 방법으로 수행할 수 있으며, 상기 평탄화 공정이 완료되면 상기 희생기판(250)의 상부면(A)에 대한 공정이 마무리 된다. And as shown in (j) of Figure 7b, the upper portion of the ceramic plate 264 is planarized using a grinding process. In this case, the planarization process may be performed in the same manner as the planarization process disclosed in Example 1. When the planarization process is completed, the process for the upper surface A of the sacrificial substrate 250 is finished.

이하 상기 희생기판(250)의 하부면(B)에 대한 공정을 설명한다.Hereinafter, a process of the lower surface B of the sacrificial substrate 250 will be described.

먼저 도 7b의 (k)에 도시된 바와 같이, 상기 희생기판(250)을 뒤집는다. First, as shown in FIG. 7B (k), the sacrificial substrate 250 is inverted.

이어서 도 7b의 (l)에 도시된 바와 같이, 상기 희생기판(250)의 하부면(B)을 그라인딩 공정을 이용하여 상기 희생기판(250) 본래 두께의 1/2 정도를 제거한다. 따라서 그라인딩 공정 후 잔존하는 희생기판의 두께는 240 내지 250 ㎛ 정도가 된다.Subsequently, as shown in (l) of FIG. 7B, the lower surface B of the sacrificial substrate 250 is removed by using a grinding process to remove about 1/2 of the original thickness of the sacrificial substrate 250. Therefore, the thickness of the sacrificial substrate remaining after the grinding process is about 240 to 250 ㎛.

그리고 도 7b의 (m)에 도시된 바와 같이, 상기 희생기판(250)의 하부면(B) 중 절연체가 형성될 소정부위가 개방되도록 포토리소그래피 공정을 이용하여 제 3 포토레지스트 패턴(266)을 형성시킨다. As shown in FIG. 7B, the third photoresist pattern 266 is formed by using a photolithography process so that a predetermined portion of the lower surface B of the sacrificial substrate 250 is formed. To form.

이어서 도 7b의 (n)에 도시된 바와 같이, 상기 제 3 포토레지스트 패턴(266)에 의하여 개방된 상기 희생기판(250)의 소정 부위를 이방성 건식 식각 공정을 이용하여 제거함으로써 트렌치(267)를 형성시킨다. 이때 상기 제 1 씨드층(252)도 함께 제거된다.Subsequently, as shown in FIG. 7B, the trench 267 is removed by removing a predetermined portion of the sacrificial substrate 250 opened by the third photoresist pattern 266 using an anisotropic dry etching process. To form. At this time, the first seed layer 252 is also removed.

다음으로 도 7b의 (o-1)에 도시된 바와 같이, 상기 트렌치(267)에 절연체로 기능하는 열경화성 에폭시(268)를 도포한다. Next, as illustrated in (o-1) of FIG. 7B, a thermosetting epoxy 268 serving as an insulator is applied to the trench 267.

그 후 도 7b의 (p-1)에 도시된 바와 같이, 상기 에폭시(268)의 상부면을 그라인딩 공정을 이용하여 평탄화 시킨다. Thereafter, as illustrated in (p-1) of FIG. 7B, the upper surface of the epoxy 268 is planarized using a grinding process.

다음으로 도 7c의 (q-1)에 도시된 바와 같이, 상기 제 2 포토레지스트 패턴(260)과 상기 제 3 포토레지스트 패턴(266)을 습식식각 공정을 이용하여 제거하고, 상기 희생기판(250)중 잔존부분을 KOH를 이용한 습식식각 공정을 이용하여 제거하면 본 발명에 의한 단층(single layer) 프로브 구조체가 완성된다. Next, as shown in FIG. 7C (q-1), the second photoresist pattern 260 and the third photoresist pattern 266 are removed using a wet etching process, and the sacrificial substrate 250 is removed. Removing the remaining portion of the) using a wet etching process using KOH completes the single layer probe structure according to the present invention.

이때 상기 도전체는 세라믹 플레이트(264)를 중심으로 양측으로 돌출되는 길이가 동일하도록 제작할 수도 있다. In this case, the conductor may be manufactured such that the lengths protruding to both sides of the ceramic plate 264 are the same.

이하에서는 계속하여 본 발명에 의한 복층(double layer) 프로브 구조체의 제조방법을 설명한다. The following describes a method for producing a double layer probe structure according to the present invention.

도 7b의 (n)에 도시된 공정이 진행된 상태에서, 도 7c의 (o-2)에 도시된 바와 같이, 상기 트렌치(267)에 절연체 및 접착제 기능을 하는 에폭시(270)를 도포한 후 상기 에폭시(270)가 경화되기 전에 세라믹 플레이트(272)를 접합시킨다. 이때 접합시키는 세라믹 플레이트의 모양은 상기 트렌치(267) 모양과 동일하게 직육면체 형태일 수 도 있지만, 도 11a에 도시된 바와 같이 양 끝단(811, 812)이 경사진 평행사변형 모양인 세라믹 플레이트(810) 또는 도 11b에 도시된 바와 같이 양 끝단(821, 822)이 계단형인 세라믹 플레이트(820)를 접합시킬 수도 있다. 이는 프로브 구조체가 완성될 경우 도전체중 외부로 노출되는 부분의 길이를 동일하게 하여 프로빙 작업 수행시 각 프로브 니들에 동일한 압력이 가해지게 하기 위한 것이다. In the state in which the process shown in (n) of FIG. 7b is in progress, as shown in (o-2) of FIG. 7c, after the epoxy 270 that functions as an insulator and an adhesive is applied to the trench 267, The ceramic plate 272 is bonded before the epoxy 270 cures. In this case, the shape of the ceramic plate to be bonded may be a rectangular parallelepiped shape as in the shape of the trench 267, but as shown in FIG. Alternatively, as shown in FIG. 11B, the two ends 821 and 822 may join the stepped ceramic plate 820. This is to ensure that the same pressure is applied to each probe needle during the probing operation by making the length of the portion exposed to the outside of the conductor the same when the probe structure is completed.

그리고, 도 7c의 (p-2)에 도시된 바와 같이, 상기 세라믹 플레이트(272)의 상부면을 그라인딩 공정을 이용하여 평탄화시킨다. 이때, 평탄화 공정에 사용되는 방법은 실시예 1에서 개시된 바와 같다. And, as shown in (p-2) of Figure 7c, the upper surface of the ceramic plate 272 is planarized using a grinding process. At this time, the method used in the planarization process is as described in Example 1.

이어서 도 7d의 (q-2)에 도시된 바와 같이, 상기 희생기판(250) 하부면(B)이 평탄화되면 상기 희생기판(250) 하부(B) 전면에 도전체 형성 도금 공정을 위해 제 2 씨드층(274)을 형성시킨다. 이때 상기 제 2 씨드층(274)은 500Å두께의 티타늄층과 5,000Å두께의 구리층으로 이루어지며, 상기 구리층은 후속 도금 공정에서 실질적으로 씨드층으로 이용되는 층이며, 상기 티타늄층은 희생기판(250)과 구리층의 접착도를 높이기 위해 형성되는 층이다. Subsequently, as shown in (q-2) of FIG. 7D, when the lower surface B of the sacrificial substrate 250 is flattened, a second process for forming a conductor is formed on the entire surface of the lower portion B of the sacrificial substrate 250. The seed layer 274 is formed. At this time, the second seed layer 274 is made of a titanium layer of 500 티타늄 thickness and a copper layer of 5,000, thickness, the copper layer is a layer substantially used as a seed layer in a subsequent plating process, and the titanium layer is a sacrificial substrate. The layer is formed to increase the adhesion between the 250 and the copper layer.

그리고 도 7d의 (q-2)에 도시된 바와 같이, 상기 제 2 씨드층(274)이 형성되면 상기 희생기판(250) 하부면(B) 중 도전체가 형성될 소정 부위가 개방되도록 포토리소그래피 공정을 이용하여 제 4 포토레지스트 패턴(276)을 형성시킨다. As shown in FIG. 7D (q-2), when the second seed layer 274 is formed, a photolithography process is performed such that a predetermined portion of the lower surface B of the sacrificial substrate 250 is opened. To form a fourth photoresist pattern 276.

이어서 도 7d의 (r-2)에 도시된 바와 같이, 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질을 전해 도금 방식을 이용하여 형성시켜 제 2 도전체(278)를 형성시킨다. Subsequently, as shown in (r-2) of FIG. 7D, a conductive material such as nickel (Ni) or nickel alloy (Ni-Co, Ni-W-Co) is formed by using an electroplating method to form a second conductor. 278 is formed.

그리고 도 7d의 (s-2)에 도시된 바와 같이, 상기 제 2 도전체(278) 상부면의 울퉁불퉁한 부분을 제거시켜 상부면을 평탄화 한다. 이때, 상기 평탄화 공정은 실시예 1에서 제시한 방법에 의하여 수행될 수 있다. 다만, 상기 제 2 도전체(278)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 4 포토레지스트 패턴(276)의 개방부위 내부에만 도전체가 형성될 경우에는 평탄화 공정을 생략할 수도 있다. As shown in (s-2) of FIG. 7D, the top surface of the second conductor 278 is removed to flatten the bumpy portion. In this case, the planarization process may be performed by the method described in Example 1. However, when the plating process for forming the second conductor 278 is ideally performed and the conductor is formed only in the open portion of the fourth photoresist pattern 276, the planarization process may be omitted.

그리고, 상기 제 2 도전체(278)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 방법을 사용하여 형성시키는 경우에는 선행된 상기 제 2 씨드층(274)이 불필요하므로 상기 제 2 씨드층(274) 형성 공정을 생략할 수도 있다. 그 후, 상기 제 2 도전체(278) 상부에 금을 도금하여 제 2 금 도금층(280)을 형성시킨다. 이는 프로브의 전도성을 향상시키기 위한 것이다. The second seed layer 274 may be formed when the second conductor 278 is formed using a method other than the plating of the second conductor 278, that is, a physical vapor deposition (PVD) method or a chemical vapor deposition (CVD) method. ), The process of forming the second seed layer 274 may be omitted. Thereafter, gold is plated on the second conductor 278 to form a second gold plating layer 280. This is to improve the conductivity of the probe.

그리고 도 7d의 (t-2)에 도시된 바와 같이, 상기 제 4 포토레지스트 패턴(276)을 습식식각 공정을 이용하여 제거한다. 이때, 상기 제 2 씨드층(274) 중 노출된 부분 역시 제거시킨다. 그리고 포토리소그래피 공정을 이용하여 상기 제 2 도전체(278) 중 보강재가 형성될 소정 부위가 개방되도록 제 5 포토레지tm트 패턴(282)을 형성시킨다. As shown in (t-2) of FIG. 7D, the fourth photoresist pattern 276 is removed using a wet etching process. In this case, the exposed portion of the second seed layer 274 is also removed. The fifth photoresist pattern 282 is formed to open a predetermined portion of the second conductor 278 on which the reinforcing material is to be formed using a photolithography process.

이어서 도 7d의 (u-2)에 도시된 바와 같이, 상기 제 5 포토레지스트 패턴(282)을 이용하여 상기 제 2 도전체(278)중 개방부위에 열경화성 에폭시(284)를 도포한다. Subsequently, as illustrated in (u-2) of FIG. 7D, a thermosetting epoxy 284 is applied to an open portion of the second conductor 278 using the fifth photoresist pattern 282.

다음으로, 도 7d의 (v-2)에 도시된 바와 같이, 도포된 상기 에폭시(284)의 상부면을 그라인딩하여 평탄화 시킨다. 이때, 상기 평탄화 공정의 방법은 실시예 1에서 제시된 것과 동일하다. Next, as shown in (v-2) of FIG. 7D, the top surface of the epoxy 284 applied is ground and planarized. At this time, the method of the planarization process is the same as that described in Example 1.

이어서, 도 7e의 (w-2)에 도시된 바와 같이, 상기 제 5 포토레지스트 패턴(282)과 제 2 포토레지스트 패턴(260)을 습식식각 공정을 이용하여 제거시킨다.Subsequently, as shown in (w-2) of FIG. 7E, the fifth photoresist pattern 282 and the second photoresist pattern 260 are removed using a wet etching process.

마지막으로, 도 7e의 (x-2)에 도시된 바와 같이, 상기 실리콘 희생기판(250) 중 잔존하는 부분을 KOH를 이용한 습식식각 공정을 이용하여 제거한다. Finally, as shown in FIG. 7E (x-2), the remaining portion of the silicon sacrificial substrate 250 is removed using a wet etching process using KOH.

< 실시예 3 ><Example 3>

본 발명에 따른 평판표시소자 검사용 프로브 제조방법 중 세 번째 실시예는 다음과 같다. A third embodiment of the method of manufacturing a probe for inspecting a flat panel display device according to the present invention is as follows.

먼저 도 8a의 (a)에 도시된 바와 같이, 양면을 연마한 실리콘 웨이퍼(Wafer)를 희생기판(350)으로 준비한다. 이때 상기 희생기판(350)의 두께는 그라인딩(grinding) 또는 연마(polishing) 공정을 이용하여 400~500㎛ 정도가 되도록 한다. First, as shown in (a) of FIG. 8A, a silicon wafer Wafer polished on both sides is prepared as a sacrificial substrate 350. At this time, the thickness of the sacrificial substrate 350 is about 400 ~ 500㎛ by using a grinding (grinding) or polishing (polishing) process.

그리고 도 8a의 (b)에 도시된 바와 같이, 상기 희생기판(350) 중 절연체가 형성될 소정 부위가 개방되도록 포토리소그래피 공정을 이용하여 제 1 포토레지스트 패턴(352)을 형성시킨다. As shown in (b) of FIG. 8A, the first photoresist pattern 352 is formed using a photolithography process so that a predetermined portion of the sacrificial substrate 350 on which the insulator is to be opened is opened.

이어서 도 8a의 (c)에 도시된 바와 같이, 상기 제 1 포토레지스트 패턴(352)에 의하여 개방된 상기 희생기판(350) 상부면(A)을 건식식각 공정을 이용하여 소정 깊이 만큼 식각하여 트렌치(351)를 형성한다. 이때 식각되는 깊이는 형성될 절연체의 두께인 240㎛ 보다 약간 깊게 약 240 내지 250㎛ 정도로 한다. Subsequently, as shown in (c) of FIG. 8A, an upper surface A of the sacrificial substrate 350 opened by the first photoresist pattern 352 is etched by a predetermined depth using a dry etching process to form a trench. 351 is formed. The depth to be etched is about 240 to 250㎛ slightly deeper than 240㎛ the thickness of the insulator to be formed.

이어서 도 8a의 (d)에 도시된 바와 같이, 상기 식각공정에 의하여 식각되어 형성된 트렌치(351)에 절연체 및 접착제 역할을 하는 열경화성 에폭시(354)를 도포한 후, 상기 에폭시(354)가 경화되기 전에 세라믹 플레이트(356)를 접합한다. 이때 접합시키는 세라믹 플레이트의 모양은 상기 트렌치(351) 모양과 동일하게 직육면체 형태일 수 도 있지만, 도 11a에 도시된 바와 같이 양 끝단(811, 812)이 경사진 평행사변형 모양인 세라믹 플레이트(810) 또는 도 11b에 도시된 바와 같이 양 끝단(821, 822)이 계단형인 세라믹 플레이트(820)를 접합시킬 수도 있다. 이는 프로브 구조체가 완성될 경우 도전체중 외부로 노출되는 부분의 길이를 동일하게 하여 프로빙 작업 수행시 각 프로브 니들에 동일한 압력이 가해지도록 하기 위한 것이다. Subsequently, as illustrated in (d) of FIG. 8A, after the thermosetting epoxy 354 serving as an insulator and an adhesive is applied to the trench 351 formed by the etching process, the epoxy 354 is cured. The ceramic plate 356 is bonded before. In this case, the shape of the ceramic plate to be bonded may be a rectangular parallelepiped shape as in the shape of the trench 351, but as shown in FIG. 11A, both ends 811 and 812 are inclined parallelogram shape. Alternatively, as shown in FIG. 11B, the two ends 821 and 822 may join the stepped ceramic plate 820. This is to ensure that the same pressure is applied to each probe needle during the probing operation by making the length of the portion exposed to the outside of the conductor the same when the probe structure is completed.

그 후 도 8a의 (e)에 도시된 바와 같이, 상기 세라믹 플레이트(356)의 상부면을 그라인딩(grinding)하여 평탄화 시킨다. 이때 평탄화 방법은 실시예 1에 개시된 방법과 동일하다. 상기 세라믹 플레이트(356) 상부면이 평탄화되면 상기 희생기판(350) 상부면(A) 전체에 도전체 형성 도금 공정을 위해 스퍼터링 공정을 이용하여 제 1 씨드층(358)을 형성시킨다. Thereafter, as shown in (e) of FIG. 8A, the upper surface of the ceramic plate 356 is ground and ground. At this time, the planarization method is the same as the method disclosed in Example 1. When the top surface of the ceramic plate 356 is flattened, the first seed layer 358 is formed on the entire top surface A of the sacrificial substrate 350 by using a sputtering process for a conductor formation plating process.

이때 상기 제 1 씨드층(358)은 500Å두께의 티타늄층과 5,000Å두께의 구리층으로 이루어지며, 상기 구리층은 후속 도금 공정에서 실질적으로 씨드로 이용되는 층이며, 상기 티타늄층은 희생기판(350)과 구리층의 접착도를 높이는 역할을 한다.At this time, the first seed layer 358 is made of a titanium layer of 500Å thickness and a copper layer of 5,000Å thickness, the copper layer is a layer substantially used as a seed in a subsequent plating process, the titanium layer is a sacrificial substrate ( 350) and increases the adhesion of the copper layer.

그리고 도 8a의 (f)에 도시된 바와 같이, 상기 희생기판(350) 상부면(A) 중 도전체가 형성될 소정부위가 개방되도록 포토리소그래피 공정을 이용하여 제 2 포토레지스트 패턴(360)을 형성시킨다. As shown in FIG. 8A (f), the second photoresist pattern 360 is formed by using a photolithography process so that a predetermined portion of the upper surface A of the sacrificial substrate 350 is opened. Let's do it.

이어서 도 8a의 (g)에 도시된 바와 같이, 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질을 전해 도금 방식을 이용하여 형성시켜 제 1 도전체(362)를 형성시킨다. Subsequently, as illustrated in (g) of FIG. 8A, a conductive material such as nickel (Ni) or nickel alloy (Ni-Co, Ni-W-Co) may be formed by using an electrolytic plating method to form the first conductor 362. ).

다음으로 도 8a의 (h)에 도시된 바와 같이, 상기 제 1 도전체(362) 상부면의 울퉁불퉁한 부분 또는 과도하게 형성된 부분을 제거하여 평탄화 한다. 이때, 평탄화 방법은 실시예 1에서 개시된 방법과 동일하다. Next, as illustrated in (h) of FIG. 8A, an uneven portion or an excessively formed portion of the upper surface of the first conductor 362 may be removed and planarized. At this time, the planarization method is the same as the method disclosed in Example 1.

다만, 상기 제 1 도전체(362)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 2 포토레지스트 패턴(360)의 개방부위 내부에만 도전체가 형성된 경우에는 평탄화 공정을 생략할 수도 있다.However, when the plating process for forming the first conductor 362 is ideally performed and the conductor is formed only inside the open portion of the second photoresist pattern 360, the planarization process may be omitted.

그리고, 상기 도전체(362)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 공정을 사용하여 형성시키는 경우에는 제 1 씨드층(358) 형성 공정을 생략할 수도 있다. In addition, in the case of forming the conductive material 362 by using a method other than the plating of the conductor 362, that is, using a physical vapor deposition (PVD) or chemical vapor deposition (CVD) process, the process of forming the first seed layer 358 is omitted. You may.

다음으로 도 8a의 (i)에 도시된 바와 같이, 상기 제 1 도전체(362) 상부에 금을 도금 하여 제 1 금 도금층(364)을 형성시킨다. 이는 프로브의 전도성을 향상시키기 위한 것이다. Next, as illustrated in (i) of FIG. 8A, gold is plated on the first conductor 362 to form a first gold plating layer 364. This is to improve the conductivity of the probe.

이어서 도 8b의 (j)에 도시된 바와 같이, 상기 희생기판(350)의 상부면(A)에 형성된 제 1 도전체(362) 및 제 1 금 도금층(364)을 보호하기 위한 제 1 보호막(366)을 형성시킨다. 이때 사용되는 보호막(Passivation)으로는 테이프 또는 포토레지스트 등이 사용된다. Subsequently, as illustrated in (j) of FIG. 8B, a first passivation layer for protecting the first conductor 362 and the first gold plating layer 364 formed on the upper surface A of the sacrificial substrate 350 ( 366). In this case, a tape or a photoresist is used as a passivation film.

이로써 상기 희생기판(350)의 상부면(A)에 대한 공정은 마무리되고, 하부면(B)에 대한 공정이 시작된다.As a result, the process for the upper surface A of the sacrificial substrate 350 is finished, and the process for the lower surface B is started.

먼저, 도 8b의 (k)에 도시된 바와 같이, 상기 희생기판(350)을 뒤집어서, 그라인딩 또는 연마(polishing) 방법을 이용하여 상기 희생기판(350)의 하부면(B)을 제거한다. 이때, 상기 제거되는 희생기판(350)의 두께는 상기 세라믹 플레이트(356)가 드러나는 정도이다.First, as shown in (k) of FIG. 8B, the sacrificial substrate 350 is inverted to remove the lower surface B of the sacrificial substrate 350 by using a grinding or polishing method. In this case, the thickness of the removed sacrificial substrate 350 is such that the ceramic plate 356 is exposed.

그리고 도 8b의 (l)에 도시된 바와 같이, 상기 희생기판(350) 하부면(B) 전면에 도전체 형성 도금 공정을 위해 제 2 씨드층(368)을 형성시킨다. 이어서 포토리소그래피 공정을 이용하여 상기 희생기판(350) 하부면(B) 중 도전체가 형성될 소정 부위가 개방되도록 제 3 포토레지스트 패턴(370)을 형성시킨다.As shown in (l) of FIG. 8B, the second seed layer 368 is formed on the entire surface of the lower surface B of the sacrificial substrate 350 for the conductor forming plating process. Subsequently, the third photoresist pattern 370 is formed to open a predetermined portion of the lower surface B of the sacrificial substrate 350 to be opened using a photolithography process.

이어서, 도 8b의 (m)에 도시된 바와 같이, 상기 제 3 포토레지스트 패턴(370)에 의하여 개방된 부위에 제 2 도전체(372)를 형성시킨다. Subsequently, as shown in FIG. 8B (m), a second conductor 372 is formed in a portion opened by the third photoresist pattern 370.

그리고 도 8b의 (n)에 도시된 바와 같이, 상기 제 2 도전체(372)의 상부면이 평탄하지 않을 경우에는 이를 평탄화 시키는 공정을 수행한다. 이때, 평탄화 방법은 실시예 1에서 개시된 방법과 동일하다. As shown in (n) of FIG. 8B, when the upper surface of the second conductor 372 is not flat, a process of flattening it is performed. At this time, the planarization method is the same as the method disclosed in Example 1.

다만, 상기 제 2 도전체(372)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 2 포토레지스트 패턴(370)의 개방부위 내부에만 제 2 도전체(372)가 형성될 경우에는 상기 평탄화 공정을 생략할 수도 있다.However, when the plating process for forming the second conductor 372 is ideally performed and the second conductor 372 is formed only inside the open portion of the second photoresist pattern 370, the planarization process is performed. May be omitted.

그리고, 상기 제 2 도전체(372)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 공정을 사용하여 형성시키는 경우에는 씨드층이 필요 없으므로 선행된 상기 제 2 씨드층(368) 형성 공정이 생략될 수 있다.In addition, when the second conductor 372 is formed by using a method other than the plating of the second conductor 372, that is, the PVD (Physical Vapor Deposition) or CVD (Chemical Vapor Deposition) process, the seed layer is not required. The process of forming the 2 seed layer 368 may be omitted.

다음으로 도 8b의 (o)에 도시된 바와 같이, 상기 제 2 도전체(372) 상부면에 금을 도금하여 제 2 금 도금층(374)를 형성시킨다. 이는 프로브의 전도성을 향상시키기 위한 것이다. 그리고, 상기 희생기판(350) 상부면(A)에 형성된 상기 제 1 보호막(366)을 제거하고, 제 2 포토레지스트 패턴(360)과 제 3 포토레지스트 패턴(370)을 습식식각 공정을 이용하여 동시에 제거시킨다. 이때, 상기 제 2 씨드층(368) 중 노출된 부분 역시 제거시킨다. Next, as shown in (o) of FIG. 8B, gold is plated on the upper surface of the second conductor 372 to form a second gold plating layer 374. This is to improve the conductivity of the probe. The first passivation layer 366 formed on the upper surface A of the sacrificial substrate 350 is removed, and the second photoresist pattern 360 and the third photoresist pattern 370 are wet-etched. Remove it at the same time. In this case, the exposed portion of the second seed layer 368 is also removed.

그 후 도 8b의 (p)에 도시된 바와 같이, 다시 상기 희생기판(350)의 상부면(A)을 보호하기 위하여 상부면(A)에 제 2 보호막(376)을 형성시킨다. 이어서, 포토리소그래피 공정을 이용하여 상기 제 2 도전체(372) 중 보강재가 형성될 소정부위가 개방되도록 제 4 포토레지시트 패턴(378)을 형성시킨다. Thereafter, as shown in (p) of FIG. 8B, a second passivation layer 376 is formed on the top surface A to protect the top surface A of the sacrificial substrate 350 again. Subsequently, a fourth photoresist pattern 378 is formed to open a predetermined portion of the second conductor 372 on which the reinforcing material is to be formed using a photolithography process.

다음으로 도 8b의 (q)에 도시된 바와 같이, 상기 제 4 포토레지스트 패턴(378)에 의하여 개방된 부위에 열경화성 에폭시(380)를 도포한다. Next, as illustrated in (q) of FIG. 8B, a thermosetting epoxy 380 is applied to a portion opened by the fourth photoresist pattern 378.

그리고 나서, 도 8c의 (r)에 도시된 바와 같이, 상기 에폭시(380)의 상부면을 그라인딩하여 평탄화시킨다. 이때, 평탄화 방법은 실시예 1에서 개시된 방법과 동일하다. Then, as shown in (r) of FIG. 8C, the top surface of the epoxy 380 is ground and planarized. At this time, the planarization method is the same as the method disclosed in Example 1.

이어서, 도 8c의 (s)에 도시된 바와 같이, 상기 희생기판(350) 상부면(A)의 상기 제 2 보호막(376)을 제거한다. 그리고, 상기 제 1 도전체(362) 중 보강재가 형성될 소정 부위가 개방되도록 제 5 포토레지스트 패턴(382)을 형성시킨다. Subsequently, as shown in (s) of FIG. 8C, the second passivation layer 376 of the upper surface A of the sacrificial substrate 350 is removed. The fifth photoresist pattern 382 is formed to open a predetermined portion of the first conductor 362 on which the reinforcing material is to be formed.

이어서 도 8c의 (t)에 도시된 바와 같이, 상기 제 5 포토레지스트 패턴(382)에 의하여 개방된 부위에 열경화성 에폭시(384)를 도포한 후 상기 에폭시(384)의 상부면을 그라인딩하여 평탄화 시킨다. Subsequently, as illustrated in (t) of FIG. 8C, a thermosetting epoxy 384 is applied to a portion opened by the fifth photoresist pattern 382, and then the upper surface of the epoxy 384 is ground and planarized. .

마지막으로, 도 8c의 (u)에 도시된 바와 같이, 상기 제 4 포토레지스트 패턴(378)과 제 5 포토레지스트 패턴(382)은 습식식각 공정에 의해 동시에 제거되고, 상기 제 1, 2 도전체(362, 372) 사이에 잔존하는 상기 희생기판(350)은 KOH를 이용한 습식 식각 공정에 의해 선택적으로 제거된다. Finally, as shown in (u) of FIG. 8C, the fourth photoresist pattern 378 and the fifth photoresist pattern 382 are simultaneously removed by a wet etching process, and the first and second conductors are simultaneously removed. The sacrificial substrate 350 remaining between the 362 and 372 is selectively removed by a wet etching process using KOH.

상기 희생기판(350)을 제거하고 나면, 본 발명에 의한 프로브 구조체가 완성된다. After removing the sacrificial substrate 350, the probe structure according to the present invention is completed.

<실시예 4><Example 4>

본 발명에 따른 평판표시소자 검사용 프로브 제조방법 중 네번째 실시예는 다음과 같다. The fourth embodiment of the method for manufacturing a flat panel display inspection probe according to the present invention is as follows.

먼저 도 9a의 (a)에 도시된 바와 같이, 양면을 연마한 실리콘 웨이퍼(Wafer)를 희생기판(450)으로 준비한다. 이때 상기 희생기판(450)의 두께는 그라인딩(grinding) 또는 연마(polishing) 공정을 이용하여 240㎛ 정도가 되도록 한다. First, as shown in FIG. 9A (a), a silicon wafer Wafer polished on both sides is prepared as a sacrificial substrate 450. In this case, the sacrificial substrate 450 may have a thickness of about 240 μm by using a grinding or polishing process.

그리고 도 9a의 (b)에 도시된 바와 같이, 상기 희생기판(450) 하부면(B)에 오염방지를 위한 테이프를 부착하거나, 또는 포토레지스트 등의 코팅재(452)를 이용하여 코팅(coating)한다. As shown in (b) of FIG. 9A, a tape for preventing contamination is attached to the lower surface B of the sacrificial substrate 450 or coating is performed using a coating material 452 such as a photoresist. do.

이어서 도 9a의 (c)에 도시된 바와 같이, 상기 희생기판(450)의 중앙부를 소정 형상으로 절개부(453)를 따라 다이싱(Dicing) 공정을 이용하여 절삭한다. Subsequently, as shown in (c) of FIG. 9A, the center portion of the sacrificial substrate 450 is cut using a dicing process along the cutout 453 in a predetermined shape.

다음으로 도 9a의 (d)에 도시된 바와 같이, 상기 다이싱 공정에 의하여 생성된 소정 크기의 희생기판 블록(Center silicon block, 454)을 상기 희생기판(450)에서 제거한다. 그러면, 상기 희생기판(450)의 중앙에 트렌치(455)가 형성된다. Next, as shown in (d) of FIG. 9A, a center silicon block 454 of a predetermined size generated by the dicing process is removed from the sacrificial substrate 450. Then, a trench 455 is formed in the center of the sacrificial substrate 450.

그리고 도 9a의 (e)에 도시된 바와 같이, 상기 트렌치(455)에 절연체로 사용될 세라믹 플레이트(456)를 삽입한 후, 상기 세라믹 플레이트(456)와 상기 희생기판(450) 사이의 틈에 에폭시(458)를 도포하여 메운다. 이때 상기 에폭시(458)는 상기 세라믹 플레이트(456)와 상기 희생기판(450)을 접합시키는 역할을 한다. And, as shown in (e) of FIG. 9A, after inserting the ceramic plate 456 to be used as an insulator in the trench 455, epoxy in the gap between the ceramic plate 456 and the sacrificial substrate 450. (458) is applied and filled. In this case, the epoxy 458 serves to bond the ceramic plate 456 and the sacrificial substrate 450.

이어서 도 9a의 (f)에 도시된 바와 같이, 상기 희생기판(450)의 상부면(A)을 평탄화 시킨다. Subsequently, as illustrated in (f) of FIG. 9A, the top surface A of the sacrificial substrate 450 is planarized.

그리고, 도 9a의 (g)에 도시된 바와 같이, 상기 희생기판(450)의 하부면(B)에 형성된 상기 코팅재(452)를 제거하고, 상기 희생기판(450)의 하부면(B)도 상부면과 동일하게 평탄화시킨다. And, as shown in (g) of FIG. 9A, the coating material 452 formed on the lower surface B of the sacrificial substrate 450 is removed, and the lower surface B of the sacrificial substrate 450 is also removed. Plane the same as the upper surface.

이어서 도 9a의 (h)에 도시된 바와 같이, 상기 희생기판(450) 상부면(A)과 하부면(B) 전면에 도전체 형성 도금 공정을 위해 제 1 씨드층(460, 462)을 형성시킨다.  Subsequently, as illustrated in FIG. 9A (h), first seed layers 460 and 462 are formed on the entire surface of the sacrificial substrate 450 and the upper surface A and the lower surface B for the conductor forming plating process. Let's do it.

이때 상기 제 1 씨드층(460, 462)은 500Å두께의 티타늄층과 5,000Å두께의 구리층으로 이루어지며, 상기 구리층은 후속 도금 공정에서 실질적으로 씨드층으로 이용되는 층이며, 상기 티타늄층은 희생기판(450)과 구리층의 접착도를 높이는 역할을 한다. In this case, the first seed layers 460 and 462 may be formed of a titanium layer having a thickness of 500 mV and a copper layer having a thickness of 5,000 mV, wherein the copper layer is a layer substantially used as a seed layer in a subsequent plating process. It serves to increase the adhesion between the sacrificial substrate 450 and the copper layer.

다음으로 도 9a의 (i)에 도시된 바와 같이, 상기 희생기판(450)의 하부면(B)에는 상기 씨드층(462)을 보호하기 위한 제 1 보호막(467)을 형성시키고, 상기 희생기판(450)의 상부면(A)에 대해서는 포토리소그래피 공정을 이용하여 상기 희생기판(450)중 도전체가 형성될 소정 부위가 개방되도록 제 1 포토레지스트 패턴(464)을 형성시킨다. Next, as shown in (i) of FIG. 9A, a first passivation layer 467 is formed on the lower surface B of the sacrificial substrate 450 to protect the seed layer 462. The first photoresist pattern 464 is formed on the upper surface A of the 450 by using a photolithography process so that a predetermined portion of the sacrificial substrate 450 on which the conductor is to be formed is opened.

그리고 도 9a의 (j)에 도시된 바와 같이, 상기 제 1 포토레지스트 패턴(464)에 의하여 개방된 부위에 제 1 도전체(466)를 형성시킨다. 이때 상기 제 1 도전체(466)는 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질로 형성되며, 전해 도금 방식을 이용하여 형성된다. As shown in (j) of FIG. 9A, a first conductor 466 is formed at a site opened by the first photoresist pattern 464. In this case, the first conductor 466 is formed of a conductive material such as nickel (Ni) or nickel alloy (Ni-Co, Ni-W-Co), and is formed using an electroplating method.

그리고 도 9b의 (k)에 도시된 바와 같이, 상기 제 1 도전체(466) 상부면의 울퉁불퉁한 부분을 제거하여 평탄화 시킨다. 이때, 평탄화 공정은 실시예 1에서 개시된 방법과 동일한 방법으로 수행된다. As shown in (k) of FIG. 9B, the uneven portion of the upper surface of the first conductor 466 is removed and planarized. At this time, the planarization process is performed in the same manner as the method disclosed in Example 1.

다만, 상기 제 1 도전체(466)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 1 포토레지스트 패턴(464)의 개방부위 내부에만 도전체(466)가 형성될 경우에는 상기 평탄화 공정을 생략할 수도 있다.However, when the plating process for forming the first conductor 466 is ideally performed and the conductor 466 is formed only inside the open portion of the first photoresist pattern 464, the planarization process is omitted. You may.

그리고 상기 제 1 도전체(466) 상부 전면에 금을 도금하여 제 1 금 도금층(468)을 형성시킨다.In addition, gold is plated on the entire upper surface of the first conductor 466 to form a first gold plating layer 468.

그리고, 상기 제 1 도전체(466)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 공정을 사용하여 형성시키는 경우에는 씨드가 불필요하므로 선행된 상기 제 1 씨드층(460) 형성 공정을 생략할 수도 있다. In addition, the seed is unnecessary when the first conductor 466 is formed by using a method other than the plating of the first conductor 466, that is, a physical vapor deposition (PVD) or chemical vapor deposition (CVD) process. The seed layer 460 forming process may be omitted.

이어서 도 9b의 (l)에 도시된 바와 같이, 상기 제 1 도전체(466)가 형성된 상기 희생기판(450)의 상부면(A)을 보호하기 위한 제 2 보호막(470)을 테이프 또는 포토레지스트를 사용하여 형성시킨다. 상기 제 2 보호막(470)의 형성이 완료되면 상기 희생기판(450) 상부면(A)에 대한 1차 공정은 마무리된 것이다. Subsequently, as illustrated in (l) of FIG. 9B, a second protective film 470 for protecting the upper surface A of the sacrificial substrate 450 on which the first conductor 466 is formed may be tape or photoresist. It is formed using. When the formation of the second passivation layer 470 is completed, the first process for the upper surface A of the sacrificial substrate 450 is finished.

이하에서는 상기 희생기판(450) 하부면(B)에 대한 공정을 설명한다. Hereinafter, a process for the lower surface B of the sacrificial substrate 450 will be described.

도 9b의 (m)에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 희생기판(450) 하부면(B) 중 도전체가 형성될 소정 부위가 개방되도록 제 2 포토레지스트 패턴(472)을 형성시킨다. As shown in (m) of FIG. 9B, a second photoresist pattern 472 is formed to open a predetermined portion of the lower surface B of the sacrificial substrate 450 to be opened using a photolithography process. .

이어서 도 9b의 (n)에 도시된 바와 같이, 상기 제 2 포토레지스트 패턴(472)에 의하여 개방된 부위에 제 2 도전체(474)를 형성시킨다. 이때 상기 제 2 도전체(474)는 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질로 형성되며, 전해 도금 방식을 이용하여 형성된다. Subsequently, as shown in (n) of FIG. 9B, a second conductor 474 is formed in a portion opened by the second photoresist pattern 472. In this case, the second conductor 474 is formed of a conductive material such as nickel (Ni) or nickel alloy (Ni-Co, Ni-W-Co), and is formed using an electroplating method.

그리고 도 9b의 (o)에 도시된 바와 같이, 상기 제 2 도전체(474) 상부면의 울퉁불퉁한 부분을 제거하여 평탄화 시킨다. 이때, 상기 평탄화 공정은 실시예 1에서 개시된 방법과 동일한 방법에 의하여 수행될 수 있다. 그리고 상기 평탄화 공정이 완료되면, 상기 제 2 도전체(474) 상부 전면에 제 2 금 도금층(476)을 도금 공정을 이용하여 형성시킨다.As shown in (o) of FIG. 9B, the uneven portion of the upper surface of the second conductor 474 is removed and planarized. In this case, the planarization process may be performed by the same method as described in Example 1. When the planarization process is completed, a second gold plating layer 476 is formed on the entire upper surface of the second conductor 474 by using a plating process.

다만, 상기 제 2 도전체(474)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 2포토레지스트 패턴(472)에 의한 개방부위 내부에만 도전체가 형성될 경우에는 평탄화 공정을 생략할 수도 있다.However, in the case where the plating process for forming the second conductor 474 is ideally performed and the conductor is formed only in the open portion by the second photoresist pattern 472, the planarization process may be omitted.

그리고, 상기 제 2 도전체(474)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)공정을 사용하여 형성시키는 경우에는 씨드가 불필요하므로 선행된 상기 씨드층(462) 형성 공정을 생략할 수 있다. In addition, when the second conductor 474 is formed using a method other than the plating of the second conductor 474, that is, the PVD (Physical Vapor Deposition) or the CVD (Chemical Vapor Deposition) process, the seed is not required. (462) The formation step can be omitted.

이어서 도 9b의 (p)에 도시된 바와 같이, 제 2 포토레지스트 패턴(472)을 습식식각 공정을 이용하여 제거한다. 이때, 상기 제 2 씨드층(462) 중 노출된 부분 역시 제거시킨다. 이때 상기 제 2 보호막(470)에 의하여 보호된 상기 제 1 포토레지스트 패턴(464)이 동시에 제거될 수도 있다. Subsequently, as shown in FIG. 9B, the second photoresist pattern 472 is removed using a wet etching process. In this case, the exposed portion of the second seed layer 462 is also removed. In this case, the first photoresist pattern 464 protected by the second passivation layer 470 may be removed at the same time.

그리고 도 9b의 (q)에 도시된 바와 같이, 상기 제 2 도전체(474) 중 보강재가 형성될 소정 부위가 개방되도록 포토리소그래피 공정을 이용하여 제 3 포토레지스트 패턴(478)을 형성시킨다. As shown in (q) of FIG. 9B, the third photoresist pattern 478 is formed using a photolithography process so that a predetermined portion of the second conductor 474 to be formed with the reinforcement is opened.

다음으로 도 9c의 (r)에 도시된 바와 같이, 상기 제 3 포토레지스트 패턴(478)을 몰드(mold)로 이용하여 상기 제 2 도전체(474)의 개방 부위에 에폭시(480)를 도포한다. Next, as illustrated in (r) of FIG. 9C, the epoxy 480 is applied to the open portion of the second conductor 474 using the third photoresist pattern 478 as a mold. .

그리고 도 9c의 (s)에 도시된 바와 같이, 상기 에폭시(480)의 상부면을 그라인딩하여 평탄화 시킨다.And as shown in (s) of Figure 9c, the upper surface of the epoxy 480 is ground and planarized.

이어서 도 9c의 (t)에 도시된 바와 같이, 상기 희생기판(450) 상부면(A)에 형성된 상기 제 2 보호막(470)을 제거한다. 그리고, 상기 제 1 포토레지스트 패턴(464)을 습식식각 공식을 이용하여 제거하고, 상기 씨드층(460) 중 노출된 부분 역시 제거시킨다. Subsequently, as shown in FIG. 9C, the second passivation layer 470 formed on the upper surface A of the sacrificial substrate 450 is removed. In addition, the first photoresist pattern 464 is removed using a wet etching formula, and the exposed portion of the seed layer 460 is also removed.

다음으로 도 9c의 (u)에 도시된 바와 같이, 상기 제 1 도전체(466) 중 보강재가 형성될 소정 부위가 개방되도록 포토리소그래피 공정을 이용하여 제 4 포토레지스트 패턴(482)을 형성시킨다. 그리고 상기 제 4 포토레지스트 패턴(482)을 이용하여 상기 제 1 도전체(466)의 개방 부위에 에폭시(484)를 도포한다. 그 후 상기 에폭시(484)의 상부면을 그라인딩하여 평탄화 시킨다.Next, as shown in FIG. 9C, a fourth photoresist pattern 482 is formed by using a photolithography process so that a predetermined portion of the first conductor 466 is formed. The epoxy 484 is applied to the open portion of the first conductor 466 using the fourth photoresist pattern 482. After that, the upper surface of the epoxy 484 is ground and planarized.

이어서 도 9c의 (v)에 도시된 바와 같이, 상기 제 3, 4 포토레지스트 패턴(478, 482)은 습식식각 공정을 이용하여 동시에 제거되고, 상기 희생기판(450)의 잔존부분도 KOH를 이용한 습식식각 공정에 의해 제거된다. Subsequently, as illustrated in (v) of FIG. 9C, the third and fourth photoresist patterns 478 and 482 are simultaneously removed using a wet etching process, and the remaining portions of the sacrificial substrate 450 are also removed using KOH. It is removed by a wet etching process.

그리고 도 9c의 (w)에 도시된 바와 같이, 에폭시(458) 부분을 제거하면 본 발명에 의한 프로브 구조체가 완성된다. And, as shown in Figure 9c (w), removing the portion of the epoxy 458 completes the probe structure according to the present invention.

<실시예 5>Example 5

이하에서는 본 발명에 따른 평판표시소자 검사용 프로브 제조방법 중 다섯 번째 실시예를 도면을 참조하여 상세히 설명한다. Hereinafter, a fifth embodiment of a method for manufacturing a flat panel display inspection probe according to the present invention will be described in detail with reference to the accompanying drawings.

먼저 도 10a의 (a)에 도시된 바와 같이, 양면을 연마한 세라믹(Ceramic) 판을 희생기판(550)으로 준비한다. 이때 상기 희생기판(550)의 두께는 그라인딩(grinding) 또는 연마(polishing) 공정을 이용하여 400~500㎛ 정도가 되도록 한다. First, as shown in (a) of FIG. 10A, a ceramic plate polished on both sides is prepared as a sacrificial substrate 550. At this time, the thickness of the sacrificial substrate 550 is about 400 ~ 500㎛ by using a grinding (grinding) or polishing (polishing) process.

그리고 도 10a의 (b)에 도시된 바와 같이, 상기 희생기판(550) 상부면(A) 소정 부위에 다이싱(Dicing) 공정을 이용하여 소정 깊이로 2개의 트렌치(552)를 형성시킨다. As illustrated in (b) of FIG. 10A, two trenches 552 are formed at a predetermined depth on a predetermined portion of the upper surface A of the sacrificial substrate 550 by using a dicing process.

다음으로 도 10a의 (c)에 도시된 바와 같이, 상기 트렌치(552)가 형성된 상기 희생기판(550)의 상부면(A)과 트렌치에 트렌치 매립 물질인 구리 도금 구조물 형성 도금 공정을 위해 제 1 씨드층(554)을 형성시킨다. 이때 상기 제 1 씨드층(554)은 티타늄 층과 구리층으로 이루어진다. Next, as shown in (c) of FIG. 10A, a first copper plating structure is formed in the upper surface A of the sacrificial substrate 550 where the trench 552 is formed and the trench is formed in the trench. The seed layer 554 is formed. In this case, the first seed layer 554 is made of a titanium layer and a copper layer.

이어서 도 10a의 (d)에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 희생기판(550)의 상부면(A) 중 상기 트렌치(552)가 형성된 소정 부위가 개방되도록 제 1 포토레지스트 패턴(556)을 형성시킨다. Subsequently, as illustrated in (d) of FIG. 10A, the first photoresist pattern may be opened to open a predetermined portion of the upper surface A of the sacrificial substrate 550 in which the trench 552 is formed using a photolithography process. 556).

다음으로 도 10a의 (e)에 도시된 바와 같이, 상기 제 1 포토레지스트 패턴(556)에 의하여 개방된 트렌치(552)에 도금 공정을 이용하여 트렌치 매립 물질로서, 구리(Cu) 도금 구조체(558)를 형성시킨다. Next, as shown in (e) of FIG. 10A, a copper (Cu) plating structure 558 as a trench buried material by using a plating process on the trench 552 opened by the first photoresist pattern 556. ).

그리고 도 10a의 (f)에 도시된 바와 같이, 상기 제 1 포토레지스트 패턴(556)과 구리도금 구조체(558) 중 상기 희생기판(550) 상부로 돌출된 부분을 제거하여 상기 희생기판(550)의 상부면(A)을 평탄화시킨다. 이때, 상기 희생기판(550)의 상부면(A)과 상기 구리 도금 구조체(558)가 만나는 면까지 상기 평탄화 공정을 진행시킨다.As shown in (f) of FIG. 10A, a portion of the first photoresist pattern 556 and the copper plating structure 558 protruding to the upper portion of the sacrificial substrate 550 is removed to remove the sacrificial substrate 550. Planarizes the upper surface A of the substrate. In this case, the planarization process is performed to a surface where the upper surface A of the sacrificial substrate 550 and the copper plating structure 558 meet each other.

이어서 도 10a의 (g)에 도시된 바와 같이, 상기 희생기판(550)의 상부면에 도전체 형성 도금 공정을 위해 제 2 씨드층(560)을 형성시킨다. 이때 상기 제 2 씨드층(560)은 500Å두께의 티타늄층과 5,000Å두께의 구리층으로 이루어지며, 상기 구리층은 후속 도금 공정에서 실질적으로 씨드층으로 이용되는 층이며, 상기 티타늄층은 희생기판(550)과 구리층의 접착도를 높이기 위해 형성되는 층이다.Subsequently, as illustrated in FIG. 10A, a second seed layer 560 is formed on the upper surface of the sacrificial substrate 550 for the conductor formation plating process. At this time, the second seed layer 560 is composed of a 500 Å titanium layer and a 5,000 구리 copper layer, wherein the copper layer is a layer that is substantially used as a seed layer in a subsequent plating process, and the titanium layer is a sacrificial substrate. The layer is formed to increase the adhesion between the 550 and the copper layer.

다음으로 도 10a의 (h)에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 희생기판(550) 중 도전체가 형성될 소정 부위가 개방되도록 제 2 포토레지스트 패턴(562)을 형성시킨다. Next, as shown in FIG. 10A (h), the second photoresist pattern 562 is formed to open a predetermined portion of the sacrificial substrate 550 on which the conductor is to be formed using a photolithography process.

그리고 도 10a의 (i)에 도시된 바와 같이, 상기 제 2 포토레지스트 패턴(562)에 의하여 개방된 부위에 제 1 도전체(564)를 형성시킨다. 이때 상기 제 1 도전체(564)는 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질로 형성되며, 전해 도금 방식을 이용하여 제 1 도전체(564)를 형성시킨다. As shown in (i) of FIG. 10A, a first conductor 564 is formed in a portion opened by the second photoresist pattern 562. In this case, the first conductor 564 is formed of a conductive material such as nickel (Ni) or nickel alloys (Ni-Co, Ni-W-Co), and the like. The first conductor 564 is formed using an electroplating method. To form.

이어서 도 10b의 (j)에 도시된 바와 같이, 상기 제 1 도전체(564) 상부면의 울퉁불퉁한 부분을 제거하여 평탄화시킨다. 이때, 상기 평탄화 공정은 실시예 1에서 개시된 방법과 동일한 방법에 의하여 수행될 수 있다.Subsequently, as illustrated in (j) of FIG. 10B, an uneven portion of the upper surface of the first conductor 564 is removed and planarized. In this case, the planarization process may be performed by the same method as described in Example 1.

다만, 상기 제 1 도전체(564)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 2 포토레지스트 패턴(562)의 개방부위 내부에만 도전체가 형성된 경우에는 평탄화 공정을 생략할 수도 있다.However, when the plating process for forming the first conductor 564 is ideally performed and the conductor is formed only inside the open portion of the second photoresist pattern 562, the planarization process may be omitted.

그리고, 상기 제 1 도전체(564)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 공정을 이용하여 형성시키는 경우에는 씨드가 불필요하므로 선행된 상기 제 2 씨드층(560) 형성 공정을 생략할 수 있다. In addition, the seed is not required to be formed by a method other than the plating of the first conductor 564, that is, by using a physical vapor deposition (PVD) or chemical vapor deposition (CVD) process. The seed layer 560 forming process may be omitted.

이어서 도 10b의 (k)에 도시된 바와 같이, 상기 제 1 도전체(564) 상부 전면에 금을 도금하여 제 1 금 도금층(566)을 형성시킨다.Subsequently, as illustrated in (k) of FIG. 10B, gold is plated on the entire upper surface of the first conductor 564 to form a first gold plating layer 566.

그리고 도 10b의 (l)에 도시된 바와 같이, 상기 희생기판(550)의 상부면(A)에 형성된 상기 제 1 도전체(564) 및 상기 제 1 금 도금층(566)을 보호하기 위한 보호막(568)을 형성시킨다. And as shown in (l) of Figure 10b, a protective film for protecting the first conductor 564 and the first gold plating layer 566 formed on the upper surface (A) of the sacrificial substrate 550 ( 568).

이상의 공정이 마무리 되면 상기 희생기판(550)의 상부면(A)에 대한 공정은 마무리 된다. When the above process is finished, the process for the upper surface A of the sacrificial substrate 550 is finished.

이하 상기 희생기판(550) 하부면(B)에 대한 공정을 설명한다. Hereinafter, a process of the lower surface B of the sacrificial substrate 550 will be described.

먼저 도 10b의 (m)에 도시된 바와 같이, 상기 희생기판(550) 하부면(B)으로 구리 도금 구조물(558)의 하부면이 드러날 때 까지 상기 희생가핀(550)을 그라인딩하여 제거시킨다. First, as shown in (m) of FIG. 10B, the sacrificial pin 550 is ground and removed until the bottom surface of the copper plating structure 558 is exposed to the bottom surface B of the sacrificial substrate 550.

그리고 도 10b의 (n)에 도시된 바와 같이, 상기 희생기판(550)의 하부면에 도전체 형성 도금 공정을 위해 제 3 씨드층(570)을 형성시킨다. 이때 상기 제 3 씨드층(570)은 500Å두께의 티타늄층과 5,000Å두께의 구리층으로 이루어지며, 상기 구리층은 후속 도금 공정에서 실질적으로 씨드층으로 이용되는 층이며, 상기 티타늄층은 희생기판(550)과 구리층의 접착도를 높이기 위해 형성되는 층이다. 그리고 포토리소그래피 공정을 이용하여 상기 희생기판(550)의 상부면 중 도전체가 형성될 소정 부위가 개방되도록 제 3 포토레지스트 패턴(572)을 형성시킨다. As shown in (n) of FIG. 10B, a third seed layer 570 is formed on the lower surface of the sacrificial substrate 550 for the conductor formation plating process. At this time, the third seed layer 570 is made of a titanium layer of 500Å thickness and a copper layer of 5,000, thickness, the copper layer is a layer substantially used as a seed layer in a subsequent plating process, and the titanium layer is a sacrificial substrate. The layer is formed to increase the adhesion between the 550 and the copper layer. The third photoresist pattern 572 may be formed to open a predetermined portion of the upper surface of the sacrificial substrate 550 on which the conductor is to be formed using a photolithography process.

그리고 도 10b의 (o)에 도시된 바와 같이, 상기 제 3 포토레지스트 패턴(572)에 의하여 개방된 부위에 제 2 도전체(574)를 형성시킨다. 이때 상기 제 2 도전체(574)는 니켈(Ni) 또는 니켈 합금(Ni-Co, Ni-W-Co) 등의 도전 물질로 형성되며, 전해 도금 방식을 이용하여 형성된다. As shown in (o) of FIG. 10B, a second conductor 574 is formed in a portion opened by the third photoresist pattern 572. In this case, the second conductor 574 is formed of a conductive material such as nickel (Ni) or nickel alloys (Ni-Co, Ni-W-Co), and is formed using an electroplating method.

이어서 도 10b의 (p)에 도시된 바와 같이, 상기 제 2 도전체(574) 상부면의 울퉁불퉁한 부분을 제거하여 평탄화시킨다. 이때, 상기 평탄화 공정은 실시예 1에서 개시된 방법과 동일한 방법으로 이루어진다. 다음으로 상기 평탄화 공정이 완료되면, 상기 제 2 도전체(574) 상부 전면에 금을 도금하여 제 2 금 도금층(576)을 형성시킨다.Subsequently, as illustrated in (p) of FIG. 10B, an uneven portion of the upper surface of the second conductor 574 is removed and planarized. At this time, the planarization process is performed in the same manner as the method disclosed in Example 1. Next, when the planarization process is completed, the second gold plating layer 576 is formed by plating gold on the entire upper surface of the second conductor 574.

다만, 상기 제 2 도전체(574)를 형성하기 위한 도금 공정이 이상적으로 진행되어 상기 제 3 포토레지스트 패턴(572)의 개방부위 내부에만 도전체가 형성된 경우에는 평탄화 공정을 생략할 수도 있다.However, when the plating process for forming the second conductor 574 is ideally performed and the conductor is formed only inside the open portion of the third photoresist pattern 572, the planarization process may be omitted.

그리고, 상기 제 2 도전체(574)를 도금하는 공정 이외의 다른 방법 즉, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 공정을 이용하여 형성시키는 경우에는 선행된 상기 제 3 씨드층(570) 형성 공정을 생략할 수 있다. The third seed layer 570 may be formed when the second conductor 574 is formed using a method other than the plating of the second conductor 574, that is, a physical vapor deposition (PVD) or chemical vapor deposition (CVD) process. ) Can be omitted.

그리고 나서 도 10b의 (q)에 도시된 바와 같이, 상기 보호막(568)이 제거되고, 상기 제 2 포토레지스트 패턴(562)과 상기 제 3 포토레지스트 패턴(572)이 한꺼번에 습식식각 공정에 의해 제거된다. 이때, 상기 제 2 씨드층(560)과 상기 제 3 씨드층(570) 중 노출된 부분 역시 제거된다. Then, as shown in (q) of FIG. 10B, the protective film 568 is removed, and the second photoresist pattern 562 and the third photoresist pattern 572 are simultaneously removed by a wet etching process. do. In this case, exposed portions of the second seed layer 560 and the third seed layer 570 are also removed.

그리고 도 10c의 (r)에 도시된 바와 같이, 상기 제 1 도전체(564)와 상기 제 2 도전체(574) 중 보강재가 형성될 소정 부위가 개방되도록 포토리소그래피 공정을 이용하여 제 4 포토레지스트 패턴(578)과 제 5 포토레지스트 패턴(580)을 형성시킨다. And as shown in (r) of Figure 10c, the fourth photoresist using a photolithography process so that a predetermined portion of the first conductor 564 and the second conductor 574 is to be formed to be opened. The pattern 578 and the fifth photoresist pattern 580 are formed.

그리고 도 10c의 (s)에 도시된 바와 같이, 상기 제 2 도전체(574) 중 상기 제 4 포토레지스트 패턴(578)에 의하여 개방된 부위에 열경화성 에폭시(582)를 도포한다.As shown in (s) of FIG. 10C, a thermosetting epoxy 582 is applied to a portion of the second conductor 574 opened by the fourth photoresist pattern 578.

이어서, 도 10c의 (t)에 도시된 바와 같이, 상기 에폭시(582)의 상부면을 그라인딩하여 평탄화시킨다. Next, as shown in (t) of FIG. 10C, the top surface of the epoxy 582 is ground and planarized.

다음으로 도 10c의 (u)에 도시된 바와 같이, 또한 상기 희생기판(550)의 상부면(A)에 대해서도 동일한 공정을 진행하여 에폭시층(584)을 형성시킨다. 이어서 도 10v에 도시된 바와 같이, 상기 에폭시(584)층의 상부면을 그라인딩하여 평탄화 시킨다. Next, as shown in FIG. 10C, the same process is also performed on the upper surface A of the sacrificial substrate 550 to form the epoxy layer 584. Next, as shown in FIG. 10V, the top surface of the epoxy 584 layer is ground and planarized.

그리고 도 10c의 (w)에 도시된 바와 같이, 상기 희생기판(550)의 상하부면에 존재하는 제 4 포토레지스트 패턴(578)과 제 5 포토레지스트 패턴(580)은 습식식각 공정에 의해 동시에 제거된다. As shown in (w) of FIG. 10C, the fourth photoresist pattern 578 and the fifth photoresist pattern 580 on the upper and lower surfaces of the sacrificial substrate 550 are simultaneously removed by a wet etching process. do.

마지막으로 상기 희생기판(550)의 잔존부분에 외력을 가하여 희생기판(550)을 제거시키고, 상기 트렌치 매립 물질(558)을 선택적 식각 공정을 이용하여 제거하면 본 발명에 의한 프로브 구조체가 완성된다. Finally, the external substrate is applied to the remaining portion of the sacrificial substrate 550 to remove the sacrificial substrate 550, and the trench buried material 558 is removed using a selective etching process to complete the probe structure according to the present invention.

이하에서는 상기 각 실시예에서 제조된 프로브 구조체를 이용한 프로브 조립체를 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, a probe assembly using a probe structure manufactured in each of the above embodiments will be described in detail with reference to the accompanying drawings.

도 12는 전술한 바와 같은 본 발명에 따른 평판표시소자 검사용 프로브를 구비한 프로브 조립체를 설명하기 위한 사시도이고, 도 13은 이의 단면도이다.12 is a perspective view for explaining a probe assembly having a probe for inspecting a flat panel display device according to the present invention as described above, and FIG. 13 is a cross-sectional view thereof.

도 12 및 도 13을 참조하면, 본 발명에 따른 프로브 조립체에서 적층 구조로 이루어지는 다층형 프로브는, 전술한 바와 같이 상부 프로브의 도전체(740)와 하부 프로브의 도전체(720)는 상하부 프로브의 도전체들이 서로 겹치지 않고, 엇갈리게 위치되도록 형성되며, 상부에 위치하는 도전체(740)의 일측 끝단이 하부에 위치하는 도전체(720)의 끝단보다 외부로 돌출되도록 하며, 전기 및 물리적 특성 조건이 동일하도록 외부로 노출되는 상하 도전체의 총길이가 동일하게 중첩되도록 형성된다. 12 and 13, in the probe assembly according to the present invention, in the multilayered probe having a stacked structure, as described above, the conductor 740 of the upper probe and the conductor 720 of the lower probe may be formed of the upper and lower probes. The conductors are formed so that they do not overlap each other, and are staggered, so that one end of the conductor 740 positioned at the upper portion protrudes outward from the end of the conductor 720 positioned at the lower portion thereof. The total lengths of the upper and lower conductors exposed to the outside are the same so as to overlap the same.

이때, 상기 적층된 구조의 프로브는 프로브 블록(730)의 경사면에 고정나사 등의 부착 고정수단에 의해서 서로 고정될 수 있으며, 상기 프로브 블록(730)은 투명성을 확보하기 위해 아크릴(Acryle) 등과 투명재질로 제작될 수도 있다. In this case, the stacked structures of the probes may be fixed to each other by attachment fixing means such as fixing screws on the inclined surface of the probe block 730, and the probe blocks 730 may be transparent such as acrylic to secure transparency. It may be made of a material.

또한, 상기 프로브 블록(730) 상부에 제 1 인터페이스 보드(750)가 위치되고, 상기 제 1 인테페이스 보드(750) 상부에 프로브 홀더(760)가 위치되어 고정나사(755)에 의해서 서로 체결 고정되어 있다.In addition, a first interface board 750 is positioned on the probe block 730, and a probe holder 760 is positioned on the first interface board 750 to be fastened to each other by a fixing screw 755. have.

이때, 상기 제 1 인터페이스 보드(750)와 프로브 홀더(760)는 고정핀(752)에 의해서 서로 체결됨으로써 더욱 체결력이 강화되도록 되어 있다.In this case, the first interface board 750 and the probe holder 760 are fastened to each other by being fastened to each other by the fixing pin 752.

그리고, 상기 프로브 블록(730) 내측방향의 제 1 인터페이스 보드(750) 하측면에 제 2 인터페이스 보드(770)가 역시 고정핀(754)에 의해서 체결 고정되어 있고, 상기 제 2 인터페이스 보드(770) 하측면에 TCP(Tape Carrier Package : 762)가 부착 고정되어 있다.In addition, a second interface board 770 is fastened to the lower surface of the first interface board 750 in the probe block 730 by the fixing pin 754, and the second interface board 770 is fixed. TCP (Tape Carrier Package: 762) is attached and fixed to the lower side.

여기서, 상기 프로브 블록(730)의 경사면에 부착 고정된 다층형 프로브의 도전체(720, 740)의 일단과 TCP(762)의 연결 관계를 보다 상세히 살펴보면, 다층형 프로브의 도전체(720, 740) 일단이 가이드 필름(764)에 형성된 홀(넘버링되지 않음)을 통해서 안내를 받으며 TCP(762)에 구현된 패턴과 연결되어 있다.Here, the connection relation between one end of the conductors 720 and 740 of the multilayer probe attached to the inclined surface of the probe block 730 and the TCP 762 will be described in more detail. One end is guided through a hole (not numbered) formed in the guide film 764 and is connected to a pattern implemented in the TCP 762.

그리고, 상기 프로브 홀더(760)와 메뉴플레이터(780)가 고정나사(782)에 의해서 서로 체결되어 있으며, 상기 메뉴플레이터(780)와 연결된 프로브 홀더(760)는 테스트 과정의 상하 물리력에 의해서 상하로 유동이 발생할 수 있도록 되어 있다.In addition, the probe holder 760 and the menu plater 780 are fastened to each other by a fixing screw 782, and the probe holder 760 connected to the menu plater 780 is connected to the upper and lower physical force of the test process. It is designed to flow up and down.

보다 상세히 설명하면, 상기 프로브 홀더(760) 일측과 메뉴플레이터(780) 타측이 가이드 레일(Guide rale : 784)에 의해서 서로 체결됨으로써 테스트 과정의 상하 물리력에 의해서 프로브 홀더(760)와 연결된 제 1 인터페이스 보드(750), 프로브 블록(730)이 상하로 유동할 수 있도록 되어 있다.In more detail, the first side of the probe holder 760 and the other side of the menu plate 780 are fastened to each other by a guide rail 784 so that the probe holder 760 is connected to the probe holder 760 by the vertical force of the test process. The interface board 750 and the probe block 730 can move up and down.

특히, 상기 프로브 홀더(760)와 메뉴플레이터(780)를 연결하는 고정나사(782) 주변부에는 소정의 탄성력을 지닌 스프링(786)이 내설됨으로써 테스트 과정의 상하 물리력에 의해서 상하로 유동된 프로브 홀더(760)와 연결된 제 1 인터페이스 보드(750) 및 프로브 블록(730)이 스프링(786)의 탄성력에 의해서 원래의 위치로 복원되도록 되어 있다.In particular, a spring holder 786 having a predetermined elastic force is installed at a periphery of the fixing screw 782 connecting the probe holder 760 and the menu plate 780 to move the probe holder up and down by vertical force of the test process. The first interface board 750 and the probe block 730 connected to the 760 are restored to their original positions by the elastic force of the spring 786.

따라서, 일련의 평판표시소자 제조공정의 수행에 의해서 제조된 평판표시소자를 프로빙 장치로 이동시킨 후, 프로브 블록(730)을 다른 이동수단에 의해서 상하로 이동하며 평판표시소자의 전극패드에 소정의 물리력을 가하며 평판표시소자에 대한 전기적 테스트 공정을 수행한다.Accordingly, after the flat panel display device manufactured by performing a series of flat panel display device manufacturing processes is moved to the probing apparatus, the probe block 730 is moved up and down by other moving means, and the predetermined electrode pad of the flat panel display device is moved. Electrical test process is performed for flat panel display device by applying physical force.

이때, 상기 프로브 블록(730) 하부의 다층형 프로브의 니들(720, 740)은 평판표시소자의 전극패드와 접촉하게 되고, 프로빙 장치에서 인가되는 전기신호는 TCP(Tape Carrier Package : 762)를 통해서 프로브의 니들(720, 740)을 통해서 평판표시소자의 전극패드에 인가된다.In this case, the needles 720 and 740 of the multi-layer probe under the probe block 730 are in contact with the electrode pad of the flat panel display device, and the electrical signal applied from the probing device is transmitted through a TCP (Tape Carrier Package: 762). It is applied to the electrode pad of the flat panel display device through the needles 720 and 740 of the probe.

본 발명에 의하면, 복수의 프로브 도전체를 에폭시로 접착하는 공정을 제거함으로써 접착 공정 중 열팽창 계수의 차이나 수작업에서 프로브의 정렬이 정확하게 이루어지지 않는 현상을 Photo-aligner를 이용하여 제거할 수 있으므로 더 정확한 정렬을 수행할 수 있도록 하는 효과가 있다.According to the present invention, by removing the process of bonding the plurality of probe conductors with epoxy, it is possible to eliminate the difference in thermal expansion coefficient during the bonding process or the phenomenon that the alignment of the probe is not performed accurately by hand using the photo-aligner. This has the effect of enabling sorting.

또한, 본 발명은 기존 공정과는 달리 단일 희생 기판을 사용함으로써 고난이도의 공정 숫자를 감소시킬 수 있을 뿐만 아니라 공정 감소와 정확성 제고에 의한 수율 상승으로 프로브 구조체의 생산 원가를 절감시킬 수 있도록 하며, 공정 수율 및 생산성을 향상시킬 수 있도록 하는 효과가 있다. In addition, the present invention, unlike the conventional process, by using a single sacrificial substrate can not only reduce the number of highly difficult process, but also reduce the production cost of the probe structure by increasing the yield by reducing the process and improved accuracy, process There is an effect to improve the yield and productivity.

이상에서는 본 발명은 기재된 구체예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것은 당연한 것이다. Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various changes and modifications can be made within the spirit of the present invention, and it is obvious that such changes and modifications belong to the appended claims.

도 1a는 본 발명에 의한 평판표시소자 검사용 복층(double layer) 프로브 구조체에 대한 사시도이다. 1A is a perspective view of a double layer probe structure for inspecting a flat panel display device according to the present invention.

도 1b는 본 발명에 의한 평판표시소자 검사용 복층(double layer) 프로브 구조체에 대한 종단면도이다.1B is a longitudinal sectional view of a double layer probe structure for inspecting a flat panel display device according to the present invention.

도 1c는 본 발명에 의한 평판표시소자 검사용 복층(double layer) 프로브 구조체에 대한 횡단면도이다. 1C is a cross-sectional view of a double layer probe structure for inspecting a flat panel display device according to the present invention.

도 2a는 본 발명에 의한 평판표시소자 검사용 단층(single layer) 프로브 구조체에 대한 사시도이다. FIG. 2A is a perspective view of a single layer probe structure for inspecting a flat panel display device according to the present invention. FIG.

도 2b는 본 발명에 의한 평판표시소자 검사용 단층(single layer) 프로브 구조체에 대한 종단면도이다. 2B is a longitudinal sectional view of a single layer probe structure for inspecting a flat panel display device according to the present invention.

도 2c는 본 발명에 의한 평판표시소자 검사용 단층(single layer) 프로브 구조체에 대한 횡단면도이다.2C is a cross-sectional view of a single layer probe structure for inspecting a flat panel display device according to the present invention.

도 3은 본 발명의 실시예 1에 따라 제조되는 프로브 구조체에 대한 사시도이다.3 is a perspective view of a probe structure manufactured according to Example 1 of the present invention.

도 4는 본 발명의 실시예 2에 따라 제조되는 프로브 구조체에 대한 사시도이다. 4 is a perspective view of a probe structure manufactured according to Example 2 of the present invention.

도 5는 본 발명의 실시예 3, 4, 5에 따라 제조되는 프로브 구조체에 대한 사시도이다. 5 is a perspective view of a probe structure manufactured according to Examples 3, 4 and 5 of the present invention.

도 6a 내지 도 6c는 본 발명에 의한 평판표시소자 검사용 프로브 구조체의 제조 방법에 대한 실시예 1의 각 공정을 설명하기 위한 각 공정별 단면도이다. 6A to 6C are cross-sectional views of respective processes for explaining each process of Example 1 of the method for manufacturing a flat panel display probe inspection structure according to the present invention.

도 7a 내지 도 7e는 본 발명에 의한 평판표시소자 검사용 프로브 구조체의 제조 방법에 대한 실시예 2의 각 공정을 설명하기 위한 각 공정별 단면도이다.7A to 7E are cross-sectional views of respective processes for explaining each process of the second embodiment of the method for manufacturing a probe structure for inspecting a flat panel display device according to the present invention.

도 8a 내지 도 8c는 본 발명에 의한 평판표시소자 검사용 프로브 구조체의 제조 방법에 대한 실시예 3의 각 공정을 설명하기 위한 각 공정별 단면도이다.8A to 8C are cross-sectional views of respective processes for explaining respective processes of the third embodiment of the method for manufacturing a probe structure for inspecting a flat panel display device according to the present invention.

도 9a 내지 도 9c는 본 발명에 의한 평판표시소자 검사용 프로브 구조체의 제조 방법에 대한 실시예 4의 각 공정을 설명하기 위한 각 공정별 단면도이다.9A to 9C are cross-sectional views of respective processes for explaining respective processes of the fourth embodiment of the method for manufacturing a flat panel display probe inspection structure according to the present invention.

도 10a 내지 도 10c는 본 발명에 의한 평판표시소자 검사용 프로브 구조체의 제조 방법에 대한 실시예 5의 각 공정을 설명하기 위한 각 공정별 단면도이다.10A to 10C are cross-sectional views of respective processes for explaining each process of the fifth embodiment of the method for manufacturing a probe structure for inspecting a flat panel display device according to the present invention.

도 11a는 본 발명에서 사용되는 세라믹 플레이트 중 그 단면이 마름모 모양인 세라믹 플레이트의 사시도와 단면도이다. 11A is a perspective view and a cross-sectional view of a ceramic plate having a diamond cross section among ceramic plates used in the present invention.

도 11b는 본 발명에서 사용되는 세라믹 플레이트 중 그 단면이 계단형인 세라믹 플레이트의 사시도와 단면도이다. 11B is a perspective view and a cross-sectional view of a ceramic plate whose cross section is stepped among the ceramic plates used in the present invention.

도 12는 본 발명의 프로브 구조체를 구비한 프로브 조립체를 나타낸 사시도이다. 12 is a perspective view of a probe assembly having a probe structure of the present invention.

도 13은 본 발명의 프로브 구조체를 구비한 프로브 조립체에 대한 단면도이다. 13 is a cross-sectional view of a probe assembly having a probe structure of the present invention.

< 도면의 주요 부분에 대한 설명 ><Description of Main Parts of Drawings>

45 : 도전체 끝단 연결선과 도전체가 이루는 각45: angle formed by the conductor end connection line and the conductor

50 : 절연체 55 : 도전체 끝단 연결선50: insulator 55: conductor end connection line

60a : 도전체 60b : 도전체60a: conductor 60b: conductor

70a : 보강재 70b : 보강재70a: stiffener 70b: stiffener

80a : 금 도금층 80b : 금 도금층80a: Gold Plating Layer 80b: Gold Plating Layer

Claims (66)

판상의 절연체와, Plate insulator, 포토리소그래피(Photolithography) 및 식각 공정을 이용하여 상기 절연체의 상부면 및 하부면 각각에 소정 간격을 갖도록 배열되되, 상하가 서로 평행하도록 형성되는 다수의 도전체;A plurality of conductors arranged on the upper and lower surfaces of the insulator at predetermined intervals by using photolithography and etching processes, the upper and lower conductors being parallel to each other; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate comprising a. 제1항에 있어서, The method of claim 1, 상기 절연체 상부면 또는 하부면에 적층되어 상기 도전체의 위치를 고정시키는 판상의 보강재가 더 구비되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate further comprises a plate-shaped reinforcement is laminated on the upper or lower surface of the insulator to fix the position of the conductor. 제2항에 있어서, 상기 보강재는,The method of claim 2, wherein the reinforcing material, 소정두께의 경화 에폭시(epoxy)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that the cured epoxy (epoxy) of a predetermined thickness. 제2항에 있어서, 상기 보강재는,The method of claim 2, wherein the reinforcing material, 접착제에 의해서 상기 절연체에 적층된 세라믹 플레이트인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.A probe structure using a single sacrificial substrate, characterized in that the ceramic plate laminated on the insulator by an adhesive. 제1항에 있어서, 상기 절연체는,The method of claim 1, wherein the insulator is 경화 에폭시 또는 세라믹(Ceramic) 재질로 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that made of a cured epoxy or ceramic (Ceramic) material. 제1항에 있어서, 상기 도전체는,The method of claim 1, wherein the conductor, 니켈(Nickel) 또는 니켈 합금으로 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that formed of nickel (Nickel) or nickel alloy. 제1항에 있어서, 상기 다수의 도전체는,The method of claim 1, wherein the plurality of conductors, 동일한 길이를 갖도록 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that formed to have the same length. 제7항에 있어서, 상기 절연체의 상부면에 형성된 동일한 길이의 도전체는,The conductor of claim 7, wherein the conductor having the same length formed on the upper surface of the insulator. 상기 절연체 일측으로 소정거리 이동구비됨으로써 상기 절연체의 상부면에 형성되는 도전체는 상기 절연체의 하부면에 형성되는 도전체와 비교하여 일측은 외측으로 돌출되고 타측은 함몰되어 있는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.By moving the predetermined distance to one side of the insulator, the conductor formed on the upper surface of the insulator has one side protruded outward and the other side is depressed compared to the conductor formed on the lower surface of the insulator. Probe structure using a substrate. 제8항에 있어서, The method of claim 8, 상기 상, 하부면에 형성된 도전체의 각 끝단이 각 도전체의 표면과 이루는 각도가 30 ~ 60도인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that the angle formed by each end of the conductor formed on the upper, lower surface and the surface of each conductor is 30 to 60 degrees. 제8항에 있어서, The method of claim 8, 상기 상, 하부면에 설치된 도전체가, 상기 절연체를 중심으로 동일한 길이만큼 외측으로 돌출될 수 있도록 상기 절연체의 단면 양단의 형상이 단차진 모양으로 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that the shape of both ends of the cross-section of the insulator is formed in a stepped shape so that the conductors provided on the upper and lower surfaces can protrude outwards by the same length around the insulator. 제8항에 있어서, The method of claim 8, 상기 상, 하부면에 설치된 도전체가, 상기 절연체를 중심으로 동일한 길이만큼 외측으로 돌출될 수 있도록 상기 절연체의 단면 양단의 형상이 경사진 모양으로 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that the shape of both ends of the cross-section of the insulator is formed to be inclined so that the conductors provided on the upper, lower surface can protrude outwards by the same length around the insulator. 제1항에 있어서, 상기 절연체의 상부면에 설치된 도전체가, According to claim 1, The conductor provided on the upper surface of the insulator, 상기 절연체의 하부면에 이웃하여 형성된 두개의 도전체 사이에 위치하도록 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.A probe structure using a single sacrificial substrate, characterized in that formed to be located between two conductors formed adjacent to the lower surface of the insulator. 제 1 절연체;A first insulator; 상기 제 1 절연체 상부에 단차부가 형성되도록 적층되는 제 2 절연체;A second insulator stacked so that a stepped portion is formed on the first insulator; 상기 제 1, 제 2 절연체 내부에 소정간격으로 삽입, 형성된 다수의 도전체; 및A plurality of conductors inserted into and formed at predetermined intervals in the first and second insulators; And 상기 도전체의 일면에 소정 도금방식에 따라 전도성 물질이 적층되어, 형성되는 전도층;A conductive layer formed by stacking a conductive material on one surface of the conductor according to a predetermined plating method; 을 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate comprising a. 제13항에 있어서, The method of claim 13, 상기 절연체의 상부면 또는 하부면의 적어도 일면에 적층되는 보강재를 더 구비하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체. Probe structure using a single sacrificial substrate further comprises a reinforcing material laminated on at least one surface of the upper surface or the lower surface of the insulator. 에폭시의 상하부면에 세라믹 플레이트(ceramic plate)를 적층시켜 형성되는 절연체;An insulator formed by stacking ceramic plates on upper and lower surfaces of an epoxy; 상기 절연체의 상하부면에 소정 간격으로 형성되는 다수의 도전체;A plurality of conductors formed at predetermined intervals on upper and lower surfaces of the insulator; 상기 도전체의 일면에 소정 도금방식에 따라 적층되는 전도층; 및A conductive layer laminated on one surface of the conductor according to a predetermined plating method; And 상기 절연체 상하부면에 적층되어 상기 도전체의 위치를 고정시키는 보강재;A reinforcing member laminated on upper and lower surfaces of the insulator to fix the position of the conductor; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate comprising a. 제15항에 있어서, 상기 보강재는,The method of claim 15, wherein the reinforcing material, 에폭시를 접착제로 도포하고, 상기 에폭시 상부에 세라믹 플레이트를 적층시켜 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.A probe structure using a single sacrificial substrate, characterized in that the epoxy is applied with an adhesive, and the ceramic plate is laminated on the epoxy. 절연성 재질의 절연체;Insulators of insulating material; 상기 절연체의 상하부면에 소정 간격으로 배열 형성되는 다수의 도전체;A plurality of conductors arranged on upper and lower surfaces of the insulator at predetermined intervals; 상기 도전체의 일면에 소정 도금방식에 의해 적층되는 전도층; 및A conductive layer laminated on one surface of the conductor by a predetermined plating method; And 상기 절연체 상하부면에 적층되어 상기 도전체의 위치를 고정시키는 보강재;A reinforcing member laminated on upper and lower surfaces of the insulator to fix the position of the conductor; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate comprising a. 소정 크기를 갖는 판상의 절연체; 및A plate-shaped insulator having a predetermined size; And 포토리소그래피(Photolithography) 및 식각공정에 의해서 형성된 트렌치 내부에 도전성 물질을 매립하여 상기 절연체의 상부면 또는 하부면에 소정 간격을 갖도록 배열되는 다수의 도전체;A plurality of conductors embedded in the trench formed by photolithography and etching processes so as to have a predetermined distance on the upper or lower surface of the insulator; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate comprising a. 제18항에 있어서, The method of claim 18, 상기 절연체 상부면 또는 하부면 중의 적어도 일면에 적층되어 상기 도전체의 위치를 고정시키는 판상의 보강재가 더 구비되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate further comprises a plate-shaped reinforcement is laminated on at least one of the upper surface or the lower surface of the insulator to fix the position of the conductor. 제18항에 있어서, 상기 보강재는,The method of claim 18, wherein the reinforcing material, 그 재질이 세라믹인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.A probe structure using a single sacrificial substrate, characterized in that the material is ceramic. 제18항에 있어서, 상기 절연체는,The method of claim 18, wherein the insulator, 에폭시인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체.Probe structure using a single sacrificial substrate, characterized in that the epoxy. 포토리소그래피 및 식각공정을 이용하여 소정 두께의 단일 희생기판 상하부면에 제 1 트렌치를 형성시키는 제 1 트렌치 형성단계;Forming a first trench in upper and lower surfaces of a single sacrificial substrate having a predetermined thickness by using photolithography and etching processes; 상기 제 1 트렌치를 도전물질로 매립하여 도전체를 형성시키는 도전체 형성단계;A conductor forming step of forming a conductor by filling the first trench with a conductive material; 포토리소그래피 및 식각공정을 이용하여 상기 도전체 하부로 제 2 트렌치를 형성하는 제 2 트렌치 형성단계;A second trench forming step of forming a second trench under the conductor using photolithography and an etching process; 상기 제 2 트렌치를 절연물질로 매립하여 절연체를 형성시키는 절연체 형성단계;An insulator forming step of forming an insulator by filling the second trench with an insulating material; 상기 절연체가 형성된 상기 희생기판 상부면 또는 하부면 중 적어도 일면에 보강재를 형성시키는 보강재 형성단계; 및A reinforcing member forming step of forming a reinforcing material on at least one surface of the upper or lower surface of the sacrificial substrate on which the insulator is formed; And 상기 희생기판을 제거하는 마무리 단계;A finishing step of removing the sacrificial substrate; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate comprising a. 소정 두께의 단일 희생기판 상부에 도전체 형성을 위한 제 1 보호막 패턴을 형성하는 단계;Forming a first passivation layer pattern for forming a conductor on a single sacrificial substrate having a predetermined thickness; 상기 제 1 보호막 패턴 내부에 도전성 물질을 매립함으로써 상부 도전체를 형성시키는 상부 도전체 형성단계;An upper conductor forming step of forming an upper conductor by filling a conductive material in the first passivation layer pattern; 상기 도전체가 형성된 상기 희생기판 상부에 보강재 형성을 위한 제 2 보호막 패턴을 형성하는 단계:Forming a second passivation layer pattern for forming a reinforcement on the sacrificial substrate on which the conductor is formed: 상기 제 2 보호막 패턴 내부에 상부 보강재를 형성시키는 상부 보강재 형성단계;An upper reinforcing member forming step of forming an upper reinforcing material in the second passivation layer pattern; 포토리소그래피 및 식각공정을 이용하여 상기 상부 도전체가 노출되도록 희생기판 하부면에 트렌치를 형성하는 트렌치 형성단계;Forming a trench in a lower surface of the sacrificial substrate to expose the upper conductor by using photolithography and etching processes; 상기 트렌치를 절연물질로 매립하여 절연체를 형성하는 절연체 형성단계; 및An insulator forming step of forming an insulator by filling the trench with an insulating material; And 상기 희생기판을 제거하는 단계;Removing the sacrificial substrate; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate comprising a. 제 23 항에 있어서, The method of claim 23, 상기 희생기판을 제거하기 이전에, 상기 절연체 형성단계를 통해 형성된 절연체 상부에 제 3 보호막 패턴을 형성한 후, 상기 제 3 보호막 패턴 내부에 도전성 물질을 매립하여 하부 도전체를 형성하는 하부 도전체 형성단계; 및Before removing the sacrificial substrate, after forming a third passivation pattern on the insulator formed through the insulator forming step, a lower conductor is formed to form a lower conductor by embedding a conductive material in the third passivation pattern. step; And 상기 하부 도전체를 형성한 후, 상기 하부 도전체 상부에 제 4 보호막 패턴을 형성한 후, 상기 제 4 보호막 패턴 내부에 하부 보강재를 형성하는 하부 보강재 형성단계;A lower reinforcing member forming step of forming a lower protective material in the fourth protective film pattern after forming the fourth protective film pattern on the lower conductor after forming the lower conductor; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate comprising a. 제 22 항 또는 제 23 항에 있어서, 상기 희생기판을 제거하는 단계는, 상기 보호막 패턴을 제거하는 단계와 동시에 수행되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.24. The method of claim 22 or 23, wherein the removing of the sacrificial substrate is performed at the same time as removing the protective layer pattern. 제22항 또는 제23항에 있어서, 상기 희생기판은,The method of claim 22 or 23, wherein the sacrificial substrate, 실리콘(Si) 재질의 웨이퍼(Wafer)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method of manufacturing a probe structure using a single sacrificial substrate, characterized in that the silicon wafer (wafer). 제22항 또는 제23항에 있어서, 상기 트렌치는,The method of claim 22 or 23, wherein the trench, 건식식각(dry etching) 공정에 의해 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that formed by a dry etching process. 제22항 또는 제23항에 있어서, 상기 절연체는,The method of claim 22 or 23, wherein the insulator, 상기 트렌치에 에폭시(epoxy)를 도포하고, 상기 트렌치에 삽입될 수 있는 크기로 미리 제작되어 있는 세라믹 플레이트를 상기 에폭시가 경화되기 전에 상기 트렌치에 삽입, 접합시켜 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A single sacrificial substrate is formed by applying epoxy to the trench and inserting and bonding a ceramic plate, which is pre-fabricated to a size that can be inserted into the trench, into the trench before the epoxy is cured. Probe structure manufacturing method using. 제22항 또는 제23항에 있어서, 상기 절연체는,The method of claim 22 or 23, wherein the insulator, 상기 트렌치에 삽입될 수 있는 크기로 미리 제작되어 있는 세라믹 플레이트를 상기 트렌치에 삽입한 후 상기 트렌치와 상기 세라믹 플레이트 사이의 형성된 틈에 에폭시를 도포, 접합시켜 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Using a single sacrificial substrate, characterized in that formed by inserting a ceramic plate prepared in advance to the size that can be inserted into the trench into the trench and then applying and bonding epoxy to the gap formed between the trench and the ceramic plate Probe structure manufacturing method. 제22항 또는 제23항에 있어서, 상기 도전체는,The method of claim 22 or 23, wherein the conductor, 그 재질이 니켈 또는 니켈 합금인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that the material is nickel or nickel alloy. 제22항 또는 제23항에 있어서, 상기 도전체 형성 공정에서 도전체는,The method of claim 22 or 23, wherein the conductor in the conductor forming step, 희생기판 상부에 씨드층(Seed layer)을 형성시킨 후 전해도금(eletroplating) 공정에 의해 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, which is formed by an electroplating process after forming a seed layer on the sacrificial substrate. 제22항 또는 제23항에 있어서, The method of claim 22 or 23, 상기 도전체 상부면에 전도성 물질을 도금공정에 따라 적층시켜 전도층을 형성하는 전도층 형성단계를 더 포함하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체의 제조방법.And a conductive layer forming step of forming a conductive layer by laminating a conductive material on the upper surface of the conductor according to a plating process. 제 32 항에 있어서, 상기 전도성 물질은,The method of claim 32, wherein the conductive material, 금(Au)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체의 제조방법.Method of producing a probe structure using a single sacrificial substrate, characterized in that the gold (Au). 제31항에 있어서 상기 씨드층은,The method of claim 31, wherein the seed layer, 티타늄층과 구리층으로 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate, characterized in that consisting of a titanium layer and a copper layer. 제23항에 있어서, 상기 보강재는,The method of claim 23, wherein the reinforcing material, 에폭시(epoxy)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Probe structure using a single sacrificial substrate, characterized in that the epoxy (epoxy). 제24항에 있어서, 상기 보강재는,The method of claim 24, wherein the reinforcing material, 상기 에폭시의 상부면에 세라믹 플레이트를 더 접합하여 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Probe structure using a single sacrificial substrate, characterized in that formed by further bonding a ceramic plate on the upper surface of the epoxy. 제24항에 있어서, 상기 보강재 형성공정은,The method of claim 24, wherein the reinforcing material forming step, 포토리소그래피 및 식각공정을 이용하여 상기 보강재 형성을 위한 트렌치를 형성한 후 상기 트렌치 내에 보강재 물질을 도포하여 보강재가 형성되도록 하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.And forming a trench for forming the reinforcement by using photolithography and etching, and then applying a reinforcement material in the trench so that the reinforcement is formed. 제23항에 있어서, 상기 마무리 단계에서 상기 희생기판은,The method of claim 23, wherein the sacrificial substrate in the finishing step, 에칭(Etching) 공정에 의해 제거하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that it is removed by an etching process. 소정 두께로 연마, 형성된 소정 재질의 단일 희생기판의 소정 부분에 절연체 형성을 위한 트렌치(trench)를 형성시키는 트렌치 형성 단계;A trench forming step of forming a trench for forming an insulator in a predetermined portion of a single sacrificial substrate of a predetermined material, which is polished and formed to a predetermined thickness; 상기 트렌치에 절연물질을 매립하여 절연체를 형성시키는 절연체 형성단계;An insulator forming step of forming an insulator by filling an insulating material in the trench; 상기 절연체가 형성된 상기 희생기판 상하부면에 보호막 패턴을 형성한 후, 상기 보호막 패턴 내부에 도전성 물질을 매립함으로써 도전체를 형성시키는 도전체 형성단계; 및A conductor forming step of forming a conductor by forming a protective layer pattern on upper and lower surfaces of the sacrificial substrate on which the insulator is formed, and then embedding a conductive material in the protective layer pattern; And 상기 희생기판을 제거하는 마무리 단계;A finishing step of removing the sacrificial substrate; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate comprising a. 제39항에 있어서, 상기 희생기판은,The method of claim 39, wherein the sacrificial substrate, 실리콘(Si) 재질의 웨이퍼(Wafer)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method of manufacturing a probe structure using a single sacrificial substrate, characterized in that the silicon wafer (wafer). 제39항에 있어서, 상기 트렌치는,The method of claim 39, wherein the trench, 건식식각(dry etching) 공정에 의해 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that formed by a dry etching process. 제39항에 있어서, 상기 트렌치는,The method of claim 39, wherein the trench, 다이싱 공정에 의해 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Probe structure manufacturing method using a single sacrificial substrate, characterized in that formed by a dicing process. 제39항에 있어서, 상기 절연체는,40. The method of claim 39, wherein the insulator is 상기 트렌치에 에폭시(epoxy)를 도포하고, 상기 트렌치에 삽입될 수 있는 크기로 미리 제작되어 있는 세라믹 플레이트를 상기 에폭시가 경화되기 전에 상기 트렌치에 삽입, 접합시켜 형성되도록 하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Epoxy is applied to the trench and a single sacrificial substrate is formed by inserting and bonding a ceramic plate, which is pre-fabricated to a size that can be inserted into the trench, into the trench before the epoxy is cured. Probe structure manufacturing method using. 제39항에 있어서, 상기 절연체는,40. The method of claim 39, wherein the insulator is 상기 트렌치에 삽입될 수 있는 크기로 미리 제작되어 있는 세라믹 플레이트를 상기 트렌치에 삽입한 후 상기 트렌치와 상기 세라믹 플레이트 사이의 형성된 틈에 에폭시를 도포, 접합시켜 형성되도록 하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A single sacrificial substrate is formed by inserting a ceramic plate, which is pre-fabricated in a size that can be inserted into the trench, into the trench, and then applying and bonding an epoxy to a gap formed between the trench and the ceramic plate. Probe structure manufacturing method using. 제39항에 있어서, 상기 도전체는,The method of claim 39, wherein the conductor, 그 재질이 니켈 또는 니켈 합금인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that the material is nickel or nickel alloy. 제39항에 있어서, 상기 도전체 형성 공정에서 도전체는,40. The method of claim 39, wherein the conductor in the conductor forming step, 희생기판 상부에 씨드층(Seed layer)을 형성시킨 후 전해도금(eletroplating) 공정에 의해 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, which is formed by an electroplating process after forming a seed layer on the sacrificial substrate. 제46항에 있어서, 상기 씨드층은,The method of claim 46, wherein the seed layer, 티타늄층과 구리층으로 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate, characterized in that consisting of a titanium layer and a copper layer. 제39항에 있어서,The method of claim 39, 상기 희생기판 상부면 또는 하부면 중 어느 일면에 보강재를 형성하는 보강재 형성단계를 더 포함하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법. And a reinforcing member forming step of forming a reinforcing member on any one of the upper and lower surfaces of the sacrificial substrate. 제48항에 있어서, 상기 보강재 형성단계는,The method of claim 48, wherein forming the reinforcing material, 에폭시를 도포하고, 상기 에폭시의 상부면에 세라믹 플레이트를 더 접합하여 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that the epoxy is applied, and the ceramic plate is further bonded to the upper surface of the epoxy. 제48항에 있어서, 상기 보강재 형성공정은,The method of claim 48, wherein the reinforcing material forming step, 포토리소그래피 공정을 이용하여 상기 보강재 형성을 위한 트렌치를 형성한 후 상기 트렌치 내에 보강재 물질을 도포하여 보강재가 형성되도록 하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.And forming a trench for forming the reinforcement material using a photolithography process and then applying a reinforcement material in the trench to form a reinforcement material. 제39항에 있어서, 상기 마무리 단계에서 상기 희생기판은,40. The method of claim 39, wherein the sacrificial substrate in the finishing step, 에칭(Etching) 공정에 의해 제거되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of fabricating a probe structure using a single sacrificial substrate, characterized in that it is removed by an etching process. 제39항에 있어서, The method of claim 39, 상기 도전체 상부면에 전도성 물질을 도금공정에 따라 적층시켜 전도층을 형성하는 전도층 형성단계를 더 포함하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체의 제조방법.And a conductive layer forming step of forming a conductive layer by laminating a conductive material on the upper surface of the conductor according to a plating process. 제 52 항에 있어서, 상기 전도성 물질은,The method of claim 52, wherein the conductive material, 금(Au)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체의 제조방법.Method of producing a probe structure using a single sacrificial substrate, characterized in that the gold (Au). 단일 희생기판 상부면의 소정 부분에 소정 깊이의 트렌치를 형성시키는 트렌치 형성단계;Forming a trench of a predetermined depth in a predetermined portion of the upper surface of the single sacrificial substrate; 상기 트렌치가 형성된 상기 희생기판 상에 상기 트렌치가 개방되도록 제 1 보호막 패턴을 형성시키는 제 1 보호막 패턴 형성단계;Forming a first passivation layer pattern on the sacrificial substrate on which the trench is formed to open the trench; 상기 제 1 보호막 패턴에 의해 개방된 상기 트렌치에 에칭 공정에 의해 제거되는 트렌치 매립 물질을 매립하는 트렌치 매립 단계;A trench filling step of embedding a trench filling material removed by an etching process into the trench opened by the first passivation layer pattern; 상기 희생기판 상하부면에 포토리소그래피 공정을 이용하여 도전체 형성을 위한 제 2 보호막 패턴을 형성시키는 제 2 보호막 패턴 형성단계;A second passivation layer pattern forming step of forming a second passivation layer pattern for forming a conductor on the upper and lower surfaces of the sacrificial substrate by using a photolithography process; 상기 제 2 보호막 패턴에 의하여 정해지는 특정한 위치에 도전체를 형성시키는 도전체 형성단계;A conductor forming step of forming a conductor at a specific position determined by the second passivation layer pattern; 상기 도전체가 형성된 상기 희생기판 상하부면에 보강재 형성을 위한 제 3 보호막 패턴을 형성시키는 제 3 보호막 형성단계;Forming a third passivation layer pattern for forming a reinforcement on upper and lower surfaces of the sacrificial substrate on which the conductor is formed; 상기 제 3 보호막 패턴에 의하여 정해지는 특정한 위치에 보강재를 형성시키는 보강재 형성단계; 및A reinforcing member forming step of forming a reinforcing material at a specific position determined by the third passivation layer pattern; And 상기 희생기판 중 상기 트렌치 매립 물질로 구분된 부분을 제거시키고, 상기 트렌치 매립 물질을 제거시키는 마무리 단계;A finishing step of removing a portion of the sacrificial substrate separated by the trench buried material and removing the trench buried material; 를 포함하여 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate comprising a. 제54항에 있어서,The method of claim 54, 상기 도전체 형성시키기 이전에 희생기판 상부면에 형성된 상기 보호막 패턴과 상기 희생기판 상부로 돌출된 트렌치 매립 물질을 그라인딩(grinding) 공정을 이용하여 제거하는 평탄화 단계를 더 포함하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.And a planarization step of removing the protective layer pattern formed on the sacrificial substrate upper surface and the trench buried material protruding onto the sacrificial substrate prior to the formation of the conductor by using a grinding process. Probe structure manufacturing method using a substrate. 제54항에 있어서, The method of claim 54, 상기 제 2 보호막 패턴 형성단계에서 상기 희생기판의 하부면에 상기 도전체를 형성시키기 이전에 절연체가 노출되도록 그라인딩(grinding) 공정을 이용하여 희생기판을 제거하는 평탄화 단계를 더 포함하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.And a planarization step of removing the sacrificial substrate by using a grinding process so that an insulator is exposed before forming the conductor on the lower surface of the sacrificial substrate in the second passivation pattern forming step. Probe structure manufacturing method using a single sacrificial substrate. 제54항에 있어서, 상기 희생기판은,The method of claim 54, wherein the sacrificial substrate, 절연성 성질을 가지며, 경성 재료(hard material)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, which has an insulating property and is a hard material. 제54항에 있어서, 상기 희생기판은,The method of claim 54, wherein the sacrificial substrate, 그 재질이 세라믹인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Probe structure manufacturing method using a single sacrificial substrate, characterized in that the material is a ceramic. 제54항에 있어서, 상기 트렌치는,The method of claim 54, wherein the trench, 다이싱(dicing) 공정에 의해 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that formed by a dicing (dicing) process. 제54항에 있어서, 상기 트렌치 매립 물질은,55. The method of claim 54, wherein the trench buried material is 구리(Cu)인 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method of manufacturing a probe structure using a single sacrificial substrate, characterized in that the copper (Cu). 제54항에 있어서, 상기 트렌치 매립 물질은,55. The method of claim 54, wherein the trench buried material is 전해도금 공정에 의해 형성되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate, characterized in that formed by the electroplating process. 제54항에 있어서, 상기 도전체 형성 단계는,55. The method of claim 54, wherein the conductor forming step is 상기 도전체 형성전에 상기 희생기판 상하부면에 씨드층(Seed layer)을 먼저 형성시키는 씨드층 형성 단계;Forming a seed layer on upper and lower surfaces of the sacrificial substrate before forming the conductor; 를 더 포함하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Probe structure manufacturing method using a single sacrificial substrate further comprising a. 제62항에 있어서, 상기 씨드층은, The method of claim 62, wherein the seed layer, 티타늄층과 구리층으로 이루어지는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.Method for producing a probe structure using a single sacrificial substrate, characterized in that consisting of a titanium layer and a copper layer. 제54항에 있어서, The method of claim 54, 상기 도전체의 상부면에 전도성 물질을 이용하여 전도층을 적층시키는 전도층 형성단계를 더 포함하는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.And a conductive layer forming step of laminating a conductive layer using a conductive material on the upper surface of the conductor. 제64항에 있어서, 상기 전도층 형성단계는, The method of claim 64, wherein the forming of the conductive layer, 전도성 물질이 스퍼터링(sputtering) 공정에 의해 상기 도전체 상부면에 적층되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that the conductive material is laminated on the upper surface of the conductor by a sputtering process. 제54항에 있어서, 상기 마무리 단계에서 상기 트렌치 매립 물질은,55. The method of claim 54, wherein the trench buried material in the finishing step, 습식 식각(wet etching) 공정에 의해 선택적으로 제거되는 것을 특징으로 하는 단일 희생기판을 이용한 프로브 구조체 제조방법.A method of manufacturing a probe structure using a single sacrificial substrate, characterized in that it is selectively removed by a wet etching process.
KR1020030065988A 2002-11-22 2003-09-23 Manufacturing method of probe for testing flat panel display and probe thereby KR100554180B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030065988A KR100554180B1 (en) 2003-09-23 2003-09-23 Manufacturing method of probe for testing flat panel display and probe thereby
AU2003282421A AU2003282421A1 (en) 2002-11-22 2003-11-21 Probe for testing flat panel display and manufacturing method thereof
PCT/KR2003/002524 WO2004049429A1 (en) 2002-11-22 2003-11-21 Probe for testing flat panel display and manufacturing method thereof
TW92132733A TWI242647B (en) 2002-11-22 2003-11-21 Probe for testing flat panel display and manufacturing method thereof
JP2005510296A JP4430621B2 (en) 2002-11-22 2003-11-21 Probe for inspection of flat panel display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030065988A KR100554180B1 (en) 2003-09-23 2003-09-23 Manufacturing method of probe for testing flat panel display and probe thereby

Publications (2)

Publication Number Publication Date
KR20050029783A true KR20050029783A (en) 2005-03-29
KR100554180B1 KR100554180B1 (en) 2006-02-22

Family

ID=37386292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065988A KR100554180B1 (en) 2002-11-22 2003-09-23 Manufacturing method of probe for testing flat panel display and probe thereby

Country Status (1)

Country Link
KR (1) KR100554180B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747653B1 (en) * 2006-03-10 2007-08-08 주식회사 코디에스 Probe unit for inspection of flat display panel
KR100787160B1 (en) * 2006-04-04 2007-12-21 주식회사 코넴 Inspection apparatus of testing a flat panel display and method of fabricating the same
KR100931563B1 (en) * 2009-06-01 2009-12-14 주식회사 코디에스 Probe assembly having plural row and menufacturing method of the same
KR100949295B1 (en) * 2009-06-01 2010-03-23 주식회사 코디에스 Menufacturing method of probe assembly having plural row
KR101438715B1 (en) * 2013-02-26 2014-09-16 주식회사 오킨스전자 Contact assembly having micro pitch, contact semi assembly, and preparation method thereof
KR101496706B1 (en) * 2008-10-31 2015-02-27 솔브레인이엔지 주식회사 Probe structure and method of manufacturing a probe structure
KR102030618B1 (en) * 2018-05-03 2019-10-10 주식회사 마이크로컨텍솔루션 Manufacturing method of contact apparatus and contact apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102490034B1 (en) * 2021-02-26 2023-01-18 (주)포인트엔지니어링 Aligning Module and transfer method for the electro-conductive contact pin

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747653B1 (en) * 2006-03-10 2007-08-08 주식회사 코디에스 Probe unit for inspection of flat display panel
KR100787160B1 (en) * 2006-04-04 2007-12-21 주식회사 코넴 Inspection apparatus of testing a flat panel display and method of fabricating the same
KR101496706B1 (en) * 2008-10-31 2015-02-27 솔브레인이엔지 주식회사 Probe structure and method of manufacturing a probe structure
KR100931563B1 (en) * 2009-06-01 2009-12-14 주식회사 코디에스 Probe assembly having plural row and menufacturing method of the same
KR100949295B1 (en) * 2009-06-01 2010-03-23 주식회사 코디에스 Menufacturing method of probe assembly having plural row
KR101438715B1 (en) * 2013-02-26 2014-09-16 주식회사 오킨스전자 Contact assembly having micro pitch, contact semi assembly, and preparation method thereof
KR102030618B1 (en) * 2018-05-03 2019-10-10 주식회사 마이크로컨텍솔루션 Manufacturing method of contact apparatus and contact apparatus

Also Published As

Publication number Publication date
KR100554180B1 (en) 2006-02-22

Similar Documents

Publication Publication Date Title
US6683662B2 (en) Semiconductor device and method for producing the same
US8089294B2 (en) MEMS probe fabrication on a reusable substrate for probe card application
US7267557B2 (en) Micro contact device comprising the micro contact element and the base member
KR100554180B1 (en) Manufacturing method of probe for testing flat panel display and probe thereby
CN101461050A (en) Method of fabricating cantilever type probe and method of fabricating probe card using the same
KR100744736B1 (en) Probes of probe card and the method of making the same
JP4430621B2 (en) Probe for inspection of flat panel display device and method for manufacturing the same
US7559139B2 (en) Method for manufacturing a probe unit
KR100662610B1 (en) Magnetic field sensing device and method for fabricating the same
US7540968B2 (en) Micro movable device and method of making the same using wet etching
JP2012068249A (en) Microspring at least partially embedded in laminate structure, and manufacturing method thereof
KR101152181B1 (en) Probe block for examining display panel and probe unit including thereor
KR101496706B1 (en) Probe structure and method of manufacturing a probe structure
US9261743B2 (en) Liquid crystal display device having dual link structure and method of manufacturing the same
KR101152182B1 (en) Probe film used probe block and method for manufacturing thereof
KR100450310B1 (en) Method for manufacturing probe for testing flat pannel display, probe thereby, probe assembly having it
CN100516886C (en) Probe of probe card and its manufacturing method
KR101306654B1 (en) probe module and method of manufacturing the same, and probe card having the probe module and method of manufacturing the same
US6964086B2 (en) Method of manufacturing thin film piezoelectric element, and element housing jig
KR20050076532A (en) Method for manufacturing probe for testing flat panel display and probe thereby
KR100977289B1 (en) Probe using semiconductor or display panel device test
KR100955597B1 (en) Probe manufacturing methods using semiconductor or display panel device test
US20030209768A1 (en) Micro-electromechanical actuator and methods of use and fabrication
KR100517729B1 (en) Probe for manufacturing probe for testing flat pannel display, probe thereby, probe assembly having its
KR100914916B1 (en) Probe Device And Fabricating Method Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130214

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee