KR20020006770A - 전환 히스테리시스를 갖는 전압 강하 컨버터 - Google Patents

Abstract

기준 전압으로의 히스테리시스 신호와 비교기에 인가되는 출력 전압 피드백 신호를 결합하는 히스테리시스 발생기를 갖는 전압 강하 컨버터가 개시된다. 히스테리시스 발생기는 고전류 부하가 작동될 때를 미리 알려 주는 컨트롤 신호와 연결된다. 히스테리시스 신호는 고전류 부하가 작동되기 전에 제1 상태로 전환되고, 고전류 부하가 활성화된 후에 제2 상태로 전환된다. 제1 상태에서, 히스테리시스 전압은 기준 전압에 부가된다. 제2 상태에서, 히스테리시스 전압은 전압 출력 피드백 신호에 부가된다.

Description

전환 히스테리시스를 갖는 전압 강하 컨버터{VOLTAGE DOWN CONVERTER WITH SWITCHED HYSTERESIS}

본 발명은 집적회로(IC)에 관한 것으로, 특히 외부 전원 전압으로부터 내부 전원 전압을 발생시키는 전압 조절기 회로를 지닌 집적 회로에 관한 것이다.

집적 회로는 원하는 기능을 제공하기 위해 연결된 수천 또는 수백만의 개별 소자로 이루어진다. 저가로 IC에 좀 더 나은 기능을 제공하기 위하여 각각의 개별 소자의 크기를 줄이기 위한 프로세싱 기술을 개발하기 위해 상당한 노력이 행해졌다. 일반적으로 크기가 작은 소자가 큰 소자보다 더 고속으로 동작하면서도 전력소모는 더 적다. 소자의 크기가 줄어들수록 소자의 브레이크 다운(break down) 전압과 소자를 분리시키는 절연구조도 줄어들게 된다.

전자 시스템은 통상 다양한 기술로 제조된 IC로 이루어진다. 그래서 다양한 타입의 소자를 지원하는 하나의 인쇄 회로 보드에 여러가지 전원 전압을 공급할 필요가 있게 된다. 예를 들어, 소자는 5.0볼트에서 2.5볼트까지 분포되는 전원 전압을 요구할 수 있다. 이러한 차이를 해소하기 위한 실용적인 방법은 높은 전압(예를 들어, 5.0V)을 작은 소자에 의해 내부적으로 요구되는 낮은 전압(예를 들어, 3.3V 또는 2.5V)으로 감소시키는 전압 강하 컨버터 회로를 제공하는 것이다. 그러므로, 작은 IC의 각각에 의해 내부적으로 요구되는 전압과 일치되는 전압을 제공하기 위해서 적절한 외부 전원 전압을 조절하는 것이 필요하다.

고전류 부하 동안 내부 전압 공급 노드의 바람직하지 않은 전압 드룹(droop)을 제한하기 위해서, 큰 커패시터가 내부 전압 공급 노드와 그라운드 사이에 연결된다. 그러나 실제로는 필터 커패시터는 기능을 개선시키지도 못하면서 공간만 많이 소비한다. 비용과 회로 크기에 대한 고려는 좀 더 작은 크기로 필터 커패시터를 줄이는 것을 요구한다. 그러므로, 큰 필터 커패시터를 요구하지 않는 방법으로 전압 리플을 최소화 시키는 것이 바람직하다.

종래의 전압 강하 컨버터(레귤레이터 또는 DC/DC컨버터로도 불림)는 활용가능한 공급 전압보다 낮은 전압을 발생시키도록 디자인된다. 리니어 레귤레이터에서, 트랜지스터는 외부 전압 공급 노드와 내부 전압 공급 노드 사이에 직렬로 연결된다. 트랜지스터의 전도성은 트랜지스터에 걸리는 초과 전압을 떨어뜨리도록 조정된다. 리니어 레귤레이터는 단순성, 저출력 리플, 높은 질의 라인과 부하 조절, 빠른 회복 시간과 같은 많은 바람직한 특성을 갖고 있다. 그러나 리니어 레귤레이터는 효율적이지 못해 전력이 낭비되고 열이 과도하게 발생된다.

펄스 폭 변조(Pulse Width Modulation, PWM) 레귤레이터는 높은 효율성 때문에 더 많이 사용되고 있다. PWM 다운 컨버터는 내부 전압 공급 노드의 전압과, 내부 공급 전압이 아주 낮을 때 온(즉 로직 하이)이고 내부 공급 전압이 아주 높을 때 오프(즉 로직 로우)인 PWM 신호를 발생시키는 기준 전압을 비교한다. PWM 신호는 외부 전압 노드와 내부 전압 공급 노드 사이에 직렬로 연결되는 트랜지스터를 제어한다. 직렬 트랜지스터는 주로 (전력 손실이 더 큰 상태의 리니어 영역과 비교하여)전력 손실이 최소인 온 또는 오프 상태에서 동작한다.

기준 전압과 내부 공급 전압을 비교하는 종래의 PWM 레귤레이터에서 사용되는 비교기는 비교기의 출력이 내부 공급 전압의 변화에 반응하기 전에 시간 지연이있다. 이 지연은 특히 고전류 부하 하에서 내부 공급 전압에서 드루핑(drooping)과 오버슛(overshoot)으로서 명백해진다. 예를 들어, 메모리 소자에서는 수천개의 센스 증폭기가 동시에 동작하여 주기적인 고전류 부하를 발생시킨다. 이는 필터 커패시터 뿐만 아니라 전압 강하 컨버터에서 트랜지스터가 작아지는 추세에 비추어 보아 복잡하다. 게다가, 하나의 집적 회로에 배치되는 메모리 셀의 수가 많아질수록 배선은 크기는 더 작아지면서 저항은 더 커지고 그 수도 많아지게 된다. 이러한 배선 수의 증가는 발생시켜야 할 내부 공급 전압의 수를 많아지게 한다.

외부(즉, 오프 칩)의 다운 컨버터에서 전압의 드룹을 최소화하는 데 사용되는 기술은 컨버터 출력 전압과 기준 전압을 비교하는 히스테리시스 비교기를 채용한다. 그러나, 조절되어야 하는 내부 전압 공급 레벨에 직접 엑세스하지 않는 오프 칩 컴포넌트를 사용하여 정확한 히스테리시스를 발생시키는 것은 어렵다. 이러한 한계는 내부 공급 전압을 외부 IC의 핀으로 가져옴으로써 극복될 수 있지만, 이 해법은 소자를 제조하는 비용을 증가시킬 뿐만 아니라 시스템의 노이즈 성능을 저하시키게 된다. 게다가, 핀에 의해 생긴 로드 커패시턴스는 크기 때문에 소자의 전체적인 성능을 저하시키는 것 외에도 디자인을 더 복잡하게 만들게 된다.

고부하 인가시에 드룹과 오버슛에 대한 내성이 강화된 가진 온-칩(on-chip)으로 구현될 수 있는 전압 강하 컨버터가 필요하게 된다.

본 발명은 기준 전압으로서의 히스테리시스 신호와 비교기에 인가되는 출력 전압 피드백 신호를 결합하는 히스테리시스 발생기를 가진 전압 강하 컨버터에 관한 것이다. 히스테리시스 발생기에는 고전류 부하가 작동될 때를 미리 알려 주는 제어 신호가 인가된다. 히스테리시스 신호는 고전류 부하가 작동되기 전에 제1 상태로 되고, 고전류 부하가 작동 중지되기 전에 제2 상태로 된다. 제1 상태에서, 히스테리시스 전압은 기준 전압에 부가된다. 제2 상태에서, 히스테리시스 전압은 전압 출력 피드백 신호에 부가된다.

본 발명은 외부 전압을 수신하는 입력 노드와 구동 제어 신호에 응답하여 입력 노드를 내부 전압 공급 노드에 선택적으로 연결시키는 드라이버 유닛을 포함하는 전압 강하 컨버터에 관한 것이다. 외부 제어 신호에 응답하는 히스테리시스 타이밍 유닛은 제1 제어 신호(VHYST-)와 제2 제어 신호(VHYST+)를 발생시킨다. 비교기 유닛은 내부 전압 공급 노드, VREF, VHYST-와 VHYST+에 연결되고, 드라이브 컨트롤 신호를 발생시키는 드라이버 유닛에 연결된다. 비교기 유닛은 VHYST- 신호와 VHYST+ 신호에 의해 선택되는 제1 모드, 제2 모드, 제3 모드를 갖게 된다.

도 1은 본 발명에 따른 전압 강하 컨버터의 블럭 다이어그램을 도시한 도면.

도 2는 도 1의 다운 컨버터의 첫 부분을 상세하게 나타내는 도면.

도 3은 도 1의 다운 컨버터의 두 번째 부분을 상세하게 나타내는 도면.

도 4는 본 발명에 따른 히스테리시스한 비교기의 동작을 전환하는 것을 나타내는 도면.

도 5는 도 1의 다운 컨버터의 세 번째 부분을 상세하게 나타내는 도면.

도 6은 종래의 전압 다운 컨버터의 동작을 나타내는 파형을 도시한 도면.

도 7은 본 발명에 따른 전압 다운 컨버터의 동작을 나타내는 파형을 도시한 도면.

<도면의 주요부분에 대한 부호의 설명>

101 : 4-입력 히스테리시스 비교기

102 : 히스테리시스 타이머

103 : 드라이버 유닛

104 : VTRIM 발생기

이하, 첨부된 도면을 참조하여 본 발명에 따른 전압 강하 컨버터를 상세히 설명한다.

본 발명에 따른 전압 강하 컨버터는 도 1에 블럭 다이어그램으로 도시되어 있다. 도 1내지 도 5에 도시된 구현 상태는 한 예로서 제공된 것이고, 본 발명은 바이폴러 기술이나 BiCMOS 기술과 같은 다른 기술로도 구현될 수 있으며, 여기에서 설명되는 기능을 실현하기 위해 더 많거나 더 적은 수의 컴포넌트로 이루어지는 회로를 사용할 수 있는 것으로 이해되어야 한다. 따라서, 이러한 다른 구현은 여기에서 서술하는 특정한 예와 동일하다.

4-입력 히스테리시스 비교기(101)는 드라이버 유닛(103)에 연결되는 라인(105)상에 제어 신호를 발생시킨다. 드라이버 유닛(103)은 컨트롤 신호에 응답하여 외부 전원 전압(VCCEXT)으로부터 전류를 공급하여 필터 커패시터(106)를 충전시킨다. 전력을 보존하기 위해서는, 다운 컨버터의 주요 전력 소비 컴포넌트는 VDCEN 컨트롤 신호에 의해 선택적으로 인에이블되는 것이 바람직하다.

출력 전압(VCCI)은 기준 전압(VREF)과 VTRIM을 비교함으로써 제어된다. VREF는 적절히 안정된 기준 전압을 제공하는 밴드 갭 기준 회로와 같은 전압 발생 컴포넌트를 사용하여 종래의 방식에 따라 발생된다. VTRIM은 VTRIM 발생기(104)에 의해 VCCI로부터 파생된다. 어떤값도 선택될 수 있지만, 편의상 VTRIM은 1/2VCCI로 설정된다. VTRIM 발생기(104)는 예를 들어, 하나의 단순한 전압 분할 회로로 구성될 수 있다.

우선 히스테리시스 타이머(102)의 영향을 무시하면, 특정한 예로, VTRIM이 VREF보다 낮으면, 비교기(101)의 출력(즉, 도 2의 라인 (105))은 하이(high)로 되어 드라이버(103)를 작동시킨다. 비슷하게, VTRIM이 VTREF보다 크면, 비교기(101)의 출력은 로우(low)로 되어서 드라이버(103)가 오프된다. 드라이버(103)는 온일 때 VCCEXT로부터 필터 커패시터(106)로 전하를 공급하여 내부 전압 VCCI을 발생시키는 바이폴러 또는 MOS 트랜지스터와 같은 종래의 스위치 컴포넌트로 구성된다.

비교기(101)는 히스테리시스 전압이 비교기(101)에 의해 가산되거나 감산된 때를 표시하는 VHYST-와 VHYST+ 컨트롤 신호를 포함한다. VHYST-신호가 활성화될때, 히스테리시스 전압은 유효하게 VTRIM에 더해지고, 그것에 의해서 VCCI가 목표 VCCI보다 약간 낮을 때, 비교기(101)는 오프되게 된다. 비슷하게, VHYST+ 신호가 활성화될 때, 히스테리시스 전압은 유효하게 VREF에 더해지고, 그것에 의해서 VCCI가 목표 VCCI의 약간 위로 떨어질 때, 비교기(101)는 온이 된다. 히스테리시스 타이머 유닛(102)은 도 1에 도시된 VDCPRE와 같이 외부에서 발생된 타이밍 신호를 사용하여 VHYST-와 VHYST+ 컨트롤 신호를 발생시킨다. VDCPRE는 외부에서 발생된 것으로 언급되지만, 이는 외부에서 비교기(101)로 발생된 것을 의미한다. VDCPRE는 비교기(101)와 같은 IC상의 컨트롤 회로에 의해 발생되는 것이 바람직한 것으로 이해되어야 한다. 특정한 구현에서, VDCPRE는 감지(sensing) 전에 하이로 되고 감지가 시작된 직후에 로우로 되는 메모리 소자에서의 컨트롤 신호이다. 다른 컨트롤 신호도 VHYST-와 VHYST+를 발생시키는데 유용할 수 있고, 그러한 컨트롤 신호는 여기에서 제공된 특정한 예와 동일하다.

도 2는 도 1에 도시된 드라이버(103)와 VTRIM 발생기(104)를 구현한 표본 회로를 도시한 것이다. 노드(105)는 인버터(201)를 통해 스위치(202)의 컨트롤 입력부에 연결된다. 스위치(202)는 VCCEXT로 연결된 제 1 전류 운반 노드와 VCCI를 제공하기 위해 연결된 제 2 전류 운반 노드를 갖는 p-채널 MOSFET이다. 이와 같이, 노드(105)의 신호가 로직 하이일 때, 인버터(201)의 출력은 로우가 되고, FET(202)가 온 된다. 도 2에서 R1(207)에 걸리는 전압은 VCCI로부터 VTRIM을 결정한다. R1 저항(207) 값과 R2 저항(206) 값은 요구되는 전압을 제공하고, 비교기(101)의 입력 회로에 의해 노드(208)가 로드되지 않도록 전류가 충분히 흐를 수 있도록 선택된다. 인버터(203)는 인에이블 바(VDCENB) 신호를 수신하고, 트랜지스터(204)를 제어하는 비반전 인에이블(VDCEN) 신호를 발생시킨다. 이와 같이, 인버터(201)는 VDCENB 신호의 적절한 인가에 의해서 디스에이블 될 수 있다.

도 3은 도 1에 도시된 비교기(101)를 특정한 CMOS로 구현한 것을 개략적으로 나타낸 것이다. 비교기(101)는 기본적으로 확장 차동 비교기로서 구성된다. 좌측에는 로드 트랜지스터(301)와 입력 트랜지스터(302)가 제1 전류 레그를 형성한다. 우측에는 로드 트랜지스터(311)와 입력 트랜지스터 (312)가 제2 전류 레그를 형성한다. 제1 전류 레그는 VTRIM에 응답하고, 제2 전류 레그는 VREF에 응답한다. 트랜지스터(302),(312)는 로드 트랜지스터(301)와 로드 트랜지스터(311)와 같이 매치된다. 트랜지스터(316)는 VDCEN 신호에 응답하여 대기 모드 동안 그라운드로부터 비교기(101)를 분리하여 전력소모를 감소시킨다.

트랜지스터(303)와 트랜지스터(304)의 직렬 결합은 입력 트랜지스터(302)에 병렬로 연결된다. 트랜지스터(303)는 VHYST-신호에 의해 제어된다. 트랜지스터(304)에 VREF 신호가 인가되고, 그래서 VHYST- 와 VDCEN이 온이 될 때마다, 일정한 전류를 통하게 한다. 그러므로, VHYST-가 온이 될 때, 차동 비교기는 불균형해지고 VTRIM이 실제보다 높은 것처럼 동작한다. 결과적으로, VTRIM이 VREF보다 약간(예를 들어, 특정한 예에서 0.2V) 낮아지게 될 때, 노드(105)에서의 출력은 로우에서 하이로 전환될 것이다. 동작 중에, 메모리 회로에서의 센스 증폭기가 오프로 될 때와 같이, 오버슛이 예상될 때 VHYST-는 활성화된다. 이와 같이, 오버슛 상태가 일어나거나 예상될 때, 드라이버(103)는 목표 레벨보다 낮은 VCCI 레벨에서 오프로 변하기 시작한다. 그래서, VCCI가 목표 레벨에 도달될 때, 거의 오프된다. 이와 같이, VCCI는 수용가능한 레벨 위로 올라가지 않는다.

트랜지스터(313)와 트랜지스터(314)의 직렬 결합은 입력 트랜지스터(312)와 병렬로 연결된다. 트랜지스터(313)는 VHYST+ 신호에 의해 제어된다. 트랜지스터(314)에는 VREF 신호가 인가되고, 그래서 VHYST+와 VDCEN이 온이 될 때마다 전류를 통하게 할 것이다. 그러므로, VHYST+가 온이 될 때, 차동 비교기는 불균형하게 되고, VREF가 실제보다 높은 것처럼 동작한다. 결과적으로, 노드(105)의 출력은 VTRIM이 VREF보다 약간(예를 들어, 특정한 예에서 0.2V) 높아질 때까지, 하이에서 로우로 전환되지 않을 것이다. 동작 중에, VHYST+는 메모리 회로에서의 센스 증폭기가 온으로 변할 때와 같이 드룹이 예상될 때 활성화된다. 이와 같이, 고부하상태가 일어나거나 예상될 때, 드라이버(103)는 VCCI레벨이 목표 레벨보다 높아지는 지점에서 온 상태로 변하여 필터 커패시터(106)에 전하를 공급한다. 그래서 필터 커패시터(106)는 VCCI가 수용할 수 있는 레벨로 떨어지는 것을 막으면서 고부하 전류를 공급할 수 있다.

비교기(101)의 출력이 전환되는 전압을 "트립-포인트(trip-point)"라고 한다. 트립-포인트는 도 4에 도시된 VREF의 중앙에 위치한다. 히스테리시스 전압(도 4에서 ΔV로 표시된)은 비교기(101)가 특정한 응용에 대한 필요를 충족시키기 위해 디자인될 때 결정되는 트랜지스터(304)와 트랜지스터(314)의 크기에 의해 선택된다. 트랜지스터의 폭이 넓을 수록 히스테리시스 전압은 더 크게 된다. 특정한 예에서 트랜지스터(304)와 트랜지스터(314)는 대칭 히스테리시스를 제공하기 위해 비슷한 크기가 된다. 그러나, 비대칭 히스테리시스를 원하는 경우에는 트랜지스터들의 크기가 다를 수도 있다. 대안으로서, 트랜지스터(304)는 예를 들어, 마스크 프로그램 가능 기술 또는 필드 프로그램 가능 기술에 의해 각각 프로그램이 가능하도록 VREF 신호가 각각 인가될 수 있는 복수의 병렬 연결된 트랜지스터로 구현될 수 있다. 후자의 기술에 의해 히스테리시스 전압이 프로그램될 수 있다. 본 발명의 장점은 비교기의 정확성과 속도가 중요한 히스테리시스한 DC-DC 컨버터에서 크게 이용된다.

도 5는 본 발명에 따른 히스테리시스 타이밍 유닛(102)을 CMOS로 구현한 것을 보여준다. 특정한 예에서, VHYST+는 앞에서 설명한 VDCPRE로부터 직접 도출된다. 바람직한 구현에서, VDCPRE는 VCCI 전압 레벨에서 동작하는 내부 제어 신호이다. 도 1에 도시된 트랜지스터(313)가 완전히 온이 되는 것을 보장하게 하기 위해서 VDCPRE신호를 VCCEXT로부터 구동되는 로직 레벨로 이동시키는 것이 바람직하다. 어떤 활용가능한 전압 이동 기술도 전압 쉬프트 유닛(voltage shift unit)(502)을 구현하기 위해 사용될 수 있다. 전압 쉬프트 유닛(502)과 관련된 어떤 지연도 수용될 수 있음(즉, 고전류 부하가 작동되고 있다는 것을 VDCPRE가 나타낼 때, 트랜지스터(313)가 온으로 변할 수 있을 정도로 VHYST+의 반응속도를 충분히 빠르게 하는 것)을 보장하기 위해 전압 쉬프트 유닛(502)을 구현하는데 주의가 필요하다.

마찬가지로, NOR 게이트(503)는 도 3에 도시된 트랜지스터(303)가 완전히 온 상태가 되는 것을 보장하기 위해 VCCEXT로부터 구동되어야 한다. 노드(105)에서의 신호는 VHYST-의 신호를 발생시키기 위해서 NOR 게이트(503)에 의해서 전압 쉬프트유닛(502)의 전압 변환 출력과 논리적으로 결합된다. 다시, VDCPRE가 고전력 부하가 오프되고 있는 것을 나타낼 때, NOR 게이트(503)와 관련된 어떤 지연이 트랜지스터(303)의 온을 위한 수용가능한 타이밍 마진를 제공하는 것을 보장하기 위해서 주의가 필요하다.

도 6(종래 기술)과 도 7은 본 발명에 따른 전압 강하 컨버터의 개선된 성능을 설명하는 파형이다. 시간 00 직후에 비교기(101)는 VDCENB 신호에 의해 인에이블된다. 이 시점에서 VTRIM은 VREF보다 약간 크기 때문에, VDRIVE가 떨어져 드라이버(103)가 온되는 것을 방지한다. 시간 10부근에서 고전류 부하가 작동되고 VCCI는 VCCI를 추종하는 VTRIM과 함께 떨어지기 시작한다. VTRIM이 VREF 밑으로 떨어질 때, VDRIVE 신호는 온 상태로 된다. 그러나, 드라이버(103)가 온 상태로 될 때까지, VCCI는 이미 시간 15부근에서부터 시간 30부근까지 동안 최악인 상당한 드룹을 겪고 있다. VTRIM이 시간 40부근에서 VREF 위로 올라갈 때까지, 드라이버(103)는 계속해서 필터 커패시터(106)에 전하를 공급한다. 그러나 시간 40까지 고전류 부하가 오프되기 때문에, VCCI가 이미 오버슛을 겪고 있다. 일단 부하가 오프되면, 전류가 거의 요구되지 않고 그래서 필터 커패시터(106)가 충전된 상태로 남아있기 때문에, VCCI는 얼마간의 시간동안 과전압상태로 남을 수 있다.

반대로, 도 7은 본 발명에 따른 전압 강하 컨버터에 의해 조종되는 비슷한 고부하 스위칭 상황을 보여준다. 이 경우에, 고전류 부하가 온으로 변하는 것은 시간 00직후에 하이로 되는 VDCPRE 신호에 의해 예상된다. VHYST-가 로우로 남는 동안 VHYST+는 동시에 VCCEXT레벨까지 하이가 된다. VHYST+가 하이로 된 후,VDRIVE는 VCCI의 전압 드룹이 명백해지기 전에, 시간 05부근에서 하이로 된다. 이러한 동작은 VDRIVE가 VCCI가 드룹되기 시작한 후에서야 반응할 수 있었던 도 6에 도시된 종래의 기술과 반대이다.

VDCPRE와 VHYST+가 시간 15 직후에 떨어지면서, VHYST-는 도 3에 도시된 트랜지스터(303)를 온 상태로 하기 위해 하이로 된다. 다시, VHYST- 타이밍은 고전류 부하가 오프로 될 때 일어나는 전압 오버슛 상태를 예상하기 위해 선택된다. 하이로 되는 VHYST-와 VREF 바로 밑의 전압으로 오르는 VTRIM에 응답하여, VDRIVE는 시간 20 직전에 떨어지고, 그것에 의해서 드라이버(103)가 오프된다. 결과적으로, 본 발명에 따른 방법과 장치를 사용하여 VCCI 파형은 현저하게 개선되고, 고부하전류 스위칭 이벤트 동안 목표 VCCI 특성에 일관성있게 가까워진다.

본 발명은 특정한 예로서 서술되고 도시되었지만, 본 발명은 예시적인 것으로, 부품의 결합과 배열의 무수한 변화는 여기에서 주장된 본 발명의 본질과 범위에서 벗어남이 없이 이 분야의 통상의 지식을 가진 사람에 의해 이루어질 수 있는 것으로 이해된다.

본 발명에 의하면, 소자의 제조 비용을 증가시키지 않고 시스템의 노이즈 성능을 저하시키지 않으면서, 고부하 인가시에 드룹과 오버슛에 대해 내성이 향상된 온-칩을 구현할 수 있는 전압 강하 컨버터가 제공된다.

Claims (8)

1. 외부 전압 VEXT을 수신하는 입력 노드;

   구동 제어 신호에 응답하여 상기 입력 노드를 내부 공급 노드에 선택적으로 연결하는 드라이버 유닛;

   전압 VREF을 제공하는 기준 전압 발생기;

   제1 제어 신호에 응답하여, 제2 제어 신호 VHYST-와 제3 제어 신호 VHYST+로 이루어지는 그룹으로부터 선택된 하나 이상의 제어 신호를 발생시키는 히스테리시스 타이밍 유닛; 및

   상기 내부 전압 공급 노드, VREF, VHYST-,VHYST+에 연결되고, 상기 구동 제어 신호를 발생시키기 위해 상기 드라이버 유닛과 연결되고, 상기 제2 제어 신호와 제3 제어 신호에 응답하여 비교기의 트립 포인트(trip point)를 이동시키는 비교기 유닛

   을 포함하는 전압 강하 컨버터.
2. 제1항에 있어서, 상기 비교기 유닛은, 상기 내부 전압 공급 노드상의 전압에 비례하는 신호가 인가되는 제1 입력부, VHYST-에 연결된 제2 입력부, VREF에 연결된 제3 입력부, VHYST+에 연결된 제4 입력부 및 출력부로 이루어지는 차동 입력단를 더 포함하고, 상기 입력단은 상기 구동 제어 신호를 발생시키는 것을 특징으로 하는 전압 강하 컨버터.
3. 제2항에 있어서, 상기 차동 입력단은,

   제1 부하 소자, 상기 제1 부하 소자를 통해 상기 내부 전압 공급 노드상의 전압에 비례하는 전류를 제공하는 주 전류 패스, VHYST-신호가 활성화될 때 상기 제1 부하 소자를 통해 전류를 제공하는 보조 전류 패스로 이루어지는 상기 차동 입력단 내의 제1 분기; 및

   제2 부하 소자, 기준 전압에 응답하는 제2 부하 소자를 통해 전류를 제공하는 주 전류 패스와, VHYST+신호가 활성화될 때 상기 제2 부하 소자를 통해 전류를 제공하는 보조 전류 패스로 이루어지는 상기 차동 입력단 내의 제2 분기

   를 포함하는 것을 특징으로 하는 전압 강하 컨버터.
4. 제3항에 있어서,

   상기 제1 분기의 주 전류 패스는 내부 전압 공급 노드 상의 전압에 비례하는 신호가 인가되는 게이트 전극을 갖는 상기 제1 부하 소자와 직렬로 연결된 제1 전계 효과 트랜지스터를 포함하고,

   상기 제1 분기의 보조 전류 패스는 서로 직렬로 연결되어 상기 제1 부하 소자와 연결된 제2 및 제3 전계 효과 트랜지스터를 포함하고, 상기 제2 전계 효과 트랜지스터의 게이트에는 VHYST-신호가 인가되고, 상기 제3 전계 효과 트랜지스터의 게이트는 기준 전압 발생기에 연결되는 것을 특징으로 하는 전압 강하 컨버터.
5. 제3항에 있어서,

   상기 제2 분기의 주 전류 패스는 상기 기준 전압 발생기에 연결된 게이트 전극을 갖는 제2 부하 소자와 직렬로 연결된 제1 전계 효과 트랜지스터를 포함하고,

   상기 제2 분기의 보조 전류 패스는 서로 직렬로 연결되어 제2 부하 장치와 연결된 제2 및 제3 전계 효과 트랜지스터를 포함하고, 상기 제2 전계 효과 트랜지스터의 게이트에는 VHYST+ 신호가 인가되고, 상기 제3 전계 효과 트랜지스터의 게이트는 기준 전압 발생기에 연결되는 것을 특징으로 하는 전압 강하 컨버터.
6. 제1항에 있어서, 상기 히스테리시스 타이밍 유닛은,

   구동 제어 신호가 인가되는 제1 입력;

   상기 내부 전압 공급 노드에 연결된 고전류 부하의 작동과 작동중지를 예상하기 위해 선택되는 클럭 신호를 수신하기 위해 연결된 제2 입력; 및

   상기 제1 및 제2 입력부 상의 신호를 결합하여 상기 제1 제어 신호 VHYST-를 발생시키는 로직 회로

   를 더 포함하는 것을 특징으로 하는 전압 강하 컨버터.
7. 제6항에 있어서, 상기 히스테리시스 타이밍 유닛은, 상기 제2 입력부에 연결되어 상기 제2 입력부상의 신호를 내부 공급 전압에 기초한 로직 레벨로부터 외부 전압과 양립되는 로직 레벨로 이동시키는 전압 이동 회로를 더 포함하는 것을 특징으로 하는 전압 강하 컨버터.
8. 집적 회로의 핀에 공급되는 전압 VCC를 내부 전압 공급 노드 상의 낮은 내부 전압 VCCI로 변환시키기 위한 방법에 있어서,

   상기 내부 전압에 비례한 제1 신호를 발생시키는 단계;

   상기 제1 신호가 트립 포인트보다 위나 아래에 있을 때를 나타내는 제2 신호를 발생시키는 비교기에 상기 제1 신호를 인가하는 단계;

   상기 집적 회로에서 전류 부하를 예상하기 위한 클럭 신호를 모니터하는 단계; 및

   상기 클럭 신호에 응답하여 상기 트립 포인트를 이동시키는 단계

   를 포함하는 것을 특징으로 하는 방법.