KR20010001601A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010001601A
KR20010001601A KR1019990020942A KR19990020942A KR20010001601A KR 20010001601 A KR20010001601 A KR 20010001601A KR 1019990020942 A KR1019990020942 A KR 1019990020942A KR 19990020942 A KR19990020942 A KR 19990020942A KR 20010001601 A KR20010001601 A KR 20010001601A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pcb substrate
chip
semiconductor
hole
Prior art date
Application number
KR1019990020942A
Other languages
English (en)
Other versions
KR100364979B1 (ko
Inventor
서성민
백종식
박영국
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019990020942A priority Critical patent/KR100364979B1/ko
Publication of KR20010001601A publication Critical patent/KR20010001601A/ko
Application granted granted Critical
Publication of KR100364979B1 publication Critical patent/KR100364979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 두 개의 반도체칩이 플립 칩 본딩에 의해 적층되도록 실장된 반도체칩을 PCB 기판에 플립 칩 본딩하여서 이루어지는 반도체 장치로서, 상기 PCB 기판에 실장되는 플립 칩 본딩부와, 상기 두 개의 반도체칩이 적층되도록 실장된 플립 칩 본딩부를 에폭시 수지로 한번 디스펜싱하는 것에 의해 동시에 봉지될 수 있도록 하는 것이 특징이며, 따라서 제조 공정을 간소화할 수 있어 생산성을 높이고, 또 디스펜싱에 의한 불량을 방지하여 신뢰성을 향상시킬 수 있도록 된 것이다.

Description

반도체 장치 및 그 제조방법{Semiconductor device its manufacturing method}
본 발명은 반도체 징치 및 그 제조방법에 관한 것으로, 더욱 상세하게는 두 개의 반도체칩이 플립 칩 본딩에 의해 적층되도록 실장된 반도체칩을 PCB 기판에 플립 칩 본딩하여서 이루어지는 반도체 장치로서, 상기 PCB 기판에 실장되는 플립 칩 본딩부와, 상기 두 개의 반도체칩이 적층되도록 실장된 플립 칩 본딩부를 에폭시 수지로 한번 디스펜싱하는 것에 의해 동시에 봉지될 수 있도록 하는 것이 특징이며, 따라서 제조 공정을 간소화하여 생상성을 높일 수 있고, 또 에폭시 디스펜싱에 의한 불량을 방지하여 신뢰성을 향상시킬 수 있다.
최근에 다핀화의 추세에 따른 기술적 요구를 해결하기 위해서 등장한 볼 그리드 어레이(Ball Grid Array ; BGA) 반도체 패키지는 입출력 수단으로서 반도체 패키지의 일면에 솔더볼을 융착하여 이를 입출력 수단으로 사용함으로서 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도 작게 형성된 것이다.
이러한 볼 그리드 어레이 반도체 패키지의 구성은, 도 1에 도시된 바와 같이 회로패턴(2')이 형성되고, 이 회로패턴(2')을 보호하기 위해 커버코트(2")가 코팅된 PCB 기판(2)과, 상기 PCB 기판(2)의 일면 중앙에 부착된 반도체칩(1)과, 상기 반도체칩(1)과 상기 PCB 기판(2)의 회로패턴(2')을 전기적으로 연결하여 신호를 전달하는 와이어(3)와, 상기 PCB 기판(2)의 회로패턴(2')과 연결되어 외부로 신호를 전달할 수 있도록 PCB 기판(2)의 저면에 융착된 솔더볼(4)과, 상기 반도체칩(1)과 그 외 주변 구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 상기 PCB 기판(2)의 상면을 감싼 봉지재(5)로 구성된다.
그러나, 이러한 볼 그리드 어레이 반도체 패키지는 내부에 하나의 반도체칩(1)이 실장되어 있어 반도체 패키지의 용량을 확대하기 위해서는, 하나 이상의 볼 그리드 어레이 반도체 패키지를 마더보드에 실장하여야 그 용량을 확대시킬 수 있다.
따라서, 상기와 같이 하나 이상의 볼 그리드 어레이 반도체 패키지를 마더보드에 실장 할 경우에는 마더보드의 표면에 각각 실장하여야 됨으로서 실장면적이 커지게 되고, 이는 소형화 추세에 역행하는 결과를 가져오는 문제점이 있었던 것이다.
이러한 문제점을 해결하기 위하여 개발된 반도체 장치로, 일본 공개특허공보 특개평8-274250호(공개일; 1996년 10월 18일)에서 하나의 반도체 장치 내에 두 개의 반도체칩이 실장되어 있는 반도체 장치가 개시된 있다.
이러한 반도체 장치를 도 2에 도시하였으며, 상기 반도체 장치는 도시된 바와 같이 플레이트(61')의 저면에는 제1 반도체칩(11')를 실장함과 동시에, 상기 제1 반도체칩(11')은 솔더볼(41')에 의해 신호를 전달하고, 플레이트(61')의 상면에는 제2 반도체칩(12')을 실장함과 동시에, 상기 제2 반도체칩(12')은 리드(42')에 의해 신호를 전달하도록 하며, 상기 리드(42')와 솔더볼(41')의 높이는 서로 동일한 레벨의 높이를 갖도록 구성된다.
그러나, 이러한 구조의 반도체 장치는, 두 개의 반도체칩이 플레이트를 사이에 두고 상하로 실장됨으로서, 반도체 장치의 두께가 상대적으로 두꺼워지는 단점이 있고, 또 상기 제1 반도체칩과 제1 반도체칩의 신호를 외부로 전달하는 입출력 수단으로서 각각 리드와 솔더볼을 사용함으로서, 상기 리드와 솔더볼의 높이를 동일한 레벨의 높이를 갖도록 하기가 매우 어려운 등의 제조 공정상의 문제점도 내포하고 있었다.
또한, 상기한 종래기술에 있어서는, 반도체칩이 상하부로 실장됨으로서, 이 반도체칩을 포함한 그 외의 구성부품을 외부의 환경으로부터 보호하기 위한 봉지재는 상하부에 각각 별도로 봉지하여야 함으로, 제조 공정상의 번거로운 단점이 있었다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로, 두 개의 반도체칩이 플립 칩 본딩에 의해 적층되도록 실장된 반도체칩을 PCB 기판에 플립 칩 본딩하여서 이루어지는 반도체 장치로서, 상기 PCB 기판에 실장되는 플립 칩 본딩부와, 상기 두 개의 반도체칩이 적층되도록 실장된 플립 칩 본딩부를 에폭시 수지로 한번 디스펜싱하는 것에 의해 동시에 봉지할 수 있는 것이 특징이며, 따라서 제조 공정을 간소화할 수 있어 생상성을 높일 수 있고, 또 에폭시 디스펜싱에 의한 불량을 방지하여 신뢰성을 향상시킬 수 있도록 된 반도체 장치 및 그 제조방법을 제공함에 있다.
본 발명의 목적을 달성하기 위한 반도체 장치는, 제1 반도체칩과; 상기 제1 반도체칩의 일면에 한쪽으로 위치되도록 플립 칩 본딩에 의해 실장되는 제2 반도체칩과; 상기 제2 반도체칩이 위치될 수 있는 관통홀이 형성되고, 이 관통홀의 외측부에 상기 제1 반도체칩이 플립 칩 본딩에 의해 실장되는 PCB 기판과; 상기 제1 반도체칩과 제2 반도체칩 그리고 PCB 기판 간에 상호 신호 전달이 되도록 하는 도전체와; 상기 도전체를 외부의 환경으로부터 보호하기 위하여 감싼 에폭시 수지와; 상기 제1 반도체칩과 제2 반도체칩의 신호를 PCB 기판을 통하여 외부로 입출력하도록 상기 PCB 기판의 저면에 융착된 솔더볼을 포함하여서 이루어진다.
여기서, 상기 PCB 기판에 형성되는 관통홀의 내측벽과, 제1 반도체칩에 실장되는 제2 반도체칩과의 사이 간격은 2mm 이내의 간격으로 유지되도록 된 것이다.
또한, 본 발명의 목적을 달성하기 위한 반도체 장치의 제조방법으로 첫 번째는, 제1 반도체칩의 일면에 제2 반도체칩을 한쪽으로 위치하도록 플립 칩 본딩에 의해 실장하는 단계와; PCB 기판의 관통홀에 제2 반도체칩이 위치하도록 제2 반도체칩이 실장되어 있는 제1 반도체칩을 플립 칩 본딩에 의해 실장하는 단계와; 상기 제1 반도체칩에 실장된 제2 반도체칩의 플립 칩 본딩부와 PCB 기판에 실장되는 제1 반도체칩의 플립 칩 본딩부를 에폭시 수지로 한 번 디스펜싱하는 것에 의해서 동시에 봉지하는 단계와; 상기 제1 반도체칩과 제2 반도체칩의 신호를 상기 PCB 기판을 통하여 외부로 입출력하도록 상기 PCB 기판의 저면에 솔더볼을 융착하는 단계를, 포함하여서 이루어진다.
여기서, 상기 PCB 기판의 관통홀에 위치하는 제2 반도체칩은 상기 관통홀의 내측벽과 2mm 이내의 간격이 유지되도록 하고, 이와 같이 유지되는 간격은 관통홀의 내측벽을 제2 반도체칩 측으로 연장하여서 유지되도록 할 수 있다.
또한, 본 발명의 목적을 달성하기 위한 반도체 장치의 제조방법으로 두 번째는, 관통홀이 형성된 PCB 기판에 제1 반도체칩을 플립 칩 본딩에 의해 실장하는 단계와, 상기 PCB 기판의 관통홀을 통해 상기 제1 반도체칩의 일면에 제2 반도체칩을 상기 관통홀의 내측으로 위치하도록 플립 칩 본딩에 의해 실장하는 단계와; 상기 PCB 기판에 실장된 제1 반도체칩의 플립 칩 본딩부와 상기 제1 반도체칩에 실장된 제2 반도체칩의 플립 칩 본딩부를 에폭시 수지로 한 번 디스펜싱하는 것에 의해서 동시에 봉지하는 단계와; 상기 제1 반도체칩과 제2 반도체칩의 신호를 상기 PCB 기판을 통하여 외부로 입출력하도록 상기 PCB 기판의 저면에 솔더볼을 융착하는 단계를, 포함하여서 이루어진다.
여기서, 상기 PCB 기판의 관통홀을 통해 제1 반도체칩에 실장되는 제2 반도체칩은 상기 관통홀의 내측벽과 2mm 이내의 간격이 유지되도록 실장하는 것이고, 이와 같이 유지되는 간격은 제2 반도체칩을 PCB 기판에 형성되는 관통홀의 내측벽 쪽으로 밀착해서 실장함으로서 유지되도록 할 수 있다.
도 1은 종래의 볼 그리드 어레이 반도체 패키지를 나타낸 단면도
도 2는 종래에 두 개의 반도체칩이 실장된 반도체 장치를 나타낸 단면도
도 3은 본 발명에 따른 반도체 장치를 나타낸 단면도
도 4는 본 발명에 따른 에폭시 수지의 디스펜싱 방법을 설명하기 위한 평면도
도 5a와 도 5b는 본 발명에 따른 에폭시 디스펜싱을 위한 구조의 실시예를 나타낸 단면도
- 도면중 주요 부호에 대한 부호의 설명 -
11 - 제1 반도체칩 12 - 제2 반도체칩
21 - PCB 기판 22 - 관통홀
31 - 도전체 41 - 솔더볼
51 - 에폭시 수지
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 발명에 관계하는 반도체 장치는, 두 개의 반도체칩이 플립 칩 본딩에 의해 직접 적층되도록 실장되어 있는 반도체 장치이다.
이와 같이 플립 칩 본딩에 의해 두 개의 반도체칩이 적층된 반도체칩은 다시 PCB 기판에 플립 칩 본딩되어 실장되고, 상기 플립 칩 본딩된 부분은 에폭시 수지로 디스펜싱에 의해 봉지되어 외부의 산화 및 부식으로부터 보호된다.
도 3은 본 발명에 따른 반도체 장치를 나타낸 단면도이다. 도시된 바와 같이 제1 반도체칩(11)의 표면에 상기 제1 반도체칩(11)의 크기 보다 작은 크기의 제2 반도체칩(12)이 플립 칩 본딩에 의해 실장되어 있고, 상기 제1 반도체칩(11)은 PCB 기판(21)에 플립 칩 본딩에 의해 실장되어 있다.
즉, 상기 제1 반도체칩(11)과 제2 반도체칩(12) 그리고 PCB 기판(21) 간에 상호 신호 전달이 되도록 도전체(31)에 의해 연결되어 있고, 이 도전체(31)를 외부의 환경으로부터 보호하도록 에폭시 수지(51)로 감싸져 있다.
그리고, 상기 제2 반도체칩(12)은 제1 반도체칩(11)의 일면에 한쪽으로 치우치도록 실장되어 있다.
또한, 상기 PCB 기판(21)에는 상기 제1 반도체칩(11)에 실장된 제2 반도체칩(12)이 위치되는 관통홀(22)이 형성되어 있고, 상기 PCB 기판(21)의 저면에는 상기 제1 반도체칩(11)과 제2 반도체칩(12)의 신호를 외부로 전달하는 입출력 단자인 솔더볼(41)이 융착되어 있다.
여기서, 상기 PCB 기판(21)에 형성되는 관통홀(22)의 내측벽과 상기 제1 반도체칩(11)에 적층되도록 실장된 제2 반도체칩(12)과의 사이 간격(d)은 2mm 이내의 간격으로 유지되어 있다. 즉, 그 사이의 간격(d)이 좁은 간격으로 유지되어 있다.
상기와 같이 PCB 기판(21)의 내측벽과 상기 제1 반도체칩(11)에 적층되도록 실장된 제2 반도체칩(12)과의 사이 간격(d)을 2mm 이내로 하기 위한 구조는, 도 5a에 도시된 바와 같이 상기 PCB 기판(21)에 형성되는 관통홀(22)의 내측벽을 상기 제1 반도체칩(11)에 적층되도록 플립 칩 본딩되어 실장된 제2 반도체칩(12) 쪽으로 일정 거리(D2) 만큼 연장하여서 간격(d)을 유지할 수 있다.
또는, 도 5b에 도시된 바와 같이 상기 제1 반도체칩(11)에 적층되도록 플립 칩 본딩되어 실장된 제2 반도체칩(12)의 위치를 상기 PCB 기판(21)에 형성되는 관통홀(22)의 내측벽 쪽으로 일정 거리(D2) 만큼 이동시켜서 간격(d)을 유지할 수 있다. 이때에는, 상기 제1 반도체칩(11)에 실장되는 제2 반도체칩(12)의 위치를 상기 제1 반도체칩(11)이 PCB 기판(21)에 실장되는 위치를 고려하여야 함은 당연하다.
즉, 상기와 같이 PCB 기판(21)의 관통홀(22) 내측벽과 제2 반도체칩(12)과의 사이 간격(d)을 2mm 이내로 유지하기 위해서는 상기 PCB 기판(21)에 형성되는 관통홀(22)의 내측벽을 제2 반도체칩(12) 측으로 연장하거나, 또는 상기 제2 반도체칩(12)을 PCB 기판(21)에 형성되는 관통홀(22)의 내측벽 쪽으로 밀착해서 실장함으로서 가능하다.
이와 같은 본 발명은, 상기 PCB 기판(21)에 실장되는 제1 반도체칩(11)의 플립 칩 본딩부와, 상기 제1 반도체칩(11)에 적층되도록 실장된 제2 반도체칩(12)의 플립 칩 본딩부를 에폭시 수지(51)로 한번 디스펜싱 하는 것에 의해 동시에 봉지하는 것으로, 도 4에 도시된 바와 같이 에폭시 수지(51)를 화살표 방향으로, 즉 제2 반도체칩(12)이 적층된 측에서부터 사방으로 돌려서 에폭시 수지(51)를 한번 디스펜싱하면 상기 PCB 기판(21)에 실장되는 제1 반도체칩(11)의 플립 칩 본딩부와, 상기 제1 반도체칩(11)에 적층되도록 실장된 제2 반도체칩(12)의 플립 칩 본딩부를 동시에 봉지할 수 있다.
이와 같이 두 개의 플립 칩 본딩부가 동시에 봉지되는 것은, 상기 PCB 기판(21)의 관통홀(22) 내측벽과 제2 반도체칩(12)과의 사이 간격(d)이 좁기 때문에 모세관 현상에 의해 제2 반도체칩(12)의 플립 칩 본딩부에 자동으로 에폭시 수지(51)가 빨려 들어가면서 봉지된다.
이상의 설명에서와 같이 본 발명에 의한 반도체 장치 및 그 제조방법에 의하면, 두 개의 반도체칩이 적층되도록 실장된 반도체 장치로서, 상기 두 개의 반도체칩의 플립 칩 본딩부를 동시에 에폭시 수지로 디스펜싱하여 봉지할 수 있음으로서 공정을 간소화할 수 있어 생산성을 높이고, 또 디스펜싱에 의한 불량을 방지하여 신뢰성을 향상시킬 수 있는 등의 이점이 있다.

Claims (8)

  1. 제1 반도체칩과;
    상기 제1 반도체칩의 일면에 한쪽으로 위치되도록 플립 칩 본딩에 의해 실장되는 제2 반도체칩과;
    상기 제2 반도체칩이 위치될 수 있는 관통홀이 형성되고, 이 관통홀의 외측부에 상기 제1 반도체칩이 플립 칩 본딩에 의해 실장되는 PCB 기판과;
    상기 제1 반도체칩과 제2 반도체칩 그리고 PCB 기판 간에 상호 신호 전달이 되도록 하는 도전체와;
    상기 도전체를 외부의 환경으로부터 보호하기 위하여 감싼 에폭시 수지와;
    상기 제1 반도체칩과 제2 반도체칩의 신호를 PCB 기판을 통하여 외부로 입출력하도록 상기 PCB 기판의 저면에 융착된 솔더볼을 포함하여서 된 반도체 장치.
  2. 제 1 항에 있어서,
    상기 PCB 기판에 형성되는 관통홀의 내측벽과, 제1 반도체칩에 실장되는 제2 반도체칩과의 사이 간격은 2mm 이내의 간격으로 유지되도록 된 반도체 장치.
  3. 제1 반도체칩의 일면에 제2 반도체칩을 한쪽으로 위치하도록 플립 칩 본딩에 의해 실장하는 단계와;
    PCB 기판의 관통홀에 제2 반도체칩이 위치하도록 제2 반도체칩이 실장되어 있는 제1 반도체칩을 플립 칩 본딩에 의해 실장하는 단계와;
    상기 제1 반도체칩에 실장된 제2 반도체칩의 플립 칩 본딩부와 PCB 기판에 실장되는 제1 반도체칩의 플립 칩 본딩부를 에폭시 수지로 한 번 디스펜싱하는 것에 의해서 동시에 봉지하는 단계와;
    상기 제1 반도체칩과 제2 반도체칩의 신호를 상기 PCB 기판을 통하여 외부로 입출력하도록 상기 PCB 기판의 저면에 솔더볼을 융착하는 단계를, 포함하여서 이루어지는 반도체 장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 PCB 기판의 관통홀에 위치하는 제2 반도체칩은 상기 관통홀의 내측벽과 2mm 이내의 간격이 유지되도록 하는 반도체 장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 간격은 관통홀의 내측벽을 제2 반도체칩 측으로 연장하여서 유지되도록 하는 반도체 장치의 제조방법.
  6. 관통홀이 형성된 PCB 기판에 제1 반도체칩을 플립 칩 본딩에 의해 실장하는 단계와,
    상기 PCB 기판의 관통홀을 통해 상기 제1 반도체칩의 일면에 제2 반도체칩을 상기 관통홀의 내측으로 위치하도록 플립 칩 본딩에 의해 실장하는 단계와;
    상기 PCB 기판에 실장된 제1 반도체칩의 플립 칩 본딩부와 상기 제1 반도체칩에 실장된 제2 반도체칩의 플립 칩 본딩부를 에폭시 수지로 한 번 디스펜싱하는 것에 의해서 동시에 봉지하는 단계와;
    상기 제1 반도체칩과 제2 반도체칩의 신호를 상기 PCB 기판을 통하여 외부로 입출력하도록 상기 PCB 기판의 저면에 솔더볼을 융착하는 단계를, 포함하여서 이루어지는 반도체 장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 PCB 기판의 관통홀을 통해 제1 반도체칩에 실장되는 제2 반도체칩은 상기 관통홀의 내측벽과 2mm 이내의 간격이 유지되도록 실장하는 반도체 장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 간격은 제2 반도체칩을 PCB 기판에 형성되는 관통홀의 내측벽 쪽으로 밀착해서 실장함으로서 유지되도록 하는 반도체 장치의 제조방법.
KR1019990020942A 1999-06-07 1999-06-07 반도체 장치 및 그 제조방법 KR100364979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020942A KR100364979B1 (ko) 1999-06-07 1999-06-07 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020942A KR100364979B1 (ko) 1999-06-07 1999-06-07 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010001601A true KR20010001601A (ko) 2001-01-05
KR100364979B1 KR100364979B1 (ko) 2002-12-16

Family

ID=19590467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020942A KR100364979B1 (ko) 1999-06-07 1999-06-07 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100364979B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673378B1 (ko) * 1999-12-17 2007-01-23 삼성전자주식회사 칩 스케일 적층 칩 패키지와 그 제조 방법
KR100840788B1 (ko) * 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673378B1 (ko) * 1999-12-17 2007-01-23 삼성전자주식회사 칩 스케일 적층 칩 패키지와 그 제조 방법
KR100840788B1 (ko) * 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR100364979B1 (ko) 2002-12-16

Similar Documents

Publication Publication Date Title
US11700692B2 (en) Stackable via package and method
US7049684B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
KR100260997B1 (ko) 반도체패키지
US6124546A (en) Integrated circuit chip package and method of making the same
US7772687B2 (en) Multiple electronic component containing substrate
US6389689B2 (en) Method of fabricating semiconductor package
US6864588B2 (en) MCM package with bridge connection
JP3483102B2 (ja) 光素子実装体
JPH0730059A (ja) マルチチップモジュール
KR100345075B1 (ko) 칩 사이즈 패키지
KR100364979B1 (ko) 반도체 장치 및 그 제조방법
KR20020083665A (ko) 반도체 패키지
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
JP3100560U (ja) 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール
KR200278534Y1 (ko) 칩 크기 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법
KR100708050B1 (ko) 반도체패키지
KR100352115B1 (ko) 반도체패키지
KR100230919B1 (ko) 반도체 패키지
KR20210062130A (ko) 반도체 패키지
KR100344648B1 (ko) 랜드 그리드 어레이 패키지
KR100370851B1 (ko) 반도체패키지
KR100230922B1 (ko) CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 17

EXPY Expiration of term