KR101961316B1 - 솔리드 스테이트 드라이브의 전자파 차폐 구조 - Google Patents

솔리드 스테이트 드라이브의 전자파 차폐 구조 Download PDF

Info

Publication number
KR101961316B1
KR101961316B1 KR1020180056064A KR20180056064A KR101961316B1 KR 101961316 B1 KR101961316 B1 KR 101961316B1 KR 1020180056064 A KR1020180056064 A KR 1020180056064A KR 20180056064 A KR20180056064 A KR 20180056064A KR 101961316 B1 KR101961316 B1 KR 101961316B1
Authority
KR
South Korea
Prior art keywords
shielding
circuit board
printed circuit
electromagnetic wave
wave shielding
Prior art date
Application number
KR1020180056064A
Other languages
English (en)
Inventor
김종명
Original Assignee
썬시스템(주)
(주)메가일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 썬시스템(주), (주)메가일렉트로닉스 filed Critical 썬시스템(주)
Priority to KR1020180056064A priority Critical patent/KR101961316B1/ko
Application granted granted Critical
Publication of KR101961316B1 publication Critical patent/KR101961316B1/ko
Priority to US16/389,990 priority patent/US10667382B2/en
Priority to CN201910361602.2A priority patent/CN110503987B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
    • G11B33/1493—Electro-Magnetic Interference [EMI] or Radio Frequency Interference [RFI] shielding; grounding of static charges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 솔리드 스테이트 드라이브(SSD : Solid State Drive, 이하 "솔리드 스테이트 드라이브"라 함)의 전자파 차폐 구조에 관한 것으로, 특히 플라스틱 쉴딩 커버 또는 금속 쉴딩캔을 이용한 전자파 차폐 구조를 채택하는 대신, 비전도성 몰딩 수지층을 복수의 메모리 및 컨트롤러 등이 실장된 인쇄회로기판 상에 형성하고, 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판에 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층과 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 이용한 전자파 차폐 구조를 채택 적용함으로써, 구조적으로 단순해지고, 제조 과정이 간단해지며, 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 달성하여 전자파 차폐 성능을 향상시킬 수 있도록 하는 솔리드 스테이트 드라이브의 전자파 차폐 구조에 관한 것이다.
본 발명인 솔리드 스테이트 드라이브의 전자파 차폐 구조를 이루는 구성수단은, 인쇄회로기판, 상기 인쇄회로기판에 실장되는 복수의 메모리들, 컨트롤러, 복수의 능동 소자 및 수동 소자들로 구성되는 솔리드 스테이트 드라이브의 전자파 차폐 구조에 있어서, 상기 복수의 메모리들, 컨트롤러, 복수의 능동 소자 및 수동 소자들을 덮어 감쌀 수 있도록 상기 인쇄회로기판 상에 형성되는 몰딩 수지층, 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판의 테두리 부분을 따라 연속해서 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층, 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 포함하여 구성되는 것을 특징으로 한다.

Description

솔리드 스테이트 드라이브의 전자파 차폐 구조{Electromagnetic shielding structure of solid state drive}
본 발명은 솔리드 스테이트 드라이브(SSD : Solid State Drive, 이하 "솔리드 스테이트 드라이브"라 함)의 전자파 차폐 구조에 관한 것으로, 특히 플라스틱 쉴딩 커버 또는 금속 쉴딩캔을 이용한 전자파 차폐 구조를 채택하는 대신, 비전도성 몰딩 수지층을 복수의 메모리 및 컨트롤러 등이 실장된 인쇄회로기판 상에 형성하고, 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판에 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층과 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 이용한 전자파 차폐 구조를 채택 적용함으로써, 구조적으로 단순해지고, 제조 과정이 간단해지며, 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 달성하여 전자파 차폐 성능을 향상시킬 수 있도록 하는 솔리드 스테이트 드라이브의 전자파 차폐 구조에 관한 것이다.
종래의 일반적인 솔리드 스테이트 드라이브(SSD, Solid State Drive)는 플래시 메모리, 이 플래시 메모리를 제어하기 위한 컨트롤러, 솔리드 스테이트 드라이브의 각종 전원을 제어하는 전원부품, 각 컨트롤러와 플래시 메모리의 전원 및 로직기능을 안정화시키는 저항, 커패시터, 코일 등의 수동소자, 데이터를 저장하기 위한 플래시 메모리를 포함한 각종 부품을 실장하기 위한 인쇄회로기판(PCB) 및 솔리드 스테이트 드라이브의 전원과 데이터 연결을 위한 커넥터로 구성된다.
상기와 같이 구성되는 일반적인 솔리드스테이트 드라이브에서는 컴퓨터의 메인보드 수준의 인쇄회로기판(PCB) 및 반도체 패키지 수준의 부품 실장, 커넥터 체결 방식의 구조 적용으로 인해 소형 모바일 기기에 적용 시 공간의 제약이 발생하며, 자동차와 같은 진동환경에서 커넥터 체결 불량으로 인한 신뢰성의 문제가 발생된다.
또한, 솔리드 스테이트 드라이브의 컨트롤러에서 전송하는 데이터의 전송속도가 수백 MHz의 높은 주파수로 데이터가 전송되며, 이런 높은 주파수로 데이터를 전송할 때 컨트롤러에서 발생하는 전자파로 인해 주변 기기의 시스템 성능에 왜곡을 발생 시키며, 신호의 왜곡 및 크로스토크(Crosstalk)로 인해 PCB 설계상의 비용상 문제 및 설계시의 제약이 따른다.
일반적인 솔리드 스테이트 드라이브(SSD, Solid State Drive)의 대표적인 제약 사항은 컨트롤러 및 메모리 부품들이 반도체 후공정을 마친 반도체 패키지 부품으로 인쇄회로 기판상에 각각 개별 실장 배치됨으로 인해 초소형 사이즈의 솔리드 스테이트 드라이브(SSD, Solid State Drive) 모듈 설계에 제약이 따르고, 전자파 차폐 장치의 추가 시 공간적, 물성적 제약으로 인해 기존 설계 방식으로는 사실상 설계가 불가능 하며 제품의 성능 및 품질에 영향을 주게 된다.
또한, 일반적인 솔리드 스테이트 드라이브는 통상적으로 6~10층의 다층기판을 사용함으로써 제조상의 원가증가 및 제조상 품질관리 부분에서 많은 문제점이 다수 발생하게 되는 단점을 가지고 있으며, 고속 데이터 전송으로 인해 발생하는 전자파 간섭 문제로 솔리드 스테이트 드라이브 모듈 설계 에 대한 난이도가 높아지는 약점을 가지고 있다.
또한, 전자파 차폐를 위하여 고가의 금속 소재를 이용하고 있고, 고속 회로의 임피던스 및 불요 방사 에너지들을 흡수 및 상쇄시키기 위하여 필요 이상의 고가의 금속 재료를 사용함으로써, 제조상 원가가 증가하고, 제조 공정이 복잡해지는 단점을 가지고 있다.
이러한 종래의 솔리드 스테이트 드라이브의 문제점을 해결하기 위하여 대한민국 등록특허 제10-1478721호(이하, "선행기술문헌1"이라 함)에서는 플래시 메모리 칩들을 수직으로 적층 실장하여 솔리드 스테이트 드라이브(Solid State Drive)를 구성함으로써, 사이즈를 최소화할 수 있음과 동시에 신호선을 위한 공간을 확보할 수 있고, 전도성 물질이 코팅된 플라스틱 쉴딩 커버를 이용하여 인쇄회로기판을 커버링함으로써, 전자파 차폐를 위한 비용을 최소화할 수 있는 솔리드 스테이트 드라이브를 제시하고 있다.
그러나 이와 같은 선행기술문헌1에서는 전자파 차폐를 위하여 전도성 물질이 코팅된 별도의 플라스틱 쉴딩 커버를 인쇄회로기판에 부착하여 전자파 차폐 구조를 형성하고 있으며, 반도체 패키지용 몰딩 수지를 포함하지 구조로 되어 있다.
이와 같은 방식으로는 결과적으로 인쇄회로기판 상에 큰 사이즈의 플라스틱 쉴딩 커버를 부착해야 되고, 이로 인하여 구조가 복잡하고 제조 과정이 용이하지 않다는 단점이 있으며, 더 나아가 구조적으로 반도체 웨이퍼를 적용하는 반도체 패키지 제품에는 반드시 적용해야 하는 몰딩 수지조차 적용하지 않은 불안정한 상태에서 컨트롤러 칩, 플래시 메모리 칩이 공기, 습기환경에 직접 노출되고, 발열, 진동 환경에 대해 구조적으로 취약한 문제점이 있어서 제품의 신뢰성이 낮아지고 수명이 단축되는 단점이 있다.
이와 같은 문제점을 해결하기 위하여 본 출원인은 2016년 06월 23일에 특허공개 10-2018-0000668호(이하, "선행기술문헌2"라 함)를 출원하였다.
그러나, 상기 선행기술문헌2에서 제시하고 있는 솔리드 스테이트 드라이브의 전자파 차폐 구조는 인쇄회로기판의 상부 및 측부에 대한 전자파 차폐를 위한 구조이다. 그러나, 인쇄회로기판의 하부를 통한 전자파 영향을 역시 무시할 수 없고, 하부를 통한 외부 간섭으로부터 영향을 받지 않는 것이 성능 유지 측면에서 유리하기 때문에, 인쇄회로기판의 상부, 측부뿐만 아니라 하부에 대해서도 전자파 차폐 구조를 달성하여 완전히 밀폐되는 전자파 차폐 구조를 달성할 필요가 있다. 즉, 상기 선행기술문헌2에 의한 솔리드 스테이트 드라이브의 차폐 구조는 완전한 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 달성할 수 없어서, 전자파 차폐 구조의 성능 및 효율을 담보할 수 없는 문제점이 발생한다.
선행기술문헌1 : 대한민국 등록특허 제10-1478721호(2015. 01. 02. 출원공고, 발명의 명칭 : 솔리드 스테이트 드라이브) 선행기술문헌2 : 대한민국 공개특허 제10-2018-0000668호(2018. 01. 03. 출원공개, 솔리드 스테이트 드라이브)
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 플라스틱 쉴딩 커버 또는 금속 쉴딩캔을 이용한 전자파 차폐 구조를 채택하는 대신, 비전도성 몰딩 수지층을 복수의 메모리 및 컨트롤러 등이 실장된 인쇄회로기판 상에 형성하고, 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판에 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층과 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 이용한 전자파 차폐 구조를 채택 적용함으로써, 구조적으로 단순해지고, 제조 과정이 간단해지며, 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 달성하여 전자파 차폐 성능을 향상시킬 수 있도록 하는 솔리드 스테이트 드라이브의 전자파 차폐 구조를 제공하는 것을 그 목적으로 한다.
또한, 인쇄회로기판 제작시에 접지 비아홀에 전기적으로 접촉되는 하부 전자파 차폐층을 형성하고, 인쇄회로기판의 테두리 부분에 접지 비아홀을 형성하며, 전자파 차폐 코팅층을 상기 접지 비아홀에 전기적으로 직접 연결될 수 있도록 코팅하여 형성함으로써, 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 위한 공정 및 구조가 단순해지고, 결과적으로 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 적용하기 위한 시간, 노력 및 비용을 감소시킬 수 있는 솔리드 스테이트 드라이브의 전자파 차폐 구조를 제공하는 것을 그 목적으로 한다.
또한, 인쇄회로기판의 하부에 대한 전자파 차폐를 위한 하부 전자파 차폐층을 하부 차폐용 수지 박막으로 코팅되는 하부 차폐용 금속 박막과 상기 하부 차폐용 수지 박막에 형성되는 하부 차폐용 개구부를 통해 상기 하부 차폐용 금속 박막에 전기적으로 접촉되도록 형성되되, 상호 소정 간격 이격 배치되는 복수의 하부 차폐용 금속 패드로 구성함으로써, 다양한 사이즈의 솔리드 스테이트 드라이브가 적용되더라도, 설계의 표준화를 달성할 수 있고, 접지 비아홀의 안정적인 접촉 면적을 확보할 수 있으며, 인쇄회로기판 내부에서 발생된 열 또는 내부로 전달된 열이 용이하게 흡수되고 용이하게 외부로 방출될 수 있도록 하며, 내진동, 방습 및 방진 기능을 형상시킬 수 있는 솔리드 스테이트 드라이브의 전자파 차폐 구조를 제공하는 것을 그 목적으로 한다.
또한, 복수의 메모리 및 컨트롤러 등을 덮어 감쌀 수 있도록 몰딩 수지층을 인쇄회로기판 상에 형성함으로써, 내부에서 발생된 열이 용이하게 흡수되고 용이하게 외부로 방출될 수 있도록 하며, 내진동, 방습 및 방진 기능을 형상시킬 수 있는 솔리드 스테이트 드라이브의 전자파 차폐 구조를 제공하는 것을 그 목적으로 한다.
또한, 상기 컨트롤러와 통신용 모뎀칩을 상호 공간적으로 분리할 수 있는 간섭 차단부를 몰딩 수지층을 관통하여 형성함으로써, 상기 통신용 모뎀칩과 상기 컨트롤러 사이에 발생하는 상호 전자기 간섭을 차단할 수 있도록 하는 솔리드 스테이트 드라이브의 전자파 차폐 구조를 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 솔리드 스테이트 드라이브의 전자파 차폐 구조를 이루는 구성수단은, 인쇄회로기판, 상기 인쇄회로기판에 실장되는 복수의 메모리들, 컨트롤러, 복수의 능동 소자 및 수동 소자들로 구성되는 솔리드 스테이트 드라이브의 전자파 차폐 구조에 있어서, 상기 복수의 메모리들, 컨트롤러, 복수의 능동 소자 및 수동 소자들을 덮어 감쌀 수 있도록 상기 인쇄회로기판 상에 형성되는 몰딩 수지층, 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판의 테두리 부분을 따라 연속해서 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층, 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 인쇄회로기판에는 통신용 모뎀칩이 더 실장될 수 있고, 상기 인쇄회로 기판 상부면의 일측과 타측을 공간적으로 분리하여 상기 통신용 모뎀칩과 상기 컨트롤러 사이의 상호 전자기 간섭을 차단하기 위하여, 상기 몰딩 수지층을 관통하여 형성되는 간섭 차단부를 더 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 하부 전자파 차폐층은 상기 인쇄회로기판 내부에 전면을 걸쳐 판 형상으로 형성되는 하부 차폐용 금속 박막과, 상기 하부 차폐용 금속 박막 상에 코팅되어 형성되되, 상기 하부 차폐용 금속 박막을 노출시키는 복수의 하부 차폐용 개구부가 상호 이격 형성되는 하부 차폐용 수지 박막과, 상기 복수의 하부 차폐용 개구부 각각에 충진되어 상기 하부 차폐용 금속 박막에 접촉 형성되는 하부 차폐용 금속 패드를 포함하여 구성되는 것을 특징으로 한다.
상기와 같은 기술적 과제 및 해결 수단을 가지는 본 발명인 솔리드 스테이트 드라이브의 전자파 차폐 구조에 의하면, 플라스틱 쉴딩 커버 또는 금속 쉴딩캔을 이용한 전자파 차폐 구조를 채택하는 대신, 비전도성 몰딩 수지층을 복수의 메모리 및 컨트롤러 등이 실장된 인쇄회로기판 상에 형성하고, 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판에 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층과 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 이용한 전자파 차폐 구조를 채택 적용하기 때문에, 구조적으로 단순해지고, 제조 과정이 간단해지며, 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 달성하여 전자파 차폐 성능을 향상시킬 수 있도록 하는 솔리드 스테이트 드라이브의 전자파 차폐 구조를 제공할 수 있는 장점이 발생된다.
또한, 본 발명에 의하면, 인쇄회로기판 제작시에 접지 비아홀에 전기적으로 접촉되는 하부 전자파 차폐층을 형성하고, 인쇄회로기판의 테두리 부분에 접지 비아홀을 형성하며, 전자파 차폐 코팅층을 상기 접지 비아홀에 전기적으로 직접 연결될 수 있도록 코팅하여 형성하기 때문에, 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 위한 공정 및 구조가 단순해지고, 결과적으로 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 적용하기 위한 시간, 노력 및 비용을 감소시킬 수 있는 장점이 발생된다.
또한, 본 발명에 의하면, 인쇄회로기판의 하부에 대한 전자파 차폐를 위한 하부 전자파 차폐층을 하부 차폐용 수지 박막으로 코팅되는 하부 차폐용 금속 박막과 상기 하부 차폐용 수지 박막에 형성되는 하부 차폐용 개구부를 통해 상기 하부 차폐용 금속 박막에 전기적으로 접촉되도록 형성되되, 상호 소정 간격 이격 배치되는 복수의 하부 차폐용 금속 패드로 구성하기 때문에, 다양한 사이즈의 솔리드 스테이트 드라이브가 적용되더라도, 설계의 표준화를 달성할 수 있고, 접지 비아홀의 안정적인 접촉 면적을 확보할 수 있으며, 인쇄회로기판 내부에서 발생된 열 또는 내부로 전달된 열이 용이하게 흡수되고 용이하게 외부로 방출될 수 있도록 하며, 내진동, 방습 및 방진 기능을 형상시킬 수 있는 효과가 발행한다.
또한, 본 발명에 의하면, 복수의 메모리 및 컨트롤러 등을 덮어 감쌀 수 있도록 몰딩 수지층을 인쇄회로기판 상에 형성하기 때문에, 내부에서 발생된 열이 용이하게 흡수되고 용이하게 외부로 방출될 수 있도록 하며, 내진동, 방습 및 방진 기능을 형상시킬 수 있는 효과가 있고, 이로 인하여 제품의 신뢰성을 향상시키고 수명을 연장시킬 수 있는 효과가 발생한다.
또한, 본 발명에 의하면, 상기 컨트롤러와 통신용 모뎀칩을 상호 공간적으로 분리할 수 있는 간섭 차단부를 몰딩 수지층을 관통하여 형성하기 때문에, 상기 통신용 모뎀칩과 상기 컨트롤러 사이에 발생하는 상호 전자기 간섭을 차단할 수 있고, 이로 인하여 제품의 신뢰성을 향상시키고 수명을 연장시킬 수 있는 장점이 발생된다.
도 1은 본 발명의 실시예에 따른 솔리드 스테이트 드라이브의 단면도이다.
도 2는 도 1에 도시된 솔리드 스테이트 드라이브의 개략적인 평면도이다.
도 3은 도 1에 도시된 솔리드 스테이트 드라이브의 개략적인 사시도이다.
도 4는 도 1에 도시된 솔리드 스테이트 드라이브의 전자파 차폐 구조를 구성하는 하부 전자파 차폐층의 개략적인 단면도이다.
도 5는 도 1에 도시된 솔리드 스테이트 드라이브의 전자파 차폐 구조를 구성하는 하부 전자파 차폐층의 개략적인 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 솔리드 스테이트 드라이브의 단면도이다.
도 7은 도 6에 도시된 솔리드 스테이트 드라이브의 개략적인 평면도이다.
도 8은 도 6에 도시된 솔리드 스테이트 드라이브의 개략적인 사시도이다.
이하, 첨부된 도면을 참조하여 상기와 같은 과제, 해결수단 및 효과를 가지는 본 발명인 솔리드 스테이트 드라이브의 전자파 차폐 구조에 관한 바람직한 실시예를 상세하게 설명한다.
이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다.
도 1은 본 발명의 실시예에 따른 솔리드 스테이트 드라이브의 단면도이고, 도 2는 도 1에 도시된 솔리드 스테이트 드라이브의 개략적인 평면도이며, 도 3은 도 1에 도시된 솔리드 스테이트 드라이브의 개략적인 사시도이고, 도 4는 도 1에 도시된 솔리드 스테이트 드라이브의 전자파 차폐 구조를 구성하는 하부 전자파 차폐층의 개략적인 단면도이며, 도 5는 도 1에 도시된 솔리드 스테이트 드라이브의 전자파 차폐 구조를 구성하는 하부 전자파 차폐층의 개략적인 평면도이다.
도 1 내지 도 5에 도시되는 본 발명의 실시예에 따른 솔리드 스테이트 드라이브(100)는 본 발명에서 제안하는 전자파 차폐 구조를 구비하는 것을 핵심적 특징으로 하고, 구체적으로 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구비하는 것을 핵심적인 기술적 구성으로 하고 있다.
좀 더 구체적으로, 본 발명의 실시예에 따른 솔리드 스테이트 드라이브(100)는 도 1에서 보여주는 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)(도 1에서 붉은색으로 형성된 박스 형태의 구조)를 형성하는 것을 핵심적 특징으로 하고, 이를 위하여 몰딩 수지층(50)의 표면에 코팅되어 형성되는 전자파 차폐 코팅층(70)과 인쇄회로기판(10)의 내부에 형성되는 하부 전자파 차폐층(80)이 인쇄회로기판(10)의 테두리 부분을 따라 형성되는 접지 비아홀(11)을 통해 전기적으로 연결하는 폐쇄형 차폐 구조를 형성한다.
이하, 본 발명에 적용되는 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구비하는 솔리드 스테이트 드라이브(100)의 구성과 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하기 위한 기술적 특징에 대해서 상세하게 설명한다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구비하는 솔리드 스테이트 드라이브(100)는 다양한 회로 소자들(30, 31, 32, 33, 35)을 실장하는 인쇄회로기판(10)과 상기 인쇄회로기판(10)에 실장되는 다양한 회로 소자들, 즉 복수의 메모리(30)들, 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들을 포함하여 구성된다.
상기 솔리드 스테이트 드라이브(100)를 구성하는 상기 인쇄회로기판(10)은 플래시 메모리(31) 및 DDR(Double Data Rate) 메모리(32) 등으로 구성되는 복수의 메모리(30)들, 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들이 실장된다. 예를 들어, 상기 인쇄회로기판(10)의 상부면 일측에는 적층 실장되는 복수의 플래시 메모리(31)와 DDR 메모리(32)로 구성되는 복수의 메모리(30)들이 실장되고, 상부면 타측에는 컨트롤러(33)와 수동소자(35)들이 실장된다. 물론 상기 상부면 일측에도 상기 수동소자(35)들이 실장될 수 있음은 당연하다.
정리하면, 상기 솔리드 스테이트 드라이브(100)를 구성하는 상기 인쇄회로기판(10)은 솔리드 스테이트 드라이브를 구성하는 각 종 부품들이 실장된다. 즉, 상기 인쇄회로기판(10) 상에는 데이터를 저장하는 복수의 플래시 메모리(31)와 버퍼용 DDR 메모리(32)로 구성되는 복수의 메모리(30)들, 상기 복수의 메모리(30)의 데이터 입출력을 제어하는 컨트롤러(33) 및 회로 구성을 위한 각 종 능동 소자 및 수동 소자들(35)이 실장된다.
좀 더 구체적으로, 상기 인쇄회로기판(10)의 상부면에는 복수의 플래시 메모리(31)들이 적층되어 실장된다. 기존의 솔리드 스테이트 드라이브는 패키지 형태의 복수개의 플래시 메모리들이 기판에 수평하게 실장 되어 대부분의 인쇄회로기판(10) 공간을 차지하는 구조로 구성되지만, 본 발명에 따른 솔리드 스테이트 드라이브는 공간을 효과적으로 사용하기 위해 플래시 메모리들(31)이 수직 방향으로 적층 실장되는 구조를 가진다.
상기 수직 방향으로 적층되는 플래시 메모리들(31)은 상호간의 전기적인 간섭과 절연을 위하여 유전체(미도시)를 사이에 두고 적층된다. 즉, 상기 플래시 메모리들(31) 사이에는 절연을 위한 유전체가 개재된다.
상기와 같이 수직 방향으로 적층 형성되는 플래시 메모리들(31)은 상기 인쇄회로기판(10)의 상면에 형성되되, 한쪽 상면, 즉 인쇄회로기판(10)의 일측에 형성되도록 배치할 수 있다. 이와 같이, 상기 플래시 메모리들(31)이 상기 인쇄회로기판(10)의 상면 일측에 적층 형성됨으로써, 솔리드 스테이트 드라이브를 구성하기 위한 다른 부품, 즉 상기 DDR 메모리(32), 컨트롤러(33) 및 각종 능동 소자 및 수동 소자들(35)을 실장하기 위한 공간을 확보할 수 있고, 신호선들을 형성하기 위한 충분한 공간을 확보할 수 있다. 결과적으로, 상기 솔리드 스테이트 드라이브를 소형화시킬 수 있는 장점이 있다.
상기 플래시 메모리들(31)이 적층 형성되는 상기 인쇄회로기판(10)의 상부면의 일측 이외의 공간, 즉 상기 인쇄회로기판(10)의 상부면 타측에는 상기 컨트롤러(33)와 DDR 메모리(32)등이 상호 이격된 상태로 실장 되는 것이 바람직하다.
이와 같이 상기 플래시 메모리들(31)과 상기 컨트롤러(33), 상기 DDR 메모리(32)가 서로 이격 분리된 상태로 실장 하는 이유는 상기 플래시 메모리들(31) 및 컨트롤러(33), 상기 DDR 메모리(32)에서 발생하는 열을 효율적으로 분산시키고 메모리 수명을 최대화시키기 위함이다.
이와 같이 구성되는 본 발명에 적용되는 솔리드 스테이트 드라이브(100)는 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 형성하기 위한 기술적 구성을 채택 적용하고 있다. 구체적으로, 본 발명은 상기 회로 소자들을 고정하고 보호하기 위하여 상기 인쇄회로기판(10) 상에 형성되는 몰딩 수지층(50)과, 상기 몰딩 수지층(50)의 표면에 코팅되어 상기 인쇄회로기판(10)의 상부 및 측부에 대한 전자파를 차폐하는 전자파 차폐 코팅층(70) 및 상기 인쇄회로기판 내부에서 상기 전자파 차폐 코팅층(70)에 전기적으로 연결될 수 있도록 배치되어 상기 인쇄회로기판(10)의 하부에 대한 전자파를 차폐하는 하부 전자파 차폐층(80)을 포함하여 구성되고, 이들의 연결 구성을 통하여 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성한다.
이하, 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 각 구성요소들 및 이들 간의 연계 관계를 설명하면 다음과 같다.
상기 인쇄회로기판(10) 상에 형성되는 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들은 외부로부터 보호되고 안정적으로 고정될 필요가 있다. 이를 위하여 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들을 보호하고 안정적으로 고정할 수 있는 몰딩 수지층(50)이 상기 인쇄회로기판(10) 상에 형성된다. 즉, 상기 몰딩 수지층(50)은 비전도성 재질로서, 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들을 덮어 감쌀 수 있도록 상기 인쇄회로기판(10) 상에 형성된다.
상기 몰딩 수지층(50)은 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들이 상기 인쇄회로기판(10) 상에서 안정적으로 고정할 수 있고, 더 나아가 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들에서 발생하는 열을 용이하게 흡수하여 외부로 용이하게 방출할 수 있는 재질로 형성되는 것이 바람직하다.
상기 몰딩 수지층(50)은 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성하기 위하여 본 발명에서 보조적으로 채택 적용된다. 한편, 본 발명에서는 솔리드 스테이트 드라이브의 전자파 차폐를 달성하기 위하여 기존의 전자파 쉴딩 금속캔 또는 전도성 재질이 코팅된 쉴딩 플라스틱을 이용하지 않고, 간단하게 전자파 차폐 코팅층(70)을 상기 몰딩 수지층(50)에 코팅하고, 상기 인쇄회로기판(10) 제조시에 간단하게 상기 인쇄회로기판(10) 내부에 하부 전자파 차폐층(80)을 형성하며, 상기 전자파 차폐 코팅층(700 및 상기 하부 전자파 차폐층(80)을 상기 인쇄회로기판(10)에 형성된 접지 비아홀(11)에 전기적으로 연결하는 구조를 채택한다.
본 발명에 따른 전자파 차폐 코팅층(70)은 상기 몰딩 수지층(50) 표면에 코팅되어 형성되되, 상기 인쇄회로기판(10)의 테두리 부분을 따라 연속해서 형성된 접지 비아홀(11)에 전기적으로 연결되도록 형성된다. 구체적으로, 상기 전자파 차폐 코팅층(70)은 상기 인쇄회로기판(10)에 형성된 복수의 접지 비아홀(11)에 전기적으로 연결될 수 있지만, 특히 반드시 상기 인쇄회로기판(10)의 테두리 부분을 따라 형성된 접지 비아홀(11)에 전기적으로 연결되도록 형성된다. 이와 같은 구조를 채택 적용하는 본 발명에 따른 솔리드 스테이트 드라이브의 전자파 차폐 구조는 기존에 비하여 단순하고, 솔리드 스테이트 드라이브의 제조 공정이 간단해지는 장점이 있다.
상기 전자파 차폐 코팅층(70)과 전기적으로 연결되는 상기 접지 비아홀(11)에는 전도성 물질로 채워지는 것은 당연하다. 그리고 상기 접지 비아홀(11)은 상기 인쇄회로기판(10)의 내부에 형성되는 접지라인과 연결될 수 있고, 상기 인쇄회로기판의 하부에 형성되는 접지 패드(12)에 전기적으로 통전 연결된다. 결과적으로, 상기 전자파 차폐 코팅층(70)은 상기 전도성 물질로 채워지는 접지 비아홀(11)을 통하여 상기 접지 패드(12)와 전기적으로 연결되어 접지 상태를 유지함으로써 전자파 차폐 기능을 수행할 수 있다.
한편, 상기와 같이 인쇄회로기판(10) 상에 실장되는 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들은 상기 인쇄회로기판(10)의 내부에 형성되는 회로 신호선 및 인터페이스 라인에 의하여 서로 전기적으로 연결되고 인터페이싱된다.
구체적으로, 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들은 각각의 비아를 통하여 상기 인쇄회로기판(10)의 내부에 형성되는 회로 신호선에 전기적으로 연결되고, 상기 플래시 메모리들(31)은 상기 인쇄회로기판(10)에 형성된 해당 비아를 통하여 상기 인쇄회로기판(10) 내부에 형성된 인터페이스 라인에 전기적으로 접속되고, 상기 인터페이스 라인은 상기 회로 신호선과 전기적으로 연결됨으로써, 상기 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 상기 컨트롤러(33), 복수의 능동 소자 및 수동 소자(35)들은 서로 전기적으로 연결 및 접속되어 있다.
또한, 상술한 바와 같이, 상기 인쇄회로기판(10)의 내부에는 상기 접지 비아홀(11)이 형성되고 이들 서로를 연결하기 위한 접지 라인이 부가적으로 형성될 수 있으며, 상기 인쇄회로기판의 하부에는 상기 접지 비아홀(11)에 전기적으로 통전되는 접지 패드(12)가 형성되어 있다. 즉, 상기 인쇄회로기판(10)의 내부에는 상기 전도성 물질로 채워지는 접지 비아홀(11)을 전기적으로 연결하는 접지 라인이 부가적으로 형성될 수 있고, 상기 인쇄회로기판 하부에는 상기 접지 비아홀(11)과 전기적으로 통전 연결되는 접지 패드(12)가 형성됨으로써, 상기 접지 패드(12)를 통하여 상기 전자파 차폐 코팅층(70)과 접지 비아홀(11), 상기 접지 라인이 전기적으로 연결되어 쉴딩용 접지 라인을 형성할 수 있다.
상기 인쇄회로기판(10)을 수직 방향으로 관통하여 형성되는 상기 접지 비아홀(11)은 상기 전자파 차폐 코팅층(70)과 전기적으로 용이하게 연결할 수 있다면 다양한 위치에 형성될 수 있다. 다만, 상기 접지 비아홀(11)은 도 2 및 도 3에 도시된 바와 같이 상기 인쇄회로기판(10)의 테두리 부분을 따라 연속해서 형성되는 접지 비아홀(11)을 포함하는 것이 바람직하다.
상기 접지 비아홀(11)을 상기 인쇄회로기판(10)의 외곽 부분, 즉 테두리 부분에 형성되는 접지 비아홀(11)을 포함하기 때문에, 상기 전자파 차폐 코팅층(70)을 상기 전도성 물질이 채워지는 접지 비아홀(11)에 용이하게 연결할 수 있고, 상기 인쇄회로기판(10)의 내측 부분(상기 테두리 부분을 제외한 인쇄회로기판의 나머지 부분)에 형성되는 플래시 메모리(31) 등의 간섭 없이 상기 전자파 차폐 코팅층(70)과 상기 인쇄회로기판의 테두리 부분을 따라 형성되는 접지 비아홀(11)을 용이하게 통전시킬 수 있다.
상기와 같이, 상기 접지 비아홀(11)이 상이 인쇄회로기판(10)의 테두리 부분에 형성되는 접지 비아홀(11)들을 포함하는 경우, 상기 전자파 차폐 코팅층(70)이 표면에 코팅되는 상기 몰딩 수지층(50)은 상기 인쇄회로기판의 테두리 부분을 제외한 부분인 내측 부분에만 형성되는 것이 바람직하다. 즉, 상기 몰딩 수지층(50)은 상기 (인쇄회로기판의 테두리 부분을 따라 형성되는)접지 비아홀(11)이 형성되는 인쇄회로기판(10)의 테두리 부분을 제외한 내측 부분에 형성되는 것이 바람직하다.
상기 접지 비아홀(11)이 상기 인쇄회로기판(10)의 테두리 부분에 따라 형성되는 접지 비아홀(11)들을 포함하고, 상기 몰딩 수지층(50)이 인쇄회로기판(10)의 테두리 부분을 포함한 전면에 형성되는 경우, 상기 몰딩 수지층(50)의 표면을 따라 코팅된 상기 전자파 차폐 코팅층(70)은 상기 인쇄회로기판의 테두리를 따라 형성되고, 전도성 물질이 채워진 접지 비아홀(11)에 바로 직접적으로 연결될 수 없고, 상기 몰딩 수지층(50)에 별도의 비아를 형성시키는 추가 공정을 수행하고, 이를 통해 상기 전자파 차폐 코팅층(70)과 상기 접지 비아홀(11)을 전기적으로 연결해야 한다. 결과적으로 전자파 차폐 구조를 완성하기 위한 시간, 노력 및 비용이 필요 이상 소요되는 문제점을 발생시킨다.
따라서 본 발명에서는 상술한 바와 같이, 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 접지 비아홀(11)은 상기 인쇄회로기판(10)의 테두리 부분에 형성되고, 상기 몰딩 수지층(50)은 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 접지 비아홀(11)이 형성되는 인쇄회로기판(10)의 테두리 부분을 제외한 내측 부분에만 형성된다.
결과적으로, 상기 인쇄회로기판(10)의 테두리 부분에 형성되는 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 접지 비아홀(11)은 상기 몰딩 수지층(50)에 의하여 가려지지 않고 외부로 노출된 상태가 된다. 이 상태에서 상기 전자파 차폐 코팅층(70)은 상기 몰딩 수지층(50)의 표면에 코팅되고, 연속 공정으로 상기 전자파 차폐 코팅층(70)을 상기 접지 비아홀(11)에 전기적으로 연결할 수 있다. 즉, 상기 몰딩 수지층(50)에 별도의 비아를 형성하지 않고도, 상기 전자파 차폐 코팅층(70)과 상기 접지 비아홀(11)을 전기적으로 용이하게 연결할 수 있다.
상기 전자파 차폐 코팅층(70)은 별도의 전기적 연결 매개체가 개재되어 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 접지 비아홀(11)에 연결될 수도 있지만, 공정을 더욱더 간소화시키기 위하여, 상기 몰딩 수지층(50)에 코팅되는 과정에서 상기 전도성 물질로 채워진 접지 비아홀(11)에 바로 직접적으로 연결되는 것이 바람직하다.
이를 위하여, 본 발명에 따른 상기 전자파 차폐 코팅층(70)은 상기 몰딩 수지층(50)의 상부면 및 측면에 코팅되는 기본 전자파 차폐 코팅층(71)과 상기 기본 전자파 차폐 코팅층(71)에서 연장되어 상기 인쇄회로기판(10)의 테두리 부분에 코팅되는 연장 전자파 차폐 코팅층(73)으로 구성된다.
상기 기본 전자파 차폐 코팅층(71)과 상기 연장 전자파 차폐 코팅층(73)으로 구성되는 전자파 차폐 코팅층(70)은 한 번의 코팅 공정으로 동시에 형성되고, 상기 연장 전자파 차폐 코팅층(73)은 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 전도성 물질로 채워진 접지 비아홀(11)에 겹쳐질 수 있도록 상기 인쇄회로기판(10)의 테두리 부분에 코팅 형성된다.
상기 인쇄회로 기판(10)의 하부면 외곽에 형성되는 접지 패드(12)는 상기 인쇄회로 기판(10)의 테두리 부분에 연속적으로 형성되어 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 접지 비아홀(11)을 통해 인쇄회로기판(10)의 상부면에 형성된 전자파 차폐 코팅층(73)과 통전되며, 상기 접지 패드(12)는 LGA(Land Grid Array)나 BGA(Ball Grid Array) 형태의 입출력 인터페이스 핀으로 적용되어 본 발명에 따른 솔리드 스테이트 드라이브가 시스템 보드에 최종적으로 실장될 수 있도록 한다.
이를 통하여, 상기 전자파 차폐 코팅층(70)과 상기 인쇄회로기판의 하부에 형성되는 접지 패드(12)에 전기적으로 통전되어 형성되는 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 전도성 물질로 채워진 접지 비아홀(11)은 상기 전자파 차폐 코팅층의 형성 과정에서 바로 직접적으로 통전될 수 있다. 결과적으로, 전자파 차폐 구조를 완성하기 위한 시간, 노력 및 비용이 절감될 수 있다.
이와 같은 상기 전자파 차폐 코팅층(70)을 통한 전자파 차폐 구조는 상기 인쇄회로기판(10)의 상부와 측부에 대해서만 전자파 차폐를 달성할 수 있는 구조이고, 완전한 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 달성할 수 없다. 이를 위하여, 본 발명에서는 상기 인쇄회로기판(10)의 하부에 대한 전자파 차폐를 수행할 수 있는 하부 전자파 차폐층(80)을 상기 인쇄회로기판(10)의 내부에 형성하고, 이를 상기 인쇄회로기판(10)의 테두리를 따라 형성되는 접지 비아홀(11)들을 통해 상기 전자파 차폐 코팅층(70)과 전기적으로 연결하여 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성하도록 한다.
본 발명은 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성하기 위하여, 상기 인쇄회로기판(10) 내부에 형성되되, 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 접지 비아홀(11)(상기 인쇄회로기판(10)의 테두리를 따라 형성되는 접지 비아홀들)을 통해 상기 전자파 차폐 코팅층(80)과 전기적으로 연결되는 하부 전자파 차폐층(80)을 포함한다.
상기 하부 전자파 차폐층(80)은 자체 보호를 위하여 상기 인쇄회로기판(10) 하부면에 부착 형성되는 것이 아니라, 상기 인쇄회로기판(10)의 내부에서 전면에 걸쳐 형성된다. 이와 같이 상기 하부 전자파 차폐층(80)은 상기 인쇄회로기판(10)의 내부에서 전면에 걸쳐 형성됨으로써, 기본적으로 외부 영향(충격, 수분, 열 등)으로부터 보호될 수 있는 상태를 유지하면서 인쇄회로기판의 하부에 대한 전자파 차폐를 수행하여 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성할 수 있도록 한다.
이와 같은 상기 하부 전자파 차폐층(80)은 반드시 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 접지 비아홀(11), 즉 상기 인쇄회로기판(10)의 테두리를 따라 연속해서 형성되는 접지 비아홀(11)에 전기적으로 접촉될 수 있도록 형성되고, 이와 같은 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 상기 접지 비아홀(11)을 통해 상기 전자파 차폐 코팅층(70)과 전기적으로 연결되어 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 완성할 수 있다.
이와 같이, 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성되도록 하는 상기 하부 전자파 차폐층(80)은 상기 인쇄회로기판(10) 내부에 형성되어 기본적으로 보호될 수 있지만, 자체 구성에 의해서도 외부 환경으로부터 보호될 수 있고 더 나아가 상기 접지 비아홀(11)에 안정적으로 접촉될 수 있는 구조로 형성되는 것이 바람직하다.
이를 위한 상기 하부 전자파 차폐층(80)은 도 4 및 도 5에 예시되어 있다. 도 4는 본 발명에 적용되는 상기 하부 전자파 차폐층(80)의 개략적인 단면도를 보여주고, 도 5는 본 발명에 적용되는 상기 하부 전자파 차폐층(80)의 개략적인 평면도를 보여준다.
또한, 도 4의 (a)는 복수의 하부 차폐용 금속 패드(85)가 하부 차폐용 금속 박막(81)의 상부면에만 형성되는 하부 전자파 차폐층(80)의 개략적인 단면도를 보여주고, 도 4의 (b)는 복수의 하부 차폐용 금속 패드(85)가 하부 차폐용 금속 박막(81)의 상부면 및 하부면 모두에 형성되는 하부 전자파 차폐층(80)의 개략적인 단면도를 보여준다. 그리고, 도 5는 후술할 하부 차폐용 금속 박막(81)에 하부 차폐용 개구부(84)가 형성되는 하부 차폐용 수지 박막(83)이 코팅되고, 상기 하부 차폐용 개구부(84)에 하부 차폐용 금속 패드(85)가 충진 형성된 상태와 상기 하부 차폐용 금속 패드가 충진되지 않아 상기 하부 차폐용 개구부(84)를 통해 상기 하부 차폐용 금속 박막(81)이 노출된 상태를 보여준다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 하부 전자파 차폐층(80)은 기본적으로 하부 차폐용 금속 박막(81), 상기 하부 차폐용 금속 박막(81)의 상부면 및 하부면 중, 적어도 하나의 면에 코팅되되, 복수의 하부 차폐용 개구부(84)를 구비하는 하부 차폐용 수지 박막(83) 및 상기 복수의 하부 차폐용 개구부(84)에 충진 코팅되어 상기 하부 차폐용 금속 박막(81)에 접촉 형성되는 복수의 하부 차폐용 금속 패드(85)를 포함하여 구성된다.
구체적으로, 본 발명의 실시예에 적용되는 상기 하부 전자파 차폐층(80)은 상기 인쇄회로기판(10) 내부에 전면을 걸쳐 판 형상으로 형성되는 하부 차폐용 금속 박막(81)을 포함한다. 상기 하부 차폐용 금속 박막(81)은 상기 인쇄회로기판(10)의 면적과 동일한 면적이 되도록 인쇄회로기판 전면을 걸쳐 내부에 판 형상으로 형성된다.
상기 하부 차폐용 금속 박막(81)만으로 상기 하부 전자파 차폐층(80)을 구성할 수도 있다. 이 경우, 상기 인쇄회로기판(10)의 테두리를 따라 형성되는 접지 비아홀(11)을 포함한 복수의 접지 비아홀들은 상기 하부 차폐용 금속 박막(81)에 바로 접촉 연결될 수 있다. 결과적으로, 상기 하부 차폐용 금속 박막(81)만으로 구성되는 상기 하부 전자파 차폐층(80)이 상기 접지 비아홀(11)을 통해 상기 전자파 차폐 코팅층(70)에 전기적으로 연결된 상태로 접지될 수 있기 때문에, 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성할 수 있다.
그러나, 이와 같이 상기 하부 차폐용 금속 박막(81)만으로 상기 하부 전자파 차폐층(80)을 구성하면, 상기 하부 차폐용 금속 박막(81)이 외부 충격에 의하여 손상을 받을 수 있고, 침투되는 습기 또는 수분에 노출될 수 있으며, 자체 발생하는 열 또는 전달되는 열에 노출될 수 있어서, 외부 영향에 의하여 손상되거나 또는 열화될 수 있는 문제점이 발생한다. 결과적으로 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)의 성능이 점점 떨어지는 단점이 발생한다.
이와 같은 문제점 및 단점을 극복하기 위하여, 본 발명에 적용되는 하부 전자파 차폐층(80)은 상기 하부 차폐용 금속 박막(81) 상에 코팅되어 형성되는 하부 차폐용 수지 박막(83)을 포함한다. 그런데, 상기 하부 차폐용 금속 박막(81)은 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 접지 비아홀(11)이 전기적으로 연결되어야 하고, 이를 위하여 상기 하부 차폐용 수지 박막(83)은 상기 하부 차폐용 금속 박막(81)이 부분적으로 노출될 수 있도록 상기 하부 차폐용 금속 박막(81)의 면에 코팅 형성된다.
구체적으로, 본 발명에 따른 하부 전자파 차폐층(80)은 상기 하부 차폐용 금속 박막(81) 상에 코팅되어 형성되되, 상기 하부 차폐용 금속 박막(81)을 노출시키는 복수의 하부 차폐용 개구부(84)가 상호 이격 형성되는 하부 차폐용 수지 박막(83)을 포함한다. 즉, 상기 하부 차폐용 수지 박막(83)은 상기 하부 차폐용 금속 박막(81) 상에 코팅 형성되되, 상기 하부 차폐용 금속 박막(81)을 노출시키는 복수의 하부 차폐용 개구부(84)를 구비하고, 상기 복수의 하부 차폐용 개구부(84)는 상호 소정 간격으로 이격 배치 형성된다.
도 4의 (a)는 상기 하부 차폐용 수지 박막(83)이 상기 하부 차폐용 금속 박막(81)의 상부면에만 형성되되, 상기 하부 차폐용 수지 박막(83)이 상기 하부 차폐용 금속 박막을 노출시키는 복수의 하부 차폐용 개구부(84)를 구비하고, 상기 복수의 하부 차폐용 개구부(84)가 동일한 간격으로 이격 배치 형성된 경우를 보여준다. 이 경우, 상기 하부 차폐용 금속 박막(81)의 하부면에는 상기 하부 차폐용 수지 박막(83)이 코팅 형성되지 않기 때문에, 상기 하부 차폐용 금속 박막(81)의 하부면 전체는 노출된 상태가 된다.
상기 복수의 하부 차폐용 개구부(84)에는 상기 하부 차폐용 금속 박막(81)에 전기적으로 접촉될 수 있는 하부 차폐용 금속 패드(95)가 충진 형성된다. 즉 본 발명에 따른 하부 전자파 차폐층(80)은 상기 복수의 하부 차폐용 개구부(84) 각각에 충진되어 상기 하부 차폐용 금속 박막(81)에 접촉 형성되는 복수의 하부 차폐용 금속 패드(85)를 포함한다.
결국, 상기 하부 차폐용 금속 패드(85)는 그 하부가 상기 하부 차폐용 금속 박막(81)에 접촉 형성된다. 이와 같이 형성되는 상기 하부 차폐용 금속 패드(85)의 상부에는 상기 접지 비아홀(11)이 접촉되어 전기적으로 연결된다. 특히, 상기 하부 차폐용 금속 패드(85)는 상기 인쇄회로기판(10)의 테두리를 따라 형성되어 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 구성하는 접지 비아홀(11)에 접촉되어 전기적으로 연결된다. 한편, 상기 하부 차폐용 금속 박막(81)의 하부면은 외부로 완전히 노출되기 때문에 상기 접지 비아홀(11)과 하측으로 연결되어 접지 패드(12)에 연결될 수 있다.
한편, 상기 복수의 하부 차폐용 금속 패드(85)는 일정한 사이즈로 형성되고 상호 일정한 간격으로 이격 배치되는 것이 바람직하다. 결과적으로, 상기 복수의 하부 차폐용 개구부(84) 역시 일정한 사이즈로 형성되고 상호 일정한 간격으로 이격 배치된다. 상기 복수의 하부 차폐용 금속 패드(85)는 솔리드 스테이트 드라이브의 사이즈 또는 규격이 변경되더라도, 상기 접지 비아홀(11)에 안정적으로 접촉되고 전기적 연결을 보장하기 위한 사이즈를 가지고, 더 나아가 상호 동일한 이격 거리로 배치 형성되는 것이 필요하다. 이를 위하여, 상기 각각의 하부 차폐용 금속 패드(85)는 가로 및 세로의 길이가 각각 33㎛인 것이 바람직하고, 인접하는 하부 차폐용 금속 패드(85) 간의 이격 거리는 16㎛인 것이 바람직하다.
이상에서 설명한 도 4의 (a)에 도시된 하부 전자파 차폐층(80)을 채택 적용함에 따라, 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성할 수 있다. 그러나, 도 4의 (a)에 도시된 하부 전자파 차폐층(80)은 상기 하부 차폐용 금속 박막(81)의 하부면 전체가 노출된 상태이기 때문에, 여전히 외부 충격 및 환경 인자(습도, 습기, 수분, 열 등)에 의하여 영향을 받을 수밖에 없다.
이를 위하여, 본 발명은 도 4의 (b)에 도시된 바와 같이, 상기 하부 차폐용 금속 박막(81)의 상부면 및 하부면 모두에 상기 하부 차폐용 수지 박막(83)이 코팅되어 형성되는 하부 전자파 차폐층(80)을 채택 적용하고, 이러한 형태의 하부 전자파 차폐층(90)의 구조가 가장 바람직하다.
즉, 본 발명에 따른 하부 전자파 차폐층(80)은 도 4의 (b)에 도시된 바와 같이, 상기 하부 차폐용 금속 박막 상에, 특히 상기 하부 차폐용 금속 박막의 상부면 및 하부면에 모두 코팅되어 형성되되, 상기 하부 차폐용 금속 박막(81)을 소정 간격으로 노출시키는 복수의 하부 차폐용 개구부(84)를 구비하는 하부 차폐용 수지 박막(83)을 포함하고, 상기 복수의 하부 차폐용 개구부(84)는 상호 동일한 거리로 이격 배치되어 형성된다.
이 경우, 상기 하부 차폐용 수지 박막(83)은 상기 하부 차폐용 금속 박막(81)의 양면, 즉 상부면 및 하부면에 코팅 형성되되, 상호 동일한 이격 거리로 배치 형성되는 하부 차폐용 개구부(84)를 구비한다. 이 경우에도, 도 4의 (b)에 도시된 바와 같이, 본 발명에 따른 하부 전자파 차폐층(80)은 상기 복수의 하부 차폐용 개구부(84) 각각에 충진되어 상기 하부 차폐용 금속 박막(81)에 접촉 형성되는 복수의 하부 차폐용 금속 패드(85)를 포함한다. 이 경우에, 상기 복수의 하부 차폐용 금속 패드(85)는 상기 하부 차폐용 금속 박막(81)의 상부면 및 하부면에 형성되는 상기 하부 차폐용 개구부(84)에 충진되어 형성된다.
결국, 상기 복수의 하부 차폐용 금속 패드(85)는 상기 하부 차폐용 금속 박막(81)의 상부면과 하부면 각각에서 상기 하부 차폐용 금속 박막(81)에 접촉되어 전기적으로 연결될 수 있다. 따라서 상기 하부 차폐용 금속 박막(81)의 상부면에 접촉 형성되는 상기 하부 차폐용 금속 패드(85)는 상측으로 상기 접지 비아홀(11)에 접촉 연결되어 상기 전자파 차폐 코팅층(70)에 전기적으로 연결될 수 있고, 상기 하부 차폐용 금속 박막(81)의 하부면에 접촉 형성되는 상기 하부 차폐용 금속 패드(85)는 하측으로 상기 접지 비아홀(11)에 접촉 연결되어 상기 접지 패드(12)에 전기적으로 연결될 수 있다.
이와 같이, 도 4의 (b)에 도시된 하부 전자파 차폐층(80)을 적용함에 따라, 역시 상기 밀폐형 쉴드캔 형태의 전자파 차폐 구조(40)를 달성할 수 있다. 다만, 이 경우에 적용되는 상기 하부 차폐용 수지 박막(83)은 상기 차폐용 금속 박막(81)의 상부면 및 하부면에 코팅 형성되기 때문에, 상기 도 4의 (a)의 경우에 비하여 상대적으로 상기 차폐용 금속 박막(81)의 보호 및 성능을 극대화시킬 수 있는 장점이 있다. 한편, 이 경우에 적용되는 상기 복수의 하부 차폐용 금속 패드(85)의 사이즈 및 상호 이격 거리는 상기 도 4의 (a)를 참조하여 설명한 사항이 동일하게 적용된다.
이상에서 살펴본 바와 같이, 본 발명인 솔리드 스테이트 드라이브의 전자파 차폐 구조에 의하면, 플라스틱 쉴딩 커버 또는 금속 쉴딩캔을 이용한 전자파 차폐 구조를 채택하는 대신, 비전도성 몰딩 수지층을 복수의 메모리 및 컨트롤러 등이 실장된 인쇄회로기판 상에 형성하고, 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판에 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층과 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 이용한 전자파 차폐 구조를 채택 적용하기 때문에, 구조적으로 단순해지고, 제조 과정이 간단해지며, 밀폐형 쉴드캔 형태의 전자파 차폐 구조를 달성하여 전자파 차폐 성능을 향상시킬 수 있도록 하는 솔리드 스테이트 드라이브의 전자파 차폐 구조를 제공할 수 있는 장점이 발생된다.
한편, 상기 인쇄회로기판(10) 상에는 상기 적층 형성되는 복수의 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 컨트롤러(33), 복수의 능동 소자 및 수동 소자들(35) 이외에 통신용 모뎀칩이 더 실장될 수 있다. 즉, 본 발명에 따른 솔리드 스테이트 드라이브는 도 6에 도시된 바와 같이, 상기 인쇄회로기판(10)에 WiFi, LTE, 블루투스 등의 통신을 위한 통신용 모뎀칩(34)을 더 실장하여 구성할 수 있다.
상기 인쇄회로기판(10) 상에 배치되는 상기 적층 형성되는 복수의 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 컨트롤러(33), 복수의 능동 소자 및 수동 소자들(35), 통신용 모뎀칩(34)들은 상호 열적 간섭 또는 전자기적 간섭을 주고 받을 수 있다.
이로 인하여 회로적으로 오동작이 발생할 수 있고, 소자의 수명이 단축될 수 있는 단점이 있다. 즉, 상기 인쇄회로기판(10) 상부면 형성되는 상기 적층 형성되는 복수의 플래시 메모리들(31)과 DDR 메모리(32)로 구성되는 복수의 메모리들(30), 컨트롤러(33), 복수의 능동 소자 및 수동 소자들(35), 통신용 모뎀칩(34)들은 서로 전자기적으로 간섭을 줄 수 있다.
특히, 상기 인쇄회로기판(10)에 실장되는 다양한 부품, 소자들 중에, 상기 컨트롤러와 상기 통신용 모뎀칩(34) 사이에 발생하는 전자기적 간섭은 반드시 차단시켜줄 필요가 있다.
따라서, 본 발명에서는 상기 인쇄회로기판(10) 상부면 일측에 상기 컨트롤러(33)을 실장하고 타측에 상기 통신용 모뎀칩(34)을 실장하고, 상기 컨트롤러(33)와 상기 통신용 모뎀칩(34)의 상호 전자기적 간섭을 차단하기 위한 간섭 차단부(90)를 형성시킨다.
구체적으로, 도 6 내지 도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 솔리드 스테이트 드라이브(100)는 상기 인쇄회로기판(10)에는 통신용 모뎀칩(34)이 더 실장될 수 있고, 상기 인쇄회로기판(10) 상부면의 일측과 타측을 공간적으로 분리하여 상기 통신용 모뎀칩(34)과 상기 컨트롤러(33) 사이의 상호 전자기 간섭을 차단하기 위하여, 상기 몰딩 수지층(50)을 관통하여 형성되는 간섭 차단부(90)를 더 포함하여 구성된다.
상기 간섭 차단부(90)는 상기 통신용 모뎀칩(34)과 상기 컨트롤러(33) 사이의 상호 전자기 간섭을 차단하기 위하여, 상기 컨트롤러(33)가 형성되는 영역(제1 영역)과 상기 통신용 모뎀칩(34)이 형성되는 영역(제2 영역)을 전기적으로 이격시킬 수 있다면 다양한 구조를 채택할 수 있다.
예를 들어, 상기 간섭 차단부(90)는 상기 제1 영역과 제2 영역 사이에 배치되되 상기 몰딩 수지층(50)에 수직으로 삽입 배치되는 분리판으로 구성될 수 있다. 이 분리판은 금속판 또는 전도성 물질로 코팅된 플라스틱판으로 구성될 수 있고, 상기 몰딩 수지층(50)의 표면에 코팅되는 전자파 차폐 코팅층(70)에 전기적으로 접촉 연결되도록 구성한다. 상기 전자파 차폐 코팅층(70)이 상기 접지 비아홀(11)을 통하여 상기 하부 전자파 차폐층(80) 및 상기 접지 패드(12)에 전기적으로 연결되도록 구성되기 때문에, 상기 전자파 차폐 코팅층(70)에 전기적으로 연결되는 상기 간섭 차단부(90) 역시 상기 전자파 차폐 코팅층(70) 및 상기 하부 전자파 차폐층(80), 그리고 상기 접지 비아홀(11)을 통하여 상기 접지 패드(12)에 전기적으로 연결될 수 있어서 밀폐형 쉴드캔 형태의 전자파 차폐 기능을 수행할 수 있다.
상기와 같이 상기 간섭 차단부(90)는 금속판 또는 전도성 물질로 코팅된 플라스틱판으로 형성되는 분리판으로 구성할 수도 있지만, 도 7 및 도 8에 도시된 바와 같이, 상기 몰딩 수지층(50)에 관통하여 형성되는 간섭 차단용 비아홀(91)로 구성할 수도 있다.
상기 간섭 차단용 비아홀(91)은 상기 제1 영역과 제2 영역을 전기적으로 분리할 수 있도록, 상기 몰딩 수지층(50)에 수직 방향으로 관통하여 연속적으로 형성된다. 상기 간섭 차단용 비아홀(91)에는 당연히 전도성 물질로 채워지고, 이 전도성 물질로 채워지는 상기 간섭 차단용 비아홀(91)은 상기 몰딩 수지층(50) 표면에 형성되는 전자파 차폐 코팅층(70)에 전기적으로 연결된다. 물론, 상기 전도성 물질로 채워지는 상기 간섭 차단용 비아홀(91)은 상기 인쇄회로기판(10)에 형성된 별도의 접지 비아홀에 전기적으로 연결되어 상기 인쇄회로기판(10) 내부에 형성된 상기 하부 전자파 차폐층(80)을 통하여 상기 접지 패드(12)에 연결될 수도 있다.
상기와 같은 전도성 물질로 채워진 간섭 차단용 비아홀(91)은 상기 제1 영역과 제2 영역 사이에 형성된 상태로 전자파 차폐 코팅층(70) 및 접지 비아홀(11)을 통해서 또는 인쇄회로기판 내부에 형성된 상기 하부 전자파 차폐층(80)을 통해서 별도의 접지 비아홀(11)을 경유하여 상기 접지 패드(12)에 전기적으로 연결될 수 있다. 따라서 상기 전도성 물질로 채워지는 간섭 차단용 비아홀(91)은 상기 제1 영역에 배치되는 컨트롤러(33)와 상기 제2 영역에 배치되는 통신용 모뎀칩(34) 사이에 발생하는 전자기적 간섭을 차단할 수 있다.
도 6 내지 도 8에 도시된 본 발명의 실시예에 따른 솔리드 스테이트 드라이브(100)는 상술한 전도성 물질이 채워지는 간섭 차단용 비아홀(91) 등으로 구성되는 간섭 차단부(90) 이외의 구성은 상술한 도 1 내지 도 5에 도시된 솔리드 스테이트 드라이브와 동일하기 때문에, 이에 대한 상세한 설명은 생략한다.
본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
10 : 인쇄회로기판 11 : 접지 비아홀
12: 접지 패드 30 : 메모리
31: 플래시 메모리 32 : DDR 메모리
33: 컨트롤러 34 : 통신용 모뎀칩
35 : 수동소자
40 : 밀폐형 쉴드캔 형태의 전자파 차폐 구조
50 : 몰딩 수지층 70 : 전자파 차폐 코팅층
71 : 기본 전자파 차폐 코팅층 73 : 연장 전자파 차폐 코팅층
80 : 하부 전자파 차폐층 81 : 하부 차폐용 금속 박막
83 : 하부 차폐용 수지 박막 84 : 하부 차폐용 개구부
85 : 하부 차폐용 금속 패드 90 : 간섭 차단부
91 : 간섭 차단용 비아홀 100 : 솔리드 스테이트 드라이브

Claims (3)

  1. 인쇄회로기판, 상기 인쇄회로기판에 실장되는 복수의 메모리들, 컨트롤러, 복수의 능동 소자 및 수동 소자들로 구성되는 솔리드 스테이트 드라이브의 전자파 차폐 구조에 있어서,
    상기 복수의 메모리들, 컨트롤러, 복수의 능동 소자 및 수동 소자들을 덮어 감쌀 수 있도록 상기 인쇄회로기판 상에 형성되는 몰딩 수지층; 상기 몰딩 수지층 표면에 코팅되어 형성되되, 상기 인쇄회로기판의 테두리 부분을 따라 연속해서 형성된 접지 비아홀에 전기적으로 연결되는 전자파 차폐 코팅층; 상기 인쇄회로기판 내부에 형성되되, 상기 접지 비아홀을 통해 상기 전자파 차폐 코팅층과 전기적으로 연결되는 하부 전자파 차폐층을 포함하여 구성되되,
    상기 하부 전자파 차폐층은 상기 인쇄회로기판 내부에 전면을 걸쳐 판 형상으로 형성되는 하부 차폐용 금속 박막과, 상기 하부 차폐용 금속 박막의 상부면 및 하부면 상에 코팅되어 형성되되, 상기 하부 차폐용 금속 박막을 노출시키는 복수의 하부 차폐용 개구부가 동일한 이격 거리로 형성되는 하부 차폐용 수지 박막과, 상기 복수의 하부 차폐용 개구부 각각에 충진되어 상기 하부 차폐용 금속 박막에 접촉 형성되는 하부 차폐용 금속 패드를 포함하여 구성되고,
    상기 하부 차폐용 금속 패드는 가로 및 세로 길이가 각각 33㎛이고, 인접하는 하부 차폐용 금속 패드 간의 이격 거리는 16㎛인 것을 특징으로 하는 솔리드 스테이트 드라이브의 전자파 차폐 구조.
  2. 삭제
  3. 삭제
KR1020180056064A 2018-05-16 2018-05-16 솔리드 스테이트 드라이브의 전자파 차폐 구조 KR101961316B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180056064A KR101961316B1 (ko) 2018-05-16 2018-05-16 솔리드 스테이트 드라이브의 전자파 차폐 구조
US16/389,990 US10667382B2 (en) 2018-05-16 2019-04-21 Electromagnetic shielding structure of solid state drive
CN201910361602.2A CN110503987B (zh) 2018-05-16 2019-04-30 固态驱动器的电磁屏蔽结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180056064A KR101961316B1 (ko) 2018-05-16 2018-05-16 솔리드 스테이트 드라이브의 전자파 차폐 구조

Publications (1)

Publication Number Publication Date
KR101961316B1 true KR101961316B1 (ko) 2019-03-25

Family

ID=65907622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180056064A KR101961316B1 (ko) 2018-05-16 2018-05-16 솔리드 스테이트 드라이브의 전자파 차폐 구조

Country Status (3)

Country Link
US (1) US10667382B2 (ko)
KR (1) KR101961316B1 (ko)
CN (1) CN110503987B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110611988A (zh) * 2019-09-18 2019-12-24 合肥宝龙达信息技术有限公司 一种pcb内部屏蔽结构
CN113707202A (zh) * 2021-08-30 2021-11-26 中科美嘉半导体(北京)有限公司 固态硬盘结构
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法
KR20220136621A (ko) * 2021-04-01 2022-10-11 (주)메가일렉트로닉스 솔리드 스테이트 드라이브의 미디어 서버 모듈
WO2022255847A1 (ko) * 2021-06-04 2022-12-08 삼성전자 주식회사 전자 장치에서의 쉴드 구조 및 그 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553021B1 (ko) * 2018-12-18 2023-07-07 삼성전자주식회사 전자장치 하우징 및 이를 구비하는 전자 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083084A (ko) * 2012-12-21 2014-07-04 에스케이하이닉스 주식회사 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR101478721B1 (ko) 2013-03-26 2015-01-02 (주) 나온텍 솔리드 스테이트 드라이브
KR20180000668A (ko) 2017-01-26 2018-01-03 천종옥 솔리드 스테이트 드라이브
KR20180011445A (ko) * 2016-07-21 2018-02-01 삼성전자주식회사 솔리드 스테이트 드라이브 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000328006A (ja) * 1999-05-17 2000-11-28 Sony Corp Ｅｍｃモジュール及びその製造方法
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
KR20070002832A (ko) * 2005-06-30 2007-01-05 주식회사 대우일렉트로닉스 메인샤시 어셈블리와 로더어셈블리의 결합구조
US7364437B2 (en) * 2005-08-04 2008-04-29 Seagate Technology Llc Electronic device housing
CN102306645A (zh) * 2011-09-29 2012-01-04 日月光半导体制造股份有限公司 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
FR2991108A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
CN105792504B (zh) * 2016-03-01 2018-09-28 中国电子科技集团公司第五十四研究所 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
CN107342279A (zh) * 2017-06-08 2017-11-10 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083084A (ko) * 2012-12-21 2014-07-04 에스케이하이닉스 주식회사 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR101478721B1 (ko) 2013-03-26 2015-01-02 (주) 나온텍 솔리드 스테이트 드라이브
KR20180011445A (ko) * 2016-07-21 2018-02-01 삼성전자주식회사 솔리드 스테이트 드라이브 패키지
KR20180000668A (ko) 2017-01-26 2018-01-03 천종옥 솔리드 스테이트 드라이브

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110611988A (zh) * 2019-09-18 2019-12-24 合肥宝龙达信息技术有限公司 一种pcb内部屏蔽结构
KR20220136621A (ko) * 2021-04-01 2022-10-11 (주)메가일렉트로닉스 솔리드 스테이트 드라이브의 미디어 서버 모듈
KR102460079B1 (ko) * 2021-04-01 2022-10-28 (주)메가일렉트로닉스 솔리드 스테이트 드라이브의 미디어 서버 모듈
WO2022255847A1 (ko) * 2021-06-04 2022-12-08 삼성전자 주식회사 전자 장치에서의 쉴드 구조 및 그 동작 방법
CN113707202A (zh) * 2021-08-30 2021-11-26 中科美嘉半导体(北京)有限公司 固态硬盘结构
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法
CN114188312B (zh) * 2022-02-17 2022-07-08 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法

Also Published As

Publication number Publication date
CN110503987B (zh) 2021-03-23
US20190357347A1 (en) 2019-11-21
CN110503987A (zh) 2019-11-26
US10667382B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
KR101961316B1 (ko) 솔리드 스테이트 드라이브의 전자파 차폐 구조
KR20180000668A (ko) 솔리드 스테이트 드라이브
KR20200110289A (ko) 전자 소자 모듈
US11026355B2 (en) Housing for receiving electronic devices and electronic system having the same
US20120104570A1 (en) Semiconductor package module
US8143713B2 (en) Chip-on-board package
KR20150127369A (ko) 전자 소자 모듈 및 그 제조 방법
US9318403B2 (en) Integrated circuit packaging system with magnetic film and method of manufacture thereof
US7667979B2 (en) Protective circuit board for battery pack
US11195800B2 (en) Electronic device module and method of manufacturing the same
EP3065167B1 (en) High-frequency module and microwave transceiver
KR101478721B1 (ko) 솔리드 스테이트 드라이브
WO2009017843A1 (en) Method of and apparatus for providing an rf shield on an electronic component
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
US9780047B1 (en) Semiconductor package
US20220304138A1 (en) Electronic element, circuit board with electronic element, and electronic device
US20080315374A1 (en) Integrated circuit package-in-package system with magnetic film
KR101926797B1 (ko) 인쇄회로기판
KR20130105151A (ko) 전자파 차폐 기능을 가지는 ＳｉＰ 모듈
US20130087896A1 (en) Stacking-type semiconductor package structure
KR102547948B1 (ko) 정전기 방지 구조물을 포함하는 솔리드 스테이트 드라이브 장치
US20230299018A1 (en) Package substrate and communication device
KR100895816B1 (ko) 반도체 패키지
KR20110029541A (ko) 전자파 차폐수단을 갖는 반도체 패키지
KR102460079B1 (ko) 솔리드 스테이트 드라이브의 미디어 서버 모듈

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant