KR101099911B1 - 반도체 메모리 장치 및 그 동작 방법 - Google Patents
반도체 메모리 장치 및 그 동작 방법 Download PDFInfo
- Publication number
- KR101099911B1 KR101099911B1 KR1020090125987A KR20090125987A KR101099911B1 KR 101099911 B1 KR101099911 B1 KR 101099911B1 KR 1020090125987 A KR1020090125987 A KR 1020090125987A KR 20090125987 A KR20090125987 A KR 20090125987A KR 101099911 B1 KR101099911 B1 KR 101099911B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- voltage
- read
- memory cells
- page
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (34)
- 다수의 메모리 셀들이 다수의 비트라인에 연결되는 메모리 블록들;상기 하나 이상의 비트라인에 연결된 센싱노드에 연결되고, 제 1 페이지의 프리 프로그램 동작을 위한 제 1 데이터 또는 상기 제 1 페이지 다음으로 선택되는 제 2 페이지의 메인 프로그램 동작을 위한 제 2 데이터를 입력받고, 상기 제 2 데이터가 입력된 경우, 프리 프로그램 동작이 실시된 상기 제 1 페이지의 리프로그램 동작이 완료되기까지 상기 제 2 데이터를 유지하도록 구성된 제 1 래치 그룹;상기 센싱노드에 연결되고, 상기 프리 프로그램, 또는 메인 프로그램 동작시에는 상기 제 1 래치 그룹으로부터 상기 제 1 또는 제 2 데이터를 전달받아 상기 프리 프로그램 또는 메인 프로그램을 위해 선택된 비트라인에 제공하고, 상기 리프로그램 동작시에는 리프로그램을 위해 선택된 상기 제 1 페이지로부터 프리 프로그램된 데이터를 독출하여 저장한 후, 저장된 독출 데이터를 상기 리프로그램을 위해 선택된 비트라인에 제공하도록 구성된 제 2 래치 그룹; 및복수개의 독출 전압 각각을 이용하여 상기 제 1 페이지로부터 프리 프로그램된 데이터를 독출할 때, 상기 제 1 래치 그룹에 저장된 상기 제 2 데이터에 따라서 상기 센싱노드의 전압을 제어하도록 구성된 센싱노드 전압 제어회로;를 포함하는 반도체 메모리 장치.
- 제 1항에 있어서,상기 제 1 래치 그룹은,각각의 전송신호에 응답하여 상기 센싱노드에 연결되어 상기 제 1 또는 제 2 데이터를 저장하기 위한 제 1 및 제 4 래치를 포함하는 반도체 메모리 장치.
- 제 2항에 있어서,상기 제 2 래치 그룹은,각각의 전송신호에 응답하여 상기 센싱노드에 연결되고, 상기 제 1 래치그룹에서 전달된 상기 제 1 또는 제 2 데이터를 저장하거나, 상기 제 1 페이지로부터 독출되는 프리 프로그램된 데이터를 저장하기 위한 제 2 및 제 3 래치를 포함하는 반도체 메모리 장치.
- 제 3항에 있어서,상기 센싱노드 전압 제어회로는,제 1 제어신호에 응답하여 상기 센싱노드와 제 1 노드를 연결하는 제 1 스위칭 소자;상기 제 1 래치의 데이터 상태에 따라서 상기 제 1 노드와 접지노드를 연결하는 제 2 스위칭 소자;제 2 제어신호에 응답하여 상기 센싱노드와 제 2 노드를 연결하는 제 3 스위칭 소자; 및상기 제 4 래치의 데이터 상태에 따라서 상기 제 2 노드와 접지노드를 연결하는 제 4 스위칭 소자를 포함하는 반도체 메모리 장치.
- 제 4항에 있어서,데이터 독출 동작시에 상기 제 1 또는 제 2 제어신호를 출력하는 제어로직을 더 포함하고,상기 제어로직은 상기 제 1 페이지로부터 프리 프로그램된 데이터를 독출할 때, 비트라인 이벨류에이션이 종료된 후, 상기 센싱노드를 프리차지한 상태에서 상기 제 1 또는 제 2 제어신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
- 삭제
- 제 1 메모리 셀들의 상위 비트 페이지를 선택하여 상기 제1 메모리 셀들의 문턱전압을 타겟전압보다 낮은 전압으로 프리 프로그램 및 검증하는 단계;제 1 메모리 셀들과 인접한 제 2 메모리 셀들의 상위 비트 페이지를 선택하여 상기 제 2 메모리 셀들의 문턱전압을 상기 타겟전압으로 프로그램 및 검증하는 단계;상기 제 1 메모리 셀들의 상위 비트 페이지를 선택하여 데이터를 독출하는 독출 단계; 및상기 독출된 데이터를 이용하여 상기 제 1 메모리 셀들의 문턱전압을 상기 타겟전압으로 리프로그램 및 검증하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 7항에 있어서,상기 독출 단계에서,상기 제 2 메모리 셀들의 문턱전압에 따라서 상기 제 1 메모리 셀들을 제 1 메모리 셀 그룹과 제 2 메모리 셀 그룹으로 구분하는 단계;제 1 독출전압들을 이용하여 상기 제 1 메모리 셀 그룹에 저장된 데이터를 독출하는 제 1 독출 단계; 및상기 제 1 독출전압들보다 높은 제 2 독출전압들을 이용하여 상기 제 2 메모리 셀 그룹에 저장된 데이터를 독출하는 제 2 독출 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 8항에 있어서,상기 제 1 독출 단계에서 상기 제 1 메모리 셀 그룹에서 독출되는 데이터만 저장하고,상기 제 2 독출 단계에서 상기 제 2 메모리 셀 그룹에서 독출되는 데이터만 저장하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 하위 비트에 대한 프로그램이 진행된 제 1 메모리 셀들의 상위 비트 페이지를 선택하여 상기 제 1 메모리 셀들의 문턱전압이 타겟전압보다 낮은 전압으로 변경되도록 프리 프로그램및 검증을 하는 프리프로그램 및 검증 단계;상기 제 1 메모리 셀들에 인접하고, 하위 비트에 대한 프로그램이 진행된 제 2 메모리 셀들의 상위 비트 페이지를 선택하여 상기 제 2 메모리 셀들의 문턱전압이 타겟 전압으로 변경되게 하는 프로그램 및 검증을 수행하는 프로그램 및 검증 단계;상기 제 1 메모리 셀들의 상위 비트 페이지를 선택하여 제 1 독출전압 그룹 또는 제 2 독출전압 그룹을 이용한 데이터 독출을 할 때, 상기 제 1 메모리 셀들 각각에 인접하는 상기 제 2 메모리 셀들에 프로그램된 데이터에 따라서 상기 제 1 메모리 셀 들을 상기 제 1 독출전압 그룹으로 독출해야 하는 제 1 메모리 셀 그룹과, 상기 제 2 독출전압 그룹으로 데이터를 독출해야 하는 제 2 메모리 셀 그룹으로 구분하여 데이터를 독출하는 데이터 독출 단계; 및상기 독출된 데이터를 이용하여 상기 제 1 메모리 셀의 상위 비트 페이지를 리프로그램하여, 상기 제 1 메모리 셀들의 문턱전압이 상기 타겟 전압으로 변경되게 하는 리프로그램 및 검증을 수행하는 리프로그램 및 검증 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 10항에 있어서,상기 제 2 메모리 셀들은 상기 제 1 메모리 셀들과 동일한 워드라인에 연결되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 10항에 있어서,상기 제 2 메모리 셀들의 상위비트 페이지에 대한 프로그램이 완료되면, 상기 제 2 메모리 셀들의 문턱전압은 제 1 내지 제 4 문턱전압 분포 중 하나에 포함되고,상기 제 1 문턱전압 분포에서 제 4 문턱전압 분포까지 순서대로 전압 레벨이 높아지는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 10항에 있어서,상기 제 2 메모리 셀들의 상위비트 페이지에 대한 프로그램이 완료되면, 상기 제 2 메모리 셀들에 저장된 데이터가 각각의 메모리 셀이 연결되는 비트라인을 통해서 연결된 페이지 버퍼의 제 1 및 제 4 래치에 유지되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 13항에 있어서,상기 데이터 독출 단계에서,상기 페이지 버퍼의 제 1 및 제 4 래치에 저장되어 있는 데이터를 이용하여, 상기 제 2 메모리 셀들의 문턱전압이 포함되는 문턱전압 분포를 구분하는 단계;상기 제 1 및 제 4 래치에 저장된 데이터를 상기 제 1 또는 제 2 메모리 셀 그룹을 구분하기 위한 데이터로 변경하는 데이터 세팅 단계;상기 제 2 메모리 셀들의 문턱전압이 상기 제 1 및 제 3 문턱전압에 포함되는 경우에, 해당 제 2 메모리 셀들과 인접한 상기 제 1 메모리 셀 그룹만 제 1 독출전압 그룹을 이용하여 데이터를 독출하고 상기 페이지 버퍼의 제 2 및 제 3 래치에 저장하는 제 1 독출 단계; 및상기 제 2 메모리 셀들의 문턱전압이 상기 제 2 및 제 4 문턱전압에 포함되는 경우에, 해당 제 2 메모리 셀들과 인접한 상기 제 2 메모리 셀 그룹만 제 2 독출전압 그룹을 이용하여 데이터를 독출하고 상기 페이지 버퍼의 제 2 및 제 3 래치 에 저장하는 제 2 독출 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 14항에 있어서,상기 데이터 세팅 단계는,상기 제 1 및 제 4 래치에 저장된 데이터가 동일한 경우, 상기 제 2 래치의 데이터를 '1'로 설정하고, 상기 1 및 제 4 래치에 저장된 데이터가 서로 다른 경우 상기 제 2 래치의 데이터를 '0'으로 설정하는 단계; 및상기 제 2 래치의 데이터를 상기 1 래치로 전달하고, 상기 제 3 래치의 데이터를 반전하여 상기 제 4 래치로 전달하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 15항에 있어서,상기 제 1 독출 단계에서,상기 비트라인들을 프리차지하는 비트라인 프리차지 단계;상기 비트라인들과 상기 페이지 버퍼의 센싱노드 간의 연결을 차단하고, 상기 제 1 메모리 셀들이 연결되는 워드라인에 제 1 독출전압 그룹 중 하나를 인가하고, 나머지 워드라인에 패스전압을 인가한 상태에서 상기 비트라인들의 전압을 변경시키거나, 유지시키는 이벨류에이션 수행 단계;상기 센싱노드를 프리차지하는 센싱노드 프리차지 단계;상기 페이지 버퍼의 제 1 래치에 저장된 데이터에 따라서 상기 센싱노드의 전압을 유지시키거나, 디스차지하는 센싱노드 전압 제어단계; 및상기 비트라인들과 상기 센싱노드를 연결하여 상기 비트라인의 전압을 센싱하고, 센싱결과에 따라 상기 제 2 및 제 3 래치에 데이터를 저장하는 비트라인 전압 센싱 및 데이터 저장 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 16항에 있어서,상기 제 1 독출전압 그룹에 포함되는 모든 전압들에 대하여 상기의 비트라인 프리차지 단계와, 이벨류에이션 수행 단계와, 센싱노드 프리차지 단계와, 상기 센싱노드 전압 제어 단계 및 상기 비트라인 전압 센싱 및 데이터 저장 단계를 반복하여 수행하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 15항에 있어서,상기 제 2 독출 단계에서,상기 비트라인들을 프리차지하는 비트라인 프리차지 단계;상기 비트라인들과 상기 페이지 버퍼의 센싱노드 간의 연결을 차단하고, 상기 제 1 메모리 셀들이 연결되는 워드라인에 제 1 독출전압 그룹 중 하나를 인가하고, 나머지 워드라인에 패스전압을 인가한 상태에서 상기 비트라인들의 전압을 변경시키거나, 유지시키는 이벨류에이션 수행 단계;상기 센싱노드를 프리차지하는 센싱노드 프리차지 단계;상기 페이지 버퍼의 제 4 래치에 저장된 데이터에 따라서 상기 센싱노드의 전압을 유지시키거나, 디스차지하는 센싱노드 전압 제어단계; 및상기 비트라인들과 상기 센싱노드를 연결하여 상기 비트라인의 전압을 센싱하고, 센싱결과에 따라 상기 제 2 및 제 3 래치에 데이터를 저장하는 비트라인 전압 센싱 및 데이터 저장 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 18항에 있어서,상기 제 2 독출전압 그룹에 포함되는 모든 전압들에 대하여 상기의 비트라인 프리차지 단계와, 이벨류에이션 수행 단계와, 센싱노드 프리차지 단계와, 상기 센싱노드 전압 제어 단계 및 상기 비트라인 전압 센싱 및 데이터 저장 단계를 반복하여 수행하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 하위 비트에 대한 프로그램이 진행된 제 1 메모리 셀들의 상위 비트 페이지를 선택하여 상기 제 1 메모리 셀들의 문턱전압이 타겟전압보다 낮은 전압으로 변경되게 하는 프리 프로그램및 검증을 하는 제 1 프리프로그램 및 검증 단계;상기 제 1 메모리 셀들에 인접하고, 하위 비트에 대한 프로그램이 진행된 제 2 메모리 셀들의 상위 비트 페이지를 선택하여 상기 프리 프로그램 및 검증을 하는 제 2 프리 프로그램 및 검증 단계;상기 제 1 메모리 셀들의 상위 비트 페이지를 선택하여 제 1 독출전압 그룹 또는 제 2 독출전압 그룹을 이용한 데이터 독출을 할 때, 상기 제 1 메모리 셀들 각각에 인접하는 상기 제 2 메모리 셀들에 프로그램된 데이터에 따라서 상기 제 1 메모리 셀 들을 상기 제 1 독출전압 그룹으로 독출해야 하는 제 1 메모리 셀 그룹과, 상기 제 2 독출전압 그룹으로 데이터를 독출해야 하는 제 2 메모리 셀 그룹으로 구분하여 데이터를 독출하는 데이터 독출 단계; 및상기 독출된 데이터를 이용하여 상기 제 1 메모리 셀의 상위 비트 페이지를 리프로그램하여, 상기 제 1 메모리 셀들의 문턱전압이 상기 타겟 전압으로 변경되게 하는 리프로그램 및 검증을 수행하는 리프로그램 및 검증 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 20항에 있어서,상기 제 2 메모리 셀들은 상기 제 1 메모리 셀들과 동일한 비트라인에 연결되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 21항에 있어서,상기 제 2 프리 프로그램 및 검증이 완료되면, 상기 제 2 메모리 셀들의 문턱전압은 제 1 내지 제 4 문턱전압 분포 중 하나에 포함되고,상기 제 1 문턱전압 분포에서 제 4 문턱전압 분포까지 순서대로 전압 레벨이 높아지는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 22항에 있어서,상기 제 2 프리 프로그램 및 검증이 완료되면, 상기 제 2 메모리 셀들에 프로그램된 데이터가 상기 비트라인을 통해서 연결된 페이지 버퍼의 제 1 및 제 4 래치에 유지되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 23항에 있어서,상기 데이터 독출 단계에서,상기 페이지 버퍼의 제 1 및 제 4 래치에 저장되어 있는 데이터를 이용하여, 상기 제 2 메모리 셀들의 문턱전압이 포함되는 문턱전압 분포를 구분하는 단계;상기 제 1 및 제 4 래치에 저장된 데이터를 상기 제 1 또는 제 2 메모리 셀 그룹을 구분하기 위한 데이터로 변경하는 데이터 세팅 단계;상기 제 2 메모리 셀들의 문턱전압이 상기 제 1 및 제 3 문턱전압에 포함되는 경우에, 해당 제 2 메모리 셀들과 인접한 상기 제 1 메모리 셀 그룹만 제 1 독출전압 그룹을 이용하여 데이터를 독출하고 상기 페이지 버퍼의 제 2 및 제 3 래치에 저장하는 제 1 독출 단계; 및상기 제 2 메모리 셀들의 문턱전압이 상기 제 2 및 제 4 문턱전압에 포함되는 경우에, 해당 제 2 메모리 셀들과 인접한 상기 제 2 메모리 셀 그룹만 제 2 독출전압 그룹을 이용하여 데이터를 독출하고 상기 페이지 버퍼의 제 2 및 제 3 래치에 저장하는 제 2 독출 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 24항에 있어서,상기 데이터 세팅 단계는,상기 제 1 및 제 4 래치에 저장된 데이터가 동일한 경우, 상기 제 2 래치의 데이터를 '1'로 설정하고, 상기 1 및 제 4 래치에 저장된 데이터가 서로 다른 경우 상기 제 2 래치의 데이터를 '0'으로 설정하는 단계; 및상기 제 2 래치의 데이터를 상기 1 래치로 전달하고, 상기 제 3 래치의 데이터를 반전하여 상기 제 4 래치로 전달하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 25항에 있어서,상기 제 1 독출 단계에서,상기 비트라인들을 프리차지하는 비트라인 프리차지 단계;상기 비트라인들과 상기 페이지 버퍼의 센싱노드 간의 연결을 차단하고, 상기 제 1 메모리 셀들이 연결되는 워드라인에 제 1 독출전압 그룹 중 하나를 인가하고, 나머지 워드라인에 패스전압을 인가한 상태에서 상기 비트라인들의 전압을 변경시키거나, 유지시키는 이벨류에이션 수행 단계;상기 센싱노드를 프리차지하는 센싱노드 프리차지 단계;상기 페이지 버퍼의 제 1 래치에 저장된 데이터에 따라서 상기 센싱노드의 전압을 유지시키거나, 디스차지하는 센싱노드 전압 제어단계; 및상기 비트라인들과 상기 센싱노드를 연결하여 상기 비트라인의 전압을 센싱하고, 센싱결과에 따라 상기 제 2 및 제 3 래치에 데이터를 저장하는 비트라인 전압 센싱 및 데이터 저장 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 26항에 있어서,상기 제 1 독출전압 그룹에 포함되는 모든 전압들에 대하여 상기의 비트라인 프리차지 단계와, 이벨류에이션 수행 단계와, 센싱노드 프리차지 단계와, 상기 센싱노드 전압 제어 단계 및 상기 비트라인 전압 센싱 및 데이터 저장 단계를 반복하여 수행하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 25항에 있어서,상기 제 2 독출 단계에서,상기 비트라인들을 프리차지하는 비트라인 프리차지 단계;상기 비트라인들과 상기 페이지 버퍼의 센싱노드 간의 연결을 차단하고, 상기 제 1 메모리 셀들이 연결되는 워드라인에 제 1 독출전압 그룹 중 하나를 인가하고, 나머지 워드라인에 패스전압을 인가한 상태에서 상기 비트라인들의 전압을 변경시키거나, 유지시키는 이벨류에이션 수행 단계;상기 센싱노드를 프리차지하는 센싱노드 프리차지 단계;상기 페이지 버퍼의 제 4 래치에 저장된 데이터에 따라서 상기 센싱노드의 전압을 유지시키거나, 디스차지하는 센싱노드 전압 제어단계; 및상기 비트라인들과 상기 센싱노드를 연결하여 상기 비트라인의 전압을 센싱하고, 센싱결과에 따라 상기 제 2 및 제 3 래치에 데이터를 저장하는 비트라인 전압 센싱 및 데이터 저장 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 28항에 있어서,상기 제 2 독출전압 그룹에 포함되는 모든 전압들에 대하여 상기의 비트라인 프리차지 단계와, 이벨류에이션 수행 단계와, 센싱노드 프리차지 단계와, 상기 센싱노드 전압 제어 단계 및 상기 비트라인 전압 센싱 및 데이터 저장 단계를 반복하여 수행하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
- 제 21항에 있어서,상기 제 1 메모리 셀의 상위 비트 페이지에 대한 리프로그램 및 검증이 완료된 후에,상기 제 2 메모리 셀에 인접한 제 3 메모리 셀의 상위 비트 페이지를 선택하여 프리 프로그램을 수행하고, 상기 제 1 검증전압 그룹을 이용하여 검증을 수행하는 제 3 프리 프로그램 및 검증 단계;상기 제 2 메모리 셀들의 상위 비트 페이지를 선택하여 제 1 독출전압 그룹 또는 제 2 독출전압 그룹을 이용한 데이터 독출을 할 때, 상기 제 2 메모리 셀들 각각에 인접하는 상기 제 3 메모리 셀들에 프로그램된 데이터에 따라서 상기 제 2 메모리 셀 들을 상기 제 1 독출전압 그룹으로 독출해야 하는 제 1 메모리 셀 그룹과, 상기 제 2 독출전압 그룹으로 데이터를 독출해야 하는 제 2 메모리 셀 그룹으 로 구분하여 데이터를 독출하는 데이터 독출 단계; 및상기 독출된 데이터를 이용하여 상기 제 2 메모리 셀의 상위 비트 페이지를 리프로그램하고, 상기 제 2 검증전압 그룹을 이용하여 상기 리프로그램에 검증을 수행하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
- 다수의 메모리 셀들이 다수의 비트라인에 연결되는 메모리 블록들;상기 하나 이상의 비트라인에 연결된 센싱노드에 연결되며, 각각의 전송신호에 응답하여 상기 센싱노드에 연결되는 제 1 및 제 4 래치를 포함하고, 상기 비트라인에 연결된 메모리 셀들에 프로그램할 데이터가 저장되는 제 1 래치 그룹;각각의 전송신호에 응답하여 상기 센싱노드에 연결되고, 상기 제 1 래치그룹에서 전달된 데이터를 상기 비트라인에 연결되는 메모리 셀들의 프로그램할 때 사용되는 제 2 및 제 3 래치를 포함하는 제 2 래치 그룹; 및상기 제 1 래치 그룹에 저장된 데이터 상태에 따라서, 상기 센싱노드의 전압을 제어하는 센싱노드 전압 제어회로;를 포함하는 반도체 메모리 장치.
- 제 31항에 있어서,상기 센싱노드 전압 제어회로는,제 1 제어신호에 응답하여 상기 센싱노드와 제 1 노드를 연결하는 제 1 스위칭 소자;상기 제 1 래치의 데이터 상태에 따라서 상기 제 1 노드와 접지노드를 연결하는 제 2 스위칭 소자;제 2 제어신호에 응답하여 상기 센싱노드와 제 2 노드를 연결하는 제 3 스위칭 소자; 및상기 제 4 래치의 데이터 상태에 따라서 상기 제 2 노드와 접지노드를 연결하는 제 4 스위칭 소자를 포함하는 반도체 메모리 장치.
- 제 32항에 있어서,데이터 독출 동작시에 상기 제 1 또는 제 2 제어신호를 출력하는 제어로직을 더 포함하고,상기 제어로직은 데이터 독출 동작에서 비트라인 이벨류에이션이 종료된 후, 상기 센싱노드를 프리차지한 상태에서 상기 제 1 또는 제 2 제어신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 33항에 있어서,상기 제어로직은 상기 제 1 또는 제 2 제어신호를 리프로그램을 위해서 선택되는 페이지에 대한 데이터 독출 동작에서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090125987A KR101099911B1 (ko) | 2009-12-17 | 2009-12-17 | 반도체 메모리 장치 및 그 동작 방법 |
US12/971,208 US8335107B2 (en) | 2009-12-17 | 2010-12-17 | Semiconductor memory device and method of operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090125987A KR101099911B1 (ko) | 2009-12-17 | 2009-12-17 | 반도체 메모리 장치 및 그 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110069302A KR20110069302A (ko) | 2011-06-23 |
KR101099911B1 true KR101099911B1 (ko) | 2011-12-28 |
Family
ID=44150837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090125987A KR101099911B1 (ko) | 2009-12-17 | 2009-12-17 | 반도체 메모리 장치 및 그 동작 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8335107B2 (ko) |
KR (1) | KR101099911B1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101082614B1 (ko) * | 2010-07-09 | 2011-11-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8467237B2 (en) | 2010-10-15 | 2013-06-18 | Micron Technology, Inc. | Read distribution management for phase change memory |
US8879317B2 (en) * | 2011-03-01 | 2014-11-04 | Sandisk Technologies Inc. | System and method of decoding data from memory based on sensing information and decoded data of neighboring storage elements |
US8687431B2 (en) * | 2011-07-06 | 2014-04-01 | Micron Technology, Inc. | Programming methods and memories |
US8537623B2 (en) * | 2011-07-07 | 2013-09-17 | Micron Technology, Inc. | Devices and methods of programming memory cells |
US8681569B2 (en) * | 2012-02-22 | 2014-03-25 | Silicon Motion, Inc. | Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof |
US9001575B2 (en) | 2012-03-30 | 2015-04-07 | Micron Technology, Inc. | Encoding program bits to decouple adjacent wordlines in a memory device |
US9105314B2 (en) | 2012-04-27 | 2015-08-11 | Micron Technology, Inc. | Program-disturb decoupling for adjacent wordlines of a memory device |
US8910000B2 (en) * | 2012-05-17 | 2014-12-09 | Micron Technology, Inc. | Program-disturb management for phase change memory |
KR102083450B1 (ko) | 2012-12-05 | 2020-03-02 | 삼성전자주식회사 | 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그것의 동작 방법 |
KR102186883B1 (ko) * | 2013-05-31 | 2020-12-04 | 에스케이하이닉스 주식회사 | 집적회로 및 집적회로의 동작방법 |
KR102096285B1 (ko) * | 2013-07-30 | 2020-04-02 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
KR102121331B1 (ko) * | 2013-10-28 | 2020-06-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
TWI563511B (en) * | 2015-01-12 | 2016-12-21 | Macronix Int Co Ltd | Memory device and method applied thereto |
KR20180123610A (ko) * | 2017-05-08 | 2018-11-19 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그것의 동작 방법 |
KR20190014301A (ko) * | 2017-08-01 | 2019-02-12 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그것의 동작 방법 |
US10734048B2 (en) | 2018-06-05 | 2020-08-04 | Sandisk Technologies Llc | Sensing memory cells using array control lines |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100816155B1 (ko) * | 2006-12-28 | 2008-03-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 멀티레벨 셀 프로그램 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6671204B2 (en) * | 2001-07-23 | 2003-12-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with page buffer having dual registers and methods of using the same |
US7042770B2 (en) * | 2001-07-23 | 2006-05-09 | Samsung Electronics Co., Ltd. | Memory devices with page buffer having dual registers and method of using the same |
US7336543B2 (en) * | 2006-02-21 | 2008-02-26 | Elite Semiconductor Memory Technology Inc. | Non-volatile memory device with page buffer having dual registers and methods using the same |
KR100933859B1 (ko) * | 2007-11-29 | 2009-12-24 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그것의 프로그램 방법 |
KR101024154B1 (ko) * | 2009-02-02 | 2011-03-22 | 주식회사 하이닉스반도체 | 페이지 버퍼 회로 |
KR101074564B1 (ko) * | 2009-02-04 | 2011-10-17 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
KR101003935B1 (ko) * | 2009-02-26 | 2010-12-30 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 페이지 버퍼 회로 및 그 동작 방법 |
-
2009
- 2009-12-17 KR KR1020090125987A patent/KR101099911B1/ko active IP Right Grant
-
2010
- 2010-12-17 US US12/971,208 patent/US8335107B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100816155B1 (ko) * | 2006-12-28 | 2008-03-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 멀티레벨 셀 프로그램 방법 |
Also Published As
Publication number | Publication date |
---|---|
US8335107B2 (en) | 2012-12-18 |
US20110149652A1 (en) | 2011-06-23 |
KR20110069302A (ko) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101099911B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US8570801B2 (en) | Method of programming a semiconductor memory device | |
US8897066B2 (en) | Method of programming nonvolatile memory device | |
US7221598B2 (en) | Method of controlling program operation of flash memory device with reduced program time | |
KR101829208B1 (ko) | 반도체 메모리 장치의 동작 방법 | |
US8738836B2 (en) | Non-volatile semiconductor memory device and write-in method thereof | |
KR100923821B1 (ko) | 불휘발성 메모리 장치의 페이지 버퍼 및 그 프로그램 방법 | |
KR101009096B1 (ko) | 불휘발성 메모리 소자 및 이의 프로그램 검증 동작 방법 | |
KR101036720B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
KR100841336B1 (ko) | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템 | |
KR100673026B1 (ko) | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 | |
US8279675B2 (en) | Nonvolatile memory device and method of programming the same | |
KR100880320B1 (ko) | 플래시 메모리 소자 및 프로그램 방법 | |
JP2007026631A (ja) | 面積が減少したページバッファ回路とその読み出し及びプログラム動作方法 | |
JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
KR100908518B1 (ko) | 멀티 레벨 셀의 프로그램 방법 | |
JP2009070539A (ja) | 不揮発性メモリ装置及びそのマルチレベルセルプログラム方法 | |
US8189394B2 (en) | Page buffer circuit of nonvolatile memory device and method of operating the same | |
KR100933860B1 (ko) | 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법 | |
KR100673025B1 (ko) | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 | |
KR100938044B1 (ko) | 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법 | |
KR100965067B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
KR101201888B1 (ko) | 반도체 장치의 프로그램 방법 | |
KR100875013B1 (ko) | 불휘발성 메모리 장치와 불휘발성 메모리 장치의 데이터독출 방법 및 프로그램 검증 방법 | |
KR100904731B1 (ko) | 멀티 레벨 셀 플래시 메모리소자의 페이지 버퍼 및프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 9 |