KR100931494B1 - 비휘발성 메모리 소자 제조방법 - Google Patents
비휘발성 메모리 소자 제조방법 Download PDFInfo
- Publication number
- KR100931494B1 KR100931494B1 KR1020030048848A KR20030048848A KR100931494B1 KR 100931494 B1 KR100931494 B1 KR 100931494B1 KR 1020030048848 A KR1020030048848 A KR 1020030048848A KR 20030048848 A KR20030048848 A KR 20030048848A KR 100931494 B1 KR100931494 B1 KR 100931494B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- floating gate
- forming
- memory device
- control gate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1은 종래기술에 따른 EEPROM 메모리의 유닛 메모리 셀의 레이아웃을 도시한 평면도이고, 도 2a 내지 도 2e는 도 1에 도시한 종래기술에 따른 EEPROM 메모리의 제조방법을 도시한 공정 단면도이다.
한편, 선택 트랜지스터를 자기 정렬 방법으로 형성시키기 위한 기술 중의 하나로 미국특허 제6,365,449호(Max C. Kuo et al., 2002.04.02) "Process for Making Non-volatile Memory Cell with a Polysilicon Spacer Defined Select Gate"에서도 선택 트랜지스터를 갖는 스플리트 게이트 플래시 메모리 소자의 제조방법을 설명하고 있다.
또한, 상기와 같은 목적을 실현하기 위한 본 발명은 셀 영역과 주변 회로 영역을 포함하는 비휘발성 메모리 소자 제조방법에 있어서, 상기 셀 영역의 기판 상에 부유 게이트를 형성하는 단계; 상기 부유 게이트와, 상기 부유 게이트가 접하는 액티브 영역 상부면을 따라 유전막을 형성하는 단계; 상기 주변 회로 영역에 게이트 절연막을 형성하는 단계; 상기 유전막과 상기 게이트 절연막을 덮도록 제어 게이트용 전도층을 형성하는 단계; 상기 주변 회로 영역의 상기 전도층 상에 감광막 패턴을 형성하는 단계; 상기 부유게이트 상부의 상기 유전막이 드러날때까지 상기 전도층을 에치백하여 상기 부유 게이트의 측면 부분에 제어 게이트를 형성하는 동시에 상기 주변 영역에는 상기 감광막 패턴에 정의된 게이트 전극을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조방법을 제공한다.
Claims (24)
- 기판 상에 부유 게이트를 형성하는 단계;상기 부유 게이트와, 상기 부유 게이트가 접하는 액티브 영역 상부면을 따라 유전막을 형성하는 단계;상기 유전막을 덮도록 제어 게이트용 전도층을 형성하는 단계; 및상기 부유 게이트 상부의 상기 유전막이 드러날때까지 상기 전도층을 에치백하여, 상기 부유 게이트의 측면 부분에 제어 게이트를 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 제어 게이트는 상기 부유 게이트의 측면을 둘러싸도록 형성하는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 제어 게이트는 인접한 다른 셀의 제어 게이트와 상호 연결되는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 제어 게이트는 워드라인을 1-바이트 및 설정된 여러 바이트 단위로 연결하는데 사용되는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 제어 게이트는 실리사이드막을 포함하는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 부유 게이트는,하부에 형성된 제1 절연막; 및상부에 형성된 제2 절연막을 포함하는 비휘발성 메모리 소자 제조방법.
- 제 6 항에 있어서,상기 제1 절연막은 70~100Å 두께로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 6 항에 있어서,상기 제2 절연막은 500~2000Å 두께로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 6 항에 있어서,상기 제2 절연막은 산화막, 질화막 또는 이들의 조합 중 선택된 어느 하나로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 부유 게이트는 1000~5000Å 두께로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 유전막은 산화막, 질화막 또는 이들의 조합 중 선택된 어느 하나로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 부유 게이트와 상기 제어 게이트 각각은 폴리 실리콘, 비정질 실리콘, 텅스텐, 텅스텐 실리사이드 또는 티타늄 중 선택된 어느 하나로 형성하는 비휘발성 메모리 소자 제조방법.
- 셀 영역과 주변 회로 영역을 포함하는 비휘발성 메모리 소자 제조방법에 있어서,상기 셀 영역의 기판 상에 부유 게이트를 형성하는 단계;상기 부유 게이트와, 상기 부유 게이트가 접하는 액티브 영역 상부면을 따라 유전막을 형성하는 단계;상기 주변 회로 영역에 게이트 절연막을 형성하는 단계;상기 유전막과 상기 게이트 절연막을 덮도록 제어 게이트용 전도층을 형성하는 단계;상기 주변 회로 영역의 상기 전도층 상에 감광막 패턴을 형성하는 단계;상기 부유게이트 상부의 상기 유전막이 드러날때까지 상기 전도층을 에치백하여 상기 부유 게이트의 측면 부분에 제어 게이트를 형성하는 동시에 상기 주변 영역에는 상기 감광막 패턴에 정의된 게이트 전극을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 제어 게이트는 상기 부유 게이트의 측면을 둘러싸도록 형성하는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 제어 게이트는 인접한 다른 셀의 제어 게이트와 상호 연결되는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 제어 게이트는 워드라인을 1-바이트 및 설정된 여러 바이트 단위로 연결하는데 사용되는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 제어 게이트는 실리사이드막을 포함하는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 부유 게이트는,하부에 형성된 제1 절연막; 및상부에 형성된 제2 절연막을 포함하는 비휘발성 메모리 소자 제조방법.
- 제 18 항에 있어서,상기 제1 절연막은 70~100Å 두께로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 18 항에 있어서,상기 제2 절연막은 500~2000Å 두께로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 18 항에 있어서,상기 제2 절연막은 산화막, 질화막 또는 이들의 조합 중 선택된 어느 하나로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 부유 게이트는 1000~5000Å 두께로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 유전막은 산화막, 질화막 또는 이들의 조합 중 선택된 어느 하나로 형성하는 비휘발성 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 부유 게이트와 상기 제어 게이트 각각은 폴리 실리콘, 비정질 실리콘, 텅스텐, 텅스텐 실리사이드 또는 티타늄 중 선택된 어느 하나로 형성하는 비휘발성 메모리 소자 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030048848A KR100931494B1 (ko) | 2003-07-16 | 2003-07-16 | 비휘발성 메모리 소자 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030048848A KR100931494B1 (ko) | 2003-07-16 | 2003-07-16 | 비휘발성 메모리 소자 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050009515A KR20050009515A (ko) | 2005-01-25 |
KR100931494B1 true KR100931494B1 (ko) | 2009-12-11 |
Family
ID=37222236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030048848A KR100931494B1 (ko) | 2003-07-16 | 2003-07-16 | 비휘발성 메모리 소자 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100931494B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100773564B1 (ko) * | 2006-03-17 | 2007-11-07 | 삼성전자주식회사 | 보이드가 한정된 한 쌍의 핀들을 갖는 비휘발성 메모리소자 및 그 제조 방법 |
KR100976797B1 (ko) * | 2008-06-20 | 2010-08-20 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
KR100901134B1 (ko) * | 2008-09-09 | 2009-06-04 | 김수현 | 형태소 분석과 소스코드 분석을 통한 추천 태그 표시시스템 |
CN103792723B (zh) * | 2014-01-29 | 2017-04-26 | 合肥鑫晟光电科技有限公司 | 显示基板及其制造方法、驱动方法和显示装置 |
KR101977999B1 (ko) | 2014-04-23 | 2019-05-14 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자 및 그 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004962A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 스플리트 게이트 플래쉬 이이피롬 셀의 제조 방법 |
KR20010036044A (ko) * | 1999-10-05 | 2001-05-07 | 윤종용 | 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법 |
KR20020052646A (ko) * | 2000-12-26 | 2002-07-04 | 윤종용 | 불휘발성 메모리 소자의 제조방법 |
-
2003
- 2003-07-16 KR KR1020030048848A patent/KR100931494B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004962A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 스플리트 게이트 플래쉬 이이피롬 셀의 제조 방법 |
KR20010036044A (ko) * | 1999-10-05 | 2001-05-07 | 윤종용 | 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법 |
KR20020052646A (ko) * | 2000-12-26 | 2002-07-04 | 윤종용 | 불휘발성 메모리 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20050009515A (ko) | 2005-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375235B1 (ko) | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 | |
US8222684B2 (en) | Method of manufacturing a semiconductor integrated circuit using a selective disposal spacer technique and semiconductor integrated circuit manufactured thereby | |
KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
US20060216891A1 (en) | Non-volatile memory device and method of fabricating the same | |
US8093631B2 (en) | Non-volatile memory device and method for fabricating the same | |
JP4086790B2 (ja) | 非揮発性メモリーとその製造方法 | |
KR100418091B1 (ko) | 반도체 소자의 제조 방법 | |
US6469339B1 (en) | Semiconductor memory with voids for suppressing crystal defects | |
US6794710B2 (en) | Split-gate flash memory structure and method of manufacture | |
US6451652B1 (en) | Method for forming an EEPROM cell together with transistor for peripheral circuits | |
US5521110A (en) | Method of making EEPROM devices with smaller cell size | |
US8048739B2 (en) | Method of manufacturing flash memory device | |
US20020001898A1 (en) | Method of manufacturing a flash memory cell | |
US5113238A (en) | Contactless non-volatile memory array cells | |
US7473601B2 (en) | Method of fabricating flash memory device using sidewall process | |
US6962852B2 (en) | Nonvolatile memories and methods of fabrication | |
US6867099B2 (en) | Spilt-gate flash memory structure and method of manufacture | |
US6787415B1 (en) | Nonvolatile memory with pedestals | |
KR100931494B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
US6150700A (en) | Advanced nor-type mask ROM | |
US6897116B2 (en) | Method and structure to improve the gate coupling ratio (GCR) for manufacturing a flash memory device | |
US7041555B2 (en) | Method for manufacturing flash memory device | |
US6995060B2 (en) | Fabrication of integrated circuit elements in structures with protruding features | |
KR100671615B1 (ko) | 낸드 플래쉬 메모리 소자의 제조 방법 | |
KR100339420B1 (ko) | 반도체 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 11 |