KR100835282B1 - 정전기 방전 보호 장치 - Google Patents
정전기 방전 보호 장치 Download PDFInfo
- Publication number
- KR100835282B1 KR100835282B1 KR1020070006945A KR20070006945A KR100835282B1 KR 100835282 B1 KR100835282 B1 KR 100835282B1 KR 1020070006945 A KR1020070006945 A KR 1020070006945A KR 20070006945 A KR20070006945 A KR 20070006945A KR 100835282 B1 KR100835282 B1 KR 100835282B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- well
- electrostatic discharge
- discharge protection
- protection device
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims description 26
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 230000003068 static effect Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 230000005611 electricity Effects 0.000 description 8
- 230000001105 regulatory effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (31)
- 제1 도전형의 기판;상기 기판 내에 형성된 제2 도전형의 제1 웰;상기 제1 웰 내에 형성된 제2 도전형의 제1 영역;상기 제1 영역과 간격을 두고 상기 제1 웰 내에 형성된 제1 도전형의 제2 영역; 및상기 제2 영역과 간격을 두고 상기 제1 웰 내에 형성된 제2 도전형의 제3 영역을 구비하고, 상기 제1 영역과 상기 제3 영역은 제1 전원과 연결되어, 상기 제2 영역으로 유입되는 전류를 상기 제1 영역과 제3 영역을 통하여 방전하는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제1항에 있어서, 상기 정전기 방전 보호 장치는상기 제1 영역과 상기 제2 영역 사이 및 상기 제2 영역과 상기 제3 영역 사이 각각에 절연막이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제2항에 있어서, 상기 정전기 방전 보호 장치는상기 제1 웰과 간격을 두고 상기 기판 내에 형성된 제2 웰;상기 제2 웰 내에 형성되는 제2 도전형의 제4 영역;상기 제4 영역과 간격을 두고 상기 제2 웰 내에 형성되는 제1 도전형의 제5 영역;상기 제5 영역과 간격을 두고 상기 제2 웰 및 상기 기판과 공통으로 접합되도록 형성된 제2 도전형의 제6 영역;상기 제6 영역과 간격을 두고 상기 기판 내에 형성된 제2 도전형의 제7영역;상기 제6 영역과 상기 제7 영역 사이의 상기 기판 위에 형성된 게이트 전극; 및상기 제1 웰과 간격을 두고 상기 제2 웰의 반대편의 상기 기판 내에 형성된 제1 도전형의 제8 영역을 추가적으로 구비하고, 상기 제7 영역은 상기 제2 영역과 연결되고, 상기 게이트 전극 및 상기 제8 영역은 상기 제1 전원과 연결되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제3항에 있어서, 상기 정전기 방전 보호 장치는상기 제3 영역과 상기 제8 영역 사이, 상기 제4 영역과 상기 제5 영역 사이, 상기 제5 영역과 상기 제6 영역 사이, 및 상기 제7 영역과 상기 제1 영역 사이 각각에 절연막이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제4항에 있어서, 상기 정전기 방전 보호 장치는상기 제7 영역 아래의 상기 기판 내에 제2 도전형의 제3 웰이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제5항에 있어서, 상기 정전기 방전 보호 장치는상기 정전기 방전 보호 장치가 다수개 구비되는 멀티 핑거 구조의 경우,상기 다수개의 정전기 방전 보호 장치를 연결하는 커플링 수단; 및상기 제1 웰과 상기 제7 영역 사이에 간격을 두고 상기 기판 내에 형성되고, 상기 커플링 수단과 연결된 제1 도전형의 제9 영역이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제6항에 있어서, 상기 커플링 수단은도전성을 가지는 메탈라인인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제6항에 있어서, 상기 정전기 방전 보호 장치는상기 제1 영역과 상기 제9 영역 사이, 및 상기 제7 영역과 상기 제9 영역 사이 각각에 절연막이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제6항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이며, 상기 제1 전원은 접지 전압인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제6항에 있어서,상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이며, 상기 제1 전원은 전원 전압인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제9항 또는 제10항에 있어서, 상기 정전기 방전 보호 장치는상기 제2 웰에 의해 제1 저항이 형성되고, 상기 제2 웰과 상기 기판 및 상기 제7 영역에 의해 제1 접합 트랜지스터가 형성되고, 상기 제5 영역과 상기 제2 웰 및 상기 기판에 의해 제2 접합 트랜지스터가 형성되고, 상기 제6 영역과 상기 게이트 전극 및 상기 제7 영역에 의해 제1 MOS 트랜지스터가 형성되고, 상기 제1 영역과 상기 제9 영역 사이의 상기 기판에 의해 제2 저항이 형성되고, 상기 제8 영역과 상기 제9 영역 사이의 상기 기판에 의해 제3 저항이 형성되고, 상기 제2 영역과 상기 제1 웰에 의해 제1 및 제2 다이오드가 형성되고, 상기 제2 영역과 상기 제3 영역 사이의 상기 제1 웰에 의해 제4 저항이 형성되고, 상기 제1 영역과 상기 제2 영역 사이의 상기 제1 웰에 의해 제5 저항이 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제1 도전형의 기판;상기 기판 내에 형성된 제2 도전형의 제1 웰;상기 제1 웰 내에 형성된 제2 도전형의 제1 영역;상기 제1 영역과 간격을 두고 상기 제1 웰 내에 형성된 제1 도전형의 제2 영역; 및상기 제2 영역과 간격을 두고 상기 제1 웰 내에 형성된 제2 도전형의 제3 영역을 구비하고, 상기 제1 영역은 상기 제2 영역과 연결되고, 상기 제3 영역은 제1 전원과 연결되며, 상기 제1 영역 및 상기 제2 영역으로 유입되는 전류를 상기 제3 영역을 통하여 방전하는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제12항에 있어서, 상기 정전기 방전 보호 장치는상기 제1 영역과 상기 제2 영역 사이 및 상기 제2 영역과 상기 제3 영역 사이 각각에 절연막이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제13항에 있어서, 상기 정전기 방전 보호 장치는상기 제1 웰과 간격을 두고 상기 기판 내에 형성된 제2 웰;상기 제2 웰 내에 형성되는 제2 도전형의 제4 영역;상기 제4 영역과 간격을 두고 상기 제2 웰 내에 형성되는 제1 도전형의 제5 영역;상기 제5 영역과 간격을 두고 상기 제2 웰 및 상기 기판과 공통으로 접합되도록 형성된 제2 도전형의 제6 영역;상기 제6 영역과 간격을 두고 상기 기판 내에 형성된 제2 도전형의 제7영역;상기 제6 영역과 상기 제7 영역 사이의 상기 기판 위에 형성된 게이트 전극; 및상기 제1 웰과 간격을 두고 상기 제2 웰의 반대편의 상기 기판 내에 형성된 제1 도전형의 제8 영역을 추가적으로 구비하고, 상기 제7 영역은 상기 제1 영역 및 상기 제2 영역과 연결되고, 상기 게이트 전극 및 상기 제8 영역은 상기 제1 전원과 연결되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제14항에 있어서, 상기 정전기 방전 보호 장치는상기 제3 영역과 상기 제8영역 사이, 상기 제4 영역과 상기 제5 영역 사이, 상기 제5 영역과 상기 제6 영역 사이, 및 상기 제7 영역과 상기 제1 영역 사이 각각에 절연막이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제15항에 있어서, 상기 정전기 방전 보호 장치는상기 제7 영역 아래의 상기 기판 내에 제2 도전형의 제3 웰이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제16항에 있어서, 상기 정전기 방전 보호 장치는상기 정전기 방전 보호 장치가 다수개 구비되는 멀티 핑거 구조의 경우,상기 다수개의 정전기 방전 보호 장치를 연결하는 커플링 수단; 및상기 제1 웰과 상기 제7 영역 사이에 간격을 두고 상기 기판 내에 형성되고, 상기 커플링 수단과 연결된 제1 도전형의 제9 영역이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제17항에 있어서, 상기 커플링 수단은도전성을 가지는 메탈라인인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제17항에 있어서, 상기 정전기 방전 보호 장치는상기 제1 영역과 상기 제9 영역 사이, 및 상기 제7 영역과 상기 제9 영역 사이 각각에 절연막이 추가로 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제17항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이며, 상기 제1 전원은 접지 전압인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제17항에 있어서,상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이며, 상기 제1 전원은 전원 전압인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제20항 또는 제21항에 있어서, 상기 정전기 방전 보호 장치는상기 제2 웰에 의해 제1 저항이 형성되고, 상기 제2 웰과 상기 기판 및 상기 제7 영역에 의해 제1 접합 트랜지스터가 형성되고, 상기 제5 영역과 상기 제2 웰 및 상기 기판에 의해 제2 접합 트랜지스터가 형성되고, 상기 제6 영역과 상기 게이트 전극 및 상기 제7 영역에 의해 제1 MOS 트랜지스터가 형성되고, 상기 제1 영역과 상기 제9 영역 사이의 상기 기판에 의해 제2 저항이 형성되고, 상기 제8 영역과 상기 제9 영역 사이의 상기 기판에 의해 제3 저항이 형성되고, 상기 제2 영역과 상기 제1 웰에 의해 제1 다이오드가 형성되고, 상기 제2 영역과 상기 제3 영역 사이의 상기 제1 웰에 의해 제4 저항이 형성되고, 상기 제1 영역과 상기 제3 영역 사이의 상기 제1 웰에 의해 제5 저항이 형성되는 것을 특징으로 하는 정전기 방전 보호 장치.
- 입출력 단자와 제1 노드사이에 연결되는 제1 저항;상기 입출력 단자와 제2 노드 사이에 연결되고, 베이스가 제3 노드와 연결되는 제1 접합 트랜지스터;상기 제1 노드와 상기 제2 노드 사이에 상기 제1 접합 트랜지스터와 병렬로 연결되고 게이트가 제1 전원과 연결되는 제1 MOS 트랜지스터;상기 입출력 단자와 상기 제3 노드 사이에 연결되고 베이스가 상기 제2 노드와 연결되는 제2 접합 트랜지스터;상기 제3 노드와 상기 제1 전원 사이에 직렬로 연결되는 제2 및 제3 저항; 및상기 제2 노드와 상기 제1 전원 사이에 연결되어 트리거 전압과 홀딩 전압을 제어하기 위한 전압 조절부를 구비하는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제23항에 있어서, 상기 전압 조절부는직렬로 연결되는 제1 다이오드와 제4 저항을 구비하는 제1 조절부; 및상기 제1 조절부와 병렬로 연결되고, 직렬로 연결되는 제2 다이오드와 제5 저항을 구비하는 제2 조절부를 구비하는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제24항에 있어서, 상기 제4 저항은상기 제5 저항과 저항값이 동일한 것을 특징으로 하는 정전기 방전 보호 장치.
- 제23항에 있어서, 상기 전압 조절부는직렬로 연결되는 제1 다이오드와 제4 저항을 구비하는 제1 조절부; 및상기 제1 조절부와 병렬로 연결되고, 제5 저항을 구비하는 제2 조절부를 구비하는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제26항에 있어서, 상기 제4 저항은상기 제5 저항보다 저항값이 작은 것을 특징으로 하는 정전기 방전 보호 장치.
- 제23항에 있어서, 상기 정전기 방전 보호 장치는상기 정전기 방전 보호 장치가 다수개 구비되는 멀티 핑거 구조의 경우,상기 다수개의 정전기 방전 보호 장치들을 커플링 시키기 위하여 제2 저항과 제3 저항 사이의 제4 노드를 커플링 수단을 이용하여 서로 연결하는 것을 특징으로 하는 정전기 방전 보호 장치.
- 제28항에 있어서, 상기 커플링 수단은도전성 메탈 라인인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제23항에 있어서, 상기 제1 전원은접지 전압인 것을 특징으로 하는 정전기 방전 보호 장치.
- 제23항에 있어서, 상기 제1 전원은전원 전압인 것을 특징으로 하는 정전기 방전 보호 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070006945A KR100835282B1 (ko) | 2007-01-23 | 2007-01-23 | 정전기 방전 보호 장치 |
US11/969,966 US7777999B2 (en) | 2007-01-23 | 2008-01-07 | Electrostatic discharge (ESD) protection device |
JP2008012891A JP5449676B2 (ja) | 2007-01-23 | 2008-01-23 | 静電気放電保護装置 |
CN2008101258142A CN101290933B (zh) | 2007-01-23 | 2008-01-23 | 静电放电保护装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070006945A KR100835282B1 (ko) | 2007-01-23 | 2007-01-23 | 정전기 방전 보호 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100835282B1 true KR100835282B1 (ko) | 2008-06-05 |
Family
ID=39640959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070006945A KR100835282B1 (ko) | 2007-01-23 | 2007-01-23 | 정전기 방전 보호 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7777999B2 (ko) |
JP (1) | JP5449676B2 (ko) |
KR (1) | KR100835282B1 (ko) |
CN (1) | CN101290933B (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5041749B2 (ja) * | 2006-07-13 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8198651B2 (en) * | 2008-10-13 | 2012-06-12 | Infineon Technologies Ag | Electro static discharge protection device |
US8378422B2 (en) * | 2009-02-06 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection device comprising a plurality of highly doped areas within a well |
JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Esd保護素子 |
US9520486B2 (en) | 2009-11-04 | 2016-12-13 | Analog Devices, Inc. | Electrostatic protection device |
JP5511395B2 (ja) * | 2010-01-06 | 2014-06-04 | セイコーインスツル株式会社 | 半導体装置 |
CN102270637B (zh) * | 2010-06-02 | 2013-03-27 | 世界先进积体电路股份有限公司 | 静电放电防护装置及静电放电防护电路 |
CN102315212B (zh) * | 2010-06-29 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | 栅驱动晶闸管电路以及静电保护电路 |
US8803193B2 (en) * | 2011-05-11 | 2014-08-12 | Analog Devices, Inc. | Overvoltage and/or electrostatic discharge protection device |
JP5572139B2 (ja) * | 2011-09-22 | 2014-08-13 | 株式会社東芝 | シミュレーション装置およびシミュレーション方法 |
EP2789012B1 (en) * | 2011-12-08 | 2020-02-05 | Sofics BVBA | A high holding voltage, mixed-voltage domain electrostatic discharge clamp |
US9735117B2 (en) | 2012-01-20 | 2017-08-15 | Skyworks Solutions, Inc. | Devices and methods related to interconnect conductors to reduce de-lamination |
CN103378087B (zh) * | 2012-04-28 | 2016-02-24 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
US9343413B2 (en) | 2012-05-18 | 2016-05-17 | Globalfoundries Singapore Pte. Ltd. | ESD protection for high voltage applications |
KR101975894B1 (ko) | 2012-12-04 | 2019-08-28 | 삼성전자주식회사 | 정전기 방전 보호 장치 |
US8970004B2 (en) * | 2012-12-21 | 2015-03-03 | Stmicroelectronics, Inc. | Electrostatic discharge devices for integrated circuits |
CN104022111B (zh) * | 2014-06-17 | 2017-01-11 | 东南大学 | 一种具有双向防护能力的静电放电保护结构 |
CN106531734B (zh) * | 2015-09-14 | 2019-07-12 | 上海岭芯微电子有限公司 | Esd保护结构 |
CN105244349B (zh) * | 2015-10-27 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 静电保护电路 |
CN108807362B (zh) * | 2017-04-26 | 2021-02-23 | 旺宏电子股份有限公司 | 静电放电保护元件与静电放电方法 |
US11133299B2 (en) * | 2018-10-04 | 2021-09-28 | Nxp B.V. | Gate-lifted NMOS ESD protection device |
KR20200074581A (ko) | 2018-12-17 | 2020-06-25 | 에스케이하이닉스 주식회사 | Esd 보호 장치 |
CN115621318A (zh) * | 2021-07-16 | 2023-01-17 | 无锡华润上华科技有限公司 | Ggnmos晶体管结构、esd保护器件及电路 |
CN115621275A (zh) * | 2021-07-16 | 2023-01-17 | 长鑫存储技术有限公司 | 静电保护电路及半导体器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990072237A (ko) * | 1998-02-26 | 1999-09-27 | 마찌다 가쯔히꼬 | 정전기방전보호를갖는완전공핍형simoxcmos의제조방법 |
KR20010024361A (ko) * | 1997-09-30 | 2001-03-26 | 인피니언 테크놀로지스 아게 | 정전기 방전에 대비한 보호 구조물을 가지는 반도체 집적회로 |
JP2001358227A (ja) * | 2000-04-26 | 2001-12-26 | Sharp Corp | 出力段の静電気放電保護のための少量ドープされたレジスタの使用 |
JP2002261238A (ja) * | 2001-02-27 | 2002-09-13 | Sharp Corp | 半導体集積回路の静電気保護装置およびそれを用いた静電気保護回路ならびにその製造方法 |
KR20040032887A (ko) * | 2001-08-08 | 2004-04-17 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 픽셀 방식의 전자 디바이스를 위한 정전기 방전 보호 회로 |
KR20040061964A (ko) * | 2002-12-31 | 2004-07-07 | 동부전자 주식회사 | 반도체 장치의 정전기방전 보호회로 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452171A (en) * | 1992-06-15 | 1995-09-19 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
US5455436A (en) * | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
US5637887A (en) * | 1995-06-07 | 1997-06-10 | Lsi Logic Corporation | Silicon controller rectifier (SCR) with capacitive trigger |
US6016002A (en) * | 1996-12-20 | 2000-01-18 | Texas Instruments Incorporated | Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection |
TW392328B (en) * | 1998-03-04 | 2000-06-01 | Winbond Electronics Corp | Electrostatic discharge protection circuit triggered by MOS transistor |
US6066879A (en) | 1999-05-03 | 2000-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined NMOS and SCR ESD protection device |
US6850397B2 (en) * | 2000-11-06 | 2005-02-01 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation |
EP1368875A1 (en) * | 2001-03-16 | 2003-12-10 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
KR100441116B1 (ko) | 2001-07-21 | 2004-07-19 | 삼성전자주식회사 | 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로 |
US6747861B2 (en) * | 2001-11-15 | 2004-06-08 | Industrial Technology Research Institute | Electrostatic discharge protection for a mixed-voltage device using a stacked-transistor-triggered silicon controlled rectifier |
TW578290B (en) | 2002-03-04 | 2004-03-01 | Winbond Electronics Corp | Electrostatic discharged protection device |
US6642088B1 (en) * | 2002-04-10 | 2003-11-04 | Taiwan Semiconductor Manufacturing Company | Silicon-controlled rectifier structures on silicon-on insulator with shallow trench isolation |
CN100539352C (zh) * | 2003-04-10 | 2009-09-09 | 沙诺夫股份有限公司 | 用于断电操作模式下的供电线的硅控整流器静电放电保护装置 |
JP2006040923A (ja) | 2004-07-22 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 静電気破壊防止装置 |
KR100642651B1 (ko) * | 2005-09-26 | 2006-11-10 | 삼성전자주식회사 | 정전기 방전용 실리콘 제어 정류기 |
TWI295101B (en) * | 2006-03-29 | 2008-03-21 | Advanced Analog Technology Inc | Low voltage triggering silicon controlled rectifier and circuit thereof |
-
2007
- 2007-01-23 KR KR1020070006945A patent/KR100835282B1/ko active IP Right Grant
-
2008
- 2008-01-07 US US11/969,966 patent/US7777999B2/en active Active
- 2008-01-23 CN CN2008101258142A patent/CN101290933B/zh active Active
- 2008-01-23 JP JP2008012891A patent/JP5449676B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010024361A (ko) * | 1997-09-30 | 2001-03-26 | 인피니언 테크놀로지스 아게 | 정전기 방전에 대비한 보호 구조물을 가지는 반도체 집적회로 |
KR19990072237A (ko) * | 1998-02-26 | 1999-09-27 | 마찌다 가쯔히꼬 | 정전기방전보호를갖는완전공핍형simoxcmos의제조방법 |
JP2001358227A (ja) * | 2000-04-26 | 2001-12-26 | Sharp Corp | 出力段の静電気放電保護のための少量ドープされたレジスタの使用 |
JP2002261238A (ja) * | 2001-02-27 | 2002-09-13 | Sharp Corp | 半導体集積回路の静電気保護装置およびそれを用いた静電気保護回路ならびにその製造方法 |
KR20040032887A (ko) * | 2001-08-08 | 2004-04-17 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 픽셀 방식의 전자 디바이스를 위한 정전기 방전 보호 회로 |
KR20040061964A (ko) * | 2002-12-31 | 2004-07-07 | 동부전자 주식회사 | 반도체 장치의 정전기방전 보호회로 |
Also Published As
Publication number | Publication date |
---|---|
US20080174924A1 (en) | 2008-07-24 |
US7777999B2 (en) | 2010-08-17 |
JP2008182239A (ja) | 2008-08-07 |
JP5449676B2 (ja) | 2014-03-19 |
CN101290933B (zh) | 2012-01-04 |
CN101290933A (zh) | 2008-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100835282B1 (ko) | 정전기 방전 보호 장치 | |
JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
JP3275095B2 (ja) | 集積回路の過渡防護開路 | |
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
US7236339B2 (en) | Electrostatic discharge circuit and method therefor | |
JP4122203B2 (ja) | 半導体装置の静電荷放電回路構造体 | |
TW201724457A (zh) | 具有低觸發電壓的靜電放電保護裝置 | |
US8129788B1 (en) | Capacitor triggered silicon controlled rectifier | |
CN110190052B (zh) | 一种用于全芯片esd防护的三端紧凑复合型scr器件 | |
KR100942701B1 (ko) | 정전기 방전 보호 소자 | |
US20070194380A1 (en) | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction | |
TWI784502B (zh) | 靜電放電防護電路 | |
KR19980071441A (ko) | 정전기 방전 보호용 회로 | |
US6879476B2 (en) | Electrostatic discharge circuit and method therefor | |
KR100750588B1 (ko) | 정전기 방전 보호회로 | |
TWI243524B (en) | A semiconductor device equipped with a protection circuit to protect the internal circuit | |
CN101236965B (zh) | 半导体集成电路装置 | |
KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
CN107293537B (zh) | 静电放电保护装置、存储器元件及静电放电保护方法 | |
Ker et al. | Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes | |
KR101006514B1 (ko) | 정전 방전 보호 장치용 반도체 제어 정류기 | |
CN114823909B (zh) | 一种利用分割技术的高维持电压的ldmos-scr器件结构 | |
KR20130047345A (ko) | 정전기 방전 보호 장치 | |
KR0165384B1 (ko) | 반도체 장치의 정전기 보호구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 12 |