KR100829793B1

KR100829793B1 - 랜덤 신호 발생기 및 이를 포함하는 난수 발생기

Info

Publication number: KR100829793B1
Application number: KR1020060076570A
Authority: KR
Inventors: 신순균
Original assignee: 삼성전자주식회사
Priority date: 2006-08-14
Filing date: 2006-08-14
Publication date: 2008-05-16
Also published as: CN101126975A; US20080126458A1; TW200809606A; KR20080015184A

Abstract

랜덤 신호 발생기 및 이를 포함하는 난수 발생기가 개시된다. 랜덤 신호 발생기에서, 잡음원은 불규칙한 잡음 신호를 발생한다. 셀프-바이어스 인버터는 입력 단자가 출력 단자와 연결되어 셀프-바이어스되고, 입력 단자로 인가되는 잡음 신호를 감지하여 감지 잡음 신호를 출력 단자를 통하여 출력한다. 증폭 회로는 감지 잡음 신호를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 랜덤 신호를 출력한다. 따라서, 적은 소비 전력으로 랜덤성이 우수한 랜덤 신호 및 난수를 발생할 수 있다.

난수, 잡음원, 셀프-바이어스, 커플링 커패시터, random number, noise source

Description

랜덤 신호 발생기 및 이를 포함하는 난수 발생기{Random signal generator and Random number generator including the same}

도 1은 본 발명의 일 실시예에 따른 난수 발생기를 나타내는 블록도이다.

도 2는 본 발명의 일 실시예에 따른 랜덤 신호 발생기를 나타내는 블록도이다.

도 3은 본 발명의 일 실시예에 따른 랜덤 신호 발생기에 포함된 셀프-바이어스 인버터의 예를 나타내는 회로도이다.

도 4는 본 발명의 일 실시예에 따른 랜덤 신호 발생기에 포함된 잡음원 및 셀프-바이어스 인버터의 결합 예를 나타내는 회로도이다.

도 5는 본 발명의 일 실시예에 따른 랜덤 신호 발생기를 나타내는 회로도이다.

도 6은 본 발명의 다른 실시예에 따른 랜덤 신호 발생기를 나타내는 회로도이다.

도 7, 8 및 9는 도 5의 랜덤 신호 발생기의 동작을 나타내는 파형도이다.

도 10은 도 1의 난수 발생기에 포함된 샘플러의 예를 나타내는 도면이다.

도 11은 도 10의 샘플러의 동작을 설명하기 위한 타이밍도이다.

<도면의 주요 부분에 대한 부호의 설명>

10: 난수 발생기 100: 랜덤 신호 발생기

110: 잡음원 130: 셀프-바이어스 인버터

150, 150a, 150b: 증폭 회로 153, 154: 제 1 증폭기

157, 158: 제 2 증폭기 159: 제 3 증폭기

300: 샘플러 500: 프로세서

RB: 바이어스 저항 RN: 잡음 저항

CN: 잡음 커패시터 CC: 커플링 커패시터

RS: 랜덤 신호 SNS: 감지 잡음 신호

AS: 증폭 신호 RBS: 랜덤 비트 스트림

본 발명은 랜덤 신호 발생기 및 난수 발생기에 관한 것으로서, 더욱 상세하게는 열 잡음과 같은 잡음을 이용하여 랜덤 신호를 발생하는 랜덤 신호 발생기 및 이를 포함하는 난수 발생기에 관한 것이다.

일반적으로 스마트 카드(smart card)를 이용한 데이터 통신 등에서는 사용자의 개인 정보를 보호하기 위하여 암호화된 키(encryped key)를 이용한다. 이러한 암호화된 키를 생성하기 위해서는 난수가 필요하며, 이와 같은 난수는 통상적으로 의사 난수(pseudo random number)와 물리적 난수(physical random number)로 대별 될 수 있다.

의사 난수는 논리 회로와 소프트 웨어를 사용하여 인위적으로 발생시킨 것으로서, 이와 같은 의사 난수는 RSA(Rivest-Shamir-Adelman) 방법, 타원 곡선 암호 시스템(elliptic curve cryptosystem) 등을 이용하여 얻을 수 있다. 그러나, 의사 난수는 난수 생성 수순이 결정되어 있기 때문에 시스템의 초기상태가 알려지면 비교적 용이하게 예측가능하고 해킹될 가능성이 높으므로 개인 정보 보호에는 부적합하다.

한편, 물리적 난수는 자연계에 존재하는 물리현상을 이용하여 발생시킨 것으로서, 이러한 물리현상으로는 저항체의 열잡음, 반도체의 PN 접합의 쇼트 잡음, 광자 생성에 따르는 쇼트 잡음, 방사선의 발생 파동 등을 예로 들 수 있다. 물리적 난수는 그 예측불가능성 때문에 본질적으로 개인 정보에 적합하다. 그러나 상기 물리현상에 따른 잡음의 세기가 작아 이를 유효한 난수로 변환하기 위해서는 고전압이 필요하다. 따라서, 미세화 추세에 있는 고밀도 집적 회로(LSI; large scale integrated circuit)에 이러한 물리적 난수를 적용하기 위해서는 해결해야 할 문제가 많다.

물리적 난수를 이용한 예로서, 열잡음을 이용한 난수 발생 장치가 W. Timothy Holman 등에 의한 논문 "An integrated analog/digital random noise source (IEEE transactions on circuits and systems-I: fundamental theory and applications, Vol. 44, No. 6, June 1997)"에 개시되어 있다. 상기 난수 발생 장치는, 열잡음을 발생시키는 저항을 연산 증폭기의 양쪽 입력에 각각 연결하고, 연 산 증폭기의 출력을 증폭한 전압을 기준전압과 비교하기 위한 구성을 갖는다. 그러나, 상기 논문에 개시된 난수 발생 장치는 저항을 피드백 소자로 사용하기 때문에 출력 임피던스가 매우 작은 연산 증폭기가 요구된다. 따라서, 트랜지스터의 사이즈가 커지고 소비전력이 증가하므로, 상기 난수 발생기는 CMOS(complementary metal oxide semiconductor) 공정에 적합하지 않다. 또한 연산 증폭기의 전압 오프셋(offset)이 있을 경우, 연산 증폭기의 동작이 포화 영역(saturation region)에서 벗어나 충분한 이득을 얻기 어려운 단점이 있다.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 별도의 오프셋 제거(offset cancellation)가 불필요하고 저전압에서 동작 가능한 랜덤 신호 발생기를 제공하는 것을 일 목적으로 한다.

또한, 본 발명은 상기 랜덤 신호 발생기를 포함하는 난수 발생기를 제공하는 것을 일 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 랜덤 신호 발생기는 잡음원, 셀프-바이어스 인버터 및 증폭 회로를 포함한다.

상기 잡음원은 불규칙한 잡음 신호를 발생한다. 상기 셀프-바이어스 인버터는 입력 단자가 출력 단자와 연결되어 셀프-바이어스되고, 상기 입력 단자로 인가되는 상기 잡음 신호를 감지하여 감지 잡음 신호를 상기 출력 단자를 통하여 출력한다. 상기 증폭 회로는 상기 감지 잡음 신호를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 랜덤 신호를 출력한다.

상기 셀프-바이어스 인버터는, 상기 입력 단자와 상기 출력 단자 사이에 연결된 바이어스 저항을 포함할 수 있다. 또한, 상기 셀프-바이어스 인버터는, 하이 전원 전압과 로우 전원 전압 사이에 직렬로 연결된 제 1 스위칭 소자 및 제 2 스위칭 소자를 더 포함할 수 있다. 상기 제 1 스위칭 소자의 제어 전극 및 제 2 스위칭 소자의 제어 전극에 상기 입력 단자가 공통으로 연결된다.

한편, 상기 셀프-바이어스 인버터는, 상기 바이어스 저항을 통한 피드백 동작에 의해 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자가 동시에 턴온되는 동안 상기 출력 단자의 전압을 상기 감지 잡음 신호로서 출력할 수 있다. 상기 제 1 스위칭 소자는 PMOS 트랜지스터이고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터일 수 있다.

일 실시예에 있어서, 상기 셀프-바이어스 인버터는, 하이 전원 전압과 상기 출력 단자 사이에 연결되고, 게이트 전극이 상기 입력 단자와 연결된 PMOS 트랜지스터; 상기 출력 단자와 로우 전원 전압 사이에 연결되고, 게이트 전극이 상기 입력 단자와 연결된 NMOS 트랜지스터; 및 상기 입력 단자와 상기 출력 단자 사이에 연결된 바이어스 저항을 포함할 수 있다.

상기 잡음원은, 로우 전원 전압과 상기 셀프-바이어스 인버터의 입력 단자 사이에 연결된 잡음 저항을 포함하는 열 잡음원일 수 있다. 또한, 상기 잡음원은, 상기 로우 전원 전압과 상기 잡음 저항 사이에 연결된 잡음 커패시터를 더 포함할 수 있다.

상기 증폭 회로는, 입력되는 신호의 DC 성분을 차단하기 위한 적어도 하나 이상의 커플링 회로를 포함할 수 있다.

일 실시예에 있어서, 상기 증폭 회로는, DC 성분을 포함하는 상기 감지 잡음 신호를 증폭하는 제 1 증폭기; 상기 제 1 증폭기의 출력의 DC 성분을 차단하는 제 1 커플링 커패시터; 및 상기 제 1 커플링 커패시터의 출력을 증폭하여, 상기 논리 하이 레벨에 상응하는 하이 전원 전압과 상기 논리 로우 레벨에 상응하는 로우 전원 전압 사이에서 풀스윙하는 상기 랜덤 신호를 출력하는 제 2 증폭기를 포함할 수 있다.

상기 제 1 증폭기는, 상기 셀프-바이어스 인버터의 출력을 증폭하기 위하여 순차적으로 연결된 하나 이상의 제 1 CMOS 인버터를 포함할 수 있다. 이 경우, 상기 셀프-바이어스 인버터는, 상기 제 1 CMOS 인버터에 포함된 한 쌍의 PMOS 트랜지스터 및 NMOS 트랜지스터와 각각 동일한 사이즈를 갖는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함할 수 있다.

상기 제 2 증폭기는, 상기 제 1 커플링 커패시터의 출력을 수신하는 셀프-바이어스된 제 2 CMOS 인버터, 및 상기 제 2 CMOS 인버터의 출력을 증폭하기 위하여 순차적으로 연결된 적어도 하나 이상의 제 3 CMOS 인버터를 포함할 수 있다.

상기 증폭 회로는, 상기 제 2 증폭기의 출력의 DC 성분을 더욱 차단하는 제 2 커플링 커패시터; 및 상기 제 2 커플링 커패시터의 출력을 더욱 증폭하여, 상기 하이 전원 전압과 상기 로우 전원 전압 사이에서 풀스윙하는 상기 랜덤 신호를 출력하는 제 3 증폭기를 더 포함할 수 있다.

상기 제 3 증폭기는, 상기 제 2 커플링 커패시터의 출력을 수신하는 셀프-바이어스된 제 4 CMOS 인버터, 및 상기 제 4 CMOS 인버터의 출력을 증폭하기 위하여 순차적으로 연결된 적어도 하나 이상의 제 5 CMOS 인버터를 포함할 수 있다.

본 발명의 일 실시예에 따른 난수 발생기는, 랜덤 신호 발생기, 샘플러 및 프로세서를 포함한다.

상기 랜덤 신호 발생기는 불규칙한 잡음 신호를 발생하고, 출력 단자와 연결되어 셀프-바이어스된 입력 단자로 인가되는 상기 잡음 신호를 감지하여 감지 잡음 신호를 상기 출력 단자를 통하여 발생하고, 상기 감지 잡음 신호를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 랜덤 신호를 발생한다. 상기 샘플러는 상기 랜덤 신호를 샘플링하여 랜덤 비트 스트림을 발생한다. 상기 프로세서는 상기 랜덤 비트 스트림을 처리하여 난수를 발생한다.

상기 랜덤 신호 발생기는, 상기 잡음 신호를 발생하는 잡음 저항을 포함하는 잡음원, 상기 입력 단자와 상기 출력 단자 사이에 연결된 바이어스 저항을 포함하고, 상기 입력 단자로 인가되는 상기 잡음 신호를 감지하여 상기 감지 잡음 신호를 상기 출력 단자를 통하여 출력하는 셀프-바이어스 인버터, 및 상기 감지 잡음 신호를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 상기 랜덤 신호를 출력하는 증폭 회로를 포함할 수 있다.

상기 셀프-바이어스 인버터는, 하이 전원 전압과 로우 전원 전압 사이에 직렬로 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터를 더 포함하고, 상기 PMOS 트랜지스터 게이트 전극 및 상기 NMOS 트랜지스터의 게이트 전극에 상기 입력 단자가 공통으로 연결될 수 있다.

상기 샘플러는, 클록 신호 및 상기 랜덤 신호를 수신하고, 상기 클록 신호의 천이에 동기된 상기 랜덤 비트 스트림을 출력하는 플립-플롭을 포함할 수 있다.

따라서, 본 발명에 실시예에 따른 랜덤 신호 발생기 및 난수 발생기는, 연산 증폭기를 포함하는 경우 요구되는 별도의 오프셋 제거(offset cancellation)가 불필요하고, 저전압에서 동작 가능하므로 소비 전력을 감소시킬 수 있다. 또한, 본 발명의 실시예에 따른 랜덤 신호 발생기 및 난수 발생기는, 랜덤성이 우수한 랜덤 신호 및 난수를 발생할 수 있으며, CMOS 공정에 적합하여 적은 비용으로 구현될 수 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1을 참조하면, 난수 발생기(10)는 랜덤 신호 발생기(100), 샘플러(300) 및 프로세서(500)를 포함한다.

랜덤 신호 발생기(100)는 불규칙한 잡음 신호를 발생하고, 출력 단자와 연결되어 셀프-바이어스된 입력 단자를 통하여 인가되는 상기 잡음 신호를 감지한다. 또한, 랜덤 신호 발생기(100)는 상기 감지된 잡음 신호에 기초하여 감지 잡음 신호를 상기 출력 단자를 통하여 발생하고, 상기 감지 잡음 신호를 증폭하여 랜덤 신호(RS)를 발생한다. 랜덤 신호(RS)는 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 신호이다.

샘플러(300)는 상기 랜덤 신호 발생기(100)에 의해 발생된 랜덤 신호(RS)를 샘플링하여 랜덤 비트 스트림(RBS)을 발생하고, 프로세서(500)는 상기 랜덤 비트 스트림(RBS)을 처리하여 난수를 발생한다.

도 2를 참조하면, 랜덤 신호 발생기(100)는 잡음원(110), 셀프-바이어스 인버터(130) 및 증폭 회로(150)를 포함한다.

잡음원(noise source)(110)은 불규칙한 잡음 신호(NS)를 발생한다. 셀프-바이어스 인버터(130)는, 입력 단자가 출력 단자와 연결되어 셀프-바이어스되고, 상기 입력 단자로 인가되는 잡음 신호(NS)를 감지하여 감지 잡음 신호(SNS)를 상기 출력 단자를 통하여 출력한다. 증폭 회로(150)는 감지 잡음 신호(SNS)를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 랜덤 신호(RS)를 출력한다.

증폭 회로(150)는, 증폭 과정에서 입력되는 신호의 DC 성분을 차단하기 위한 적어도 하나 이상의 커플링 회로를 포함할 수 있다. 이 경우 DC 성분을 포함하는 상기 감지 잡음 신호(SNS)가 상기 커플링 회로에 직접 제공될 수도 있으며, DC 성분을 포함하는 상기 감지 잡음 신호(SNS)가 예비적으로 증폭된 후 상기 커플링 회로에 제공될 수도 있다.

도 3을 참조하면, 셀프-바이어스 인버터(130)는 바이어스 저항(RB), 제 1 스위칭 소자(131) 및 제 2 스위칭 소자(132)를 포함한다.

바이어스 저항(RB)은 입력 단자(N1)와 출력 단자(N2) 사이에 연결된다. 제 1 스위칭 소자(131) 및 제 2 스위칭 소자(132)는, 하이 전원 전압(VDD)과 로우 전원 전압(VSS) 사이에 직렬로 연결되고, 제 1 스위칭 소자(131)의 제어 전극 및 제 2 스위칭 소자(132)의 제어 전극은 입력 단자(N1)에 공통으로 연결된다.

셀프-바이어스 인버터(130)는, 바이어스 저항(RB)에 의해 제 1 스위칭 소자(131) 및 제 2 스위칭 소자(132)가 동시에 턴온될 수 있다. 제 1 스위칭 소자(131) 및 제 2 스위칭 소자(132)가 동시에 턴온되는 동안의 상기 출력 단자의 전압이 상기 감지 잡음 신호(SNS)로서 출력된다.

예를 들어, 제 1 스위칭 소자(131) 및 제 2 스위칭 소자(132)는, 도 3에 도시한 바와 같이, PMOS(p-channel metal-oxide semiconductor) 트랜지스터(PM) 및 NMOS(n-channel metal-oxide semiconductor) 트랜지스터(NM)로 구현될 수 있다.

제 1 스위칭 소자(131) 및 제 2 스위칭 소자(132)는, 상기 예로 든 MOS 트랜지스터와 같은 스위칭 동작을 수행하는 소자, 예를 들어, 쌍극성 접합 트랜지스터(bipolar junction transistor) 등으로 구현될 수도 있다.

도 4에 나타낸 바와 같이, 잡음원(110)은, 로우 전원 전압(VSS)과 셀프-바이어스 인버터(130)의 입력 단자(N1) 사이에 연결된 잡음 저항(RN)을 포함하는 열 잡음원(thermal noise source)으로 구성될 수 있다. 일반적으로 열 잡음(thermal noise)은 백색 잡음(white noise)의 하나에 해당한다. 이러한 열잡음은 전 주파수 대역에 대해서 저항값에 따른 일정한 크기를 가지며, 시간 영역(time domain)에서의 랜덤성이 우수하다. 도 4에서는 열 잡음원을 예로 들었으나, 잡음원(110)은, 열 잡음원에만 한정되는 것은 아니며, 예측하기 곤란한 물리 현상을 이용하여 상기 불규칙적인 잡음 신호(NS)를 제공할 수 있는 것이면 족하다.

실시예에 따라, 상기 잡음원(110)은, 로우 전원 전압(VSS)과 상기 잡음 저항 사이에 연결된 잡음 커패시터(CN)를 더 포함할 수 있다. 잡음 커패시터(CN)는 입력 단자(N1)의 DC 바이어스 포인트를 안정화시키는 역할 이외에도, 바이어스 저항(RN)과 함께 열 잡음을 생성하는 역할을 한다.

도 4에 나타낸 바와 같이, 셀프-바이어스 인버터(130)는 바이어스 저항(RB), PMOS 트랜지스터(PM) 및 NMOS 트랜지스터(NM)를 포함하고, 입력 단자(N1)가 바이어스 저항(RB)를 통하여 열 잡음원에 연결되어 있는 싱글-엔디드(single-ended) 인버터로 구현될 수 있다.

이 경우, PMOS 트랜지스터(PM)는 하이 전원 전압(VSS)과 출력 단자(N2) 사이에 연결되고, 게이트 전극이 입력 단자(N1)와 연결된다. NMOS 트랜지스터(NM)는 출력 단자(N2)와 로우 전원 전압 사이(VSS)에 연결되고, 게이트 전극이 입력 단자(N1)와 연결된다. 바이어스 저항(RB)은 입력 단자(N1)와 출력 단자(N2) 사이에 연결되어, 잡음 신호(NS)가 인가되는 게이트 단자들을 출력 단자의 전압으로 바이어스시킨다. 상기 로우 전원 전압(VSS)은 접지 전압일 수 있다.

이하에서는, 도 4의 셀프-바이어스 인버터(130)의 동작을 설명한다.

도 4에서, PMOS 트랜지스터(PM)와 NMOS 트랜지스터(NM)는 CMOS 인버터를 형 성한다. 큰 저항값을 갖는 바이어스 저항(RB)이 CMOS 인버터의 입력 단자(N1)와 출력 단자(N2)에 연결되어, 출력 단자(N2)의 동작 전압이 두 트랜지스터들(PM, NM)의 각각의 베타 계수에 의해 정해진다. 큰 저항값을 갖는 바이어스 저항(RB)을 통하여 출력 단자(N2)와 입력 단자(N1)가 연결되어 있기 때문에, 양 트랜지스터들(PM, NM)은 항상 포화 영역에서 동작하게 되고, 이때의 전압 이득은 수학식 1과 같이 근사화될 수 있다. 여기서, Av 는 전압 이득(voltage gain), gmn, gmp는 각 트랜지스터의 트랜스컨덕턴스, rop, ron은 각 트랜지스터의 출력 저항이다.

[수학식 1]

또한, 출력 단자(N2)의 동작 전압을 결정하기 위한 바이어스 저항(RB)이 매우 큰 값을 가지므로 바이어스 저항(RB)을 통하는 전류를 0으로 근사화할 수 있다. 이 경우, PMOS 트랜지스터(PM)에 흐르는 전류 Ip와 NMOS 트랜지스터(NM)에 흐르는 전류 In는 같게 된다. 수학식 2는 전원 전압 Vdd 와 접지 전압 VSS(= 0)인 경우 전류 Ip와 전류 In가 같음을 표현한 것이다. 여기서 βp, βn은 각 트랜지스터의 베타 계수, Vthp, Vthn는 각 트랜지스터의 문턱 전압, V2는 출력 단자(N2)의 동작 전압이다.

[수학식 2]

수학식 2를 정리하면, 출력 단자(N2)의 동작 전압 V2는 수학식 3과 같다.

[수학식 3]

이와 같이, 바이어스 저항(RB)에 의해 양 트랜지스터들(PM, NM)이 동시에 턴온될 때의 출력 단자(N2)의 전압 V2가 감지 잡음 신호(SNS)로서 출력된다.

도 5는 본 발명의 일 실시예에 따른 랜덤 신호 발생기 구성을 나타내는 회로도이다.

도 5를 참조하면, 랜덤 신호 발생기(100a)는 잡음원(110), 셀프-바이어스 인버터(130) 및 증폭 회로(150a)를 포함한다.

도 5의 랜덤 신호 발생기(100a)는 DC 성분을 포함하는 감지 잡음 신호(SNS)가 입력 단자(N2)로 입력되는 경우에 해당한다. 잡음원(110) 및 셀프-바이어스 인버터(130)는 도 2 및 3과 관련하여 설명한 바와 같다.

증폭 회로(150a)는, 도 5에서 예로서 나타낸 바와 같이, 제 1 증폭기(153), 커플링 회로(155) 및 제 2 증폭기(157)를 포함할 수 있다.

제 1 증폭기(153)는 DC 성분을 포함하는 상기 감지 잡음 신호(SNS)를 증폭한 다. 따라서, 제 1 증폭기(153)는 감지 잡음 신호(SNS)에 비해 스윙폭이 증가되고 DC 성분을 갖는 증폭 신호(AS)를 출력한다. 제 1 증폭기(153)는, 상기 셀프-바이어스 인버터(130)의 출력을 증폭하기 위하여 순차적으로 연결된 하나 이상의 제 1 CMOS 인버터를 포함할 수 있다. 도 2에 도시된 제 1 증폭기(153)는 직렬로 연결된 두 개의 제 1 CMOS 인버터들로 구성되어 있지만, 실시예에 따라, 제 1 증폭기(153)는 한 개, 또는 세 개 이상의 CMOS 인버터들을 포함할 수 있다.

두 개의 제 1 CMOS 인버터를 형성하는 트랜지스터들(PM11, NM11, PM12, NM12)의 사이즈가 셀프-바이어스 인버터(130)를 형성하는 트랜지스터들(PM, NM)의 사이즈와 동일한 경우, 제 1 증폭기(153)의 제 1 CMOS 인버터들은 셀프-바이어스 인버터(130)와 동일한 동작점(operating point)에서 증폭기로 동작하게 된다.

증폭 회로(150a)는, 증폭 과정에서 입력되는 신호의 DC 성분을 차단하기 위한 하나의 커플링 회로(155)를 포함하는 경우에 해당한다. 이 경우 DC 성분을 포함하는 상기 감지 잡음 신호(SNS)가 상기 커플링 회로(155)에 직접 제공될 수도 있으며, DC 성분을 포함하는 상기 감지 잡음 신호(SNS)가 예비적으로 증폭된 후 상기 커플링 회로(155)에 제공될 수도 있다.

상기 설명한 바와 같이, 제 1 증폭기(153)는 생략될 수도 있으며, 이 경우 상기 감지 잡음 신호(SNS)는 상기 증폭 신호(AS)와 같고, 감지 잡음 신호(SNS)가 직접 커플링 회로(155)에 입력될 수 있다.

커플링 회로(155)는, 도 5에 도시된 바와 같이, 커패시터를 이용하여 구현될 수 있다. 커플링 회로(155)에 포함된 커플링 커패시터(CC)는 제 1 증폭기(153)의 출력인 증폭 신호(AS)가 가질 수 있는 DC 성분을 차단한다. 증폭 신호(AS)의 DC 성분은, 전단의 인버터들에 의해 발생할 수 있다. 증폭 신호(AS)는, DC 성분에 의해 하이 전원 전압(VDD) 또는 로우 전원 전압(VSS)에 편중될 수 있다. 이와 같이 DC 성분을 갖는 증폭 신호(AV)가 제 1 증폭기(153)의 출력 노드(N11)를 통하여 출력되는 경우, 커플링 커패시터(CC)는 상기 증폭 신호(AS)의 DC 성분을 차단하고 AC 성분만 통과시키는 역할을 한다.

제 2 증폭기(157)는 커플링 커패시터(CC)의 출력을 증폭하여, 논리 하이 레벨에 상응하는 하이 전원 전압(VDD)과 논리 로우 레벨에 상응하는 로우 전원 전압(VSS) 사이에서 풀스윙하는 랜덤 신호(RS)를 출력한다.

제 2 증폭기(157)는 커플링 커패시터(CC)의 출력을 수신하는 셀프-바이어스된 제 2 CMOS 인버터 및 상기 CMOS 인버터의 출력을 증폭하기 위하여 순차적으로 연결된 적어도 하나 이상의 제 3 CMOS 인버터를 포함할 수 있다. 바이어스 저항(RB2)과 두 개의 트랜지스터들(PM13, NM13)로 구성된 제 2 CMOS 인버터의 구성 및 동작은 상기 설명한 셀프-바이어스 인버터(130)의 구성 및 동작과 유사하다. 다만 제 2 CMOS 인버터의 입력 노드(N12)에는 DC 성분이 제거된 증폭 신호가 입력되고, 제 2 증폭기(157)의 출력 노드(N13)를 통하여 하이 전원 전압(VDD)과 로우 전원 전압(VSS) 사이에서 풀스윙하는 랜덤 신호(RS)가 출력된다.

상기 설명한 바와 같이 트랜지스터들(PM14, NM14, PM15, NM15)로 구성된 상기 제 3 CMOS 인버터의 개수는 변경될 수 있다.

한편, 도 5에 도시된 랜덤 신호 발생기(100a)에는, 셀프-바이어스 인버 터(130), 제 1 증폭기(153) 및 제 2 증폭기(157)가 동일한 하이 전원 전압(VDD)에 의해 구동되는 것으로 도시되어 있다. 그러나, 제 2 증폭기(157)는 랜덤 비트 스트림(RBS)의 전압 레벨을 적절히 조절하기 위하여, 상기 하이 전원 전압(VDD)과 다른 전원 전압에 의해 구동될 수 있으며, 이 경우 제 2 증폭기는 레벨 쉬프터로서의 기능을 함께 수행할 수 있다.

도 6을 참조하면, 랜덤 신호 발생기(100b)는 잡음원(110), 셀프-바이어스 인버터(130) 및 증폭 회로(150b)를 포함한다.

도 5의 랜덤 신호 발생기(100b)는 DC 성분을 포함하는 감지 잡음 신호(SNS)가 입력 단자(N2)로 입력되는 경우에 해당한다. 잡음원(110) 및 셀프-바이어스 인버터(130)는 도 2 및 3과 관련하여 설명한 바와 같다.

증폭 회로(150b)는, 도 6에서 예로서 나타낸 바와 같이, 제 1 증폭기(154), 제 1 커플링 회로(155), 제 2 증폭기(158), 제 2 커플링 회로(156) 및 제 3 증폭기(159)를 포함할 수 있다.

증폭 회로(150b)는, 증폭 과정에서 입력되는 신호의 DC 성분을 차단하기 위한 두 개의 커플링 회로들(155, 156)을 포함하는 경우에 해당한다. 제 1 증폭기(154), 제 1 커플링 회로(155) 및 제 2 증폭기(158)의 구성 및 동작은 도 5의 제 1 증폭기(153), 제 1 커플링 회로(155) 및 제 2 증폭기(157)의 구성 및 동작과 유사하므로 그 설명을 생략한다. 다만, 도 5의 증폭기들(153, 157)과 비교하여, 각 증폭기들(154, 158)에 포함된 CMOS 인버터의 개수가 감소된 것을 알 수 있다.

도 5의 랜덤 신호 발생기(100a)와 비교하면, 도 6의 랜덤 신호 발생기(100b)의 증폭 회로(150b)는 두 개의 커플링 회로들(155, 156) 및 커플링 회로들(155, 156)의 출력을 각각 증폭하기 위한 두 개의 증폭기들(158, 159)을 포함한다. 커플링 회로들(155, 156)은 제 1 커플링 커패시터(CC1) 및 제 2 커플링 커패시터(CC2)로 구현될 수 있다.

제 2 커플링 커패시터(CC2)는 제 2 증폭기(158)의 출력(AS2)의 DC 성분을 더욱 차단한다. 제 3 증폭기(159)는 제 2 커플링 커패시터(CC2)의 출력을 더욱 증폭하여 하이 전원 전압(VDD)과 로우 전원 전압(VSS) 사이에서 풀스윙하는 랜덤 신호(RS)를 출력한다. 즉, 증폭 회로(150b)의 이득(gain)을 더 향상시키기 위해, 제 2 커플링 커패시터(CC2) 및 제 3 증폭기(159)는 부가될 수 있다.

도 7에 도시된 바와 같이, 감지 잡음 신호(SNS)는 수십 마이크로미터의 스윙폭을 갖는다. 감지 잡음 신호(SNS)는 제 1 증폭기(153)에 의해 증폭되고, 제 1 증폭기(153)의 출력인 증폭 신호(AS)는 도 8에 도시된 바와 같이 수십 밀리미터의 스윙폭을 갖는다. 상기 증폭 신호(AS)는 커플링 커패시터(CC)에 의해 DC 성분이 차단되고, 커플링 커패시터(CC)의 출력은 제 2 증폭기(150a)에 의해 증폭된다. 제 2 증폭기의 출력인 랜덤 신호(RS)는 도 9에 도시된 바와 같이, 약 1.8V의 하이 전원 전압과 0V의 로우 전원 전압(즉, 접지 전압) 사이에서 풀스윙하며, 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙함을 알 수 있다.

샘플러(300)는 랜덤 신호(RS)를 샘플링하여 랜덤 비트 스트림(RBS)을 발생한다. 샘플러(300)는 도 10에 나타낸 바와 같이 플립-플롭을 이용하여 구현될 수 있다. 상기 플립-플롭의 클록 단자에는 클록 신호(CLK)가 인가되고 데이터 단자에는 랜덤 신호 발생기(100)에서 출력된 랜덤 신호(RS)가 인가된다. 상기 플립-플롭은 수신된 클록 신호(CLK)에 응답하여 상기 클록 신호(CLK)의 천이, 즉 상승 에지(rising edge) 또는 하강 에지(falling edge)에 동기된 랜덤 비트 스트림(RBS)을 출력한다.

도 11은 도 10의 샘플러의 동작예를 설명하기 위한 타이밍도이다.

도 11을 참조하면, 플립-플롭으로 구현된 샘플러(300)의 데이터 단자로 인가되는 랜덤 신호(RS)는, 논리 하이 레벨('H') 및 논리 로우 레벨('L') 사이에서 풀스윙하며, 각 레벨의 지속시간이 불규칙함을 알 수 있다.

도 11의 타이밍도는, 상기 플립-플롭의 클록 단자로 입력되는 클록 신호(CLK)의 상승 에지에 응답하여 상기 랜덤 신호(RS)가 샘플링되는 예를 나타낸다. 클록 신호(CLK)의 상승 에지에서 랜덤 신호(RS)가 논리 로우 레벨('L')인 경우, 랜덤 비트 스트림(RBS)은 클록 신호(CLK)의 다음 상승 에지까지 '0'의 비트값에 해당하는 로우 레벨을 유지한다. 한편, 클럭의 상승 에지에서 랜덤 신호(RS)가 논리 하이 레벨('H')인 경우, 랜덤 비트 스트림(RBS)은 클록 신호(RS)의 다음 상승 에지까지 '1'의 비트값에 해당하는 하이 레벨을 유지한다. 따라서, 클록 사이클마다 '0' 또는 '1'의 비트값이 불규칙하게 결정될 수 있다.

상기 랜덤 비트 스트림(RBS)은 프로세서(500)에 의해 처리되어 난수로서 기억 장치에 저장되거나 외부로 제공될 수 있다. 프로세서(500)는 디지털 신호를 처리하는 프로그램에 의해 동작하는 디지털 프로세서일 수 있으며, 상기 기억 장치 등을 포함할 수 있다.

본 발명의 랜덤 신호 발생기 및 난수 발생기는, 상기 실시예들과 동일 또는 유사한 구성으로 실현될 수 있다. 예를 들어, 상기 스위칭 소자는 CMOS 트랜지스터에만 한정되는 것은 아니며, 이와 동일한 기능을 수행할 수 있는 것으로 대체될 수 있다.

또한, 상기 잡음원은 반드시 열 잡음원에만 한정되는 것은 아니며, 예측하기 곤란한 물리 현상을 이용하여 상기 불규칙적인 잡음 신호(NS)를 제공할 수 있는 것이면 족하다.

한편, 신호의 DC 성분을 차단하기 위한 커플링 회로들 및 그 출력을 각각 증폭하기 위한 증폭기들의 개수, 그리고 각 증폭기에 포함된 CMOS 인버터들의 개수 등은 구현하고자 하는 장치의 특성에 따라 적절하게 변경될 수 있다.

상기와 같은 본 발명의 실시예에 따른 랜덤 신호 발생기 및 난수 발생기는, 연산 증폭기를 포함하는 경우 요구되는 별도의 오프셋 제거(offset cancellation)가 불필요하고, 저전압에서 동작 가능하므로 소비 전력을 감소시킬 수 있다.

또한, 본 발명의 실시예에 따른 랜덤 신호 발생기 및 난수 발생기는, 예측이 곤란한 물리 현상에 의한 잡음원을 이용하고, 셀프-바이어스된 인버터를 이용하여 상기 잡음원을 정밀하게 감지하여, 랜덤성이 우수한 랜덤 신호 및 난수를 발생할 수 있다.

한편, 본 발명의 실시예에 따른 랜덤 신호 발생기 및 난수 발생기는, CMOS 공정에 적합하여 적은 비용으로 구현될 수 있다.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

불규칙한 잡음 신호를 발생하는 잡음원;

입력 단자가 출력 단자와 연결되어 셀프-바이어스되고, 상기 입력 단자로 인가되는 상기 잡음 신호를 감지하여 감지 잡음 신호를 상기 출력 단자를 통하여 출력하는 셀프-바이어스 인버터; 및

상기 감지 잡음 신호를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 랜덤 신호를 출력하는 증폭 회로를 포함하는 랜덤 신호 발생기.
제 1 항에 있어서,

상기 셀프-바이어스 인버터는, 상기 입력 단자와 상기 출력 단자 사이에 연결된 바이어스 저항을 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 2 항에 있어서, 상기 셀프-바이어스 인버터는,

하이 전원 전압과 로우 전원 전압 사이에 직렬로 연결된 제 1 스위칭 소자 및 제 2 스위칭 소자를 더 포함하고,

상기 제 1 스위칭 소자의 제어 전극 및 제 2 스위칭 소자의 제어 전극에 상기 입력 단자가 공통으로 연결된 것을 특징으로 하는 랜덤 신호 발생기.
제 3 항에 있어서,

상기 셀프-바이어스 인버터는, 상기 바이어스 저항을 통한 피드백 동작에 의해 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자가 동시에 턴온되는 동안 상기 출력 단자의 전압을 상기 감지 잡음 신호로서 출력하는 것을 특징으로 하는 랜덤 신호 발생기.
제 4 항에 있어서,

상기 제 1 스위칭 소자는 PMOS 트랜지스터이고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터인 것을 특징으로 하는 랜덤 신호 발생기.
제 1 항에 있어서, 상기 셀프-바이어스 인버터는,

하이 전원 전압과 상기 출력 단자 사이에 연결되고, 게이트 전극이 상기 입력 단자와 연결된 PMOS 트랜지스터;

상기 출력 단자와 로우 전원 전압 사이에 연결되고, 게이트 전극이 상기 입력 단자와 연결된 NMOS 트랜지스터; 및

상기 입력 단자와 상기 출력 단자 사이에 연결된 바이어스 저항을 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 1 항에 있어서,

상기 잡음원은, 로우 전원 전압과 상기 셀프-바이어스 인버터의 입력 단자 사이에 연결된 잡음 저항을 포함하는 열 잡음원인 것을 특징으로 하는 랜덤 신호 발생기.
제 7 항에 있어서,

상기 잡음원은, 상기 로우 전원 전압과 상기 잡음 저항 사이에 연결된 잡음 커패시터를 더 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 1 항에 있어서, 상기 증폭 회로는,

입력되는 신호의 DC 성분을 차단하기 위한 적어도 하나 이상의 커플링 회로를 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 1 항에 있어서, 상기 증폭 회로는,

DC 성분을 포함하는 상기 감지 잡음 신호를 증폭하는 제 1 증폭기;

상기 제 1 증폭기의 출력의 DC 성분을 차단하는 제 1 커플링 커패시터; 및

상기 제 1 커플링 커패시터의 출력을 증폭하여, 상기 논리 하이 레벨에 상응하는 하이 전원 전압과 상기 논리 로우 레벨에 상응하는 로우 전원 전압 사이에서 풀스윙하는 상기 랜덤 신호를 출력하는 제 2 증폭기를 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 10 항에 있어서,

상기 제 1 증폭기는, 상기 셀프-바이어스 인버터의 출력을 증폭하기 위하여 순차적으로 연결된 하나 이상의 제 1 CMOS 인버터를 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 11 항에 있어서,

상기 셀프-바이어스 인버터는, 상기 제 1 CMOS 인버터에 포함된 한 쌍의 PMOS 트랜지스터 및 NMOS 트랜지스터와 각각 동일한 사이즈를 갖는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 10 항에 있어서, 상기 제 2 증폭기는,

상기 제 1 커플링 커패시터의 출력을 수신하는 셀프-바이어스된 제 2 CMOS 인버터; 및

상기 제 2 CMOS 인버터의 출력을 증폭하기 위하여 순차적으로 연결된 적어도 하나 이상의 제 3 CMOS 인버터를 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 10 항에 있어서, 상기 증폭 회로는,

상기 제 2 증폭기의 출력의 DC 성분을 더욱 차단하는 제 2 커플링 커패시터; 및

상기 제 2 커플링 커패시터의 출력을 더욱 증폭하여, 상기 하이 전원 전압과 상기 로우 전원 전압 사이에서 풀스윙하는 상기 랜덤 신호를 출력하는 제 3 증폭기를 더 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
제 14 항에 있어서, 상기 제 3 증폭기는,

상기 제 2 커플링 커패시터의 출력을 수신하는 셀프-바이어스된 제 4 CMOS 인버터; 및

상기 제 4 CMOS 인버터의 출력을 증폭하기 위하여 순차적으로 연결된 적어도 하나 이상의 제 5 CMOS 인버터를 포함하는 것을 특징으로 하는 랜덤 신호 발생기.
불규칙한 잡음 신호를 발생하고, 출력 단자와 연결되어 셀프-바이어스된 입력 단자로 인가되는 상기 잡음 신호를 감지하여 감지 잡음 신호를 상기 출력 단자를 통하여 발생하고, 상기 감지 잡음 신호를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 랜덤 신호를 발생하는 랜덤 신호 발생기;

상기 랜덤 신호를 샘플링하여 랜덤 비트 스트림을 발생하는 샘플러; 및

상기 랜덤 비트 스트림을 처리하여 난수를 발생하는 프로세서를 포함하는 난수 발생기.
제 16 항에 있어서, 상기 랜덤 신호 발생기는,

상기 잡음 신호를 발생하는 잡음 저항을 포함하는 잡음원;

상기 입력 단자와 상기 출력 단자 사이에 연결된 바이어스 저항을 포함하고, 상기 입력 단자로 인가되는 상기 잡음 신호를 감지하여 상기 감지 잡음 신호를 상기 출력 단자를 통하여 출력하는 셀프-바이어스 인버터; 및

상기 감지 잡음 신호를 증폭하여 논리 하이 레벨 및 논리 로우 레벨의 지속시간이 불규칙한 상기 랜덤 신호를 출력하는 증폭 회로를 포함하는 난수 발생기.
제 17 항에 있어서, 상기 셀프-바이어스 인버터는,

하이 전원 전압과 로우 전원 전압 사이에 직렬로 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터를 더 포함하고,

상기 PMOS 트랜지스터 게이트 전극 및 상기 NMOS 트랜지스터의 게이트 전극에 상기 입력 단자가 공통으로 연결된 것을 특징으로 하는 난수 발생기.
제 18 항에 있어서,

상기 셀프-바이어스 인버터는, 상기 바이어스 저항을 통한 피드백 동작에 의해 상기 PMOS 트랜지스터 및 상기 NMOS 트랜지스터가 동시에 턴온되는 동안 상기 출력 단자의 전압을 상기 감지 잡음 신호로서 출력하는 것을 특징으로 하는 난수 발생기.
제 17 항에 있어서, 상기 증폭 회로는,

입력되는 신호의 DC 성분을 차단하기 위한 적어도 하나 이상의 커플링 회로를 포함하는 것을 특징으로 하는 난수 발생기.
제 17 항에 있어서, 상기 증폭 회로는,

DC 성분을 포함하는 상기 감지 잡음 신호를 증폭하는 제 1 증폭기;

상기 제 1 증폭기의 출력의 DC 성분을 차단하는 제 1 커플링 커패시터; 및

상기 제 1 커플링 커패시터의 출력을 증폭하여, 상기 논리 하이 레벨에 상응하는 하이 전원 전압과 상기 논리 로우 레벨에 상응하는 로우 전원 전압 사이에서 풀스윙하는 상기 랜덤 신호를 출력하는 제 2 증폭기를 포함하는 것을 특징으로 하는 난수 발생기.
제 21 항에 있어서, 상기 증폭 회로는,

상기 제 2 증폭기의 출력의 DC 성분을 더욱 차단하는 제 2 커플링 커패시터; 및

상기 제 2 커플링 커패시터의 출력을 더욱 증폭하여, 상기 하이 전원 전압과 상기 로우 전원 전압 사이에서 풀스윙하는 상기 랜덤 신호를 출력하는 제 3 증폭기를 더 포함하는 것을 특징으로 하는 난수 발생기.
제 17 항에 있어서,

상기 샘플러는, 클록 신호 및 상기 랜덤 신호를 수신하고, 상기 클록 신호의 천이에 동기된 상기 랜덤 비트 스트림을 출력하는 플립-플롭을 포함하는 것을 특징으로 하는 난수 발생기.