KR100631113B1

KR100631113B1 - 액정표시장치 및 그 구동 방법

Info

Publication number: KR100631113B1
Application number: KR1019990044597A
Authority: KR
Inventors: 권순영
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 1999-10-14
Filing date: 1999-10-14
Publication date: 2006-10-04
Also published as: KR20010037208A

Abstract

본 발명은 플리커 보상 기능을 가지는 액정표시장치 및 그 구동방법에 관한 것이다.

본 발명은 화소전극들에 대면되는 공통전극을 소정 크기를 가지는 다수의 블록들로 분할하고, 게이트라인 및 데이터라인으로부터 공급되는 신호의 지연량에 반비례하는 전압이 공통전극에 공급되도록 상기 블록별로 서로 다른 전압레벨을 가지는 공통전압을 공급하게 된다.

본 발명에 의하면, 공통전극을 다수개로 분할하고 그 다수개의 공통전극들에 공급되어질 공통전압신호가 점진적으로 변화됨으로써 게이트라인 및 데이터라인의 지연특성에 의해 액정셀들의 위치에 따라 차이가 나는 피드 트로우 전압(ΔVp)을 보상하여 플리커 현상이 나타나지 않게 된다.

Description

액정표시장치 및 그 구동 방법{Liquid Crystal Display and Method for Driving the same}

도 1은 통상의 액정표시장치를 개략적으로 나타내는 도면.

도 2는 액정패널 상에 형성되어진 화소에 대한 등가회로도.

도 3a는 게이트라인 시작점으로부터 가까운 TFT의 게이트단자에 공급되는 게이트전압 파형도이고, 도 3b는 게이트라인 시작점으로부터 먼 TFT의 게이트단자에 공급되는 게이트전압 파형도.

도 4는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 단면도.

도 5는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 나타내는 도면.

도 6은 도 5에 도시된 공통전압발생부의 상세회로도.

<도면의 주요부분에 대한 부호의 간단한 설명>

2 : 액정패널 4 : 게이트드라이버

6 : 데이터드라이버 8 : 공통전압발생부

10 : 상부기판 12 : 공통전극

14 : 하부기판 16, 18 : 공통전압발생부

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 플리커 보상 기능을 가지는 액정표시장치 및 그 구동방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다.

실제로, 액정표시장치는 도 1에 도시된 바와 같이 게이트라인들(GL1 내지 GLm)과 데이터라인들(DL1 내지 DLn)이 교차하게 배열된 액정패널(2)을 구비한다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 여기서, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; 이하 “TFT"라 함)의 소오스 및 드레인 단자들을 경유하여 데이터라인들(DL1 내지 DLn) 중 어느 하나에 접속되게 된다. TFT들 각각의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들(GL1 내지 GLm) 중 어느 하나에 접속되게 된다.

또한, 도 1의 액정표시장치는 게이트라인들(GL1 내지 GLm)과 접속된 게이트 드라이버(4)와, 데이터라인들(DL1 내지 DLn)에 접속된 데이터 드라이버(6)와, 공통전극에 접속되는 공통전압 발생부(8)를 구비한다. 게이트 드라이버(4)는 스캐닝신호, 즉 게이트신호를 게이트라인들(GL1 내지 GLm)에 순차적으로 공급하여 액정패널(2) 상의 화소들을 1라인분씩 순차적으로 구동하게 된다. 데이터 드라이버(6)는 게이트라인들(GL1 내지 GLm) 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들(DL1 내지 DLn) 각각에 데이터전압신호를 공급하게 된다. 공통전압 발생부(6)는 공통전극에 공통전압신호를 공급하게 된다. 이러한 액정표시장치는 액정셀별로 데이터전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시하게 된다.

이러한 액정패널에서는 게이트신호가 턴-오프되어 하강할 때 데이터라인(DL 내지 DLn)에 공급되어진 데이터전압(공통전극 전압 기준)과 액정셀에 충전되어진 액정셀 전압과의 차전압에 해당하는 피드 트로우 전압(Feed Through Voltage, ΔVp)이 발생되게 된다. 이 피드 트로우 전압(ΔVp)은 TFT의 게이트단자와 액정셀 전극 사이에 존재하는 기생용량(Cgs)에 의해 발생되는 것으로서, 게이트라인 및 데이터라인의 라인지연 특성에 의해 액정셀들에 동일한 크기의 데이터전압이 공급되어질 경우에도 액정셀들의 위치에 따라 발생되는 피드 트로우 전압(ΔVp)의 크기가 다르게 된다.

상세히 하면, 액정패널 상의 화소들은 도 2와 같은 등가회로를 가지게 된다. 도 2에서 화소는 게이트라인(GL), 데이터라인(DL) 및 공통전극(CL)사이에 접속되어진 TFT와, TFT의 소오스단자와 공통전극(CL) 사이에 접속되어진 액정셀(Clc)로 구 성되게 된다. 이와 더불어, 화소에는 TFT의 소오스단자와 게이트라인(GL) 사이에 생성되는 기생 캐패시터(Cgs)와, TFT(MN)의 드레인단자와 소오스단자 사이에 존재하는 기생 저항(Rtft)이 포함될 수밖에 없다. 여기서, 기생저항(Rtft)는 TFT가 턴-오프되는 동안의 등가저항으로서 일정하게 고정되어 있는 것은 아니다. 액정셀(Clc)는 도 3a 및 도 3b에서와 같이 게이트라인(GL)상의 게이트신호에 의해 TFT가 턴-온되는 T0로부터 Toff 까지의 기간동안 데이터라인(DL) 상의 데이터전압과 공통전극(CL) 상의 기준전압과의 차전압을 충전하게 된다. 기생 캐패시터(Cgs)는 도 3a 및 도 3b에서와 같이 게이트신호의 상승에지(T0)로부터 하강하기 시작하는 시점(T1)까지의 기간동안 고전위 게이트전압(Vgh)과 데이터라인(DL) 상의 데이터전압과의 차전압에 의한 전하량(Qcgs)를 충전하게 된다. 그리고, 게이트신호가 하강하기 시작한 시점(T1)으로부터 TFT가 턴-오프되는 시점(Toff)까지의 기간동안, 기생 캐패시터(Cgs)에 충전되어진 전하량(Qcgs) 중 일부(Qt)는 TFT의 소오스단자쪽으로 방전되게 되고 나머지 전압은 기생 캐패시터(Cgs)와 액정셀(Clc)에 재분배되게 된다. 이때, 기생 캐패시터(Cgs)로부터 액정셀(Clc)쪽으로 유입되는 전하량(Qc)이 액정셀(Clc)에 충전되어 있는 셀 전압에 영향을 주게 된다. 여기서, TFT의 기생저항(Rtft) 쪽으로 유입되는 전하량(Qt)과 액정셀(Clc)쪽으로 유입되는 전하량(Qc)의 합은 데이터전압신호, 게이트신호의 고전위전압 및 저전위전압이 모든 화소에 대하여 동일한 조건으로 변화된다면 화소들의 위치와 무관하게 일정하게 유지되게 된다. 그러나, TFT의 게이트단자에 인가되는 게이트신호의 지연량은 화소가 게이트라인(GL)의 시작점으로부터 가까운 경우에는 도 3a에서와 같이 작은 반 면에 화소가 게이트라인(GL)의 시작점으로부터 멀리 떨어진 경우에는 도 3b에서와 같이 커지게 된다. 이렇게, 게이트신호의 지연량이 화소들의 위치가 게이트라인(GL)의 시작점으로부터 멀어 질수록 커지게 된다면, 화소들의 위치가 게이트라인(GL)의 시작점으로부터 멀어짐에 따라 기생 캐패시터(Cgs)로부터 액정셀(Clc) 쪽으로 유입되는 전하량(Qc)는 적어지는 반면에 TFT(MN)의 기생저항(Rtft) 쪽으로 유입되는 전하량(Qt)는 많아지게 된다. 이로 인하여, 피드 트로우 전압(ΔVp)은 화소의 위치가 게이트라인(GL)의 시작점으로부터 멀어질수록 작아지게 된다. 다시 말하여, 피드 트로우 전압(ΔVp)은 게이트신호의 지연시간이 길어 질수록 작아지게 된다. 또한, 피드 트로우 전압(ΔVp)은 데이터라인(DL)의 라인지연 특성에 의해 데이터라인(DL)의 시작점으로부터 멀어질수록 작아지게 된다.

이상과 같이, 피드 트로우 전압(ΔVp)은 게이트라인(GL) 및 데이터라인(DL)의 라인지연 특성에 의해 액정셀의 위치에 의해 달라질 수밖에 없다. 이렇게 액정셀들의 위치에 따라 크기가 달라지는 피드 트로우 전압(ΔVp)으로 인하여 액정셀들의 광투과율이 불균일해지므로 액정패널 상에 표시되는 화상에서 플리커가 발생되어 액정패널 상에 표시되는 화상이 왜곡될 수밖에 없다.

따라서, 본 발명의 목적은 공통전극을 분할하여 액정셀들의 위치에 따라 크기가 달라지는 피드 트로우 전압(ΔVp)을 보상함으로써 플리커 현상을 제거할 수 있는 액정표시장치 및 그 구동 방법에 관한 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 상호 직교되는 방향으로 신장된 데이터라인들 및 게이트라인들의 교차부에 위치하는 박막트랜지스터, 상기 데이터라인들 및 상기 게이트라인들 사이의 화소영역에 위치하여 상기 박막트랜지스터에 의해 데이터가 공급되는 화소전극들이 형성된 하부기판과; 상기 하부기판과 대면되고 소정 크기를 가지는 다수의 블록들로 나뉘어지는 적어도 둘 이상의 블록 공통전극들이 형성된 상부기판과; 상기 게이트라인을 통해 공급되는 게이트신호의 지연량과 상기 데이터라인을 통해 공급되는 데이터신호의 지연량에 반비례하는 전압이 상기 블록 공통전극들에 공급되도록 상기 블록 공통전극들에 서로 다른 전압레벨을 가지는 공통전압들을 블록별로 공급하기 위한 공통전압 발생수단을 구비한다.
상기 블록 공통전극들은 상기 게이트라인을 통해 공급되는 게이트신호의 지연량과 상기 데이터라인을 통해 공급되는 데이터신호의 지연량에 따라 각각 다르게 설정되는 공통전압들이 입력되게끔 상기 상부기판 상에 2 행 다수 열로 분할된다.
또한, 본 발명에 따른 액정표시장치의 구동방법은 상기 화소전극들에 대면되는 공통전극을 소정 크기를 가지는 다수의 블록들로 분할하고, 상기 게이트라인을 통해 공급되는 게이트신호의 지연량과 상기 데이터라인을 통해 공급되는 데이터신호의 지연량에 반비례하여 서로 다른 전압레벨을 가지는 공통전압들을 상기 다수의 블록들로 공급한다.

삭제

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예를 도 4 내지 도 6을 참조하여 상세하게 설명하기로 한다.

본 발명에 따른 액정표시장치에서는 액정셀들의 위치에 따라 크기가 달라지는 피드 트로우 전압(ΔVp)을 보상하기 위하여 액정셀들의 위치에 따라 공통전압을 다르게 공급하게 된다. 이를 위하여, 도 4에 도시된 바와 같이 액정패널의 상부기판(10) 상에 형성되는 공통전극(12)을 다수개로 분할하게 된다. 상부기판(10)과 대향되는 하부기판(14) 상에는 전술한 바와 같이 데이터라인들과 게이트라인들이 교차하게 형성되고, 그 교차부 각각에 스위칭소자인 TFT가 형성됨과 아울러 액정셀별로 분리된 화소전극이 TFT 각각에 접속되어 형성되어진다.

예를 들면, 상부기판(10) 상의 공통전극(12)은 도 5에 도시된 액정표시장치와 같이 2k개로 분리되어질 수 있다. 도 5에서 상부측 k개의 공통전극들(UITO1 내지 UITOk)은 제1 공통전압발생부(16)에 접속되고, 하부측 k개의 공통전극들(LITO1 내지 LITOk)은 제2 공통전압발생부(18)에 접속되게 된다. 피드 트로우 전압(ΔVp)은 전술한 바와 같이 게이트라인 및 데이터신호의 지연시간이 길어질수록 작아지게 된다. 다시 말하여, 피드 트로우 전압(ΔVp)은 라인의 지연 특성에 의해 화소의 위치가 게이트라인 및 데이터라인의 시작점으로부터 멀어질수록 작아지게 된다. 이렇게 화소의 위치에 따라 달라지는 피드 트로우 전압(ΔVp)을 보상하기 위하여, 제1 공통전압발생부(16)는 첫번째 상부 공통전극(UITO1)으로부터 k번째 상부 공통전극(UITOk)으로 갈수록 점진적으로 낮아지는 k개의 상부 공통전압(V_ucom1 내지 V_ucomk)을 공급하게 된다. 아울러, 제2 공통전압발생부(18)도 첫번째 하부 공통전극(LITO1)으로부터 k번째 하부 공통전극(LITOk)으로 갈수록 점진적으로 낮아 지는 k개의 하부 공통전압(V_lcom1 내지 V_lcomk)을 공급하게 된다. 그리고, 제2 공통전압발생부(18)는 제1 공통전압발생부(16) 보다 낮은 공통전압을 공급하게 된다. 여기서, 대각선 방향으로 위치하는 공통전극 예를 들면, 두번째 상부 공통전극(UITO2)와 첫번째 하부 공통전극(LITO1)이 위치하는 액정셀들은 게이트라인 및 데이터라인의 지연특성이 비슷하게 되므로 동일레벨의 공통전압을 공급할 수도 있다. 이렇게 액정셀들의 위치에 따라 공통전압의 레벨이 점진적으로 변하게 됨으로써 액정셀들의 위치에 따라 다른 피드 트로우 전압(ΔVp)의 차이가 보상되게 된다. 다시 말하여, 액정셀들의 위치가 게이트라인 및 데이터라인의 시작점으로부터 멀어질수록 공통전압 레벨이 점진적으로 작아지게 됨으로써 액정패널 상의 모든 액정셀에서의 피드 트로우 전압(ΔVp)이 같아지게 됨과 아울러 동일한 계조의 비디오 데이터에 대하여 각 액정셀에 인가되는 전압이 같게 된다. 이에 따라, 액정패널 상에서 플리커 현상이 나타나지 않게 되고 나아가 화상이 왜곡되지 않게 된다.

도 6은 도 5에 도시된 공통전압발생부(16, 18)의 실시예를 상세하게 도시한다. 도 6의 공통전압발생부(16, 18)는 공급전압(VSS) 공급라인과 기저전압(GND) 공급라인 사이에 직렬 접속되어진 m+1 개의 저항들(R1 내지 Rm+1)과, 이들 m+1 개의 저항들(R1 내지 Rm+1) 간의 m개의 접속점들에 각각 접속되어진 k개의 증폭기(AMP1 내지 AMPk)를 포함하게 된다. m+1 개의 저항들(R1 내지 Rm+1)은 공급전압(VCC)을 분압함으로써 m개의 분전압들을 발생하게 된다. 이렇게 발생되어진 m개의 분전압들은 점진적으로 감소하는 전압레벨들 중 어느 하나를 가지게 된다. 이에 따라, 제1 증폭기(AMP1)에는 가장 높은 분전압이, 제2 증폭기(AMP2)에는 두 번째로 높은 분전압이, 그리고 제k 번째 증폭기(AMPk)에는 가장 낮은 분전압이 공급되게 된다. 이 결과, 제1 내지 제k 증폭기(AMP1 내지 AMPk) 각각에 의해 증폭되어 출력되는 제1 내지 제k 공통전압(V_com1 내지 V_comk)은 점진적으로 낮아지는 전압레벨을 가지게 된다. 이러한 공통전압발생부(16, 18)로부터의 공통전압(V_com1 내지 V_comk)이 도 5에 도시된 공통전극들(UITO1 내지 UITOk, LITO1 내지 LITOk)에 공급됨으로써 액정셀들에서의 피드 트로우 전압(ΔVp)의 차이가 보상되게 된다.

상술한 바와 같이, 본 발명에 따른 액정표시장치에서는 공통전극을 다수개로 분할하고 그 다수개의 공통전극들에 공급되어질 공통전압신호가 점진적으로 변화됨으로써 게이트라인 및 데이터라인의 지연특성에 의해 액정셀들의 위치에 따라 차이가 나는 피드 트로우 전압(ΔVp)을 보상하게 된다. 이 결과, 본 발명에 따른 액정표시장치에서는 플리커 현상이 나타나지 않게 되고 나아가 액정패널 상에 표시되는 화상이 왜곡되지 않게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

상호 직교되는 방향으로 신장된 데이터라인들 및 게이트라인들의 교차부에 위치하는 박막트랜지스터, 상기 데이터라인들 및 상기 게이트라인들 사이의 화소영역에 위치하여 상기 박막트랜지스터에 의해 데이터가 공급되는 화소전극들이 형성된 하부기판과;

상기 하부기판과 대면되고 소정 크기를 가지는 다수의 블록들로 나뉘어지는 적어도 둘 이상의 블록 공통전극들이 형성된 상부기판과;

상기 게이트라인을 통해 공급되는 게이트신호의 지연량과 상기 데이터라인을 통해 공급되는 데이터신호의 지연량에 반비례하는 전압이 상기 블록 공통전극들에 공급되도록 상기 블록 공통전극들에 서로 다른 전압레벨을 가지는 공통전압들을 블록별로 공급하기 위한 공통전압 발생수단을 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 블록 공통전극들은 상기 게이트라인을 통해 공급되는 게이트신호의 지연량과 상기 데이터라인을 통해 공급되는 데이터신호의 지연량에 따라 각각 다르게 설정되는 공통전압들이 입력되게끔 상기 상부기판 상에 2 행 다수 열로 분할되는 것을 특징으로 하는 액정표시장치.
상호 직교되는 방향으로 신장된 데이터라인들 및 게이트라인들의 교차부에 위치하는 박막트랜지스터, 데이터라인들 및 게이트라인들 사이의 화소영역에 위치하여 상기 박막트랜지스터에 의해 데이터가 공급되는 화소전극을 구비하는 액정표시장치의 구동방법에 있어서,

상기 화소전극들에 대면되는 공통전극을 소정 크기를 가지는 다수의 블록들로 분할하고,

상기 게이트라인을 통해 공급되는 게이트신호의 지연량과 상기 데이터라인을 통해 공급되는 데이터신호의 지연량에 반비례하여 서로 다른 전압레벨을 가지는 공통전압들을 상기 다수의 블록들로 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 3 항에 있어서,

상기 공통전극은 상기 게이트라인을 통해 공급되는 게이트신호의 지연량과 상기 데이터라인을 통해 공급되는 데이터신호의 지연량에 따라 설정되는 공통전압이 각각 입력되게끔 2 행 다수 열로 분할되는 액정표시장치의 구동방법.