KR100629663B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100629663B1
KR100629663B1 KR1020030065912A KR20030065912A KR100629663B1 KR 100629663 B1 KR100629663 B1 KR 100629663B1 KR 1020030065912 A KR1020030065912 A KR 1020030065912A KR 20030065912 A KR20030065912 A KR 20030065912A KR 100629663 B1 KR100629663 B1 KR 100629663B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor element
insulating resin
insulating
wiring
Prior art date
Application number
KR1020030065912A
Other languages
English (en)
Other versions
KR20040028522A (ko
Inventor
세꼬도시하루
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040028522A publication Critical patent/KR20040028522A/ko
Application granted granted Critical
Publication of KR100629663B1 publication Critical patent/KR100629663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 장치에서는, 적어도 절연성 수지의 습윤성을 조절하는 수지 튐 방지제를 함유하는 절연성 수지를 사용하여 배선 기판 위에 상기 절연성 수지를 도포한 후에 반도체 소자를 올려놓고 가압함으로써, 반도체 소자의 하방으로부터 압출되는 상기 절연성 수지와, 반도체 소자의 외주부에 존재하는 상기 절연성 수지에 의해 반도체 소자의 측면에 수지 필릿을 형성한다.
반도체 장치

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND FABRICATION PROCESS THEREOF}
도 1(a) 는 본 발명에 관한 반도체 장치의 일례를 나타내는 개략 단면도.
도 1(b) 는 본 발명에 관한 반도체 장치의 일례를 나타내는 개략 단면도.
도 1(c) 는 본 발명에 관한 반도체 장치의 일례를 나타내는 개략 단면도.
도 1(d) 는 본 발명에 관한 반도체 장치의 일례를 나타내는 개략 단면도.
도 1(e) 는 본 발명에 관한 반도체 장치의 일례를 나타내는 개략 단면도.
도 2(a) 는 본 발명에 관한 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 2(b) 는 본 발명에 관한 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 2(c) 는 본 발명에 관한 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 2(d) 는 본 발명에 관한 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 2(e) 는 본 발명에 관한 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 3(a) 는 종래의 반도체 장치의 일례를 나타내는 개략 단면도.
도 3(b) 는 종래의 반도체 장치의 일례를 나타내는 개략 단면도.
도 3(c) 는 종래의 반도체 장치의 일례를 나타내는 개략 단면도.
도 3(d) 는 종래의 반도체 장치의 일례를 나타내는 개략 단면도.
도 4(a) 는 종래의 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 4(b) 는 종래의 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 4(c) 는 종래의 반도체 장치의 다른 예를 나타내는 개략 단면도.
도 4(d) 는 종래의 반도체 장치의 다른 예를 나타내는 개략 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
1 : 절연테이프 (절연성 기판) 2 : 패턴 형상의 배선
3 : 반도체 소자 4 : 접속부
5 : 솔더 레지스트 6 : 돌기전극
7 : 절연성 수지 11 : 수지 필렛
12 : 절연성 수지 13 : 접속부
14 : 절연성 수지 20 : 배선기판
21 : 도전성 입자
본 발명은 반도체 소자를 구비하는 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 플렉시블 배선 기판 위에 반도체 소자가 접합되어 탑재된 COF (Chip On Film) 라고 불리는 반도체 장치 (이하, COF 라 함) 와 그 제조 방법에 관한 것이다.
최근, 휴대 전화, 휴대 정보 단말을 비롯한 전자 기기의 소형화, 박형화, 경량화는 눈부신 속도로 진전되고 있다. 이에 수반하여 이들 전자 기기에 탑재되 는 반도체 장치를 비롯한 온갖 부품에 대해서도 동일한 소형화, 경량화, 고기능화, 고성능화, 고밀도화가 진행되고 있다.
상기 기술한 상황 하에서, 반도체 장치는 박막의 절연 테이프 위에 배선을 형성하여 이루어지는 배선 기판 위에 반도체 소자를 실장함으로써, 형체의 고밀도화를 도모함과 동시에 박형화나 경량화를 실현하고 있다.
상기와 같은 반도체 장치로는 TCP (Tape Carrier Package) 나 COF 가 알려져 있다. COF 는 반도체 소자를 탑재하기 위한 개구부를 갖고 있지 않으며, 반도체 소자가 박막의 절연 테이프 위에 접합되어 탑재되어 있다. COF 에서는 그 사용 목적에 따라 자유롭게 절곡할 수 있는 박막의 절연 테이프가 사용된다. 이 절연 테이프의 표면에는 패턴 형상으로 배선이 형성되고, 플렉시블 배선 기판으로 되어 있다. 패턴 형상의 배선은 반도체 소자가 갖는 돌기 전극과 전기적으로 접속된다. 또한, 외부 접속용 커넥터부는 액정 패널이나 프린트 기판 등에 접속된다.
또한, 제조 과정에서는 패턴 형상으로 형성된 배선에서의 상기 반도체 소자나 외부 접속용 커넥터부 이외의 노출부는 솔더 레지스트를 도포함으로써 절연 상태를 확보한다.
상기 COF 의 제조 방법의 하나로서, MBB (Micro Bump Bonding) 나, 최근 주목받고 있는 NCP (Non Conductive Paste), 또는 ACP (Anisotropic Conductive Paste) 를 사용한 접속에 의한 수지 밀봉 방법이 있다. 이것들은 다(多)핀, 협(狹)피치, 및 에지 터치에 유효한 기술로, 반도체 소자와 플렉시블 배선 기판 사 이에 절연성 수지를 개재시켜 반도체 소자의 돌기 전극과 플렉시블 배선 기판 위의 배선을 접속함과 동시에 수지 밀봉하는 방법이다.
종래의 MBB 기술을 이용한 COF 의 제조 방법으로는 예컨대 ① 일본국 특허 공보「일본 특허 공보 평2-7180」(1990 년 2 월 15 일 공고) 나, ② 일본국 특허 공보「일본 특허 공보 평 7-77227」(1995 년 8 월 16 일 공고) 에 개시되어 있는 기술이 알려져 있다.
상기 ① 의 기술에서는 도 3(a) 에 나타내는 바와 같이, 먼저 절연 테이프 (1) 위에 패턴 형상의 배선 (2) 을 형성하여 이루어지는 배선 기판 (20) 위에, 솔더 레지스트 (5) 를 도포함으로써 배선 (2) 을 피복한다. 그러나, 반도체 소자와 접속하는 부위 (접속부 (4) 라고 함) 나 상기 커넥터부에는 솔더 레지스트 (5) 를 도포하지 않는다.
다음에, 도 3(b) 에 나타내는 바와 같이, 접속부 (4) 에 절연성 수지 (14) 를 도포하고, 도 3(c) 에 나타내는 바와 같이 반도체 소자 (3) 의 돌기 전극 (6; 범프) 과 배선 (2) 의 접속부 (4) 를 위치 정렬시켜 화살표 A 로 나타내는 바와 같이 반도체 소자 (3) 를 상방으로부터 가압한다. 이 가압에 의해 화살표 B 에 나타내는 바와 같이 반도체 소자 (3) 의 하부로부터 절연성 수지 (14) 가 눌려 퍼져서 돌기 전극 (6) 과 배선 (2) 의 접속부 (4) 가 전기적으로 접속되도록 접촉함과 동시에 반도체 소자 (3) 의 주연까지 절연성 수지 (14) 가 흘러나온다.
그 후, 도 3(d) 에 나타내는 바와 같이 상기 상태에서 절연성 수지 (14) 를 경화시킴으로써, 반도체 소자 (3) 를 배선 기판 (20) 위에 고정한다. 또한, 상 기 절연성 수지 (14) 로는 일반적으로 광경화성 수지 또는 열경화성 수지가 사용되므로, 화살표 D 에 나타내는 바와 같이 빛을 조사하거나 가열함으로써 상기 절연성 수지 (14) 는 경화된다.
다음에, 상기 ② 의 기술에서는 도 4(a) ∼ 도 4(c) 에 나타내는 바와 같이, 반도체 소자 (3) 의 돌기 전극 (6) 과 배선 (2) 의 접속부 (4) 를 위치 정렬시켜 반도체 소자 (3) 의 상방으로부터 가압하는 점까지는 상기 ① 의 기술과 동일하다. 그러나, 도 4(d) 에 나타내는 바와 같이 반도체 소자 (3) 를 가압한 상태에서, 또한, 화살표 C 에 나타내는 바와 같이 펄스 가열 툴에 전류를 통하게 하여 반도체 소자 (3) 를 가열한다. 그럼으로써, 절연성 수지 (14) 를 경화시켜 반도체 소자 (3) 의 돌기 전극 (6) 을 배선 (2) 의 접속부 (4) 에 전기적으로 접속시킨 상태에서 반도체 소자 (3) 를 배선 기판 (20) 위에 고정시킨다.
그러나, 상기 종래 기술에서는 수지 밀봉 강도나 신뢰성이 낮아진다는 문제가 있다. 또한, 절연성 수지가 반도체 소자를 가압 및 가열하는 툴을 타고 올라가 제조 과정상에 문제가 생긴다. 따라서, 상기 종래 기술은 수지 밀봉 기술로서 충분치 못하다.
구체적으로는, 상기 ① 의 기술이나 ② 의 기술도 도 3(c) 또는 도 4(c) 에 나타내는 바와 같이, 반도체 소자 (3) 의 돌기 전극 (6) 과 배선 (2) 의 접속부 (4) 를 위치 정렬시켜 반도체 소자 (3) 의 상방으로부터 가압함으로써, 절연성 수지 (14) 를 반도체 소자 (3) 의 외주에 눌려 퍼지게 한다.
따라서, 절연성 수지 (14) 의 도포량이 적은 경우, 그 습윤성이 작기 때문 에, 반도체 소자 (3) 를 가압하여도 절연성 수지 (14) 가 퍼지지 않고, 반도체 소자 (3) 근방에 체류한다는, 화살표 E 에 나타내는 바와 같은「수지 튐」현상이 발생된다. 그 결과, 반도체 소자 (3) 의 외측에 있는 배선 (2) 이 솔더 레지스트 (5) 의 내측에서 노출되기 쉽다. 이와 함께, 반도체 소자 (3) 의 측면에 형성된 반도체 소자 (3) 를 고정시키기 위한 수지 필릿이 작아진다. 따라서, 수지 밀봉 강도나 신뢰성은 저하된다.
한편, 절연성 수지 (14) 의 도포량을 많게 하면 절연성 수지 (14) 는 솔더 레지스트 (5) 까지 도달하기 쉽기 때문에, 배선 (2) 이 노출되는 등의 문제는 해결된다. 그러나, 화살표 E 에 나타내는 수지 튐에 의해 반도체 소자 (3) 의 돌기 전극 (6) 과 배선 (2) 의 접속부 (4) 를 압접시킬 때, 화살표 F 에 나타내는 바와 같이 반도체 소자 (3) 의 측면을 절연성 수지 (14) 가 타고 올라간다. 그 결과, 반도체 소자 (3) 를 가압 및 가열하기 위한 툴에 절연성 수지 (14) 가 부착된다는 문제가 발생한다.
특히, 최근에는 반도체 장치의 박형화가 도모되고 있으며, 이에 대응하여 반도체 소자의 두께도 작아지고 있으므로, 상기 화살표 F 로 나타내는 바와 같은 수지의 타고 오름은 큰 문제가 되고 있다.
본 발명은 상기 문제를 감안하여 이루어진 것으로, 그 목적은 수지 밀봉 강도나 신뢰성 향상을 도모함과 동시에, 절연성 수지의 타고 오름 (rise) 으로 인한 제조 과정상의 문제 발생도 회피할 수 있는 고성능 고품질의 반도체 장치와 그 제 조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명의 반도체 장치는 패턴 형상으로 형성된 배선을 갖는 절연성 기판과, 돌기 전극을 통해 이 배선에 전기적으로 접속되는 반도체 소자와, 이 반도체 소자를 고정시키는 수지 필릿 (fillet) 을 구비하고, 상기 수지 필릿은 적어도 절연성 수지의 습윤성을 조절하는 수지 튐 방지제 (anti-repellent) 를 함유하는 절연성 수지로 이루어지는 구성이다.
상기 구성에 따르면 수지 튐 방지제를 함유하는 수지를 사용하여 절연성 수지를 형성하므로, 반도체 소자를 배선에 전기적으로 접합할 때에, 반도체 소자의 외측에 위치하는 배선이 솔더 레지스트의 내측에서 노출되는 것을 방지할 수 있다. 이와 함께, 반도체 소자의 하방으로부터 주위에 형성되는 수지 필릿의 크기를 증가시킬 수 있다. 즉, 수지 필릿에 의한 반도체 소자와 절연성 기판의 접합을 강고하게 할 수 있다.
그 결과, 수지 밀봉 강도나 신뢰성을 향상시킬 수 있다. 또한, 제조 과정에서, 반도체 소자를 가압하여 배선과 접속시킬 때에, 절연성 수지가 반도체 소자의 측면을 타고 올라가 반도체 소자를 가압 및 가열하는 툴에 부착되는 것을 방지할 수 있다. 그 결과, 제조 과정상에서의 문제 발생도 회피할 수 있다.
또한, 상기 목적을 달성하기 위해 본 발명의 반도체 장치의 제조 방법은 적어도 절연성 기판 위에 형성된 패턴 형상의 배선에 대해, 반도체 소자를 탑재하는 부위를 남기고 솔더 레지스트를 피복하는 솔더 레지스트 피복 공정과, 이 솔더 레 지스트 피복 공정 후에, 반도체 소자를 탑재하는 부위를 포함하는 영역에 절연성 수지를 도포하는 절연성 수지 도포 공정과, 도포된 절연성 수지에 반도체 소자를 올려놓고 절연성 기판에 가압함으로써, 이 반도체 소자가 갖는 돌기 전극과 상기 배선을 전기적으로 접속하는 반도체 소자 가압 공정을 갖고, 상기 절연성 수지 도포 공정에서는 적어도 절연성 수지의 습윤성을 조절하는 수지 튐 방지제를 함유하는 절연성 수지를 사용함과 동시에, 상기 반도체 소자 가압 공정에 의해 반도체 소자의 하방으로부터 압출되는 절연성 수지와, 반도체 소자의 외주부에 존재하는 절연성 수지에 의해 반도체 소자의 측면에 수지 필릿이 형성되도록 절연성 수지를 도포하는 방법이다.
상기 방법에 따르면 절연성 수지 도포 공정에서 수지 튐 방지제를 함유하는 수지를 도포함으로써, 그 후의 반도체 소자 가압 공정에서는 반도체 소자의 외측에 위치하는 배선이 솔더 레지스트의 내측에서 노출되는 것을 방지함과 동시에 반도체 소자의 하방으로부터 주위에 형성되는 수지 필릿을 사이즈 업할 수 있다. 즉 수지 필릿에 의한 반도체 소자와 절연성 기판의 접합을 강고하게 할 수 있다.
그 결과, 수지 밀봉 강도나 신뢰성을 향상시킬 수 있다. 또한, 제조 과정에서, 반도체 소자를 가압하여 배선과 접속시킬 때에 절연성 수지가 반도체 소자의 측면을 타고 올라가 반도체 소자를 가압 및 가열하는 툴에 부착되는 것을 방지할 수 있다. 그 결과, 제조 과정상에서의 문제 발생도 회피하여 반도체 장치를 제조할 수 있다.
본 발명의 다른 목적, 특징, 및 우수한 점은 다음에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음 설명을 통해 명백해질 것이다.
[실시 형태 1]
본 발명에서의 일 실시 형태에 대해 도 1(a) ∼ 도 1(e) 를 참조하여 설명하면 다음과 같다. 또한, 본 발명은 이에 한정되는 것은 아니다.
본 발명의 반도체 장치는 절연성 기판 위에 패턴 형상으로 형성된 배선을 가짐과 동시에, 반도체 소자를 돌기 전극을 통해 이 배선에 전기적으로 접속하고, 또한, 이 반도체 소자와 절연성 기판 사이 및 반도체 소자 주위에 수지층 및 수지 필릿을 형성하여 이루어지는 반도체 장치에서, 절연성 수지의 습윤성을 조절하는 수지 튐 방지제를 함유하는 절연성 수지를 사용하여 상기 수지 필릿을 형성한다.
보다 구체적으로는 도 1(e) 에 나타내는 바와 같이 본 실시 형태에서의 반도체 장치는 배선 기판 (20), 반도체 소자 (3), 수지 필릿 (11) 등을 구비하고 있다.
배선 기판 (20) 은 절연성 기판으로서의 절연 테이프 (1), 그 표면에 형성되어 있는 패턴 형상의 배선 (2), 및 솔더 레지스트 (5) 로 되어 있다. 상기 절연 테이프 (1) 는 절연성이고, 그 표면에 패턴 형상의 배선 (2) 을 형성할 수 있는 것이면 특별히 한정되지 않지만 자유롭게 절곡할 수 있는 것이 바람직하다. 구체적으로는 폴리이미드, 캡톤 등의 폴리이미드계 절연 테이프가 바람직하게 사용된다. 폴리이미드계 절연 테이프의 두께는 특별히 한정되는 것은 아니지만 높은 유연성을 확보하기 위해서는 박형이 바람직하다. 구체적으로는 15 ∼ 40 ㎛ 의 범위내가 바람직하고, 보다 구체적으로는 예컨대 15 ㎛, 20 ㎛, 25 ㎛, 38 ㎛, 또 는 40 ㎛ 의 두께가 바람직하다.
상기 패턴 형상의 배선 (2) 으로는 반도체 장치의 구성이나 용도에 따라 적절히 패턴 형상으로 형성되고, 도전성을 구비하면 특별히 한정되는 것은 아니지만, 예컨대 금속 박막으로 이루어지는 배선을 들 수 있다. 이 배선 (2) 에 사용되는 금속은 특별히 한정되는 것은 아니지만 구리가 바람직하다. 또한, 배선 (2) 은 박막 형상으로 되어 있으면 되며, 동박이 바람직하고, 그 두께는 통상 5 ∼ 18 ㎛ 의 범위내가 바람직하고, 보다 구체적으로는 예컨대 5 ㎛, 8 ㎛, 9 ㎛, 12 ㎛, 또는 18 ㎛ 의 두께가 바람직하다.
또한, 상기 배선 (2) 이 동박으로 형성되어 있는 경우에는 배선 (2) 의 열화를 막기 위해 그 표면을 도금해 두는 것이 바람직하다. 도금에 이용하는 금속은 특별히 한정되지 않지만 주석 도금이나 금 도금 등이 바람직하다. 또한, 설명의 편의상 도 1(a) ∼ 도 1(e) 에는 도금은 기재하지 않는다.
상기 절연 테이프 (1) 위에 패턴 형상의 배선 (2) 을 형성하는 방법, 및 배선 (2) 표면에 도금을 실시하는 방법은 특별히 한정되지 않고 종래의 공지된 방법을 바람직하게 이용할 수 있다.
상기와 같이 박형으로 자유롭게 절곡할 수 있는 배선 기판 (20) 을 사용하면 COF 타입의 반도체 장치를 제조할 수 있다.
상기 COF 나 TCP 등은 플렉시블 배선 기판 위에 반도체 소자가 접합되어 탑재된 구성의 반도체 장치이고, 특히 액정 표시 장치에 흔히 사용된다. 구체적으로는 반도체 소자로서 액정 드라이버 IC 를 탑재함으로써, 상기 COF 나 TCP 를, 액정 패널을 구동하는 액정 드라이버로 할 수 있다. 이 액정 드라이버를 액정 패널과 조합함으로써 액정 모듈을 형성하여 각종 전자 기기에 표시부로서 탑재할 수 있다.
여기서, TCP 는 절연 테이프 위의 반도체 소자가 탑재되는 부분에, 미리 디바이스 홀이라고 불리는 관통된 개구부가 형성되어 있다. 그리고, 내부 리드라고 불리는 패턴 형상의 배선의 선단부가 디바이스 홀로부터 외팔보 (cantilever) 형상으로 돌출된 상태에서, 내부 리드와 반도체 소자가 전기적으로 접속된다.
이에 비해 COF 는 절연 테이프에 반도체 소자를 탑재하기 위한 개구부가 없으며, 반도체 소자가 갖는 전극과 접속되는 패턴 형상의 배선은 절연 테이프의 표면 위에 배치된 상태로 되어 있다.
COF 는 반도체 패키지의 하나인 TCP 를 사용한 실장보다 고밀도화가 가능하여 복잡한 공간에 실장하는 데에 유리한 탑재 방법이다.
여기서, 종래의 MBB 기술을 이용한 COF 타입의 반도체 장치에서는 전술한 바와 같이, 수지 밀봉 강도나 신뢰성 저하, 또는 제조 과정상에서의 문제가 보다 현저히 발생될 우려가 있다. 그러나, 후술하는 바와 같이 본 발명에 따르면 이들 문제의 발생을 보다 확실히 회피하여 고성능 고품질의 반도체 장치를 제조할 수 있다.
또한, 본 실시 형태에서는 상기 절연 테이프 (1) 를 사용하여 배선 기판 (20) 을 형성하고 있는데 물론 본 발명은 이에 한정되는 것은 아니며, 종래의 공지된 각종 절연성 기판 위에 패턴 형상의 배선 (2) 을 형성함으로써 배선 기판 (20) 을 형성할 수 있다.
즉, 본 발명의 적용 범위는 COF 타입의 반도체 장치에만 한정되는 것은 아니고, 패턴 형상의 배선이 형성된 절연성 기판 위에 반도체 소자를 탑재하는 구성의 반도체 장치에 널리 응용할 수 있다.
상기 반도체 소자 (3) 는 반도체 장치의 용도에 따른 각종 집적 회로를 포함하고 있는 구성이라면 특별히 한정되지 않고, 종래의 공지된 반도체 칩이나 IC 등을 사용할 수 있다.
여기서, 상기 반도체 소자 (3) 에는 돌기 전극 (6) 이 형성되어 있다. 이 돌기 전극 (6) 은 반도체 소자 (3) 와 배선 (2) 을 전기적으로 접속하는 것이다. 상기 돌기 전극 (6) 으로는 예컨대 범프 등이 바람직하게 사용되지만 특별히 한정되는 것은 아니다. 또한, 돌기 전극 (6; 범프) 의 재질로는 도전성을 갖고 배선 (2) 과 양호하게 접속할 수 있는 재질이라면 특별히 한정되지 않는다. 예컨대 금속이 바람직하게 사용된다. 또한, 배선 (2) 에서 돌기 전극 (6) 과 전기적인 접속을 달성하는 부위를 이하 접속부 (4) 라고 한다.
배선 기판 (20) 에서, 접속부 (4), 및 도시하지 않은 외부 접속용 커넥터부 이외에는 솔더 레지스트 (5) 가 도포되어 있다. 바꿔 말하면 배선 (2) 에서의 접속부 (4) 및 커넥터부 근방은 솔더 레지스트 (5) 에 피복되지 않고, 제조 과정에서 반도체 소자 (3) 의 돌기 전극 (6) 및 외부 디바이스 부분과 접속할 수 있도록 노출되어 있다.
이 솔더 레지스트 (5) 는 프린트 배선판 위의 특정 영역에 실시하는 내열성 피복 재료로 패턴 형상의 배선 (2) 의 절연 상태를 확보한다. 솔더 레지스트 (5) 의 구체적인 종류는 특별히 한정되지 않고 종래의 공지된 것을 바람직하게 사용할 수 있다.
상기 수지 필릿 (11) 은 절연성 수지로 이루어지고, 반도체 소자 (3) 를 돌기 전극 (6) 을 통해 배선 (2) 의 접속부 (4) 에 전기적으로 접속한 상태로 고정되어 있다. 본 실시 형태에서는 이 수지 필릿 (11) 은 수지 튐 방지제를 함유하는 절연성 수지 (7) 로 이루어져 있다.
상기 수지 튐 방지제를 함유하는 절연성 수지 (7) 로 사용되는 절연성 수지는 반도체 소자 (3) 의 돌기 전극 (6) 이외의 부분과 배선 (2) 사이를 절연 가능하게 하는 것이면 특별히 한정되지 않는다. 본 발명에서는 광경화성 수지 또는 열경화성 수지가 바람직하게 사용된다. 이들 수지를 사용하면 빛을 조사하거나 열을 가함으로써 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 쉽게 경화시킬 수 있다.
상기 광경화성 수지 또는 열경화성 수지의 보다 구체적인 예는 특별히 한정되지 않지만, 예컨대 에폭시 수지, 아크릴 수지 등을 바람직하게 사용할 수 있다.
상기 수지 튐 방지제란 절연성 수지의 습윤성을 조절하는 것이다. 또한, 수지 튐 방지제에 대해서는 후술하는 본 발명에 관한 반도체 장치의 제조 방법과 함께 설명한다.
본 실시 형태의 반도체 장치에서는 도시하지 않지만 배선 (2) 에서의 외부 접속용 커넥터부에 액정 패널이나 프린트 기판 등의 각종 디바이스 부분이 접속된 다. 이 커넥터부의 구성도 특별히 한정되는 것은 아니고, 접속되는 디바이스 부품의 종류에 따라 적절한 구성이 선택된다.
본 실시 형태의 반도체 장치의 제조 방법은 솔더 레지스트 피복 공정과, 절연성 수지 도포 공정과, 반도체 소자 가압 공정을 포함하고 있다.
상기 솔더 레지스트 피복 공정은 도 1(a) 에 나타내는 바와 같이 적어도 절연 테이프 (1) 표면에 형성되는 패턴 형상의 배선 (2) 에 대해 반도체 소자 (3) 를 탑재하는 부위, 즉 배선 (2) 에서의 접속부 (4) 를 남기고 솔더 레지스트 (5) 를 피복하는 공정이다.
상기 솔더 레지스트 (5) 를 형성하는 경우에 접속부 (4) 를 어느 정도 남기는지에 대해서는 특별히 한정되지 않고, 반도체 소자 (3) 에서의 돌기 전극 (6) 이 배선 (2) 에 확실하게 접속할 수 있는 정도로 배선 (2) 이 노출되어 있으면 된다. 또한, 배선 (2) 을 피복하도록 솔더 레지스트 (5) 를 형성하는 방법이나 그 조건은 특별히 한정되지 않고 종래의 공지된 도포 방법을 바람직하게 사용할 수 있다.
상기 절연성 수지 도포 공정은 도 1(b) 에 나타내는 바와 같이, 상기 솔더 레지스트 피복 공정 후에 상기 배선 (2) 에서의 접속부 (4) 를 포함하는 영역에, 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 도포하는 공정이다. 이 공정에서 실시되는 수지 튐 방지제를 함유하는 절연성 수지 (7) 의 도포 방법은 특별히 한정되지 않고, 그 후의 반도체 소자 가압 공정에서, 반도체 소자 (3) 의 하방으로부터 압출되는 수지 튐 방지제를 함유하는 절연성 수지 (7) 와, 반도체 소자 (3) 의 외주부에 존재하는 수지 튐 방지제를 함유하는 절연성 수지 (7) 에 의해 반도체 소자 (3) 의 측면에 수지 필릿 (11) 이 형성되도록 도포하면 된다. 구체적으로는 종래의 공지된 도포 방법을 바람직하게 사용할 수 있다.
여기서, 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 도포하는 영역인「접속부 (4) 를 포함하는 영역」은 구체적으로는 특별히 한정되지 않는다. 적어도 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 주위의 솔더 레지스트 (5) 에 접촉시키거나, 또는 일부가 솔더 레지스트 (5) 에 피복되거나, 또는 솔더 레지스트 (5) 부근까지 도포하여 솔더 레지스트 (5) 까지 번지게 함으로써 솔더 레지스트 (5) 에 피복하는 영역이다.
상기와 같이, 솔더 레지스트 (5) 에 접촉하거나, 그 일부를 피복하도록 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 도포하면 반도체 소자 (3) 의 외측에 위치하는 배선 (2) 이 솔더 레지스트 (5) 의 내측, 즉 솔더 레지스트 (5) 를 형성하지 않은 영역에서 노출되는 것을 보다 확실히 방지할 수 있다. 또한, 후술하는 바와 같이 반도체 소자 가압 공정에서 수지 필릿 (11) 을 확실히 형성할 수 있다.
상기 반도체 소자 가압 공정은 도 1(c) 에 나타내는 바와 같이, 도포된 수지 튐 방지제를 함유하는 절연성 수지 (7) 의 상방에 반도체 소자 (3) 를 올려놓고 배선 기판 (20) 의 표면측으로 가압 (도면에서 화살표 A) 함으로써 이 반도체 소자 (3) 의 돌기 전극 (6) 과 상기 배선 (2) 의 접속부 (4) 를 전기적으로 접속하는 공정이다.
반도체 소자 (3) 를 가압하는 수단 (가압 수단) 에 대해서는 특별히 한정되지 않고 종래의 공지된 가압 툴을 바람직하게 사용할 수 있다. 특히 펄스 가열 툴을 사용하는 것이 바람직하다. 또한, 가압 조건에 대해서도 특별히 한정되지 않고, 반도체 소자 (3) 가 가압에 의해 파손되지 않고, 또한, 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 압출하여 돌기 전극 (6) 과 접속부 (4) 를 충분히 접촉시켜 전기적인 접속을 실현할 수 있는 압력이면 된다.
여기서, 본 실시 형태에서는 상기 절연성 수지 도포 공정에서는 적어도 상기 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 사용하고 있기 때문에 상기 절연성 수지 (7) 의 습윤성을 향상시킬 수 있고, 각종 문제 발생을 회피할 수 있다. 이하, 절연성 수지의 습윤성 조절에 대해 설명한다.
고체 표면은 통상 공기와 접촉하고, 고체가 기체를 흡착함으로써, 고체-기체의 계면이 형성된다. 여기서, 액체가 고체에 직접 접촉하기 위해서는 기체-고체의 계면을 밀어 내고 고체-액체의 계면을 형성해야만 한다. 이렇게, 고체-기체의 계면이 소실되고 새롭게 고체-액체의 계면이 생기는 것을「습윤」이라고 한다.
상기 수지 필릿 (11) 은 상기 기술한 바와 같이, 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 배선 기판 (20) 위에 도포한 후에, 반도체 소자 (3) 를 상방으로부터 가압한 다음, 이 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 경화시킴으로써 형성된다.
그런데, 종래의 절연성 수지 (14; 도 3(c) 또는 도 4(c) 참조) 는 습윤성이 작기 때문에, 배선 (2) 표면이나 솔더 레지스트 (5) 근방까지 퍼지지 않는다는, 전술한「수지 튐」현상이 발생된다. 그러므로, 절연성 수지 (14) 의 도포량이 적 으면 솔더 레지스트를 형성하지 않은 영역에서 배선 (2) 이 노출되기 쉬워짐과 동시에 수지 필릿 (11) 이 작아진다는 문제가 생긴다. 한편, 도포량이 많으면 상기 수지 튐에 의해, 반도체 소자 (3) 의 측면을 종래의 절연성 수지 (14) 가 너무 많이 타고 올라가 가압 및 가열 툴에 종래의 절연성 수지 (14) 가 부착된다는 문제가 생긴다.
이에 비해, 본 실시 형태에서는 상기 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 사용하기 때문에, 습윤성이 향상되어 수지 튐이 잘 발생되지 않는다. 또한, 이 습윤성이란 절연성 수지의 배선 (2), 절연성 기판 (1), 또는 솔더 레지스트 (5) 에 쉽게 젖어들어가는 성질을 가리키는 것으로 한다.
그 결과, 도 1(d) 에 나타내는 바와 같이 반도체 소자 가압 공정에서, 반도체 소자 (3) 의 가압 (화살표 A) 에 의해 압출된 수지 튐 방지제를 함유하는 절연성 수지 (7) 가 반도체 소자 주위에 양호하게 퍼져 (화살표 B), 솔더 레지스트를 형성하지 않은 영역에서 배선 (2) 이 노출되는 것을 회피할 수 있다. 게다가 수지 튐이 발생되기 어렵다는 점에서, 상기 타고 오름을 억제할 수 있고, 그 결과 가압 및 가열 툴에 접촉하지 않을 정도로 반도체 소자 (3) 의 측면에 수지 튐 방지제를 함유하는 절연성 수지 (7) 가 적절히 부착되어 양호한 수지 필릿 (11) 을 형성할 수 있다.
본 실시 형태에서 사용되는 수지 튐 방지제로는 절연성 수지의 습윤성을 조절하는 것이면 특별히 한정되지 않지만, 구체적으로는 계면 활성제가 바람직하게 사용된다. 계면 활성제를 수지 튐 방지제로 사용함으로써, 절연성 수지의 수지 튐 발생을 회피할 수 있다. 그 결과, 수지 밀봉 강도나 신뢰성을 향상시킬 수 있음과 동시에, 제조 과정상에서의 문제도 효율적으로 회피할 수 있다.
상기 계면 활성제는 절연성 수지의 종류에 따라 적절히 선택하는 것으로, 그 종류, 함유량 등은 특별히 한정되지 않는다.
본 실시 형태에서의 반도체 장치의 제조 방법에서는 반도체 소자 가압 공정 후에 수지 필릿 (11) 을 형성한 수지 튐 방지제를 함유하는 절연성 수지 (7) 를 경화시키는 수지 경화 공정을 실시한다. 수지 경화 공정에서의 수지 경화 조건은 특별히 한정되지 않고, 수지 튐 방지제를 함유하는 절연성 수지 (7) 로서 선택된 수지의 종류에 따라 적절한 조건을 설정하면 된다. 본 실시 형태에서는 상기 수지 튐 방지제를 함유하는 절연성 수지 (7) 로서 사용하는 절연성 수지는 광경화성 수지 또는 열경화성 수지를 사용하는 것이 바람직하므로, 수지 경화 공정에서는 수지 튐 방지제를 함유하는 절연성 수지 (7) 로 형성되는 수지 필릿 (11) 에 빛을 조사하거나, 경우에 따라서는 배선 기판 (20) 을 통해 반도체 소자 (3) 와 배선 기판 (20) 사이의 절연성 수지 (7) 에 빛을 조사하거나, 또는 수지를 가열하면 된다.
예컨대 열경화성 수지를 사용한 경우에는 펄스 가열 툴로 반도체 소자 (3) 를 가압한 상태에서, 도 1(e) 에 나타내는 바와 같이, 예컨대 열경화성 수지로서 에폭시 수지를 사용한 경우에는 230 ∼ 250 ℃ 의 범위내에서 가열 (도면에서 화살표 C) 한다. 그럼으로써, 수지가 경화되고 배선 기판 (20) 표면 위에 반도체 소자 (3) 를 전기적으로 접속한 상태에서 고정시킬 수 있다.
이렇게, 본 발명에서는 수지 튐 방지제를 함유하는 수지를 사용하여 수지 필 릿을 형성하므로, 반도체 소자를 배선에 전기적으로 접합할 때에, 반도체 소자의 외측에 위치하는 배선이 솔더 레지스트의 내측에서 노출되는 것을 방지할 수 있음과 동시에, 반도체 소자의 하방으로부터 주위에 형성되는 수지 필릿을 사이즈 업할 수 있다. 그 결과, 수지 밀봉 강도나 신뢰성을 향상시킬 수 있다.
또한, 제조 과정에서 반도체 소자를 가압하여 배선과 접속시킬 때에, 절연성 수지가 반도체 소자의 측면을 타고 올라가 반도체 소자를 가압 및 가열하는 툴에 부착되는 것을 방지할 수 있다. 그 결과, 제조 과정상에서의 문제 발생도 회피할 수 있다.
그러므로, 본 발명은 특히 COF 타입의 반도체 장치를 제조하는 분야에 바람직하게 사용할 수 있고, 나아가서는 이 COF 타입의 반도체 장치를 사용한 각종 전자 기기, 예컨대 휴대 전화, 휴대 정보 단말, 액정 표시용 패널 등을 제조하는 분야에 바람직하게 사용할 수 있다.
[실시 형태 2]
본 발명에서의 다른 실시 형태에 대해 도 2(a) ∼ 도 2(e) 를 참조하여 설명하면 다음과 같다. 또한, 본 발명은 이에 한정되는 것은 아니다. 또한, 설명의 편의상 상기 실시 형태 1 에서 설명한 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.
상기 실시 형태 1 에서는 수지 필릿 (11) 은 수지 튐 방지제를 함유하는 절연성 수지 (7) 로 이루어져 있으나, 본 실시 형태에서는 도 2(e) 에 나타내는 바와 같이, 수지 필릿 (11) 은 수지 튐 방지제를 함유하고 또한, 도전성 입자 (21) 를 분산시킨 절연성 수지 (12) 로 이루어져 있다.
수지 필릿 (11) 을 형성하는 수지 튐 방지제를 함유하는 절연성 수지 (12) 중에 도전성 입자 (21) 가 분산되어 있으면 도전성 입자 (21) 를 통해 반도체 소자 (3) 의 돌기 전극 (6) 과 절연 테이프 (1) 위의 배선 (2) 의 접속부 (4) 를 접속할 수 있다. 그 결과, 반도체 소자 (3) 와 배선 (2) 의 전기적 접속을 보다 확실하게 할 수 있다.
본 발명에서 사용되는 상기 도전성 입자 (21) 로는 특별히 한정되는 것은 아니지만, 구체적으로는 예컨대 금 코팅 수지 입자, 니켈 입자 등이 바람직하게 사용된다.
또한, 수지 튐 방지제를 함유하는 절연성 수지 중에 도전성 입자 (21) 를 분산시키는 방법은 특별히 한정되지 않고, 경화 전의 수지 튐 방지제를 함유하는 절연성 수지에 도전성 입자 (21) 를 첨가하여 공지된 방법으로 혼합하면 된다. 또한, 도전성 입자 (21) 를 수지 튐 방지제를 함유하는 절연성 수지 중에 분산시킨 상태에 대해서도 특별히 한정되는 것은 아니고, 도전성 입자 (21) 의 종류, 입경 등에 따라 소정량의 수지 튐 방지제를 함유하는 절연성 수지에 적절한 양의 도전성 입자 (21) 를 첨가하여 충분히 혼합하면 된다.
다음에, 본 실시 형태에서의 반도체 장치의 제조 방법에 대해서도 설명한다. 도 2(a) ∼ 도 2(e) 에 나타내는 바와 같이, 본 실시 형태에서의 제조 방법에서는 상기 실시 형태 1 과 동일하게 솔더 레지스트 피복 공정, 절연성 수지 도포 공정, 반도체 소자 가압 공정, 수지 경화 공정을 갖고 있다. 그리고, 각 공정에서의 조작도 상기 실시 형태 1 과 동일하다. 그러나, 도 2(b) ∼ 도 2(e) 에 나타내는 바와 같이 상기 수지 튐 방지제를 함유하고, 또한, 도전성 입자 (21) 를 분산시킨 절연성 수지 (12) 를 사용하여 반도체 장치를 제조하는 점이 다르다. 이러한 수지 튐 방지제를 함유하고, 또한, 도전성 입자 (21) 를 분산시킨 절연성 수지 (12) 를 사용하면 도 2(e) 에 나타내는 바와 같이, 예컨대 부재 번호 13 으로 표시하는 접속 부분에서, 도전성 입자 (21) 를 통해 반도체 소자 (3) 를 배선 (2) 에 전기적으로 접속시켜 반도체 장치를 제조할 수 있다.
이렇게, 본 실시 형태의 반도체 장치 및 그 제조 방법에서는 적어도 수지 튐 방지제가 함유되어 있는 절연성 수지가 사용되면 된다. 또한, 반도체 소자 (3) 와 배선 (2) 의 접속 신뢰성을 향상시킬 목적으로 상기 도전성 입자 (21) 처럼 다른 재료가 절연성 수지 중에 함유되어 있어도 된다.
이상, 실시 형태 1 및 2 에 나타낸 바와 같은 본 발명에 관한 반도체 장치는 상기 구성에 더불어 상기 절연성 기판이 절곡 가능한 절연 테이프일 수도 있다.
종래의 MBB 기술을 이용한 COF 타입의 반도체 장치에서는 수지 밀봉 강도나 신뢰성 저하, 또는 제조 과정상에서의 문제가 보다 현저히 발생될 우려가 있다. 그러나, 상기 구성에 따르면 이들 문제의 발생을 보다 확실히 회피하여 고성능 고품질의 반도체 장치를 제공할 수 있다.
또한, 본 발명에 관한 반도체 장치는 상기 구성에 더불어 상기 수지 튐 방제가 계면 활성제여도 된다.
상기 구성에 따르면 계면 활성제를 수지 튐 방지제로 사용함으로써, 절연성 수지의 수지 튐 발생을 회피할 수 있다. 그 결과, 수지 밀봉 강도나 신뢰성을 향상시킬 수 있음과 동시에 제조 과정상에서의 문제도 효율적으로 회피할 수 있다.
또한, 본 발명에 관한 반도체 장치는 상기 구성에 더불어 상기 절연성 수지가 광경화성 수지 또는 열경화성 수지여도 된다.
상기 구성에 따르면 빛을 조사하거나 열을 가함으로써 절연성 수지를 쉽게 경화시킬 수 있다. 따라서, 간소한 제조 과정에서 수지 밀봉 강도나 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 관한 반도체 장치는 상기 구성에 더불어 상기 절연성 수지 중에 도전성 입자가 분산되어 있어도 된다.
상기 구성에 따르면 절연성 수지 중에 도전성 입자가 분산되어 있으므로, 도전성 입자를 통해 반도체 소자와 절연성 기판 위의 배선을 접속할 수 있다. 그 결과, 반도체 소자와 배선의 전기적 접속을 보다 확실하게 할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은 상기 방법에 더불어 상기 절연성 기판으로서 절곡 가능한 절연 테이프를 사용한 제조 방법이어도 된다.
종래의 MBB 기술을 이용한 COF 타입의 반도체 장치에서는 수지 밀봉 강도나 신뢰성 저하, 또는 제조 과정상에서의 문제가 보다 현저하게 발생될 우려가 있다. 그러나, 상기 방법에 따르면 이들 문제의 발생을 보다 확실히 회피하여 고성능 고품질의 반도체 장치를 제조할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은 상기 절연성 수지 도포 공정에서는 수지 튐 방지제를 함유하는 절연성 수지를 주위의 솔더 레지스트에 접촉 시키거나, 또는 일부가 솔더 레지스트에 피복되도록 도포하거나, 또는 솔더 레지스트 부근까지 도포하여 솔더 레지스트까지 번지게 함으로써 솔더 레지스트에 피복해도 된다.
상기 방법에 따르면 솔더 레지스트에 접촉시키거나, 그 일부를 피복하도록 절연성 수지를 도포하거나, 또는 솔더 레지스트 부근까지 도포하여 솔더 레지스트까지 번지게 함으로써 솔더 레지스트에 피복되도록 절연성 수지를 도포한다. 이에 따라, 반도체 소자의 외측에 위치하는 배선이 솔더 레지스트의 내측에서 노출되는 것을 보다 확실히 방지할 수 있음과 동시에, 반도체 소자 가압 공정에서 수지 필릿을 확실히 형성하여 반도체 장치를 제조할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은 상기 방법에 더불어 상기 수지 튐 방지제로서 계면 활성제를 사용해도 된다.
상기 방법에 따르면 계면 활성제를 수지 튐 방지제로 사용함으로써 절연성 수지의 수지 튐 발생을 회피할 수 있다. 그 결과, 얻어지는 반도체 장치의 수지 밀봉 강도나 신뢰성을 향상시킬 수 있음과 동시에, 제조 과정에서 발생되는 문제도 효율적으로 회피하여 반도체 장치를 제조할 수 있다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시 형태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명확히 하는 것으로서, 이러한 구체예에만 한정하여 좁은 의미로 해석되어서는 안될 것이며, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위내에서 다양하게 변경하여 실시할 수 있다.
본 발명에 따르면, 수지 밀봉 강도나 신뢰성 향상을 도모함과 동시에, 절연성 수지의 타고 오름으로 인한 제조 과정상의 문제 발생도 회피할 수 있는 고성능 고품질의 반도체 장치를 제조할 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 패턴 형상으로 형성된 배선을 갖는 절연성 기판;
    돌기 전극을 통해 상기 배선에 전기적으로 접속되는 반도체 소자;
    상기 반도체 소자를 상기 절연성 기판상에 고정시키는 수지 필릿; 및
    상기 반도체 소자를 탑재하는 부위를 남겨서, 상기 배선을 피복하는 솔더 레지스트를 구비하고,
    상기 수지 필릿 (fillet) 은 적어도 절연성 수지의 상기 솔더레지스트에 대한 습윤성 (wettability) 을 조절하는 수지 튐 방지제 (anti-repellent) 를 함유하는 절연성 수지로 이루어지고,
    상기 수지 튐 방지제는 상기 배선 및 상기 절연성 기판에 대한 상기 습윤성을 조절하는 것이기도 한, 반도체 장치.
  8. 절연성 기판에 형성되는 배선에 대해, 반도체 소자를 탑재하는 부위를 남기고 솔더 레지스트를 피복하는 솔더 레지스트 피복 공정,
    상기 솔더 레지스트 피복 공정 후에, 상기 반도체 소자를 탑재하는 부위를 포함하는 영역에 절연성 수지를 도포하는 절연성 수지 도포 공정, 및
    도포된 상기 절연성 수지에 상기 반도체 소자를 올려놓고 상기 절연성 기판 상의 상기 배선에 압접시킴으로써, 상기 반도체 소자의 돌기 전극과 상기 배선을 전기적으로 접속하는 반도체 소자 가압 공정을 가지며,
    상기 절연성 수지 도포 공정은, 적어도 상기 절연성 수지의 습윤성을 조절하는 수지 튐 방지제를 함유하는 절연성 수지를 사용함과 동시에, 상기 반도체 소자 가압 공정에 의해 상기 반도체 소자의 하방으로부터 압출되는 상기 절연성 수지와 상기 반도체 소자의 외주부에 존재하는 상기 절연성 수지에 의해, 상기 반도체 소자의 측면에 수지 필릿이 형성되도록 상기 절연성 수지를 도포하는 단계를 포함하는, 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서, 상기 절연성 기판으로서 절곡 가능한 절연 테이프가 사용되는, 반도체 장치의 제조 방법.
  10. 제 8 항에 있어서, 상기 절연성 수지 도포 공정은, 상기 수지 튐 방지제를 함유하는 상기 절연성 수지를 주위의 상기 솔더 레지스트에 접촉시키거나, 또는 일부가 상기 솔더 레지스트를 피복하도록 도포하거나, 또는 상기 솔더 레지스트 부근까지 도포하여 상기 솔더 레지스트까지 번지게 함으로써, 상기 솔더 레지스트를 피복하는 단계를 포함하는, 반도체 장치의 제조 방법.
  11. 제 8 항에 있어서, 상기 절연성 수지 도포 공정은, 상기 수지 튐 방지제를 함유하는 상기 절연성 수지를 상기 솔더 레지스트의 적어도 일부를 피복하도록 도포하거나, 또는 상기 솔더 레지스트 부근까지 도포하여 상기 솔더 레지스트까지 번지게 함으로써, 상기 솔더 레지스트를 피복하는 단계를 포함하는, 반도체 장치의 제조 방법.
  12. 제 8 항에 있어서, 상기 수지 튐 방지제로서 계면 활성제가 사용되는, 반도체 장치의 제조 방법.
  13. 제 8 항에 있어서, 상기 절연성 수지는 광경화성 수지 또는 열경화성 수지인, 반도체 장치의 제조 방법.
  14. 제 8 항에 있어서, 상기 절연성 수지 중에 도전성 입자가 분산되어 있는, 반도체 장치의 제조 방법.
KR1020030065912A 2002-09-30 2003-09-23 반도체 장치 및 그 제조 방법 KR100629663B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00287258 2002-09-30
JP2002287258A JP3847693B2 (ja) 2002-09-30 2002-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20040028522A KR20040028522A (ko) 2004-04-03
KR100629663B1 true KR100629663B1 (ko) 2006-09-29

Family

ID=32025394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065912A KR100629663B1 (ko) 2002-09-30 2003-09-23 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7466030B2 (ko)
JP (1) JP3847693B2 (ko)
KR (1) KR100629663B1 (ko)
CN (1) CN1294652C (ko)
TW (1) TWI234831B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943678B2 (en) * 2000-01-24 2005-09-13 Nextreme, L.L.C. Thermoformed apparatus having a communications device
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP4451214B2 (ja) * 2004-05-21 2010-04-14 シャープ株式会社 半導体装置
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP4009872B2 (ja) * 2006-03-07 2007-11-21 セイコーエプソン株式会社 半導体装置の製造方法
US7742001B2 (en) * 2008-03-31 2010-06-22 Tdk Corporation Two-tier wide band antenna
JP5410387B2 (ja) * 2010-08-31 2014-02-05 デクセリアルズ株式会社 導電性粒子及びその製造方法、並びに異方性導電フィルム、接合体、及び接続方法
JP5274586B2 (ja) * 2011-01-17 2013-08-28 キヤノン・コンポーネンツ株式会社 フレキシブル回路基板
US9232634B2 (en) 2011-01-17 2016-01-05 Canon Components, Inc. Flexible circuit board for mounting light emitting element, illumination apparatus, and vehicle lighting apparatus
KR102481381B1 (ko) * 2016-01-11 2022-12-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1165148A (en) * 1915-03-09 1915-12-21 Francis K Shepherd Paint and varnish remover.
BE759288A (fr) * 1969-11-24 1971-05-24 Int Farm Systems Installation pour cantonner et elever des animaux en milieu ferme
US3734057A (en) * 1971-09-01 1973-05-22 G Lee Pet toilet
US3889881A (en) * 1974-05-29 1975-06-17 Lonnie C Cunningham Liquid dispersal apparatus
GB1571438A (en) * 1977-03-15 1980-07-16 Colgate Palmolive Co Cleaning compositions
US4175515A (en) * 1977-12-05 1979-11-27 Bradley Kenneth M Sanitary unit for confined environmental controlled feeding of hogs
US4424379A (en) * 1982-07-16 1984-01-03 International Flavors & Fragrances Inc. Cyclohexenyl-alpha-alkyl acrolein derivatives
US4834265A (en) * 1984-02-21 1989-05-30 Snyder Stuart D Automatic watering device for decorative plants
US4770878A (en) * 1984-05-02 1988-09-13 Thomas Richard D Mold and dust inhibiting product and method
US4639327A (en) * 1985-06-20 1987-01-27 Mcgaha Larry E Composition and method for cleaning painted surfaces
US4836144A (en) * 1986-09-05 1989-06-06 Cole John B Method and apparatus for washing and treating animals with a recirculating fluid system
US4700887A (en) * 1986-12-29 1987-10-20 Cornell Research Foundation, Inc. Environmental control system for poultry houses
US4773471A (en) * 1988-03-17 1988-09-27 Grant Ace A Integrated water misting heating and cooling system for poultry buildings or the like
JPH027180A (ja) 1988-06-27 1990-01-11 Hitachi Ltd 命令一斉発火方式
US5054434A (en) * 1989-09-27 1991-10-08 W. R. Grace & Co.-Conn. Suppression of ammonia odors from animal wastes
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US5063880A (en) * 1990-12-03 1991-11-12 Bug Atomateck Inc. Automatic spraying device for farm animals
JPH0777227A (ja) 1991-04-05 1995-03-20 Voith Turbo Gmbh & Co Kg 流体式リターダ
US5233940A (en) * 1992-04-16 1993-08-10 Zonco, Inc. Piglet protection apparatus
JPH06151480A (ja) * 1992-11-13 1994-05-31 Hitachi Chem Co Ltd 導電性樹脂ペーストおよび半導体装置
US5865143A (en) * 1993-09-30 1999-02-02 Trustees Of University Of Arkansas And United States Of America High-rise laying hen rearing facility and method
US6015099A (en) * 1993-12-10 2000-01-18 Potomac Rain Room, Inc. Method and apparatus for spraying pressurized water
AUPM294993A0 (en) * 1993-12-13 1994-01-13 HADDON, Bruce Alexander A deodorizer
GB9403855D0 (en) * 1994-03-01 1994-04-20 Scotia Holdings Plc Fatty acid derivatives
JP3093621B2 (ja) 1995-01-30 2000-10-03 松下電器産業株式会社 半導体装置の実装方法
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5630379A (en) * 1996-02-12 1997-05-20 Ssi Corporation Electrically controlled spraying device for cleaning and treating animals
US6197835B1 (en) * 1996-05-13 2001-03-06 Universidad De Sevilla Device and method for creating spherical particles of uniform size
US5890454A (en) * 1997-01-21 1999-04-06 Trustees Of The University Of Arkansas And The United States Of America Swine rearing facility and method for reducing ammonia and odors therein
GB2345800A (en) * 1997-08-19 2000-07-19 Taiyo Yuden Kk Method of manufacture for a wire wound electronic component
EP0933809B1 (en) * 1998-02-02 2006-11-29 Shin-Etsu Chemical Co., Ltd. Method for mounting flip-chip semiconductor devices
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
JPH11315222A (ja) * 1998-05-07 1999-11-16 Sumitomo Chem Co Ltd 水性塗料
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
US6230660B1 (en) * 1999-06-23 2001-05-15 John Stuart Greeson Apparatus for controlling insects on an animal
US6194470B1 (en) * 1999-08-06 2001-02-27 Bath & Body Works, Inc. Sparkle linen spray
US6302161B1 (en) * 2000-01-11 2001-10-16 Larry D. Heller Process for mixing, diluting and dispensing water dilutable formulations of insecticides utilizing an injector system
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
KR100928124B1 (ko) 2001-01-29 2009-11-24 우베 고산 가부시키가이샤 Ｃｏｆ 실장용 언더필재 및 전자부품
JP3696512B2 (ja) 2001-02-13 2005-09-21 シャープ株式会社 表示素子駆動装置およびそれを用いた表示装置
JP2002270652A (ja) 2001-03-09 2002-09-20 Hitachi Cable Ltd テープキャリア及びそれを用いた半導体装置
JP3716237B2 (ja) 2002-08-19 2005-11-16 ナミックス株式会社 封止剤樹脂組成物

Also Published As

Publication number Publication date
CN1497713A (zh) 2004-05-19
CN1294652C (zh) 2007-01-10
TW200408025A (en) 2004-05-16
JP3847693B2 (ja) 2006-11-22
JP2004128056A (ja) 2004-04-22
US7466030B2 (en) 2008-12-16
KR20040028522A (ko) 2004-04-03
TWI234831B (en) 2005-06-21
US20040061240A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
TWI487045B (zh) 焊球之無助焊劑微穿孔之方法及產生之裝置
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
KR100629663B1 (ko) 반도체 장치 및 그 제조 방법
US20090223705A1 (en) Electronic Component Mounting Method and Electronic Circuit Device
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR19990022881A (ko) 반도체 장치, 반도체 탑재용 배선 기판 및반도체 장치의 제조 방법
EP2645828A2 (en) Printed circuit board and method for manufacturing same
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP2006303442A (ja) プリップチップ方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP3477486B2 (ja) 電子部品の実装体の製造方法
JPH1116949A (ja) Ａｃｆ接合構造
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100874540B1 (ko) 이방 도전성 접착 캡슐
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JP3183272B2 (ja) 半導体装置およびその製造方法
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
US20090321120A1 (en) Printed circuit board and electronic device
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
KR100789533B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 14