KR100617611B1 - 다중 레벨을 갖는 게이트 구동 신호 발생 회로 - Google Patents

다중 레벨을 갖는 게이트 구동 신호 발생 회로 Download PDF

Info

Publication number
KR100617611B1
KR100617611B1 KR1019990065723A KR19990065723A KR100617611B1 KR 100617611 B1 KR100617611 B1 KR 100617611B1 KR 1019990065723 A KR1019990065723 A KR 1019990065723A KR 19990065723 A KR19990065723 A KR 19990065723A KR 100617611 B1 KR100617611 B1 KR 100617611B1
Authority
KR
South Korea
Prior art keywords
signal
gate
high level
amplifier
inverting input
Prior art date
Application number
KR1019990065723A
Other languages
English (en)
Other versions
KR20010065781A (ko
Inventor
신섭
이건호
권태혁
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990065723A priority Critical patent/KR100617611B1/ko
Publication of KR20010065781A publication Critical patent/KR20010065781A/ko
Application granted granted Critical
Publication of KR100617611B1 publication Critical patent/KR100617611B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치의 구동 회로에 있어서, 다중 레벨을 갖는 게이트 구동 신호를 발생하는 회로에 관한 것이다.
본 발명의 게이트 구동 신호 발생 회로는 게이트 온 인에이블 신호와 비교 신호를 이용하여 게이트 구동 신호의 다중 하이 레벨 신호를 발생하는 하이 레벨 신호 발생부와, 상기 하이 레벨 신호 발생부에서 전달된 게이트 구동 신호의 하이 레벨 신호와, 게이트 구동 신호의 로우 레벨 신호를 입력받아 두 신호의 레벨을 더하여, 게이트 구동 신호를 발생하는 구동 신호 발생부를 포함한다.

Description

다중 레벨을 갖는 게이트 구동 신호 발생 회로{CIRCUIT FOR YIELDING GATE SIGNAL WITH MULTI-LEVEL IN THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}
도 1은 액정 표시 장치의 액정 패널과 구동 회로를 나타낸 개략도,
도 2는 박막 트랜지스터 액정 표시 장치의 화소에 대한 전기적 등가 회로도,
도 3은 게이트 구동 신호와 데이터 신호 및 게이트 온 제어 신호의 관계를 나타내는 파형도,
도 4는 다중 레벨을 갖는 게이트 구동 신호와 게이트 온 제어 신호를 나타내는 파형도,
도 5는 본 발명의 실시예에 따른 다중 레벨을 갖는 게이트 구동 신호 발생 회로의 블록도,
도 6은 상기 도 5의 게이트 구동 신호 발생 회로에 있어서, 하이 레벨 신호 발생부의 회로도,
도 7은 상기 도 6의 하이 레벨 신호 발생부에 있어서, 각 노드의 신호 파형도.
(도면의 주요 부분에 대한 부호의 명칭)
100: 하이 레벨 신호 발생부 200: 구동 신호 발생부
110: 반전 증폭부 120: 출력부
111: 반전 입력부 112: 비반전 입력부
OP: OP 앰프 R1, ... , R4: 저항
C1, C2: 커패시터 D1: 다이오드
OE1: 게이트 온 인에이블 신호 Comp: 비교 신호
Vgh: 하이 레벨 출력 신호 Vgh1: 제 1 하이 레벨
Vgh2: 제 2 하이 레벨 Von: 게이트 구동 신호
본 발명은 박막 트랜지스터 액정 표시 장치(Thin Film Transistor Liquid Crystal Display: TFT-LCD)의 구동 회로에 관한 것으로, 보다 구체적으로는 다중 레벨(Multi Level)을 갖는 게이트 구동 신호를 발생시키는 회로에 관한 것이다.
현재 표시 장치로써 가장 많이 사용되고 있는 음극선관(Cathode Ray Tube: CRT) 브라운관은 색상 구현이 쉽고, 동작 속도가 빨라 TV와 컴퓨터 모니터를 포함한 디스플레이 장치로서 각광을 받아왔다. 그러나, 상기 음극선관은 전자총과 화면 사이를 일정 거리로 확보해야하는 구조적 특성으로 인하여 두께가 두터울 뿐만 아니라, 전력 소비가 크고, 게다가 무게가 상당히 무겁기 때문에 휴대성이 떨어지는 단점이 있다.
상기와 같은 음극선관의 단점을 극복하고자 여러 가지 다양한 표시 장치가 고안되고 있는데, 그 중 가장 실용화되어 있는 장치가 바로 액정 표시 장치(Liquid Crystal Display: LCD)이다.
액정 표시 장치는 음극선관에 비해 화면이 어둡고 동작 속도가 다소 느리지만, 전자총과 같은 장치를 갖추기 않아도 각각의 화소(Pixel)를 평면 상에서 주사되는 신호에 따라 동작시킬 수 있으므로, 얇은 두께로 제작될 수 있고, 벽걸이 TV와 같은 아주 얇은 형태의 표시 장치로 사용될 수 있다. 뿐만 아니라, 액정 표시 장치는 무게가 가볍고, 전력 소비도 음극선관에 비해 상당히 적기 때문에, 배터리(Battery)로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 휴대용 표시 장치로서 가장 적합하다고 인식되고 있다.
상기와 같이, 차세대 표시 장치로서 각광받고 있는 액정 표시 장치를 도 1에 간략히 나타내었다. 도 1을 참조하면, 상기 액정 표시 장치는 액정 패널(10)과 상기 액정 패널(10)을 구동할 수 있는 게이트 구동 회로(15) 및 소오스 구동 회로(14)로 구성되어 있다. 그리고, 상기 액정 패널(10)은 기판에 복수개의 게이트 라인(12)과 복수 개의 데이터 라인(11)이 매트릭스 형태로 교차하여 설치되어 있고, 그 교차부에는 박막 트랜지스터(Thin Film Transistor: TFT, 13)와 화소가 설치된 구조로 되어 있다. 또한, 상기 게이트 구동 회로(15)는 상기 박막 트랜지스터(13)를 턴-온(Turn-On)시키기 위한 게이트 신호를 상기 게이트 라인(12)에 순차적으로 인가하고, 상기 소오스 구동 회로(14)는 주사 신호에 의하여 구동된 박막 트랜지스터를 통하여 데이터 신호가 화소에 전달될 수 있도록 데이터 신호를 데이터 라인(11)에 인가한다.
상기와 같은 액정 표시 장치는, 게이트 구동 회로(15)에서 액정 패널(10)의 게이트 라인(12)에 순차적으로 인가된 게이트 신호에 의하여, 상기 게이트 라인(12)에 연결된 모든 박막 트랜지스터가 턴-온되면, 액정 패널(10)의 데이터 라인(11)에 인가된 데이터 신호가 턴-온된 박막 트랜지스터의 소오스와 드레인을 통하여 화소로 전달되는 원리로 작동한다.
도 2에는 상기와 같은 박막 트랜지스터 액정 표시 장치(TFT-LCD)의 화소에 대한 전기적 등가 회로도를 도시하였다. 도 2를 참조하면, 박막 트랜지스터 액정 표시 장치에서 개개의 화소는 게이트 라인 Gn-1 및 Gn과 데이터 라인 Dn 및 Dn-1로 구분되며, 상기 데이터 라인을 통해 박막 트랜지스터(TFT)의 드레인 전극에 인가된 데이터 신호는 게이트 라인을 통한 게이트 신호가 박막 트랜지스터의 게이트 전극에 인가될 때, 화소 전극과 스토리지 커패시터(Storage Capacitor: Cst)에 충전된다. 상기에서, 화소 전극은 액정 커패시터(Clc)로 나타내었고, 공통 전극 전압은 Vcom으로 표시하였다. 화소 전극에 충전된 데이터 신호는 박막 트랜지스터(TFT)의 게이트 전극과 드레인 전극 사이의 기생 커패시턴스(Cgd)에 의해 전압이 하강되는데, 이를 킥백(Kick back: Vk) 전압이라 한다.
액정 패널 상의 각각의 화소 전극에 연결된 박막 트랜지스터는 독립적으로 턴-온 또는 턴-오프되는 것이 아니라, 하나의 게이트 라인에 연결된 모든 박막 트랜지스터가 동시에 턴-온 또는 턴-오프되어 화소 전극에 데이터 신호가 인가되는 것을 제어한다. 이와 같이, 게이트 라인 별로 데이터 신호가 인가되는데, 이 주기를 수평 라인 주기라 하고, 박막 트랜지스터를 턴-온 시키기 위해서는 포화(Saturation) 영역의 전압을 게이트 라인에 인가하여야 한다. 상기 게이트 신 호가, 박막 트랜지스터의 턴-온 전압이 되며, 약 16 볼트 이상의 값을 가지며, 일반적으로 게이트 구동 신호(Von)라 한다.
상기와 같은 게이트 구동 신호는 게이트 라인의 자체 저항과 기생 커패시턴스에 의해 지연되어 화소 전극에 충전된 데이터 신호를 왜곡시키므로, 게이트 구동 신호의 인가를 제어하는 게이트-온 제어(Gate On Enable) 신호(OE)를 이용하여 게이트 구동 전압의 폭을 줄여 화소 전극에 인가한다.
도 3에는 하나의 화소에 대한 게이트 구동 전압(Von)과 데이터 전압(Vdata) 및 게이트 온 제어 신호(OE)의 관계를 나타내는 파형도를 도시하였다. 도 2와 도 3을 참조하면, 게이트 구동 전압(Von)이 인가되면, 박막 트랜지스터(TFT)는 턴-온되어 데이터 전압이 액정 커패시터(Clc), 스토리지 커패시터(Cst) 및 기생 커패시터(Cgd)에 충전된다. 게이트 구동 전압(Von)은 게이트 온 제어 신호(OE)에 의해 오프되어 수평 라인 주기(1H)보다 짧은 기간 동안만 온-상태를 유지한다. 이 때, 게이트 구동 전압(Von)이 오프되면, 인가된 데이터 전압은 기생 커패시터(Cgd)로 인한 킥백 전압만큼 왜곡된 값으로 화소 전극에 유지된다.
액정의 열화를 방지하기 위하여 화소 전극에 인가되는 데이터 신호는 상기 도 3에서와 같이, 공통 전극 전압(Vcom)에 대해 정극성과 부극성의 전압이 번갈아 인가된다. 따라서, 개개의 화소에 충전되는 전압은 매 프레임(Frame)마다 극성이 바뀌어 인가된다. 이 때, 액정에 실제로 인가되는 전압의 실효치는 데이터 전압과 공통 전극 전압(Vcom) 사이의 면적으로 정해지며, 따라서 공통 전압을 중심으로 한 면적이 대칭이 되도록 하여야 일정한 전압을 화소 전극에 인가할 수 있다. 그러나, 킥백 전압(Vk)은 데이터 신호의 극성에 관계없이 항상 데이터 신호를 끌어내리는 방향으로 작용하므로, 정극성의 데이터 신호와 부극성의 데이터 신호는 서로 다른 값을 가지게 된다. 이것은 결국 화면이 떨리는 플리커(Flicker) 현상을 유발시킨다.
상기와 같은 플리커 현상은 여러 가지 원인이 있는데, 그 중에서 게이트 라인에 인가되는 게이트 구동 신호가 입력단과 출력단에서 딜레이되는 정도에 따라 발생하는 패널 좌우의 플리커 현상과, 박막 트랜지스터의 누설 전류(Leakage Current)에 의해서 패널 전체에 발생하는 플리커 현상과, 액정의 누설에 의하여 발생하는 패널 전체의 플리커 현상으로 구분할 수 있다.
특히, 상기와 같은 패널 좌우의 플리커 현상을 해결하기 위하여, 종래에는 공통 전극 전압 레벨을 조정하여 정극성의 데이터 신호와 부극성의 데이터 신호가 대칭되도록 함으로써 킥백 전압에 기인한 플리커를 줄이도록 하였으나, 화소 전극을 이루는 액정의 유전률은 인가 전압에 따라 변화하므로 정확히 킥백 전압을 보상하기가 어려운 단점을 가지고 있다.
따라서, 최근에는 다중 레벨을 갖는 게이트 구동 신호를 게이트 전극에 인가하여, 킥백 전압의 절대치를 감소시키고, 입력단과 출력단 사이의 킥백 전압 편차를 감소시킴으로써 플리커를 줄이고 있다.
본 발명은 상기와 같은 플리커 현상을 감소시킬 수 있도록, 다중 레벨을 갖는 게이트 구동 신호 발생 회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명의 게이트 구동 신호 발생 회로는 게이트 온 인에이블 신호와 비교 신호를 이용하여 게이트 구동 신호의 다중 하이 레벨 신호를 발생하는 하이 레벨 신호 발생부와, 상기 하이 레벨 신호 발생부에서 전달된 게이트 구동 신호의 하이 레벨 신호와 게이트 구동 신호의 로우 레벨의 신호를 입력받아 두 신호의 레벨을 더하여 게이트 구동 신호를 출력하는 구동 신호 발생부로 이루어지는 것을 특징으로 한다.
상기 하이 레벨 신호 발생부는 게이트 온 인에이블 신호와 비교 신호를 입력 신호로 하고, OP 앰프(OPerational AMPlifier)를 이용하여 상기 게이트 온 인에이블 신호를 반전 증폭시키기 위한 반전 증폭부와, 상기 반전 증폭부의 출력 신호를 다중 레벨을 갖는 게이트 구동 신호의 하이 레벨로 쉬프트시키기 위한 출력부로 이루어지는 것을 특징으로 한다.
상기 비교 신호는 다중 레벨 게이트 구동 신호에 있어서, 제 1 하이 레벨 또는 제 2 하이 레벨의 신호를 사용하는 것을 특징으로 한다.
상기 반전 증폭부는 게이트 온 인에이블 신호와 OP 앰프의 출력 신호를 저항을 통하여 상기 OP 앰프의 반전 입력 단자로 전달하는 반전 입력부와, 다수의 저항 및 커패시터를 통하여 비교 신호를 상기 OP 앰프의 비반전 입력 단자로 전달하는 비반전 입력부를 포함하는 것을 특징으로 한다.
상기 반전 입력부는 게이트 온 인에이블 신호를 OP 앰프의 반전 입력 단자로 전달하기 위한 제 1 저항과, OP 앰프의 출력 신호를 반전 입력 단자로 피드백(Feedback)시키기 위한 제 2 저항으로 이루어지는 것을 특징으로 한다.
상기 비반전 입력부는 비교 신호를 OP 앰프의 비반전 입력 단자로 전달하기 위한 제 3 저항과, 상기 비반전 입력 단자에 병렬로 연결된 제 4 저항 및 제 1 커패시터로 이루어지는 것을 특징으로 한다.
상기 출력부는 일단(一端)으로 입력받은 상기 반전 증폭부의 출력 신호를 타단(他端)으로 전달하는 제 2 커패시터와, 게이트 구동 신호의 제 1 하이 레벨 신호가 입력되는 애노드와 상기 제 2 커패시터의 타단에 연결되는 캐소드를 구비하는 다이오드를 포함한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 4는 게이트 구동 신호의 딜레이 편차에 의하여 액정 패널의 좌우 플리커 현상을 개선하기 위하여, 다중 레벨을 사용하는 게이트 구동 신호와 상기 게이트 구동 신호의 레벨을 제어하기 위한 게이트 온 제어 신호의 파형을 도시한 것이다.
도 4를 참조하면, 상기 게이트 구동 신호(Von)는 제 1 하이 레벨(Vgh1) 및 제 2 하이 레벨(Vgh2)의 2 중 레벨을 갖는 경우로서, 제 1 하이 레벨(Vgh1)에서 화소를 충전하게 되고, 제 2 하이 레벨(Vgh2)에서 데이터 신호의 킥백 전압을 감소시키는 역할을 한다.
이 때, 제 2 하이 레벨(Vgh2)을 유지하는 시간(t1)이 수평 라인 주기 중에서 너무 길면 화소의 충전 시간이 줄어들게 되고, 너무 짧으면 킥백 전압을 감소시키지 못하기 때문에, 적정 시간 동안 유지되어야 하는데 일반적으로 1 × 10-6 내지 5 × 10-6 초 정도이다. 상기에서, 제 2 하이 레벨(Vgh2)을 유지하는 시간(t1)은 게이트 온 인에이블 신호(OE1)를 이용하여 조절할 수 있다.
본 발명에서는 상기 게이트 온 인에이블 신호(OE1)를 이용하여, 다중 레벨을 갖는 게이트 구동 신호를 발생시킨다.
도 5는 본 발명의 실시예에 따른 다중 레벨의 게이트 구동 신호 발생 회로의 블록도를 도시한 것이다. 도 5를 참조하면, 본 발명의 게이트 구동 신호 발생 회로는 게이트 온 인에이블 신호(OE1)와, 비교 신호(comp)를 입력받아 게이트 구동 신호(Von)의 하이 레벨 신호(Vgh)를 발생하는 하이 레벨 신호 발생부(100)와, 상기 하이 레벨 신호 발생부(100)의 출력 신호(Vgh)와 게이트 구동 신호의 로우 레벨 신호(Vgl)를 입력받아 게이트 구동 신호(Von)를 출력하는 구동 신호 발생부(200)로 이루어진다.
도 6에는 상기 하이 레벨 신호 발생부(100)의 회로도를 도시한 것이다. 도 5를 참조하면, 본 발명의 하이 레벨 신호 발생부(100)는 게이트 온 인에이블 신호(OE1)와 비교 신호(Comp)를 입력 신호로 하고, OP 앰프(OP)를 이용하여 상기 게이트 온 인에이블 신호(OE1)를 반전 증폭시키기 위한 반전 증폭부(110)와, 상기 반전 증폭부(110)의 출력 신호(node1)를 다중 레벨을 갖는 게이트 구동 신호의 하이 레벨로 쉬프트시키기 위한 출력부(120)로 이루어진다.
상기 비교 신호(Comp)는 제 1 하이 레벨(Vgh1) 및 제 2 하이 레벨(Vgh2)을 갖는 게이트 구동 신호(Von)에 있어서, 제 1 하이 레벨(Vgh1) 또는 제 2 하이 레벨(Vgh2)의 신호를 사용할 수 있다.
상기 반전 증폭부(110)는 게이트 온 인에이블 신호(OE1)와 OP 앰프(OP)의 출력 신호(node1)를 제 1 및 제 2 저항(R1, R2)을 통하여 상기 OP 앰프(OP)의 반전 입력 단자(-)로 전달하는 반전 입력부(111)와, 제 3 및 제 4 저항(R3, R4), 제 1 커패시터(C1)를 통하여 비교 신호(Comp)를 상기 OP 앰프(OP)의 비반전 입력 단자(+)로 전달하는 비반전 입력부(112)로 이루어져 있다.
그리고, 상기 반전 입력부(111)는 게이트 온 인에이블 신호(OE1)를 제 1 저항(R1)을 통하여 OP 앰프(OP)의 반전 입력 단자(-)로 전달하고, OP 앰프(OP)의 출력 신호(node1)를 제 2 저항(R2)을 통하여 반전 입력 단자(-)로 피드백시킨다.
따라서, 상기 반전 증폭부(110)는 OP 앰프(OP)의 반전 입력 단자(-)에 인가되는 전압(V1)과 비반전 입력 단자(+)에 인가되는 전압(V2)을 각각 비교하여, 상기 두 입력 신호의 차이(V2 - V1)를 반전 증폭시킨다.
이 때, 상기 OP 앰프(OP)를 통하여 출력되는 전압(node1)은 하기 (수학식 1)과 같이 표현된다.
Figure 111999018787214-pat00001
node1 = ×( V2 - V1 )
따라서, 제 1 및 제 2 저항(R1, R2)값을 조절함으로써, OP 앰프(OP)에서 출력되는 전압(node1)의 크기를 조절할 수 있다. 이 때, 상기 OP 앰프(OP)에서 출력되는 전압(node1)의 펄스 크기는 게이트 구동 신호의 제 1 하이 레벨(Vgh1)과 제 2 하이 레벨(Vgh2)의 차이가 되도록 저항값을 조절한다. 그리고, 상기 OP 앰프(OP)의 출력 전압(node1)은 게이트 온 인에이블 신호(OE1)와 같은 진폭을 갖게 된다.
상기 비반전 입력부(112)는 비교 신호(Comp)를 OP 앰프(OP)의 비반전 입력 단자(+)로 전달하기 위한 제 3 저항(R3)과, 상기 비반전 입력 단자(+)에 병렬로 연결된 제 4 저항(R4) 및 제 1 커패시터(C1)로 이루어진다.
상기 제 3 저항(R3) 및 제 4 저항(R4)은 비교 신호(Comp)를 분할하여 OP 앰프(OP)의 비반전 입력 단자(+)에 인가되는 입력 전압(V2)의 크기를 조절하고, 또한 제 4 저항(R4)과 제 1 커패시터(C1)는 비교 신호(Comp)에서 고주파 부분을 차단하고, 저주파 부분을 통과시키는 저역 통과 필터(Low Pass Filter: LPT) 역할을 함으로써, 직류 성분만을 OP 앰프(OP)에 전달한다.
결국, 반전 증폭부(110)는 비교 신호(Comp)가 제 3 및 제 4 저항(R3, R4)에 의하여 분할되어 OP 앰프(OP)의 비반전 입력 단자(+)에 인가된 전압(V2)과, 제 1 및 제 2 저항(R1, R2)에 의하여 반전 입력 단자(-)에 인가된 전압(V1)의 차이(V2 - V1)를 증폭하여 출력한다.
상기 출력부(120)는 다이오드(D1)와 제 2 커패시터(C2)를 포함한다. 제 2 커패시터의 일단(一端)은 반전 증폭부(110)의 출력단에 연결되고 타단(他端)은 다이오드(D1)의 캐소드에 연결된다. 다이오드(D1)의 애노드는 게이트 구동 신호의 제 1 하이 레벨 신호를 입력받고, 다이오드(D1)의 캐소드는 제 2 커패시터의 타단에 연결된다.
상기 다이오드(D1)는 제 1 하이 레벨(Vgh1) 신호의 정극성 부분만을 전달하고, 제 2 커패시터(C2)는 OP 앰프(OP) 출력 신호(node1)의 교류 성분을 차단하고, 직류 성분만을 전달한다. 상기 다이오드(D1)를 통하여 전달되는 제 1 하이 레벨(Vgh1) 신호와 제 2 커패시터(C2)를 통하여 전달되는 반전 증폭부(110)의 출력 신호(node1)는 신호의 레벨이 서로 합해져서, 게이트 구동 신호를 제 1 하이 레벨(Vgh1)만큼 상승시킴으로써, 제 1 및 제 2 하이 레벨(Vgh1, Vgh2)을 갖는 하이 레벨 신호(Vgh)를 발생시킨다.
이렇게 발생된 하이 레벨 신호(Vgh)는 구동 신호 발생부(200)에서, 게이트 구동 신호의 로우 레벨 신호(Vgl)와 합해지고, 그에 따라 제 1 및 제 2 하이 레벨(Vgh1, Vgh2)을 갖는 게이트 구동 신호(Von)를 발생한다.
도 7은 상기 도 6의 하이 레벨 신호 발생부(100)에서 각 노드의 파형을 도시한 것이다. 도 7을 참조하면, 하이 레벨 신호 발생부(100)는 다중 레벨을 갖는 게이트 구동 신호(Von)를 발생시키기 위하여, 게이트 온 인에이블 신호(OE1)를 이용하는데, 일반적인 게이트 온 인에이블 신호(OE1)는 3.3 볼트의 크기를 갖는 신호로서, 게이트 구동 신호(Von)의 제 2 하이 레벨(Vgh2)을 발생시키기 위한 시간 동안 펄스로 인가된다.
반전 증폭부(110)는 반전 증폭부(110)를 구성하는 다수의 저항(R1, ... , R4)값을 하여 조절함으로써, OP 앰프(OP)에서 출력되는 신호(node1)의 펄스 크기를 게이트 구동 신호(Von)의 제 1 하이 레벨(Vgh1)과 제 2 하이 레벨(Vgh2)의 차(Vgh1 - Vgh2)가 되도록 한다.
결국, 출력부(120)에서 상기 OP 앰프(OP)의 출력 신호(node1)를 게이트 구동 신호의 제 1 하이 레벨(Vgh1)만큼 상승시킴으로써, 하이 레벨(Vgh)의 출력 신호를 발생한다.
이렇게 발생된 하이 레벨(Vgh) 신호의 레벨은 구동 신호 발생부(200)에서 게이트 구동 신호의 로우 레벨 신호(Vgl)의 레벨과 더해져서, 제 1 및 제 2 하이 레벨(Vgh1, Vgh2)을 갖는 게이트 구동 신호(Von)를 발생시키게 된다.
이상에서 자세히 설명한 바와 같이, 본 발명의 다중 레벨을 갖는 게이트 구동 신호 발생 회로에 따르면, 몇 개의 저항 및 커패시터, OP 앰프를 이용하여 다중 레벨을 갖는 게이트 구동 신호를 발생시킴으로써, 보다 용이하게 액정 패널의 플리커 현상을 개선시킬 수 있다.
따라서, 적은 비용으로 액정 표시 장치의 품질을 개선시키는 것이 가능하다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

  1. 액정 표시 장치의 구동 회로에 있어서,
    게이트 온 인에이블 신호와 비교 신호를 이용하여 게이트 구동 신호의 다중 하이 레벨 신호를 발생하는 하이 레벨 신호 발생부와,
    상기 하이 레벨 신호 발생부에서 전달된 게이트 구동 신호의 하이 레벨 신호와, 게이트 구동 신호의 로우 레벨 신호를 입력받아 두 신호의 레벨을 더하여, 게이트 구동 신호를 발생하는 구동 신호 발생부로 이루어지는 것을 특징으로 하는 다중 레벨을 갖는 게이트 구동 신호 발생 회로.
  2. 제 1 항에 있어서, 상기 하이 레벨 신호 발생부는
    게이트 온 인에이블 신호와 비교 신호를 입력 신호로 하고, OP 앰프를 이용하여 상기 게이트 온 인에이블 신호를 반전 증폭시키기 위한 반전 증폭부와,
    상기 반전 증폭부의 출력 신호를 다중 레벨을 갖는 하이 레벨 신호로 쉬프트시켜서 게이트 구동 신호의 하이 레벨 신호를 발생시키는 출력부로 이루어지는 것을 특징으로 하는 다중 레벨을 갖는 게이트 구동 신호 발생 회로.
  3. 제 2 항에 있어서, 상기 비교 신호는
    게이트 구동 신호의 제 1 하이 레벨, 또는
    제 2 하이 레벨의 신호를 사용하는 것을 특징으로 하는 다중 레벨을 갖는 게 이트 구동 신호 발생 회로.
  4. 제 2 항에 있어서, 상기 반전 증폭부는
    게이트 온 인에이블 신호와, OP 앰프의 출력 신호를 저항을 통하여 상기 OP 앰프의 반전 입력 단자로 전달하는 반전 입력부와,
    다수의 저항 및 커패시터를 통하여 비교 신호를 상기 OP 앰프의 비반전 입력 단자로 전달하는 비반전 입력부를 포함하는 것을 특징으로 하는 다중 레벨을 갖는 게이트 구동 신호 발생 회로.
  5. 제 4 항에 있어서, 상기 반전 입력부는
    게이트 온 인에이블 신호를 OP 앰프의 반전 입력 단자로 전달하기 위한 제 1 저항과,
    OP 앰프의 출력 신호를 반전 입력 단자로 피드백시키기 위한 제 2 저항으로 이루어지는 것을 특징으로 하는 다중 레벨을 갖는 게이트 구동 신호 발생 회로.
  6. 제 4 항에 있어서, 상기 비반전 입력부는
    비교 신호를 OP 앰프의 비반전 입력 단자로 전달하기 위한 제 3 저항과,
    상기 비반전 입력 단자에 병렬로 연결된 제 4 저항, 및 제 1 커패시터로 이루어지는 것을 특징으로 하는 다중 레벨을 갖는 게이트 구동 신호 발생 회로.
  7. 제 2 항에 있어서, 상기 출력부는
    일단(一端)으로 입력받은 상기 반전 증폭부의 출력 신호를 타단(他端)으로 전달하는 제 2 커패시터와,
    게이트 구동 신호의 제 1 하이 레벨 신호가 입력되는 애노드와 상기 제 2 커패시터의 타단에 연결되는 캐소드를 구비하는 다이오드를 포함하는 것을
    특징으로 하는 다중 레벨을 갖는 게이트 구동 신호 발생 회로.
KR1019990065723A 1999-12-30 1999-12-30 다중 레벨을 갖는 게이트 구동 신호 발생 회로 KR100617611B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065723A KR100617611B1 (ko) 1999-12-30 1999-12-30 다중 레벨을 갖는 게이트 구동 신호 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065723A KR100617611B1 (ko) 1999-12-30 1999-12-30 다중 레벨을 갖는 게이트 구동 신호 발생 회로

Publications (2)

Publication Number Publication Date
KR20010065781A KR20010065781A (ko) 2001-07-11
KR100617611B1 true KR100617611B1 (ko) 2006-09-01

Family

ID=19632902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065723A KR100617611B1 (ko) 1999-12-30 1999-12-30 다중 레벨을 갖는 게이트 구동 신호 발생 회로

Country Status (1)

Country Link
KR (1) KR100617611B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779494B (zh) * 2012-03-29 2015-08-05 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器

Also Published As

Publication number Publication date
KR20010065781A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US6392626B1 (en) Liquid crystal display having different common voltages
US7196683B2 (en) Driving method of image display device, driving device of image display device, and image display device
KR0176295B1 (ko) 액정 표시 장치
JP4590390B2 (ja) 液晶表示装置及びその駆動方法
KR101285054B1 (ko) 액정표시장치
KR100634827B1 (ko) 액정표시장치의 감마전압 보상 장치 및 방법
KR100483400B1 (ko) 액정표시장치의구동방법
KR100347065B1 (ko) 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
JP2737209B2 (ja) 表示装置の駆動方法
KR20070066013A (ko) 액정표시장치와 이에 채용되는 게이트 구동 회로
KR20040013536A (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
KR100448936B1 (ko) 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법
KR101213945B1 (ko) 액정표시장치 및 그의 구동 방법
KR100617611B1 (ko) 다중 레벨을 갖는 게이트 구동 신호 발생 회로
KR20070071725A (ko) 액정표시소자의 구동 장치
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR100521270B1 (ko) 공통 전압을 독립적으로 조절할 수 있는 액정표시장치의 구동 회로
KR0147119B1 (ko) 누설전류 보상을 위한 액정구동장치
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR100675925B1 (ko) 게이트 구동 신호의 딜레이를 조절하여 플리커를 감소시키기 위한 액정 표시 장치
KR100483531B1 (ko) 이중게이트신호전압을가지는액정표시장치용구동회로
KR20040059319A (ko) 액정 표시 장치 및 그 구동 방법
KR100701065B1 (ko) 플리커를 감소시키기 위한 액정 표시 장치의 구동 방법
KR100701066B1 (ko) 사용자가 공통 전극 전압을 조절하여 플리커를 감소시킬수 있는 사용자 인터페이스 시스템
KR100783694B1 (ko) 액정 표시 장치와 이의 구동 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 13