KR100611750B1 - 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 - Google Patents
박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 Download PDFInfo
- Publication number
- KR100611750B1 KR100611750B1 KR1020040030214A KR20040030214A KR100611750B1 KR 100611750 B1 KR100611750 B1 KR 100611750B1 KR 1020040030214 A KR1020040030214 A KR 1020040030214A KR 20040030214 A KR20040030214 A KR 20040030214A KR 100611750 B1 KR100611750 B1 KR 100611750B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- flat panel
- panel display
- amorphous silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 48
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000007715 excimer laser crystallization Methods 0.000 claims description 7
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 37
- 239000004065 semiconductor Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
- A01K61/00—Culture of aquatic animals
- A01K61/60—Floating cultivation devices, e.g. rafts or floating fish-farms
- A01K61/65—Connecting or mooring devices therefor
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Environmental Sciences (AREA)
- Marine Sciences & Fisheries (AREA)
- Zoology (AREA)
- Animal Husbandry (AREA)
- Biodiversity & Conservation Biology (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 평판 표시 장치에 관한 것으로서, 보다 상세하게는 폴리 실리콘막을 구비하는 박막 트랜지스터의 제조방법 및 상기 박막 트랜지스터를 포함하는 평판 표시 장치에 관한 것이다. 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막을 결정화하여 폴리 실리콘막을 형성하는 단계; 상기 폴리 실리콘막을 N2 분위기에서 열처리를 하는 단계; 및 상기 열처리 단계 이후 불순물 이온 도핑 공정을 시행하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 제공한다.
열처리, 댕글링 본드(dangling bond), 폴리 실리콘
Description
도 1은 댕글링 본드가 형성된 실리콘막의 계면을 나타낸 도면,
도 2 내지 도 4는 본발명의 실시예에 따른 박막 트랜지스터의 제조방법을 나타낸 단면도들이다.
* 도면의 주요 부분에 대한 도면 부호의 설명 *
1 : 댕글링 본드, 100 : 기판
110 : 버퍼층, 120a : 결정질 실리콘 반도체층,
130 : 게이트 절연막, 140 : 게이트 전극,
163, 166 : 소스, 드레인 전극, 170 : 보호막
180 : 화소 전극
본 발명은 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 평판 표시 장치에 관한 것으로서, 보다 상세하게는 폴리 실리콘막을 구비하는 박막 트랜지스터의 제조방법 및 상기 박막 트랜지스터를 포함하는 평판 표시 장치에 관한 것 이다.
일반적으로 평판 표시 장치는 구동 방법에 따라 수동 구동(passive matrix)방식과 능동 구동(active matrix)방식으로 나뉘는데, 능동 구동 방식은 박막 트랜지스터(Thin Film transistor; TFT)를 사용하는 회로들을 가진다. 이와 같은 회로들은 액정 표시 장치(Liquid Crystal Display; LCD), 유기 전계 발광 표시 장치(Organic Electroluminescence display; OELD) 등의 평판 표시 장치에서 대표적으로 쓰인다.
상기 박막 트랜지스터 중 폴리 실리콘 박막 트랜지스터는 결정화 기술의 발전으로 인해 비정질 실리콘 박막트랜지스터와 비슷한 낮은 온도에서 제작이 가능하게 되었다. 또한, 비정질 실리콘 박막 트랜지스터에 비해 전자나 정공의 이동도가 높으며, CMOS(Complementary Metal-Oxide Semiconductor) 박막 트랜지스터 구현이 가능하여 기판 상에 구동 회로용 박막 트랜지스터와 화소 구동용 박막 트랜지스터를 동시에 형성될 수 있게 되었다.
박막 트랜지스터의 활성층으로 사용되는 폴리 실리콘막을 형성하는 방법은 통상적으로 절연 기판 상에 비정질 실리콘막을 증착한 다음, 소정의 온도에서 결정화하여 폴리 실리콘막을 형성하는 방법을 이용한다.
상기 폴리 실리콘막 내에는 그레인(grain)과 그레인 사이의 결정 경계면 또는 폴리 실리콘막의 표면에 댕글링 결합(dangling bond)이 존재하여, 경계면과 표면에 결함이 발생하게 된다.
도 1은 댕글링 결합이 발생한 폴리 실리콘막의 실리콘의 공유결합 구조를 간 략하게 나타낸 것이다.
댕글링 결합(dangling bond ; 1)이란 4족인 실리콘이 표면이나 경계면에서 공유되지 못하고 남게된 최외각 전자를 말하는 것인데, 고정 전하(fixed charge)라고 불리면서 전하의 이동에 영향을 주고 그에 따라 박막 트랜지스터 소자의 비이상적 변화를 보이기도 한다.
상기 결함은 실리콘 입자간의 공유 결합이 완전하게 형성되지 않았거나, 완전히 끊어져 있어서 소자의 작동 시 전자 이동도의 속도를 저하시키고, 소자의 신뢰성에도 치명적인 영향을 줄 수 있다. 즉, 결정화된 실리콘막의 표면에는 실리콘 결합이 끊어진 댕글링 결합(1)들이 많이 존재하여 그 상부에 직접적으로 게이트 절연막을 증착하게 되면, 실제 채널이 형성될 영역의 계면에서 트랩 부위가 다수 발생하게 되고, 전하들이 트랩에 의해 캡쳐되어 소자 특성과 신뢰성에 영향을 주는 것이다.
이와 같은 문제를 해결하기 위해 폴리 실리콘층에 이온주입을 실시하여 폴리 실리콘 그레인 간의 트랩 사이트를 감소시키는 기술을 한국 특허 제 223275호에 "반도체 소자의 폴리실리콘층 형성방법"으로 개시된 바가 있다. 그러나, 상기의 기술은 폴리 실리콘층 내부의 그레인 사이의 계면을 처리하기 위한 방법으로써, 폴리 실리콘막 표면에 존재하는 결함들을 제거하고, 게이트 절연막과의 계면 상에 발생하는 문제점을 해결하기는 어렵다.
본 발명이 이루고자 하는 기술적 과제는, 반도체층의 결정화된 실리콘의 결 함을 줄여 전기적 특성과 신뢰성에 안정을 주는 박막 트랜지스터의 제조 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막을 엑시머 레이저 결정화법으로 결정화하여 폴리 실리콘막을 형성하는 단계; 상기 폴리 실리콘막을 650 내지 720 ℃, N2 분위기에서 열처리를 하는 단계; 및 상기 열처리 단계 이후 불순물 이온 도핑 공정을 시행하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 비정질 실리콘막은 저압화학기상증착(LPCVD) 방법으로 형성할 수 있다.
상기 비정질 실리콘막을 형성하기 전에 기판 상에 버퍼층을 형성하는 단계를 더욱 포함할 수 있다.
상기 버퍼층은 SiNx 또는 SiO2인 것이 바람직하다.
상기 결정화는 엑시머 레이저 결정화법(ELA)을 사용하여 수행하는 것이 바람직하다.
상기 열처리는 급속열어닐링방법(rapid thermal annealing;RTA)으로 수행하는 것이 바람직하다.
상기 열처리는 650℃ 내지 720℃에서 시행하는 것이 바람직하다.
또한 본 발명은 상기 제조 방법에 의하여 제조된 박막 트랜지스터를 사용하는 것을 특징으로 하는 평판 표시 장치를 제공한다.
상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치인 평 판 표시 장치일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2 내지 도 4는 본 발명에 따른 박막 트랜지스터의 제조방법을 나타낸 단면도들이다.
도 2를 참조하면, 기판(100) 상에 비정질 실리콘막(120)을 형성한다. 상기 비정질 실리콘막(120)을 형성하기 전에 상기 기판(100) 상에 버퍼층(110)을 형성할 수도 있다. 상기 버퍼층(110)은 기판의 불순물이 소자내로 침투하는 것을 방지하기 위한 층이며, 질화실리콘(SiNx) 또는 산화실리콘(SiO2)으로 형성하는 것이 바람직하다.
상기 버퍼층(110) 상에 비정질 실리콘막(120)을 형성한다. 상기 비정질 실리콘막(120)은 화학기상증착법(CVD)으로 형성되는 것이 바람직하다. 상기 화학기상증착법은 저압화학기상증착법(LPCVD), 상압화학기상증착법(APCVD) 및 플라즈마화학기상증착법(PECVD)로 이루어진 군에서 선택되는 하나의 방법을 사용할 수 있다. 바람직하게는 저압화학기상증착법(LPCVD)를 사용할 수 있다. 저압화학기상증착법으로 비정질 실리콘막을 형성할 경우, 막질의 상태가 균일하고 공정 산포가 줄어들어 결정화 공정 후 반도체층의 특성을 향상시킬 수 있다. 상기 비정질 실리콘막(120)을 결정화하여 폴리 실리콘막을 형성한다. 상기 결정화의 방법은 SPC, ELA, SLS, MILC, 및 MIC로 이루어진 군에서 선택되는 하나의 방법을 사용하여 수행할 수 있다. 상기 결정화는 엑시머 레이저 결정화법(ELA)을 사용하는 것이 바람직하다.
상기 결정화된 실리콘막을 질소(N2) 분위기로 열처리한다. 상기 열처리는 급속열어닐링방법(rapid thermal annealing; RTA)일 수 있다. 상기 열처리는 650℃ 내지 720℃에서 수행하는 것이 바람직하고, 또한 1분 내지 5분 동안 수행하는 것이 바람직하다.
상기 열처리 과정으로 인해, 폴리 실리콘막 표면의 댕글링 본드는 질소와 결합이 되어, 고정 전하(fixed charge)를 감소시키고, 폴리 실리콘막 표면 및 그레인 경계면(grain boundary)은 큐어링(curing)된다.
도 3을 참조하면, 상기 열처리된 폴리 실리콘막을 반도체층(120a)으로 패터닝하고, 게이트 절연막(130)을 형성한다. 상기 게이트 절연막(130)은 통상적인 게이트 절연물질, 예를 들면 산화실리콘막(SiO2) 또는 질화실리콘막(SiNx)을 사용한다.
상기 게이트 절연막(130) 상에 게이트 전극(140)을 형성한다. 상기 게이트 전극(140)은 기판 전체에 금속막을 형성하고, 하부의 반도체층(120a)에 부합하도록 패터닝하여 형성한다. 상기 패터닝 된 게이트 금속막(140)을 마스크로 사용하여 반 도체층(120a)에 이온 주입을 실시한다. 상기 이온 주입으로 인해 반도체층의 소스, 드레인 영역이 설정되고, 상기 소스, 드레인 영역의 설정으로 채널 영역이 정의된다.
도 4를 참조하면, 상기 게이트 전극(140) 상에 층간 절연막(150)을 형성한다. 이후 상기 층간 절연막(150)과 게이트 절연막(130)을 관통하는 콘택홀(157)을 형성하여, 반도체층의 소스, 드레인 영역의 일부를 노출시킨다. 상기 콘택홀(157)을 채우고, 상기 노출된 소스, 드레인 영역과 콘택이 되도록 소스, 드레인 전극(163, 166)을 형성하여 박막 트랜지스터를 완성한다.
상기 박막트랜지스터는 폴리 실리콘막의 표면을 큐어링함으로써 반도체층의 표면을 처리하여 게이트 절연막과의 계면에서 일어나는 전하들의 트랩 현상을 방지할 수 있다. 상기와 같이 반도체층과 게이트 절연막 사이의 계면 특성이 향상되어, 안정적인 MOS 특성이 구현될 수 있으며, 그로 인해 소자의 전기적 특성과 신뢰성을 향상시킬 수 있다.
상기의 제조 방법에 의하여 제조된 박막 트랜지스터는 평판 표시 장치에 사용할 수 있으며, 상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치인 평판 표시 장치인 것이 바람직하다.
상기 평판 표시 장치에 본 발명에 따른 상기의 박막 트랜지스터를 사용할 경우, 소스, 드레인 전극이 형성된 기판 상에 전체에 걸쳐 보호막(170)을 형성한다. 그 후 보호막 하부의 소스 또는 드레인 전극(163, 166), 예를 들면 드레인 전극(166)과 보호막 상부의 화소 전극과 연결할 수 있도록 비아홀(177)을 형성한 다. 상기 비아홀(177)을 채우는 화소 전극(180)의 형성 후 화소 전극의 상부에는 평판 표시 장치의 단위 화소를 형성하여, 평판 표시 장치를 제조한다.
본 발명에 따른 박막 트랜지스터는 고온의 질소 열처리로 인해 폴리 실리콘막과 게이트 절연막간의 경계면에 댕글링 본드가 줄어들어, 계면상에 고정 전하(fixed charge)가 줄어드는 효과가 있다. 따라서, 계면 특성이 향상되어 소자의 전기적 특성과 신뢰성을 개선시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (9)
- 기판 상에 비정질 실리콘막을 형성하는 단계;상기 비정질 실리콘막을 엑시머 레이저 결정화법으로 결정화하여 폴리 실리콘막을 형성하는 단계;상기 폴리 실리콘막을 650 내지 720 ℃, N2 분위기에서 열처리를 하는 단계; 및상기 열처리 단계 이후 불순물 이온 도핑 공정을 시행하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 비정질 실리콘막은 저압화학기상증착(LPCVD) 방법으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1항에 있어서,상기 비정질 실리콘막을 형성하기 전에 기판 상에 버퍼층을 형성하는 단계를 더욱 포함하는 것인 박막 트랜지스터의 제조 방법.
- 제 3항에 있어서,상기 버퍼층은 SiNx 또는 SiO2인 박막 트랜지스터의 제조 방법.
- 삭제
- 제 1항에 있어서,상기 열처리는 급속열어닐링방법(rapid thermal annealing;RTA)으로 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 삭제
- 제 1항의 제조 방법에 의하여 제조된 박막 트랜지스터를 사용하는 것을 특징으로 하는 평판 표시 장치.
- 제 8항에 있어서,상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치인 평판 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030214A KR100611750B1 (ko) | 2004-04-29 | 2004-04-29 | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030214A KR100611750B1 (ko) | 2004-04-29 | 2004-04-29 | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050104808A KR20050104808A (ko) | 2005-11-03 |
| KR100611750B1 true KR100611750B1 (ko) | 2006-08-10 |
Family
ID=37282276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040030214A KR100611750B1 (ko) | 2004-04-29 | 2004-04-29 | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611750B1 (ko) |
-
2004
- 2004-04-29 KR KR1020040030214A patent/KR100611750B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050104808A (ko) | 2005-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8435843B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| KR100601374B1 (ko) | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 | |
| KR100601370B1 (ko) | 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 | |
| KR100667087B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US8796122B2 (en) | Method of fabricating display device having a pixel region and a circuit region over the same substrate | |
| KR100965259B1 (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| KR101009646B1 (ko) | 박막 트랜지스터 및 이를 구비한 표시 장치 | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US8044576B2 (en) | Organic light emitting display and method of fabricating the same | |
| KR101015847B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| KR100685391B1 (ko) | 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 | |
| KR100685396B1 (ko) | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 | |
| KR100611750B1 (ko) | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 | |
| KR100543008B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR100685395B1 (ko) | 유기전계발광표시장치의 제조방법 | |
| KR100601373B1 (ko) | 이중 버퍼층 구조의 박막 트랜지스터와 그 제조방법 | |
| KR101353537B1 (ko) | 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치 | |
| KR101256681B1 (ko) | 폴리실리콘 박막트랜지스터 | |
| KR100761072B1 (ko) | 평판표시장치와 그 제조방법 | |
| KR100685428B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| KR100841370B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100685409B1 (ko) | 박막트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |