KR100332424B1 - 폴리실리콘층의 식각방법 - Google Patents
폴리실리콘층의 식각방법 Download PDFInfo
- Publication number
- KR100332424B1 KR100332424B1 KR1019990006205A KR19990006205A KR100332424B1 KR 100332424 B1 KR100332424 B1 KR 100332424B1 KR 1019990006205 A KR1019990006205 A KR 1019990006205A KR 19990006205 A KR19990006205 A KR 19990006205A KR 100332424 B1 KR100332424 B1 KR 100332424B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- plasma
- containing gas
- etching
- etching method
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000007789 gas Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 9
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 8
- 239000001257 hydrogen Substances 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
신뢰성 있는 반도체 소자를 제조하기 위한 폴리실리콘층 식각방법에 관해 개시하고 있다. 본 발명은, 벌크 트랜지스터의 게이트 전극으로 사용되어지거나 반도체 메모리 장치의 커패시터용 하부전극으로 사용되어지는 폴리실리콘층 식각방법에 있어서, 폴리실리콘층을 증착한 후에 상기 폴리실리콘층을 수소 포함 기체의 플라즈마 또는 중수소 포함 기체의 플라즈마로 처리하는 단계와; 상기 플라즈마 처리된 폴리실리콘층을 건식식각하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 실리콘 댕글링 본드에 의해 야기되는 불균일한 폴리실리콘층 식각현상을 방지할 수 있다.
Description
본 발명은 고집적 반도체 소자의 제조방법에 관한 것으로, 특히, 벌크 트랜지스터의 게이트 전극으로 사용되어지거나 반도체 메모리 장치의 커패시터용 하부전극으로 사용되어지는 폴리실리콘층 식각방법에 있어서, 폴리실리콘층을 증착한 후에 상기 폴리실리콘층을 수소 포함 기체의 플라즈마 또는 중수소 포함 기체의 플라즈마로 처리하는 단계와; 상기 플라즈마 처리된 폴리실리콘층을 건식식각하는 단계를 포함하는 것을 특징으로 한다.
반도체 소자 제조기술의 발달에 따른 메모리 장치의 고집적화에 의해, 칩(chip) 내에서 단위 셀(cell)이 차지하는 면적이 줄어들게 되었고, 이는 결과적으로 셀 캐퍼시터 면적의 감소를 초래하게 되었다. 이에 따라, 작은 면적에서도 충분한 셀 캐퍼시턴스를 확보하는 동시에 형성된 캐퍼시터의 신뢰성을 보장하는 것이 큰 과제로 대두되고 있다. 이를 위해, 캐퍼시터의 폴리실리콘 하부전극 표면에 필연적으로 형성되는 자연 산화막을 제거하는 것이 필수적으로 되었다. 이 자연 산화막의 제거에 있어서, 일반적으로 증류수에 의해 희석된 불산(HF) 용액을 사용한 습식식각을 적용하거나, 할로겐 원소의 화합물 기체, 예컨대 SiCl4, Cl2, BCl3, CCl4, SF6등을 이용한 건식식각을 적용하였다. 그러나, 상기한 자연산화막 제거방법에 의하면, 하부전극이 균일하게 평탄화되지 않고 그 표면에 요철이 발생하기 때문에, 하부전극 상에 형성되는 유전막이 일정한 두께로 성장하지 않고 불균일하게 성장한다. 따라서, 상부전극을 통해 가해지는 전류가 유전막의 얇은 부분에 집중되어 누설 전류가 증가하는 문제점이 있다.
한편, 게이트 전극용 폴리실리콘층의 식각에 있어서도, 사전에 자연 산화막을 제거하여야 한다. 만약, 자연 산화막이 불균일하게 제거된 상태에서 게이트 전극용 폴리실리콘층을 식각한다면, 식각공정은 도 1에 도시한 바와 같은 구조에서 이루어진다. 도 1을 참조하면, 반도체 기판(10) 상에 게이트 산화막(20), 게이트 전극용 폴리실리콘층(30)이 순차적으로 형성되어 있다. 그리고, 폴리실리콘층(30) 위에는 완전하게 제거되지 못하여 잔류하는 자연 산화막(40)이 있으며, 그 위에 폴리실리콘층(30) 식각용 포토 레지스트 패턴(50)이 형성되어 있다. 레지스트 패턴(50)에 의해 노출된 면(B)에 폴리실리콘 식각용 식각제가 닿거나, 할로겐화물 위주의 식각제가 닿으면, 이미 국부적으로 자연 산화막이 식각되어 있던 부분에서부터 폴리실리콘의 식각이 우선 발생하여 게이트 전극용 폴리실리콘층(30)의 식각이 균일하게 이루어지지 않는다. 경우에 따라서는, 레지스트 패턴(50)의 측면부터 식각제가 치고 들어가서 불균일한 식각을 일으키기도 한다.
이와 같은 문제는 캐퍼시터의 폴리실리콘 하부전극을 식각하는 경우에도 마찬가지로 적용된다.
한편, 폴리실리콘층 상의 자연 산화막을 할로겐화물 위주의 식각제로 제거한 후 폴리실리콘층을 식각하면, 폴리실리콘층이 불균일하게 식각되는 문제점이 발생한다. 그 이유는 자연 산화막의 제거 후, 폴리실리콘층의 표면에 발생하는 '결합을 이루지 못한 실리콘원자의 본드', 즉 댕글링 본드(dangling bond)가 폴리실리콘층의 식각에 영향을 미치기 때문으로 생각된다.
물론, 굽타(Gupta) 등에게 부여된 미국특허 제 4,992,134에서도 폴리실리콘층 상에 형성된 자연산화막을 플라즈마 처리에 의해 제거한 후 폴리실리콘층을 식각하는 기술이 개시되어 있다. 그러나, 이 기술에서 자연산화막을 제거하는 데는 플루오르, 염소 등의 할로겐 원소가 포함된 기체가 주로 사용되며, 자연산화막을 제거한 후에 생기는 댕글링본드에 대한 아무런 언급이 없다.
따라서, 본 발명의 기술적 과제는, 벌크 트랜지스터의 게이트 전극으로 사용되어지거나 반도체 메모리 장치의 커패시터용 하부전극으로 사용되어지는 폴리실리콘층이 불균일하게 식각되는 문제점을 방지할 수 있는 폴리실리콘층의 식각방법을 제공하는 데 있다.
도 1은 종래의 폴리실리콘층 식각공정의 문제점을 설명하기 위한 도면이다.
상기한 기술적 과제를 해결하기 위한 본 발명에 따른 폴리실리콘층 식각방법은, 벌크 트랜지스터의 게이트 전극으로 사용되어지거나 반도체 메모리 장치의 커패시터용 하부전극으로 사용되어지는 폴리실리콘층의 식각방법이며, 폴리실리콘층을 증착한 후에 상기 폴리실리콘층을 수소 포함 기체의 플라즈마 또는 중수소 포함 기체의 플라즈마로 처리하는 단계와; 상기 플라즈마 처리된 폴리실리콘층을 건식식각하는 단계를 포함하는 것을 특징으로 한다. 이 때, 수소 포함 기체 또는 중수소 포함 기체에 할로겐 원소 함유 기체를 미량으로 더 혼합하는 것이 바람직하다. 할로겐 원소 함유 기체를 수소 포함 기체 또는 중수소 포함 기체에 혼합하는 정도는 부피비로 전체의 5% 이내가 되도록 하는 것이 더 바람직하다.
만약 폴리실리콘층이 캐퍼시터 하부전극일 경우, 플라즈마 처리단계에서 N2O, NO 및 NH3로 구성된 기체군으로부터 선택된 어느 하나를 각각 더 혼합한 기체의 플라즈마를 이용하여도 좋다.
이하, 본 발명의 바람직한 실시예에 대해 설명한다.
[실시예 1]
실시예 1은 게이트 절연막의 상부에 형성된 게이트 전극용 폴리실리콘층을 식각하는 데 적용되었다. 자연산화막을 제거하기 위해 중수소(D2)와 SF6의 혼합기체의 플라즈마를 사용하였다. 부피비로 D2가 95%, SF6가 5%를 차지하도록 혼합기체의 혼합비율을 조절하였다. 혼합기체에 포함된 미량의 SF6는 자연산화막을 효율적으로 제거하며, 다량의 D2는 후속되는 폴리실리콘층의 건식식각이 균일하게 이루어지도록 하는 역할을 한다. 폴리실리콘층의 표면에서의 D2역할은, 1997년 IEEE 일렉트론 디바이스 레터스 제 18권 제 3호 81-83쪽(IEEE Electron Device Letter, Vol. 18, No. 3, March, pp 81-83)에 기재된 논문에 잘 나타나 있다. 상기 논문에 의하면,반도체 소자의 제작을 마친 후 최종 단계에서 D2분위기에서 어닐링을 하면, Si/SiO2계면에 존재하는 실리콘 댕글링 본드가 Si-D 결합을 형성하여 소자의 신뢰성을 높인다는 것을 알 수 있다. 그러나, 논문에 기재된 바와 같이 소자의 제작을 마친 후에 D2로 처리하면, D2가 패시베이션층(passivation layer)으로 통상 사용되는 Si3N4층을 투과하지 못하여 비효율적이다. 또한, 어닐링을 하기 위해 반도체 기판을 고온으로 가열해야 하는 문제점도 있다. 따라서, 실시예 1과 같이 게이트 전극용 폴리실리콘층의 식각을 위한 전 처리과정인 자연 산화막 제거과정에서 D2의 플라즈마를 이용하면 비교적 저온에서 공정을 진행할 수 있을 뿐 아니라, 실리콘 댕글링 본드가 후속되는 폴리실리콘층의 건식식각에 미치는 악영향을 제거할 수도 있다.
[실시예 2]
실시예 2는 캐퍼시터 하부전극용 폴리실리콘층을 식각하는 데 적용되었다. 실시예 1과는 달리 폴리실리콘층 상에 형성된 자연 산화막을 D2, SF6및 NH3를 부피비로 33:3:64로 혼합한 기체의 플라즈마를 이용하여 처리하였다. 이 때, D2는 실시예 1과 마찬가지로 하부전극용 폴리실리콘층을 균일하게 건식식각하기 위한 것이며, SF6는 자연 산화막을 제거하기 위한 것이며, NH3는 SF6에 의해 완벽하게 제거되지 못한 자연 산화막이 있을 경우 이를 실리콘 질화막으로 변화시키기 위한 것이다.
따라서, 본 발명에 의하면, 벌크 트랜지스터의 게이트 전극으로 사용되어지거나 반도체 메모리 장치의 커패시터용 하부전극으로 사용되어지는 폴리실리콘층을 식각함에 있어서 폴리실리콘층의 식각 측면이 스팁(steep)하게 되어 그 식각 균일도가 증가하게 된다. 따라서, 제작된 반도체 소자의 신뢰성이 좋아진다.
Claims (5)
- 벌크 트랜지스터의 게이트 전극으로 사용되어지거나 반도체 메모리 장치의 커패시터용 하부전극으로 사용되어지는 폴리실리콘층의 식각방법에 있어서,폴리실리콘층을 증착한 후에 상기 폴리실리콘층을 수소 포함 기체의 플라즈마 또는 중수소 포함 기체의 플라즈마로 처리하는 단계와;상기 플라즈마 처리된 폴리실리콘층을 건식식각하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘층 식각방법.
- 제1항에 있어서, 상기 플라즈마 처리단계에서 상기 수소 포함 기체 또는 중수소 포함 기체에 할로겐 원소 함유 기체를 각각 더 혼합한 기체의 플라즈마를 이용하는 것을 특징으로 하는 폴리실리콘층 식각방법.
- 제2항에 있어서, 상기 할로겐 원소 함유 기체를 수소 포함 기체 또는 중수소 포함 기체에 부피비로 전체의 5% 이내가 되도록 혼합하는 것을 특징으로 하는 폴리실리콘층 식각방법.
- 제3항에 있어서, 상기 폴리실리콘층이 캐퍼시터 하부전극일 경우, 상기 플라즈마 처리단계에서 N2O, NO 및 NH3로 구성된 기체군으로부터 선택된 어느 하나를 각각 더 혼합한 기체의 플라즈마를 이용하는 것을 특징으로 하는 폴리실리콘층 식각방법.
- 청구항5는 삭제 되었습니다.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006205A KR100332424B1 (ko) | 1999-02-25 | 1999-02-25 | 폴리실리콘층의 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006205A KR100332424B1 (ko) | 1999-02-25 | 1999-02-25 | 폴리실리콘층의 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000056674A KR20000056674A (ko) | 2000-09-15 |
| KR100332424B1 true KR100332424B1 (ko) | 2002-04-13 |
Family
ID=19574989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990006205A KR100332424B1 (ko) | 1999-02-25 | 1999-02-25 | 폴리실리콘층의 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332424B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4466809B2 (ja) * | 2001-07-18 | 2010-05-26 | 日本電気株式会社 | シリコン絶縁膜とその製造方法ならびにシリコンダングリングボンドの終端方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714849A (ja) * | 1993-06-18 | 1995-01-17 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
-
1999
- 1999-02-25 KR KR1019990006205A patent/KR100332424B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714849A (ja) * | 1993-06-18 | 1995-01-17 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000056674A (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6024887A (en) | Plasma method for stripping ion implanted photoresist layers | |
| US5685951A (en) | Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system | |
| KR100275754B1 (ko) | 커패시터 하부전극의 반구형 그레인 형성전 전처리방법 | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| KR920004540B1 (ko) | 반도체 장치의 제조방법 | |
| JPH09246221A (ja) | 半導体基板の洗浄液及びこれを使用する洗浄方法 | |
| TW412865B (en) | Method for fabricating capacitors with hemispherical grains | |
| KR980005361A (ko) | 반구형 실리콘 제조방법 | |
| KR100332424B1 (ko) | 폴리실리콘층의 식각방법 | |
| US5696036A (en) | DRAM no capacitor dielectric process | |
| KR20030054052A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| US20020197835A1 (en) | Anti-reflective coating and methods of making the same | |
| US5963815A (en) | Method for forming a surface-roughened conductive film on a semiconductor wafer | |
| KR960012625B1 (ko) | 반도체 소자의 웰 크린닝 공정방법 | |
| KR20060072498A (ko) | 반도체 소자와 그의 제조방법 | |
| KR100489650B1 (ko) | 반도체장치의커패시터제조방법 | |
| KR100234384B1 (ko) | 반도체 소자의 스페이서 형성방법 및 이를 이용한 원통형 커패시터 제조방법 | |
| KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JPH09232543A (ja) | 半導体装置の製造方法 | |
| KR100244269B1 (ko) | 커패시터의 제조 방법 | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| KR100365939B1 (ko) | 반도체소자의저장전극형성방법 | |
| JP3386116B2 (ja) | シリコン表面処理および素子作製方法 | |
| KR100219071B1 (ko) | 반도체 웨이퍼 세정 방법 | |
| JPH04218958A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110404 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |