KR100256226B1 - 레퍼런스 전압 발생 장치 - Google Patents
레퍼런스 전압 발생 장치 Download PDFInfo
- Publication number
- KR100256226B1 KR100256226B1 KR1019970027893A KR19970027893A KR100256226B1 KR 100256226 B1 KR100256226 B1 KR 100256226B1 KR 1019970027893 A KR1019970027893 A KR 1019970027893A KR 19970027893 A KR19970027893 A KR 19970027893A KR 100256226 B1 KR100256226 B1 KR 100256226B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- voltage
- reference voltage
- dummy block
- ferroelectric capacitor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치
2. 발명이 해결하고자 하는 기술적 과제
강유전체 커패시터를 저장수단으로하는 메모리 소자에서 감지 증폭시의 레퍼런스 전압을 발생하기 위한 더미셀의 노화를 방지하여 고 신뢰성을 확보할 수 있는 레퍼런스 전압 발생 장치를 제공하고자 함.
3. 발명의 해결 방법의 요지
강유전체 커패시터의 분극 상태가 양에서 음으로 또는 음에서 양으로 스위칭하지 않고 레퍼런스 전압을 생성하는 레퍼런스 전압 발생 장치를 제공하고자 함.
4. 발명의 중요한 용도
강유전체 커패시터 메모리 셀을 사용하는 비휘발성 반도체 메모리 장치의 설계에 이용가능함.
Description
본발명은 강유전체 커패시터 메모리 셀을 사용한 비휘발성 반도체 메모리 장치에 관한 것으로서, 특히 저장된 정보의 '읽기'시 감지 증폭기로 전달되는 레퍼런스 전압 발생 장치에 관한 것이다.
도1은 강유전체 커패시터의 기호와 강유전체 커패시터 단자 a,b사이의 전압에 따른 관계를 도식화한 것으로서, 강유전체 물질을 유전체로 사용하는 커패시터 양단의 전압과 유기된 전하량사이에 히스테리시스 관계를 갖음을 보여준다. 강유전체 커패시터는 양단의 전압이 "0"V일 때 유기된 전하량이 가,나 두가지 상태로 존재하여 전원의 공급이 없어도 2진형태의 데이터를 저장할 수 있다. 이러한 특성을 이용하여 강유전체 커패시터는 비휘발성 메모리 소자의 기억수단으로 이용된다. 또한, 강유전체 커패시터의 양단에 인가되는 전압의 크기에 따라 강유전체 내의 분극상태가 변화하여 커패시터에 저장된 전하량이 변화하는 데, '가'상태의 분극을 유지하고 있는 강유전체 커패시터에 충분히 큰 음의 전압을 인가하면 도1의 히스테리시스 곡선을 따라 커패시터가 스위칭되면서 '다'방향으로 분극 상태가 변화하며 이 음의 전압을 제거하여 커패시터 양단의 전압을 "0V"로 만들면 '나'상태로 이동하게 된다. 즉, 도1의 화살표 방향을 따라 분극 상태가 변화한다. 강유전체 커패시터의 분극 상태를 양에서 음 또는 음에서 양으로 스위칭 횟수를 증가시킴에 따라 강유전체 커패시터는 노화하게 된다. 도2의 초기상태의 히스테리시스 곡선과 노화된 히스테리시스 곡선의 비교에서 보여지듯이 강유전체 커패시터의 초기 히스테리시스 곡선에서 '가'와 '나' 상태의 전하량 차이는 ΔQR1이나 스위칭 횟수가 증가하면 ΔQR2으로 작아져 센싱 마진이 줄어들게 되므로 소자의 신뢰성에 영향을 미친다. 이러한 이유로 강유전체 커패시터를 저장셀로 사용하는 메모리는 디램(DRAM) 또는 에스램(SRAM)에 비해 사용횟수가 제한되어 있다.
강유전체 커패시터에 저장된 정보는 커패시터 양단에 전압 인가시 유기되는 전하량의 변화 정도를 감지하여 데이터화 한다. 도3은 강유전체 커패시터 양단의 전압을 -V1로 인가하였을 때 전하량 상태를 도시한 것으로서, 강유전체가 '가'상태일 때를 "1"로 정의하고 '나'상태일 때를 '0'으로 정의한 후 커패시터에 -V1을 인가한다고 가정하면 강유전체는 초기상태가 '가'일 경우 '다'상태로 천이되면서 ΔQ1만큼의 전하량 변화가 유기되고, 초기상태가 '나'일 경우 '다'상태로 천이되면서 ΔQ0만큼의 전하량 변화가 유기된다. 이 전하량은 메모리 셀 어레이의 비트 라인 커패시터와 전하 공유되어 비트라인 프리 차지 전위에 변화를 일으키며, 비트라인 전위의 변화는 감지 증폭기를 동작시켜 비트라인에 유기된 소신호가 증폭되어 데이터화 된다. 위와 같이 감지 증폭기를 동작시키기 위해서는 레퍼런스 전압이 필요한데, 이 레퍼런스 전압은 데이터 "1"과 "0"로부터 비트라인에 유기된 전압의 중간값을 갖도록하여 강유전체 더미셀을 이용해 만든다.
강유전체 메모리 어레이는 다수의 워드라인과 다수의 비트라인이 서로 교차된 매트릭스 형태로 구성되며, 하나의 메모리 셀은 스위칭 트랜지스터 1개와 강유전체 저장셀 1개로 구성된다. 스위칭 트랜지스터의 소스는 비트라인에 연결되며 스위칭 트랜지스터의 게이트는 워드라인에 연결되고, 강유전체 커패시터 전극의 한쪽은 스위칭 트랜지스터의 드레인에 연결되며 다른 한쪽은 강유전체 커패시터를 구동하기 위한 프레이트 라인으로 연결된다.
도4는 종래의 레퍼런스 전압 발생회로(IEEE. Journal of Solid State Circuits, VOL.31, NO.11, NOVEMBER 1996)의 일실시예이다. 먼저,더미셀 RS0과 RS1은 각각 "1"과 "0"을 저장한다. 셀 데이터를 읽기 시 레퍼런스워드라인(RWL)을 "하이"로하여 스위칭 트랜지스터(RT0,RT1)를 턴온시키고, 플레이트 전압(RCP)을 "하이"로 구동하여 음의 전압을 가했을 때의 RS0과 RS1로부터 전하량 ΔQ1,ΔQ0을 유기한다. REQ신호를 "하이"로하여 트랜지스터(RT3)를 턴온시켜 상기 유기된 전하량 ΔQ1,ΔQ0을 합쳐주며, DT 또는 /DT를 "하이"로하여 각 트랜지스터를 턴온 시키면 (ΔQ1 + ΔQ0)/2 만큼의 전하량이 BL0,BL1 또는 BLB0,BLB1의 비트라인 커패시터와 전하공유하여 "1"과 "0"로부터 비트라인에 유기된 전압의 중간값으로 유기된다. 그러나, 이방법은 "1"과 "0"을 저장한 더미셀을 읽으므로 두 셀 중 한 개의 더미셀은 스위칭이 발생하여 노화가 진행되므로 "1"과 "0"의 전하량 차이의 감소로 인해 레퍼런스 전압의 변동을 유발한다. 특히, 메모리 셀이 다수 어레이된 비트라인에 더미 셀을 사용함으로써 메모리 셀을 읽는 횟수보다 더미셀을 읽는 횟수가 훨씬 많다. 따라서 더미셀의 노화에 따라 소자의 수명이 결정되는 문제점을 갖고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 강유전체 커패시터를 저장수단으로하는 메모리 소자의 레퍼런스 전압을 발생하기 위한 더미셀의 노화를 방지하여 감지 증폭시 고 신뢰성을 확보할 수 있는 레퍼런스 전압 발생 장치를 제공하는데 그 목적이 있다.
도1은 강유전체 커패시터의 기호 및 강유전체 커패시터 단자 a,b사이의 전압에 따른 관계를 도시한 그래프,
도2는 초기상태의 히스테리시스 곡선과 노화된 히스테리시스 곡선의 ΔQR을 도시한 그래프,
도3은 강유전체 커패시터 양단의 전압을 -V1로 인가하였을 때 전하량 상태를 도시한 그래프,
도4는 종래의 레퍼런스 전압 발생 회로도,
도5는 음의 전압이 강유전체 커패시터의 양단에 인가되었을 때 본 발명의 레퍼런스 전압 발생 원리를 도시한 그래프,
도6은 양의 전압이 강유전체 커패시터의 양단에 인가되었을 때 본 발명의 레퍼런스 전압 발생 원리를 도시한 그래프,
도7은 본 발명의 레퍼런스 전압 발생회로를 포함한 일실시예 회로도,
도8은 본 발명의 신호 다이아그램.
상기 목적을 달성하기 위한 본 발명은 강유전체 커패시터 메모리 셀을 사용한 비휘발성 반도체 메모리 장치의 레퍼런스 전압 발생수단에 있어서, 비트라인과 비트라인바 간에 차례로 직렬접속되는, 다수의 스위칭 트랜지스터와 다수의 강유전체 커패시터를 포함하는 제1 더미블록; 및 다수의 강유전체 커패시터와 다수의 스위칭 트랜지스터를 포함하는 제2 더미블록을 포함하여, 상기 제1 더미블록의 상기 스위칭 트랜지스터들은 게이트 입력으로 제1 레퍼런스워드라인을 입력받고, 상기 제2 더미블록의 상기 스위칭 트랜지스터들은 게이트 입력으로 제2 레퍼런스워드라인을 입력받으며 상기 제1 더미블록과 상기 제2 더미블록 사이에는 레퍼런스 플레이트라인이 인가되도록 구성하는 것을 특징으로하는 레퍼런스 전압 발생 장치를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도5는 음의 전압을 강유전체 커패시터의 양단에 가했을때의 본 발명의 레퍼런스 전압 발생 원리로서, 레퍼런스 전압 생성을 위해 강유전체 커패시터의 초기 저장값이 "1"인 경우에는 'A'상태에서 'C'상태로 스위칭이 발생하면서 전하량 ΔQ(1)가 유기되지만, 초기 저장값이 "0"인 경우에는 'B'상태에서 'C'상태로 변화하여 커패시터의 스위칭이 발생하지 않으면서 전하량 ΔQ(0)가 유기되는 것을 이용해 초기 저장값을 "0"로하여 음의 값을 인가했을 시의 전하량 변화값 ΔQ(0)만으로 ΔQ(1)와 ΔQ(0)의 중간값인 레퍼런스 전압을 생성하여, 레퍼런스 전압을 생성함에 있어 스위칭에 의한 강유전체 커패시터의 노화현상으로 인한 불안정적인 레퍼런스 전압생성을 막는 원리이다. 본 발명의 실시예에서는 4ΔQ(0)값이 ΔQ(1)와 ΔQ(0)의 중간값과 같음으로 레퍼런스 전압생성부에 초기저장값이 "0"인 4개의 더미셀을 사용하여 레퍼런스 전압을 생성한다.
도6은 양의 전압을 강유전체 커패시터의 양단에 가했을때의 본 발명의 레퍼런스 전압 발생 원리로서, 레퍼런스 전압 생성을 위해 강유전체 커패시터의 초기 저장값이 "0"인 경우에는 'B'상태에서 'D'상태로 스위칭이 발생하면서 전하량 ΔQ(0)가 유기되지만, 초기 저장값이 "1"인 경우에는 'A'상태에서 'D'상태로 변화하여 커패시터의 스위칭이 발생하지 않으면서 전하량 ΔQ(1)가 유기되는 것을 이용해 초기 저장값을 "1"로하여 양의 값을 인가했을 시의 전하량 변화값 ΔQ(1)만으로 ΔQ(1)와 ΔQ(0)의 중간값인 레퍼런스 전압을 생성하여, 레퍼런스 전압을 생성함에 있어 스위칭에 의한 강유전체 커패시터의 노화현상으로 인한 불 안정적인 레퍼런스 전압생성을 막는 원리이다. 4ΔQ(1)값이 ΔQ(1)와 ΔQ(0)의 중간값과 같음으로 레퍼런스 전압생성부에 초기저장값이 "1"인 4개의 더미셀을 사용하여 레퍼런스 전압을 생성한다. 일반적으로 레퍼런스 전압과 같게하는 다수의 더미셀을 사용해 레퍼런스 전압을 생성할 수 있다.
결론적으로 강유전체 커패시터의 양단에 음의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 동작 방법을 갖는 강유전체 메모리의 경우에는, 레퍼런스 전압생성부의 다수의 강유전체 커패시터에 초기저장값 "0"을 저장하도록 하고, 강유전체 커패시터의 양단에 양의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 동작 방법을 갖는 강유전체 메모리의 경우에는 레퍼런스 전압생성부의 다수의 강유전체 커패시터에 초기저장값 "1"을 저장한다는 것이다.
도7은 상기의 원리로 구현한 본 발명의 레퍼런스 전압 발생부(R1)와 비트라인(BL)과 비트라인바(BLB)를 프리차지시키는 프리차지 회로(P1), 데이터를 저장하는 메모리 셀(M1), 비트라인(BL)과 비트라인바(BLB)의 미세한 전압차를 감지하여 증폭하는 감지 증폭기(S1)를 포함하는 회로로서, 상기 레퍼런스 전압 발생부(R1)는 비트라인(BL)과 비트라인바(BLB) 간에 차례로 직렬접속되는, 4개의 스위칭 트랜지스터(RT00)와 4개의 강유전체 커패시터(RS00)를 포함하는 제1 더미블록(D1)과 4개의 강유전체 커패시터(RS10), 4개의 스위칭 트랜지스터(RT10)를 포함하는 제2 더미블록(D2)을 구비하여, 상기 제1 더미블록(D1)의 RT00은 게이트 입력으로 레퍼런스워드라인(RWL0)을 입력받고, 상기 제2 더미블록(D2)의 RT10은 게이트 입력으로 레퍼런스워드라인(RWL1)을 입력받으며 상기 제1 더미블록(D1)과 상기 제2 더미블록(D2) 사이에는 레퍼런스 플레이트라인(RCP)이 인가되도록 구성한다.
도8은 상기 도7의 회로를 동작시키기 위한 신호 다이아그램으로서, 도8을 참조하여 도7의 동작을 설명한다. 먼저,본 발명의 원리에 따라 셀 동작 방식이 강유전체 커패시터의 양단에 음의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하고, 레퍼런스 전압생성부(R1)의 다수의 강유전체 커패시터(RS00,RS10)에 초기저장값 "0"을 저장할 때의 동작부터 설명한다. 대기 상태에서 비트라인 프리차지 신호(BLP)가 "하이"상태를 유지하여 비트라인(BL)을 접지레벨로 프리 차지한다. 메모리 셀(M1)에 저장된 데이터를 읽기 위해 비트라인 프리차지 신호(BLP)는 "로"가 되어 비트라인(BL)을 플로팅상태로 만든다. 만일 메모리 셀(M1) 내의 강유전체 커패시터인 CS00에 저장된 정보를 읽는다면 워드라인(WL0)이 선택되어 스위칭 트랜지스터(CT00)는 턴온되고, "하이"값으로 플레이트 라인(CP)을 구동하여 CS00로부터 전하량을 유기한다. 유기된 전하량은 비트라인(BL)의 기생 커패시턴스와 전하공유하여 저장된 데이터에 해당하는 만큼 비트라인 전압을 변화시킨다. 이때 레퍼런스 전압은 비트라인바(BLB)에 유기되어야 하므로 레퍼런스 전압생성부(R1) 내 제2 더미블록(D2)의 4개의 강유전체 커패시터(RS10), 4개의 스위칭 트랜지스터(RT10)를 구동한다. 레퍼런스워드라인(RWL1)이 선택되어 RT10 스위칭 트랜지스터들을 턴온시키며 "하이"값의 레퍼런스 플레이트(RCP)를 구동하여 4개의 강유전체 커패시터(RS10)로부터 4ΔQ의 전하량을 유기한다. 레퍼런스 전압생성부(R1)로부터 비트라인바(BLB)에 유기된 전압과 플레이트 라인(CP)을 구동하여 CS00으로부터 유기된 전압을 증폭하여 데이터화 하기 위해 SAN과 SAP를 구동하여 감지 증폭부(S1)를 동작시킨다. 감지 증폭기(S1)가 동작하여 증폭된 데이터는 출력단으로 보내어 진다. "읽기"가 끝난 후 플레이트라인(CP)은 "로"로 구동되며 비트라인 프리차지 신호(BLP)를 다시 "하이"로 구동하면 메모리 셀(M1)은 원래의 상태로 되돌아가며 비트라인 프리차지 신호(BLP)가 켜진상태에서 레퍼런스 플레이트(RCP)를 "로"로 하고 레퍼런스 워드라인(RWL1)을 "로"로하여 RT10 스위칭 트랜지스터들을 턴오프시켜 제2 더미블록(D2)의 4개의 강유전체 커패시터(RS10)는 다시 "0"을 저장하게 된다.
다음,본 발명의 원리에 따라 셀 동작 방식이 강유전체 커패시터의 양단에 양의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하고, 레퍼런스 전압생성부(R1)의 다수의 강유전체 커패시터(RS00,RS10)에 초기저장값 "1"을 저장할 때의 동작은 상기 기술된 강유전체 커패시터의 양단에 음의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하고, 레퍼런스 전압생성부(R1)의 다수의 강유전체 커패시터(RS00,RS10)에 초기저장값 "0"을 저장한 후의 동작과 유사하다. 다만, 프리차지시 비트라인(BL)과 비트라인바(BLB)를 "하이"레벨로 프리차지하고, 플레이트 라인(CP)과 레퍼런스 플레이트(RCP)를 "로"로 인가한 후 상기와 같은 동작을 수행한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 레퍼런스 전압 발생에서 강유전체 커패시터의 분극상태가 양에서 음으로 또는 음에서 양으로 스위칭하지 않아도 되기 때문에, 강유전체 물질의 노화를 억제할 수 있으므로 사용횟수가 증가하여도 히스테리시스 곡선이 초기의 상태를 유지할 수 있으므로 레퍼런스 전압의 고신뢰성을 확보할 수 있다.
Claims (8)
- 강유전체 커패시터 메모리 셀을 사용한 비휘발성 반도체 메모리 장치의 레퍼런스 전압 발생장치에 있어서,비트라인과 비트라인바 간에 차례로 직렬접속되는,다수의 스위칭 트랜지스터와 다수의 강유전체 커패시터를 포함하는 제1 더미블록; 및다수의 강유전체 커패시터와 다수의 스위칭 트랜지스터를 포함하는 제2 더미블록을 포함하여, 상기 제1 더미블록의 상기 스위칭 트랜지스터들은 게이트 입력으로 제1 레퍼런스워드라인을 입력받고, 상기 제2 더미블록의 상기 스위칭 트랜지스터들은 게이트 입력으로 제2 레퍼런스워드라인을 입력받으며 상기 제1 더미블록과 상기 제2 더미블록 사이에는 레퍼런스 플레이트라인이 인가되도록 구성하는 레퍼런스 전압 발생 장치.
- 제 1 항에 있어서, 상기 제1 더미블록 및 제2 더미블록의 모든 강유전체 커패시터는메모리 셀 동작 방식이 강유전체 커패시터의 양단에 음의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 방식인 경우에는 초기저장값을 "로"값으로 갖는 레퍼런스 전압 발생 장치.
- 제 1 항에 있어서, 상기 제1 더미블록 및 제2 더미블록의 모든 강유전체 커패시터는메모리 셀 동작 방식이 강유전체 커패시터의 양단에 양의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 경우에는 초기저장값을 "하이"값으로 갖는 레퍼런스 전압 발생 장치.
- 제 1 항에 있어서, 상기 비트 라인과 비트 라인바는메모리 셀 동작 방식이 강유전체 커패시터의 양단에 음의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 경우에 접지레벨로 프리차지되는 레퍼런스 전압 발생 장치.
- 제 1 항에 있어서, 상기 비트 라인과 비트 라인바는메모리 셀 동작 방식이 강유전체 커패시터의 양단에 양의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 경우에 전원 전압레벨로 프리차지되는 레퍼런스 전압 발생 장치.
- 제 1 항에 있어서, 상기 레퍼런스 플레이트라인은메모리 셀 동작 방식이 강유전체 커패시터의 양단에 음의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 경우에는 "하이"값을 인가하는 레퍼런스 전압 발생 장치.
- 제 1 항에 있어서, 상기 레퍼런스 플레이트라인은메모리 셀 동작 방식이 강유전체 커패시터의 양단에 양의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 경우에는 "로"값을 인가하는 레퍼런스 전압 발생 장치.
- 제 1 항에 있어서,상기 제1 더미블록 및 제2 더미블록에서 사용되는 강유전체 커패시터는 메모리 셀 동작 방식이 강유전체 커패시터의 양단에 음의 전압 또는 양의 전압을 인가하여 저장된 데이터에 해당하는 전압을 비트라인에 유기하는 경우에 레퍼런스 전압의 생성을 위해 하나의 강유전체 커패시터에서 유기되는 전하량의 몇배가 필요한 지에 따라 사용되는 강유전체 커패시터의 개수를 정하는 레퍼런스 전압 발생 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027893A KR100256226B1 (ko) | 1997-06-26 | 1997-06-26 | 레퍼런스 전압 발생 장치 |
TW087110242A TW418393B (en) | 1997-06-26 | 1998-06-25 | A reference voltage generating circuit for ferroelectric memory device |
US09/105,591 US6058049A (en) | 1997-06-26 | 1998-06-26 | Reference voltage generating circuit for ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027893A KR100256226B1 (ko) | 1997-06-26 | 1997-06-26 | 레퍼런스 전압 발생 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990003930A KR19990003930A (ko) | 1999-01-15 |
KR100256226B1 true KR100256226B1 (ko) | 2000-05-15 |
Family
ID=19511540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970027893A KR100256226B1 (ko) | 1997-06-26 | 1997-06-26 | 레퍼런스 전압 발생 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6058049A (ko) |
KR (1) | KR100256226B1 (ko) |
TW (1) | TW418393B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12033719B2 (en) | 2022-01-18 | 2024-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of operating the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100296917B1 (ko) * | 1999-06-28 | 2001-07-12 | 박종섭 | 강유전체 메모리 소자의 기준 전압 발생 장치 |
JP2001319472A (ja) | 2000-05-10 | 2001-11-16 | Toshiba Corp | 半導体記憶装置 |
KR100744687B1 (ko) * | 2000-10-25 | 2007-08-01 | 주식회사 하이닉스반도체 | 강유전체의 분극 상태에 따라 문턱전압이 조절되는 트랜지스터를 구비하는 강유전체 메모리 소자의 레퍼런스 회로 |
JP4031904B2 (ja) * | 2000-10-31 | 2008-01-09 | 富士通株式会社 | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
JP4099349B2 (ja) * | 2002-06-04 | 2008-06-11 | 富士通株式会社 | 強誘電体メモリ |
KR100568861B1 (ko) * | 2003-12-15 | 2006-04-10 | 삼성전자주식회사 | 레퍼런스 전압 발생 회로를 갖는 강유전체 메모리 장치 |
KR100781984B1 (ko) * | 2006-11-03 | 2007-12-06 | 삼성전자주식회사 | 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 |
US7778098B2 (en) * | 2007-12-31 | 2010-08-17 | Cypress Semiconductor Corporation | Dummy cell for memory circuits |
US9934837B2 (en) * | 2016-03-01 | 2018-04-03 | Micron Technology, Inc. | Ground reference scheme for a memory cell |
US11335391B1 (en) * | 2020-10-30 | 2022-05-17 | Ferroelectric Memory Gmbh | Memory cell arrangement and method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
JP3102833B2 (ja) * | 1994-09-06 | 2000-10-23 | 株式会社 沖マイクロデザイン | 昇圧回路 |
JPH097377A (ja) * | 1995-06-20 | 1997-01-10 | Sony Corp | 強誘電体記憶装置 |
US5905672A (en) * | 1997-03-27 | 1999-05-18 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
KR100208443B1 (ko) * | 1995-10-14 | 1999-07-15 | 김영환 | 네가티브 전압 구동회로 |
US5856918A (en) * | 1995-11-08 | 1999-01-05 | Sony Corporation | Internal power supply circuit |
US5764561A (en) * | 1995-11-16 | 1998-06-09 | Rohm Co., Ltd. | Ferroelectric memory devices and method of using ferroelectric capacitors |
US5907484A (en) * | 1996-04-25 | 1999-05-25 | Programmable Microelectronics Corp. | Charge pump |
US5850157A (en) * | 1996-11-07 | 1998-12-15 | Intel Corporation | Low voltage swing circuits for low power clock distribution and methods of using the same |
KR100273208B1 (ko) * | 1997-04-02 | 2000-12-15 | 김영환 | 반도체메모리장치의고효율전하펌프회로 |
-
1997
- 1997-06-26 KR KR1019970027893A patent/KR100256226B1/ko not_active IP Right Cessation
-
1998
- 1998-06-25 TW TW087110242A patent/TW418393B/zh not_active IP Right Cessation
- 1998-06-26 US US09/105,591 patent/US6058049A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12033719B2 (en) | 2022-01-18 | 2024-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of operating the same |
Also Published As
Publication number | Publication date |
---|---|
KR19990003930A (ko) | 1999-01-15 |
TW418393B (en) | 2001-01-11 |
US6058049A (en) | 2000-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3183076B2 (ja) | 強誘電体メモリ装置 | |
KR100201737B1 (ko) | 강유전체 램덤 액세스 메모리 | |
JP2953316B2 (ja) | 不揮発性強誘電体メモリ | |
US7203086B2 (en) | Data reading method, data writing method, and semiconductor memory device | |
KR100324594B1 (ko) | 강유전체 메모리 장치 | |
KR20000048350A (ko) | 센스 증폭기 회로, 이 회로를 사용한 메모리 장치, 및 이메모리 장치를 판독하는 방법 | |
KR100256226B1 (ko) | 레퍼런스 전압 발생 장치 | |
KR100275109B1 (ko) | 강유전체메모리장치및그동작방법 | |
EP0944092B1 (en) | Non-volatile semiconductor memory device | |
JP2003297078A (ja) | 強誘電体メモリ装置 | |
KR100369360B1 (ko) | 강유전체 메모리 장치 | |
KR100296917B1 (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 | |
KR100256253B1 (ko) | 비휘발성 반도체 메모리 장치 | |
KR100306373B1 (ko) | 강유전기억소자에서의기준전압발생기및그구동방법 | |
KR100275338B1 (ko) | 강유전체 메모리의 기준전압발생기 | |
KR100469145B1 (ko) | 강유전체메모리소자의기준전압발생기 | |
KR100353823B1 (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 | |
KR100294645B1 (ko) | 강유전체기억소자 | |
KR100333697B1 (ko) | 강유전체기억소자 | |
KR19990021587A (ko) | 강유전체 메모리 소자 및 그 구동 방법 | |
KR100656279B1 (ko) | 저전압 고속 강유전체 메모리 소자 | |
KR100318423B1 (ko) | 강유전체 메모리 장치 | |
KR20010113299A (ko) | 강유전체 메모리 소자의 기준전압 생성 셀 및 그 구동 방법 | |
KR20010003223A (ko) | 강유전체 랜덤 억세스 메모리 장치 및 그의 기입 방법 | |
JP2003297073A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120127 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |