KR100203905B1 - 금속배선 제조방법 - Google Patents

금속배선 제조방법 Download PDF

Info

Publication number
KR100203905B1
KR100203905B1 KR1019960024264A KR19960024264A KR100203905B1 KR 100203905 B1 KR100203905 B1 KR 100203905B1 KR 1019960024264 A KR1019960024264 A KR 1019960024264A KR 19960024264 A KR19960024264 A KR 19960024264A KR 100203905 B1 KR100203905 B1 KR 100203905B1
Authority
KR
South Korea
Prior art keywords
layer
barrier metal
metal layer
aluminum alloy
plasma treatment
Prior art date
Application number
KR1019960024264A
Other languages
English (en)
Other versions
KR980006127A (ko
Inventor
정진기
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024264A priority Critical patent/KR100203905B1/ko
Priority to TW086107653A priority patent/TW324110B/zh
Priority to US08/867,456 priority patent/US5856238A/en
Priority to JP9157025A priority patent/JP2892337B2/ja
Priority to CN971119074A priority patent/CN1094253C/zh
Publication of KR980006127A publication Critical patent/KR980006127A/ko
Application granted granted Critical
Publication of KR100203905B1 publication Critical patent/KR100203905B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속 배선 제조방법에 관한 것으로, 베리어 금속층으로 티나늄 또는 티나늄 나이트라이드막을 증착한다음, 베리어 금속층의 표면에 SF6플라즈마 처리를 실시함으로써 베리어 금속층의 표면에서 알루미늄 합금층으로 A1-Si-Cu 층이 증착될 때 실리콘 덩어리가 베리어 금속층의 표면에 잘 성장되지 않게 되어 후속의 식각공정으로 알루미늄 합금층과 베리어 금속층을 식각할 때 절연막 표면에 잔여물이 남는 것을 방지하는 것이다.

Description

금속 배선 제조방법
제1도 및 제2도는 종래기술에 의해 베리어 금속층, 알루미늄 합금층 및 반사방지막으로 이루어지는 금속 배선을 제조하는 것을 도시한 단면도.
제3도 내지 제6도는 본 발명에 의해 베리어 금속층, 알루미늄 합금층 및 반사방지막으로 이루어지는 금속 배선을 제조하는 것을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 절연막
2 : 베리어 금속층 4 : 실리콘 덩어리
5 : 알루미늄 합금층 6 : 반사방지층
7 : 감광막 패턴 8 : 금속 배선
본 발명은 반도체소자의 금속 배선 제조방법에 관한 것으로, 특히, 금속 배선 제조시 발생되는 잔여물을 제거할 수 있도록 하는 금속 배선 제조방법에 관한 것이다.
반도체소자 제조시 폴리실리콘층은 저항이 커서 반도체소자 동작시 동작속도를 저하시키는 요인이 됨으로 이러한 저항을 감소하기 위하여 금속 배선을 반도체소자의 도전 배선으로 주로 이용한다.
종래 기술에 의해 금속 배선을 제조하는 공정을 도면을 참조하여 설명하기로 한다.
제1도 및 제2도는 종래기술에 의해 금속 배선을 제조할 때 잔여물이 발생되는 것을 도시한 단면도이다.
제1도는 기판(1)상부에 절연막(2)을 형성하고, 그 상부에 베리어금속층(3), 알루미늄 합금층(5) 및 반사방지막(6)을 차례로 적층한다음, 그 상부에 감광막 패턴(7)을 형성한 단면도이다.
상기의 베리어 금속층(3)은 예를들어 티타늄 또는 티타늄 나이트 라이드막으로 형성하고, 알루미늄 합금층(5)은 예를들어 A1-Si-Cu로 형성하고, 상기 반사방지막(6)은 예를들어 티타늄 나이트라이드막으로 형성한다.
제2도는 상기 감광막 패턴(7)을 마스크로 이용하여 상기 반사방지막(6), 알루미늄 합금층(5) 및 베리어 금속층(3)을 순차적으로 식각하여 금속 배선(8)을 형성한다음, 상기 감광막 패턴(7)을 제거한 단면도로서, 이때 절연막(2)의 표면에 잔여물(3')이 남아서 금속 배선(8) 사이의 브릿지를 유발시켜 금속배선(8) 간에 단락되는 문제가 발생된다.
상기 잔여물(3')은 베리어 금속층의 표면에서 알루미늄 합금층으로 A1-Si-Cu층이 증착될 때 실리콘 덩어리(4)가 베리어 금속층의 표면에 성장됨으로 인하여 후속의 식각공정으로 알루미늄 합금층을 식각하는 공정에서 실리콘 덩어리(4)가 남게되고, 또한, 하부의 베리어 금속층(3)을 식각할 때 상기 실리콘 덩어리(4)는 제거되면서 베리어 금속층(3')인 티타늄 나이트라이드층의 일부가 남게 되는 것이다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 베리어 금속층을 증착한다음, SF6플라즈마 처리를 실시하여 베리어 그속층의 표면에 알루미늄 합금 증착시 실리콘 덩어리가 성장되는 속도를 감소시켜 후속의 식각 공정에서 잔여물이 남는 것을 방지하는 금속배선 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 금속 배선 제조방법에 있어서, 절연막 상부에 베리어 금속층을 증착한다음, 상기 베리어 금속층의 표면에 SF6플라즈마 처리를 실시하는 단계와, 상기 베리어 금속층 상부면에 알루미늄 합금층, 반사방지층을 차례로 적층한다음, 그 상부에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이용하여 상기 반사방지막, 알루미늄 합금층 및 베리어 금속층을 순차적으로 식각하여 금속 배선을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.
제3도 내지 제6도는 본 발명의 실이예에 의해 금속 배선을 제조하는 단계를 도시한 단면도이다.
제3도는 기판(1)상부에 절연막(2) 예를들어 산화막으로 형성한다음, 그 상부에 베리어 금속층(3)을 예를들어 티타늄 또는 티타늄 나이트라이드막으로 증착한 단면도이다.
제4도는 상기 베리어 금속층(3)의 표면에 SF6플라즈마(1) 처리를 실시하는 단계를 도시한 단면도로서, 상기 SF6플라즈마 처리는 SF6가 20-100SCCM 의양, 소오스 파우어는 500-2000W, 바이어스 파우어는 0-100W, 압력은 2.0-20.0m Torr의 조건에서 실시한다.
제5도는 상기 SF6플라즈마 처리를 실시한다음, 알루미늄 합금층(5), 반사방지층(6)을 차례로 적층한다음, 그 상부에 감광막 패턴(7)을 형성한 단면도이다.
상기 알루미늄 합금층(5)은 예를들어 A1-Si-Cu로 형성하고, 상기 반사방지막(6)은 예를들어 티타늄 나이트라이드막으로 형성한다.
제6도는 상기 감광막 패턴(7)을 마스크로 이용하여 상기 반사방지막(6), 알루미늄 합금층(5) 및 베리어 금속층(3)을 순차적으로 식각하여 금속 배선(8)을 형성한다음, 상기 감광막 패턴(7)을 제거한 단면도로서, 절연막(2)의 표면에 잔여물이 남지 않음을 알수가 있다.
상기한 본 발명에 의하면 베리어 금속층으로 티타늄 또는 티타늄 나이트라이드막을 증착한다음, 베리어 금속층의 표면에 SF6플라즈마 처리를 실시하게 되는 경우 베리어 금속층의 표면에서 알루미늄 합금층으로 A1-Si-CU층이 증착될 때 실리콘 덩어리가 베리어 금속층의 표면에 잘 성장되지 않게 되어 후 속의 식각공정으로 알루미늄 합금층과 베리어 금속층을 식각할 때 절연막 표면에 잔여물이 남는 것을 해결할 수가 있다.

Claims (6)

  1. 반도체소자의 금속 배선 제조방법에 있어서, 절연막 상부에 베리어 금속층을 증착한다음, 상기 베리어 금속층의 표면에 SF6플라즈마 처리를 실시하는 단계와, 상기 베리어 금속층 상부면에 알루미늄 합금층, 반사방지층을 차례로 적층한다음, 그 상부에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이용하여 상기 반사방지막, 알루미늄 합금층 및 베리어 금속층을 순차적으로 식각하여 금속 배선을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계를 포함하는 금속 배선 제조 방법.
  2. 제1항에 있어서, 상기 베리어 금속층은 티타늄 또는 티타늄 나이트라이드막인 것을 특징으로 하는 금속 배선 제조방법.
  3. 제1항에 있어서, 상기 알루미늄 합금층은 A1-Si-Cu인 것을 특징으로 하는 금속 배선 제조방법.
  4. 제1항에 있어서, 상기 SF6플라즈마 처리는 SF6가 20-100SCCM의 양인 것을 특징으로 하는 금속 배선 제조방법.
  5. 제1항 또는 제4항에 있어서, 상기 SF6플라즈마 처리는 500-2000W의 소오스 파우어, 0-100W의 바이어스 파우어인 것을 특징으로 하는 금속 배선 제조방법.
  6. 제1항 또는 제4항에 있어서, 상기 SF6플라즈마 처리는 2.0-20.0m Torr의 압력에서 실시하는 것을 특징으로 하는 금속 배선 제조방법.
KR1019960024264A 1996-06-27 1996-06-27 금속배선 제조방법 KR100203905B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960024264A KR100203905B1 (ko) 1996-06-27 1996-06-27 금속배선 제조방법
TW086107653A TW324110B (en) 1996-06-27 1997-05-31 Method for fabrication metal wire of semiconductor device
US08/867,456 US5856238A (en) 1996-06-27 1997-06-02 Method for fabricating metal wire of semiconductor device
JP9157025A JP2892337B2 (ja) 1996-06-27 1997-06-13 半導体素子の金属配線製造方法
CN971119074A CN1094253C (zh) 1996-06-27 1997-06-25 半导体装置之金属布线制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024264A KR100203905B1 (ko) 1996-06-27 1996-06-27 금속배선 제조방법

Publications (2)

Publication Number Publication Date
KR980006127A KR980006127A (ko) 1998-03-30
KR100203905B1 true KR100203905B1 (ko) 1999-06-15

Family

ID=19463727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024264A KR100203905B1 (ko) 1996-06-27 1996-06-27 금속배선 제조방법

Country Status (5)

Country Link
US (1) US5856238A (ko)
JP (1) JP2892337B2 (ko)
KR (1) KR100203905B1 (ko)
CN (1) CN1094253C (ko)
TW (1) TW324110B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950107A (en) * 1996-12-17 1999-09-07 Intel Corporation In-situ pre-ILD deposition treatment to improve ILD to metal adhesion
KR100278652B1 (ko) * 1998-01-13 2001-02-01 윤종용 반도체장치의텅스텐패턴형성방법
CN100541720C (zh) * 2002-06-27 2009-09-16 东京毅力科创株式会社 等离子体处理方法
TWI292933B (en) * 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
KR100824621B1 (ko) * 2006-11-27 2008-04-24 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
CN103887230B (zh) * 2014-03-28 2016-08-31 中国电子科技集团公司第二十四研究所 等离子体刻蚀AlSi的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5430328A (en) * 1994-05-31 1995-07-04 United Microelectronics Corporation Process for self-align contact
US5554254A (en) * 1995-03-16 1996-09-10 Taiwan Semiconductor Manufacturing Company Post contact layer etch back process which prevents precipitate formation
US5554563A (en) * 1995-04-04 1996-09-10 Taiwan Semiconductor Manufacturing Company In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step

Also Published As

Publication number Publication date
JP2892337B2 (ja) 1999-05-17
JPH1064916A (ja) 1998-03-06
US5856238A (en) 1999-01-05
CN1094253C (zh) 2002-11-13
CN1177203A (zh) 1998-03-25
TW324110B (en) 1998-01-01
KR980006127A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5930664A (en) Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching
KR100203905B1 (ko) 금속배선 제조방법
JP3682067B2 (ja) アンダーカットなしに導電線をエッチングする方法
US5770518A (en) Semiconductor device and method of manufacturing without undercutting conductive lines
US7279382B2 (en) Methods of manufacturing semiconductor devices having capacitors
JPH10326830A (ja) 半導体装置の製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
US5604381A (en) Semiconductor device and method of manufacturing without undercutting conductive lines
WO1993011558A1 (en) Method of modifying contact resistance in semiconductor devices and articles produced thereby
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
KR100203893B1 (ko) 텅스텐 금속배선 형성방법
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100492914B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100296708B1 (ko) 반도체소자의금속배선형성방법
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
JP3251030B2 (ja) 半導体装置の製造方法
JP3445141B2 (ja) アルミニウム合金配線の形成方法
KR100355873B1 (ko) 반도체 소자의 제조 방법
KR970007437B1 (ko) 반도체소자의 제조방법
KR980011877A (ko) 반도체장치의 층간 접속방법
JP3957536B2 (ja) エッチング方法
KR20000020483A (ko) 반도체 소자의 금속배선 형성방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee