KR0181968B1 - 액정 표시 판넬용 드라이버 회로 - Google Patents

액정 표시 판넬용 드라이버 회로 Download PDF

Info

Publication number
KR0181968B1
KR0181968B1 KR1019920019828A KR920019828A KR0181968B1 KR 0181968 B1 KR0181968 B1 KR 0181968B1 KR 1019920019828 A KR1019920019828 A KR 1019920019828A KR 920019828 A KR920019828 A KR 920019828A KR 0181968 B1 KR0181968 B1 KR 0181968B1
Authority
KR
South Korea
Prior art keywords
mos transistor
liquid crystal
driver
crystal display
display panel
Prior art date
Application number
KR1019920019828A
Other languages
English (en)
Other versions
KR940009920A (ko
Inventor
이재점
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019920019828A priority Critical patent/KR0181968B1/ko
Publication of KR940009920A publication Critical patent/KR940009920A/ko
Application granted granted Critical
Publication of KR0181968B1 publication Critical patent/KR0181968B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

박막트랜지스터(TFT)를 갖는 액정 표시 판넬용 드라이버 회로에 있어서, 연산 증폭기와, 증폭기에 바이어스를 부가하도록 증폭기 출력에 연결된 제1MOS 트랜지스터(23)와, 바이어스 전압을 받고 그리고 증폭기에 연결된 제2MOS 트랜지스터(24)로 구성되어 샘플된 아날로그 영상 데이타를 완충시켜 상기 TFT를 구동시키는 데이타 완충부와, 상기 아날로그 영상 데이타 샘플링시 저항(R)을 거쳐 드라이버 출력에 연결된 부하 용량을 프리챠지하도록, 상기 저항(R)에 연결된 제3MOS 트랜지스터(25)와, 상기 증폭기 출력에 연결된 제1MOS 트랜지스터(23)를 온 오프하도록 연결된 제4MOS 트랜지스터(26)로 구성되고, 각각은 프리챠지 제어신호를 받는 구성으로 된 프리챠지부를 포함하고, 프리챠징후 완충회로 동작이 되도록 한 것을 특징으로 하는 액정 표시 판넬용 드라이버 회로인 것.

Description

액정 표시 판넬용 드라이버 회로
제1a도, 제1b도는 본 발명의 액정 표시 판넬용 드라이버 회로를 보인 회로 구성도,
제2도는 제1a도의 주요 부분에 대한 동작 파형도.
제3a도, 제3b도는 3입력 연산 증폭기가 사용된 본 발명의 액정 표시 판넬용 드라이버 회로를 보인 회로 구성도이다.
본 발명은 액정 판넬 구동회로에 관한 것으로, 특히 판넬 크기에 따라 증가되는 칩 사이즈 및 동작 전류를 감소 그리고 완화시키도록 한 개선된 액정 판넬 구동회로에 관한 것이다.
스위칭 소자로서 박막트랜지스터를 매트릭스 어레이로 배치하여 화소 및 액정 구동으로 화면을 구성시키는 액정 표시 판넬(LCD)에 있어서는 상기 매트릭스 어레이로 배치된 스위칭 소자들을 가로 방향으로 구동하고 세로 방향으로 순차 구동시키는 구동회로가 요구된다. 박막트랜지스터는 소오스 단자와 게이트 단자를 구비하고 있고 소오스측 구동 신호에 의해 선택된 소자는 게이트의 신호에 따라 스위칭 온된다. 소오스측 구동신호는 소오스 드라이버에 의하고 통상은 연산 증폭기를 구비하여 적정한 레벨의 구동신호를 출력하고 있고 연산 증폭기는 아날로그 형태의 영상 신호를 샘플링하여 샘플된 신호를 완충시키는 목적으로 설치된다.
LCD 구동을 위한 아날로그 방식의 소오스 드라이버가 채용된 제품들은 포터블 TV류, LCD 프로젝션, 모니터/인터폰 겸용 장치등으로 매우 다양하다. 그러나 표시 화면의 증대를 요구하여 이에 맞추어 단순히 크기만을 확대할 수 없기 때문에, 즉 표시 화면이 증대될수록 출력단 부하가 커짐에 따라 상대적으로 버퍼용 연산 증폭기를 구성하는 트랜지스터들의 크기가 증대되어 칩 사이즈가 커지는 문제가 있다.
그리고 출력단 연산증폭기의 구동능력을 크게 하기 위해서 아이들링(idling) 전류 또는 대기(stand-by) 전류를 증가시켜야 하기 때문에 동작 전류가 증가하는 문제가 있다.
또한 출력단의 연산증폭기의 구동능력을 시간적으로 가변시켜 부하 구동능력을 향상시키더라도 전류 소모량이 상대적으로 증가한다는 문제를 유발한다.
즉 판넬 크기의 증가로 연산증폭기의 부하 구동 능력을 높이는 목적하에 단순히 연산증폭기의 트랜지스터 크기를 크게 하거나 증폭기의 바이어스 전압을 조정하거나 또는 바이어스 전압을 고정하지 않고 시간에 따라 가변하는 등의 조치만을 취하여, 차지하는 칩사이즈의 증가와 동작 전류를 증가시키는 문제를 유발시켰던 것이다.
본 발명은 이러한 문제점을 해결하기 위해 발명된 것으로서, 칩사이즈의 증가없이 그리고 동작 전류의 감소없이 부하 구동 능력이 개선된 액정 판넬 구동회로를 제공하는 것이다.
본 발명의 목적을 달성하는 발명의 구성은 박막트랜지스터(TFT)를 갖는 액정 표시 판넬용 드라이버 회로에 있어서, 증폭기와, 증폭기에 바이어스를 부가하도록 증폭기 출력에 연결된 제1MOS 트랜지스터와, 바이어스 전압을 받고 증폭기에 연결된 제2MOS 트랜지스터로 구성되어 샘플된 아날로그 영상 데이타를 완충시켜 상기 TFT를 구동시키는 데이타 완충부와, 상기 아날로그 영상 데이타 샘플링시 저항을 거쳐 드라이버 출력에 연결된 부하 용량을 프리챠지하도록, 상기 저항에 연결된 제3MOS 트랜지스터와, 상기 증폭기 출력에 연결된 제1MOS 트랜지스터를 온오프하도록 연결된 제4MOS 트랜지스터로 구성되고, 각각은 프리챠지 제어신호를 받는 구성으로 된 프리챠지부를 포함하고, 프리챠징후 완충회로 동작이 되도록 한 것을 특징으로 한다.
다음에 본 발명에 대해 첨부한 도면을 참고하여 본 발명을 보다 상세히 설명한다.
제1도(a)는 스위칭 소자로서 TFT(T)가 사용된 TFT LCD판넬(1)의 상기 TFT를 구동하기 위한 본 발명에 따른 LCD용 소오스 드라이버(2)가 상기 TFT의 소오스(S)에 서로 연결된 상태를 나타낸 것이다. 소오스 드라이버(2)는 3개의 제어 신호로서 프리챠지신호(PRE)와, 연산증폭기를 위한 바이어스 신호(Vbias)와 영상 데이타를 적정 주기로 샘플링 하기 위한 샘플링 제어 신호(CNT)가 입력되고 하나의 아날로그 비디오(영상) 신호(VIN)를 입력 받는다.
아날로그 영상 신호(VIN)는 샘플/홀드 회로(21)에 입력되어 샘플링된 신호로 바뀌는데 샘플링 주기는 샘플링 제어신호(CNT)에 따른다.
샘플링된 아날로그 영상신호는 샘플 데이타 저장용 캐패시터(CH)에 일시 저장되어 이어 연산 증폭단으로 출력된다.
캐패시터(CH)에 저장된 샘플된 영상 데이타는 차동증폭기(22)와 P채널 MOS 트랜지스터(23)과 (24)로 구성된 버퍼 회로에 의해 완충되어 저항(R)을 통해 출력된다.
제2도(a)~(e)는 제1도의 주요 부분에 대한 동작 파형도를 예로서 나타낸 파형도이다.
제2(a)도는 일반적인 아날로그 영상 신호를 나타내고 있으며, 제2(b)도는 아날로그 영상신호의 유효 또는 무효한 부분을 나타낸 것으로 로우레벨이 될 때 프리챠징부는 작동이 개시된다.
프리챠지 제어신호(PRE)가 't1'의 시점에서 로우로될때 이 신호를 받는 P채널 MOS 트랜지스터(25)는 스위칭 온 되어 제2(d)도와 같이 t1~t2구간에서 출력단자(VO)에 프리챠징된 전압이 나타나고 부하용량(CH)에 저장된다. 이것은 프리챠지 신호가 하이레벨로 천이되기 전까지 지속된다. 그리고 또 하나의 스위칭 MOS 트랜지스터(26)는 캐패시터(CH)의 전하들이 부하용량(CL)에 전달되도록 하기 위해서 연산증폭기(22)의 출력측에 연결된 P채널 MOS 트랜지스터(23)를 오프시키도록 하기 위해 설치된 것이다.
프리챠징부가 작동되는 구간은 유효한 아날로그 영상 데이타가 없는 t1~t2시간의 구간에서 작동하도록 하는 구간으로 정의된다. 그리고 제2(d)도에 t2~t4구간은 샘플제어신호(CNT)에 의해 샘플링된 데이타 2의 값이 연산증폭기와 저항(R)을 통해 최종 출력(VO)이 발생한다. 드라이버 최종출력(VO)은 초기에 발진하여 포락선이 댐핑되는 출력 파형을 갖는데, 구체적으로 보면 프리챠징시간(t1~t2)과 세틀링(Setting) 시간(t2~t3)과 안정된 데이타 유지시간(t3~t4)으로 되어 있고, 세틀링시간(t2~t3)은 안정된 파형에 관련하여 맥동 파형의 진폭이 최종전압의 0.1%내에 들어올때까지의 시간으로 정의된다.
제2(e)도에 t1~t4구간은 TFT 게이트에 인가되어 샘플된 아날로그 데이타를 TFT의 소오스를 통해 최종 TFT 포유용량(CST)에 저장한다.
한편, TFT LCD를 채용한 TV의 경우 수평 주사 1주기(1H) 또는 수평 주사 1/2주기(1/2H)동안에는 LCD 판넬의 TFT의 게이트에 신호가 가해지고 스위칭 온 되는데 이 구간에서 샘플데이타 저장 수단은 캐패시터(CH)에 저장된 데이타는 연산 증폭기를 통해 정상적인 데이타가 TFT의 포유용량(CST)에 저장되어야 한다. 그러나 상기 언급한 드라이버 출력 신호가 갖는 세틀링 시간(t2~t3)이 길어지거나 또는 정상 상태 시간이 짧다면 변형된 데이타가 포유용량(CST)에 저장되므로 입력된 아날로그 영상 데이타는 TFT LCD 판넬을 통해 재현될때 나쁜 화질로 나타난다. 이와 같이 화질에 영향을 미치는 출력신호의 세틀링 시간은 다음의 표1에 보듯이 부하용량(CL)의 값과 저항(R)에 따라 가변된다.
상기의 표1은 제1도의 회로에서 바이어스 전압(Vbias)을 12V로 고정시켜 놓고 C과 R을 변화시켜 세틀링 시간을 측정한 것으로, 저항(R)이 커질수록 세틀링 시간이 감소함을 알 수 있다. 이때 저항(R)은 무한히 증가시킬 수 없기 때문에 부하용량 프리챠징전압 및 칩면적을 고려하여 적절히 선택해야 한다.
부하용량(C)이 200pf로 동일하고 저항(R)이 10Ω 및 250Ω일때 세틀링 시간을 비교해 보면 R이 250Ω일때가 10Ω일때 보다 약 1/3로 감소함을 알게 된다. 이것은 본 실시예에서의 TFT 게이트 신호가 수평주기의 1/2H일 경우 게이트의 온(ON)시간이 약 32μs 정도이므로 저항(R)이 10Ω이하일 경우 변질된 아날로그 데이타가 LCD 판넬에 재현됨을 시사하는 것이다.
따라서 R이 250Ω일때 원래의 아날로그 데이타가 재현될 수 있다.
한편, 다음의 표2는 바이어스 전압(Vbias)과 저항(R)의 변환에 따른 세틀링 시간 및 전류 소모량에 대해 측정한 것을 표한 것이다.
상기의 표2는, 부하용량(C)이 200pf로 일정한 상태에서 바이어스 전압(Vbias)의 변화에 따라 저항(R)이 10Ω 및 250Ω일때의 세틀링 시간 및 전류소모량을 보여주고 있다. 표2로부터 알 수 있듯이, 바이어스 전압(Vbias)이 12V, 저항(R)이 10Ω일 경우 전류 소모량은 1채널 즉, 연산증폭기 1개의 동작 전류가 180μA 소모된다. 따라서 120채널인 경우 총 21.6mA가 소모되고, 바이어스 전압(Vbias)이 13V, R이 250Ω인 경우에는 12mA로, 비슷한 세틀링 시간으로 R이 10Ω에 비해 42%정도 이상 전류 소모량을 줄일 수 있게 된다.
이러한 원리는 저항(R)은 출력단 연산증폭기와 부하용량(C)을 분리시키므로 해서 연산 증폭기의 동작에 직접적인 영향을 최소화 시키게 한다. 즉, 부하용량(C)으로부터 프리챠지된 레벨이 저항(R)을 통한 방전 레벨이 급격히 변치 않아 연산 증폭기에 충분한 동작속도를 유지할 수 있도록 하기 때문이다.
본 발명은 이와 같이 구성되고 동작되어 발명의 목적을 달성한다.
제1(b)도는 제1(a)도에서 드라이버(2)에 대해서 N채널 MOS 트랜지스터로 구성시켰을 때의 구성예이고 동작은 상기한 바와 유사하다. 상기의 회로는 칩구조로 구현시 웨이퍼 공정에서 웰의 도전 타입을 결정케하고 제1(a)도의 경우라면 N웰 상에 회로가 구성될 것이다.
그리고 제3(a)도는 차동증폭기의 입력단자가 3개인 경우에 회로 구성예를나타낸 것으로 연산 증폭기에 인가되는 제어신호(CNT3)에 의해서 2개의 아날로그 영상 데이타(VIN1),(VIN2)이 각각 샘플되어 캐패시터(CH1)와 (CH2) 각각에 저장된 정보를 선택하도록 하는 것이다.
시분할 데이타 선택방식이므로 그 이후의 회로 구성은 제1도의 경우와 동일하고 동작 또한 동일하다.
제3(a)도는 P채널 MOS 트랜지스터의 사용예이고 제3(b)도는 N채널 MOS 트랜지스터의 사용예를 나타낸 것이다.
TFT LCD 구동용 소오스 드라이버(또는 세그먼트 드라이버) 경우 전 칼라(full color)를 표시하기 위해 아날로그 방식 즉, 연산 증폭기가 사용되고 있고 주로 3~6인치(inch) 소형 TFT LCD 판넬을 구현하는데 쓰이고 있다.
그러나 LCD 판넬이 커짐에 따라 부하용량이 증가하여 소오스 드라이버 출력단의 연산 증폭기의 부하가 커지고 따라서 구동능력도 증가되어야 하는데 본 발명과 같이기존 칩사이즈의 큰 변화 없이 또는 기존보다 동작전류를 작게하면서 안정적으로 TFT LCD 판넬을 구동시키게 된다.
그것은 연산증폭기에 프리챠지부의 설치가 저항(R)의 작용에 근거하고 이에 따라 세틀링 시간이 대폭 감소되어 부하 구동능력이 향상될 수 있다.
기존 출력단 연산증폭기와 세틀링 시간이 동일하면서 칩에서 소모되는, 전류를 대폭 감소시킬 수 있고 TFT 게이트의 ON 시간이 짧더라도 안정적으로 아날로그 비디오 데이타를 보유용량(C)에 저장할 수 있어 화질의 변질을 막을 수 있게 된다.

Claims (2)

  1. 박막 트랜지스터를 갖는 액정 표시 패널용 드라이버 회로에 있어서, 아날로그 데이터를 샘플링하는 샘플/홀드부와, 상기 샘플/홀드부의 샘플된 영상 데이타의 2개와 다른 한 입력을 받는 3입력 차동증폭기와, 상기 3입력차동 증폭기에 바이어스를 부가하도록 상기 3입력 차동 증폭기 출력에 연결된 제1모스 트랜지스터와, 바이어스 전압을 인가받고 상기 3입력 차동 증폭기에 연결된 제2모스 트랜지스터를 구비하고, 샘플된 아날로그 영상 데이타를 완충시켜 상기 박막 트랜지스터를 구동시키는 데이타 완충부와; 상기 아날로그 영상 데이타 샘플링시 저항을 거쳐 드라이버 출력에 연결된 부하용량을 프리챠지하도록, 상기 저항에 연결된 제3모스 트랜지스터와, 상기 3입력 차동 증폭기 출력에 연결된 제1모스 트랜지스터를 온/오프하도록 연결된 제4모스 트랜지스터를 구비하고, 각각은 프리챠지 제어신호를 받는 구성으로 된 프리챠지부를 포함하고, 프리챠징 후 완충회로 동작이 되도록 한 것을 특징으로 하는 액정표시장치 판넬용 드라이버.
  2. 제1항에 있어서, 상기 프리챠지 제어신호의 인가는 무효 아날로그 영상 데이터 구간 내에 유효함을 특징으로 하는 액정 표시장치 패널용 드라이버.
KR1019920019828A 1992-10-27 1992-10-27 액정 표시 판넬용 드라이버 회로 KR0181968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019828A KR0181968B1 (ko) 1992-10-27 1992-10-27 액정 표시 판넬용 드라이버 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019828A KR0181968B1 (ko) 1992-10-27 1992-10-27 액정 표시 판넬용 드라이버 회로

Publications (2)

Publication Number Publication Date
KR940009920A KR940009920A (ko) 1994-05-24
KR0181968B1 true KR0181968B1 (ko) 1999-04-15

Family

ID=19341835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019828A KR0181968B1 (ko) 1992-10-27 1992-10-27 액정 표시 판넬용 드라이버 회로

Country Status (1)

Country Link
KR (1) KR0181968B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置

Also Published As

Publication number Publication date
KR940009920A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
KR930001650B1 (ko) 매트릭스타입 디스플레이장치의 구동회로
JP3442449B2 (ja) 表示装置及びその駆動回路
KR0142414B1 (ko) 액정 표시장치
US20060232505A1 (en) Active matrix-type liquid crystal display device
JP4001948B2 (ja) ビデオ表示装置
KR100292405B1 (ko) 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버
US5721563A (en) Active matrix liquid crystal drive circuit capable of correcting offset voltage
JP2002041001A (ja) 画像表示装置およびその駆動方法
JPH08201763A (ja) 画像表示装置
EP0192784B1 (en) Liquid crystal display device
US6801186B2 (en) Analog buffer and method of driving the same
JPH11509937A (ja) アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ
US5726678A (en) Signal disturbance reduction arrangement for a liquid crystal display
KR0181968B1 (ko) 액정 표시 판넬용 드라이버 회로
US5673063A (en) Data line driver for applying brightness signals to a display
JPH11296143A (ja) アナログバッファおよび表示装置
US7050033B2 (en) Low power source driver for liquid crystal display
JPH10177368A (ja) サンプリングホールド回路
JP2806718B2 (ja) 表示装置の駆動方法及び駆動回路
JP2000194323A (ja) アナログバッファ回路及び液晶表示装置
JP3261271B2 (ja) マトリックス型液晶表示パネルの駆動回路
JP2004350261A (ja) サンプリング回路及びそれを含む液晶ディスプレイ
JPH08171366A (ja) ソースドライバ回路
JPH05313609A (ja) 液晶駆動装置
JPH04371997A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee