KR0156426B1 - 원격제어용 펄스 가공회로 - Google Patents
원격제어용 펄스 가공회로 Download PDFInfo
- Publication number
- KR0156426B1 KR0156426B1 KR1019950038681A KR19950038681A KR0156426B1 KR 0156426 B1 KR0156426 B1 KR 0156426B1 KR 1019950038681 A KR1019950038681 A KR 1019950038681A KR 19950038681 A KR19950038681 A KR 19950038681A KR 0156426 B1 KR0156426 B1 KR 0156426B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- resistors
- collector
- remote control
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
- H04Q9/14—Calling by using pulses
- H04Q9/16—Calling by using pulses by predetermined number of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manipulation Of Pulses (AREA)
- Selective Calling Equipment (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 원격제어 방식을 채용하는 전자제품의 원격제어송신기로부터의 원격제어신호를 수신하여 제어기능을 갖는 마이크로컴퓨터로 제공하는 원격제어수신기의 펄스 가공회로에 관한 것으로, 트랜지스터들 Q11~Q13, 저항들 R11~R14, 저항들 R11 및 R12에 의한 강하전압을 일정하게 유지하기 위한 전압제한수단으로 구성됨으로써, 트랜지스터 Q13이 포화상태임에도 불구하고 약 0.1V정도의 매우 낮은 로우레벨 전압을 갖는 출력펄스를 얻을 수 있게 된다.
Description
제1도는 종래의 펄스 가공회로의 회로도.
제2도는 본 발명에 따른 펄스 가공회로의 회로도.
제3a도 및 제3b도는 종래의 펄스 가공회로의 입출력 파형을 나타낸 도면.
제4a도 및 제4b도는 본 발명에 따른 펄스 가공회로의 입출력 파형을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
Q1~Q15 : 트랜지스터 R1~R14 : 저항
Vcc : 전원전압 1 : 입력단자
3 : 출력단자
본 발명은 원격제어(remote control)방식을 채용하는 전자제품의 원격 제어송신기(transmitter for remote control)로부터의 원격제어신호를 수신하여 제어기능을 갖는 마이크로컴퓨터로 제공하는 원격제어수신기(receiver for remote control)의 펄스 가공회로(pulse shaping circuit)에 관한 것으로, 더 구체적으로는 낮은 로우레벨 전압(low-level voltage)을 갖는 펄스를 상기 마이크로컴퓨터로 제공하는 펄스 가공회로에 관한 것이다.
TV, VTR, 음향기기, 에어컨 등과 같은 전자제품에서, 원격제어신호의 수신을 위한 전치증폭기(preamplifier)는, 일반적으로, 송신기로부터 변조된 적외선 펄스 신호를 받아들여서 복조한다. 이렇게 복조된 펄스 신호는 마이크로컴퓨터로 제공된다. 복조기능을 위해서, 수신기 내의 전치증폭기는 대역통과 필터(bang pass filter)와 대역제거 필터(band reject filter) 등과 같은 각종의 필터들을 구비하고 있다. 이들은 송신기로부터의 수십 KHz의 펄스 변조신호에 포함된 각종의 잡음을 적절히 제거하는 역할을 한다.
이와 같이 각 필터의 특성에 따라 적절히 필터링(filtering)된 펄스 변조 신호는 검출회로(detecting circuit)로 입력되어 미리 설정된 기준 레벨(reference level)과의 비교과정을 거쳐서 캐리어(carrier)가 존재하는 동안에 적분되며, 이렇게 적분된 신호는 최종적으로 펄스 가공회로로 제공된다.
이 펄스 가공회로의 출력펄스는 통상적으로 전원전압 Vcc 만큼 상승하는 하이레벨을 갖도록 설계되므로 문제되지 않지만, 그 출력펄스의 로우레벨로서는, 뒷단의 마이크로컴퓨터를 구동할 수 있을 만큼 충분히 낮은 전압이 확보되어야 한다.
제1도는 종래의 펄스 가공회로를 나타낸 것이다. 제1도를 참조하여, 종래의 펄스 가공회로는 2개의 PNP 트랜지스터 Q1, Q2와, 1개의 NPN 트랜지스터 Q3로 구성된다. PNP 트랜지스터 Q1의 베이스 및 컬렉터 단자들은 입력단자 1 및 전원단자 2에 각각 연결되고, 그것의 에미터 단자는 상호간 직렬로 연결되는 3개의 저항들 R1, R2, R3를 통하여 그라운드 GND에 연결된다. PNP 트랜지스터 Q2의 에미터 단자는 저항들 R1 및 R2 사이에 연결되고, 그것의 베이스 및 컬렉터 단자들은 저항 R4를 통하여 전원단자 2에 연결됨과 동시에 출력단자 3에 연결된다. NPN 트랜지스터 Q3의 컬렉터 단자는 출력단자 3과 연결되고, 그것의 에미터 단자는 그라운드 GND와 연결되며, 그것의 베이스 단자는 저항들 R2 및 R3 사이에 연결된다.
이 기술에서는, 출력펄스의 로우레벨 전압이 트랜지스터 Q3의 컬렉터 포화전압에 의존하도록 하고, 트랜지스터 Q3의 포화를 위해 많은 양의 전류가 흐르도록 한다. 이로 인해, 트랜지스터 Q3의 컬렉터 포화전압이 상승되는 데, 이는 결국 출력펄스의 로우레벨 전압의 상승을 초래한다.
제1도에서, 트랜지스터 Q2 및 Q3의 동작될 때 그것들이 최소 컬렉터 전압을 갖도록 저항들 R2 및 R3을 조정한다 하더라도, 이때의 출력펄스의 로우레벨 전압은 트랜지스터 Q2의 에미터 전압 VE과 그것의 베이스-에미터 전압 VBE간의 전위치가 되는 데, 제3a 및 제3b도에 도시된 바와 같이, 펄스 가공회로는 0V의 로우레벨 입력펄스에 응답하여 0.4V이상의 로우레벨 펄스를 출력한다. 이와 같이 펄스 가공회로는 상대적으로 높은 로우레벨 펄스를 출력하기 때문에 다음단 회로에서의 충분한 신호 마진의 확보가 곤란해진다.
본 발명의 목적은 충분히 낮은 로우레벨 전압의 출력펄스를 생성하는 원격제어용 펄스 가공회로를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 펄스 가공회로는 입력단자에 연결되는 베이스 단자와 전원단자와 연결되는 에미터 단자 그리고 상호간 직렬로 연결되는 제 1 내지 제 3 저항들을 통하여 그라운드와 연결되는 컬렉터 단자를 갖는 PNP 트랜지스터와, 제 4 저항을 통하여 상기 전원단자에 연결되는 에미터 단자와 상기 제 1 및 제 2 저항들 사이에 연결되는 베이스 단자와 상기 PNP 트랜지스터의 상기 컬렉터 단자와 상기 제 1 저항 사이에 연결되는 컬렉터 단자를 갖는 제 1 NPN 트랜지스터와, 상기 그라운드와 연결되는 에미터 단자와 상기 제 2 및 제 3 저항들 사이에 연결되는 베이스 단자와 상기 제 1 NPN 트랜지스터의 상기 에미터 단자와 연결되는 컬렉터 단자를 갖는 제 2 NPN 트랜지스터와, 상기 제 1 및 제 2 저항들에 의한 강하전압을 일정하게 유지하기 위한 전압제한수단(voltage limiting means)으로 구성된다.
실시예에 있어서, 상기 전압제한수단은 상기 PNP 트랜지스터의 상기 컬렉터 단자와 상기 제 1 저항 사이에 연결되는 컬렉터 단자 및 베이스 단자를 갖는 제 3 NPN 트랜지스터와, 상기 제 2 및 제 3 저항들 사이에 연결되는 에미터 단자와 상기 제 3 NPN 트랜지스터의 컬렉터 단자에 연결되는 베이스 및 컬렉터 단자들을 갖는 제 4 NPN 트랜지스터로 구성된다.
다른 실시예에 있어서, 상기 전압제한수단은 상기 제 1 및 제 2 저항과 병렬로 연결되고 그리고 상호간 직렬연결되는 2개의 다이오드들로 구성된다.
또 다른 실시예에 있어서, 상기 전압제한수단은 상기 제 1 및 제 2 저항과 병렬로 연결되고 그리고 상호간 직렬연결되는 적어도 하나 이상의 제너 다이오드들로 구성된다.
이하, 도면에 의거하면 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제2도를 참조하여, 펄스 가공회로는 1개의 PNP 트랜지스터 Q11와, 4개의 NPN 트랜지스터 Q12 내지 Q15로 구성된다. PNP 트랜지스터 Q11의 베이스 단자는 입력단자 1에 연결되고, 그것의 에미터 단자는 전원단자 2에 연결되며, 그것의 컬렉터 단자는 직렬로 연결되는 3개의 저항들 R11, R12, R13을 통하여 그라운드 GND와 연결된다. NPN 트랜지스터 Q12의 에미터 단자는 저항 R14를 통하여 전원단자 2에 연결됨과 아울러 출력단자 3에 연결되고, 그것의 베이스 단자는 저항들 R11 및 R12 사이에 연결되며, 그것의 컬렉터 단자는 PNP 트랜지스터 Q11의 컬렉터 단자와 저항 R11 사이에 연결된다. NPN 트랜지스터 Q13의 에미터 단자는 그라운드와 연결되고, 그것의 베이스 단자는 저항들 R12 및 R13 사이에 연결되며, 그것의 컬렉터 단자는 NPN 트랜지스터 Q12의 에미터 단자 및 출력단자 3과 연결된다. NPN 트랜지스터 Q14의 베이스 및 에미터 단자들은 PNP 트랜지스터 Q11의 컬렉터 단자와 저항 R11 사이에 연결되고, 그것의 에미터 단자는 NPN 트랜지스터 Q15의 컬렉터 단자와 연결된다. NPN 트랜지스터 Q15의 에미터 단자는 저항들 R12와 R13 사이에 연결되고, 그것의 컬렉터 및 베이스 단자들은 NPN 트랜지스터 Q14의 컬렉터 단자에 연결된다. 다음에는 이와 같은 구성을 갖는 본 발명의 동작에 대해 상세히 설명한다.
입력단자 1에는 제4a도에 도시된 바와 같이, 0.8V의 진폭을 갖는 입력펄스가 제공되는데, 입력으로서 4.2V의 로우레벨 신호가 입력단자 1로 제공되면, 트랜지스터 Q11이 도통(turn-on)된다. 이때, 트랜지스터 Q11의 컬렉터 전류 ICQ11이 저항들 R11, R12, R13과 트랜지스터들 Q12, Q14, Q15로 흐르게 된다. 트랜지스터들 Q14와 Q15는 저항 R11과 R12로 일정한 전류가 흐르도록 하여 그들에 의한 강하전압을 일정하게 유지하는 전압제한 기능을 갖는다. 이 전압제한수단은 다이오드들이나 하나 이상의 제너다이오드 등으로 구성될 수도 있다.
한편, ICQ11= ISQ11·exp(VBE/VT)(여기서, ISQ11은 트랜지스터 Q11의 컬렉터 포화전류, VT는 열전압(thermal voltage))이므로, VBE= 0.8V, VT= 26mV 등을 대입하면, ICQ11은 약 3.3mA가 된다. VBEQ14+ VBEQ15= R11·IR11+ R12·IR12이고, 다이오드와 동일한 작용을 하는 트랜지스터들 Q14, Q15의 컬렉터 전류 ICQ14= ICQ15= IS·exp(VBE/VT)6.66㎂이며(여기서, IS는 트랜지스터 Q14, Q15의 컬렉터 포화전류), 트랜지스터 Q13은 포화영역에서 동작해야 하므로, VBEQ13을 0.8V, R11 내지 R14가 각각 30, 14, 30, 24㏀이라고 가정할 때, IR13= 26.7㎂이다. 또, ICQ13= ISQ13·exp(VBE/VT) = 3.46㎂이다(여기서, ISQ13은 트랜지스터 Q13의 컬렉터 포화전류).
트랜지스터 Q13은 포화상태이므로, 전류이득 β는 상당히 낮아진 상태인 데, β=60이라고 가정하면, IBQ13 50㎂이다. 따라서, IR12 26.7㎂ + 50㎂ - 66.6㎂10㎂이고,이다. 이로써, IBQ12= 42㎂ - 10㎂ = 32㎂가 된다. 이때, 트랜지스터 Q12의 β = 100이라고 가정하면, ICQ12 3.2㎃가 된다. 따라서,로부터, VBEQ12= 0.8V가 된다. 결국, 트랜지스터 Q11의 컬렉터 전압이 2.2V인 경우, Q11의 컬렉터 전압에서 저항 R11과 트랜지스터 Q12에 의한 강하전압을 빼주면, 출력펄스의 로우레벨 전압은 약 0.1V 정도가 된다.
이상과 같이 본 발명에 따르면, 트랜지스터 Q13의 컬렉터 전류가 상당히 많이 흐르는 경우 즉, 트랜지스터 Q13이 포화상태임에도 불구하고 약 0.1V정도의 매우 낮은 로우레벨 전압을 갖는 출력펄스를 얻을 수 있게 된다.
Claims (4)
- 입력단자에 연결되는 베이스 단자와 전원단자와 연결되는 에미터 단자 그리고 상호간 직렬로 연결되는 제 1 내지 제 3 저항들을 통하여 그라운드와 연결되는 컬렉터 단자를 갖는 PNP 트랜지스터와, 제 4 저항을 통하여 상기 전원단자에 연결되는 에미터 단자와 상기 제 1 및 제 2 저항들 사이에 연결되는 베이스 단자와 상기 PNP 트랜지스터의 상기 컬렉터 단자와 상기 제 1 저항 사이에 연결되는 컬렉터 단자를 갖는 제 1 NPN 트랜지스터와, 상기 그라운드와 연결되는 에미터 단자와 상기 제 2 및 제 3 저항들 사이에 연결되는 베이스 단자와 상기 제 1 NPN 트랜지스터의 상기 에미터 단자와 연결되는 컬렉터 단자를 갖는 제 2 NPN 트랜지스터와, 상기 제 1 및 제 2 저항들에 의한 강하전압을 일정하게 유지하기 위한 전압제한수단을 포함하는 원격제어용 펄스 가공회로.
- 제1항에 있어서, 상기 전압제한수단은 상기 PNP 트랜지스터의 상기 컬렉터 단자와 상기 제 1 저항 사이에 연결되는 컬렉터 단자 및 베이스 단자를 갖는 제 3 NPN 트랜지스터와, 상기 제 2 및 제 3 저항들 사이에 연결되는 에미터 단자와 상기 제 3 NPN 트랜지스터의 컬렉터 단자에 연결되는 베이스 및 컬렉터 단자들을 갖는 제 4 NPN 트랜지스터를 포함하는 원격제어용 펄스 가공회로.
- 제1항에 있어서, 상기 전압제한수단은 상기 제 1 및 제 2 저항과 병렬로 연결되고 그리고 상호간 직렬연결되는 2개의 다이오드들을 포함하는 원격제어용 펄스 가공회로.
- 제1항에 있어서, 상기 전압제한수단은 상기 제 1 및 제 2 저항과 병렬로 연결되고 그리고 상호간 직렬연결되는 적어도 하나 이상의 제너 다이오드들을 포함하는 원격제어용 펄스 가공회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950038681A KR0156426B1 (ko) | 1995-10-31 | 1995-10-31 | 원격제어용 펄스 가공회로 |
US08/741,863 US5786721A (en) | 1995-10-31 | 1996-10-30 | Pulse-shaping circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950038681A KR0156426B1 (ko) | 1995-10-31 | 1995-10-31 | 원격제어용 펄스 가공회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970025265A KR970025265A (ko) | 1997-05-30 |
KR0156426B1 true KR0156426B1 (ko) | 1998-11-16 |
Family
ID=19432289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950038681A KR0156426B1 (ko) | 1995-10-31 | 1995-10-31 | 원격제어용 펄스 가공회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5786721A (ko) |
KR (1) | KR0156426B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0860762A3 (de) * | 1997-02-25 | 1999-04-07 | TEMIC TELEFUNKEN microelectronic GmbH | Schaltungsanordnung und Verfahren zum Erzeugen einer Versorgungsgleichspannung |
CN108449073B (zh) * | 2018-06-05 | 2023-07-07 | 安徽北方微电子研究院集团有限公司 | 宽电源电压范围低串扰的多通道放大整形电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5117118A (en) * | 1988-10-19 | 1992-05-26 | Astex Co., Ltd. | Photoelectric switch using an integrated circuit with reduced interconnections |
DE4031350A1 (de) * | 1990-10-04 | 1992-04-09 | Bosch Gmbh Robert | Spannungsbegrenzung fuer eine transistorschaltung |
US5206550A (en) * | 1991-06-20 | 1993-04-27 | Texas Instruments, Incorporated | Amplifier with actively clamped load |
-
1995
- 1995-10-31 KR KR1019950038681A patent/KR0156426B1/ko not_active IP Right Cessation
-
1996
- 1996-10-30 US US08/741,863 patent/US5786721A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5786721A (en) | 1998-07-28 |
KR970025265A (ko) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2840632B2 (ja) | 全波整流回路 | |
US4298884A (en) | Chroma amplifier and color killer | |
JP2879104B2 (ja) | 赤外線受信機 | |
US4577121A (en) | Differential circuit | |
KR0156426B1 (ko) | 원격제어용 펄스 가공회로 | |
US4977336A (en) | Schmitt-trigger circuit having no discrete resistor | |
US4431930A (en) | Digital time domain noise filter | |
EP0340720B1 (en) | Interface circuit | |
US4720643A (en) | Peak catcher circuit | |
EP0680144B1 (en) | Receiver arrangement | |
JP2765257B2 (ja) | 増幅回路 | |
JP3450975B2 (ja) | 積分器付コンパレータ回路および赤外線受光装置 | |
US5126591A (en) | Electronic comparator device with hysteresis | |
US4617474A (en) | Signal detector | |
JP3501938B2 (ja) | パルス信号復調回路 | |
JP3656335B2 (ja) | 相互コンダクタンス回路 | |
KR920001735B1 (ko) | 음성다중 텔레비젼의 식별신호 검출회로 | |
JPS6133483B2 (ko) | ||
JPH09187088A (ja) | 遠隔制御光信号の識別回路 | |
JP2586732B2 (ja) | 検波回路 | |
JPH0998033A (ja) | 電流−電圧変換器及び光受信器 | |
JP2914145B2 (ja) | パルス出力回路 | |
US5506734A (en) | Drive circuit for a magnetic cassette reader with auto reverse and mute functions | |
KR940002462Y1 (ko) | 다이나믹 레인지를 개선한 자동이득 제어회로 | |
JPS58198907A (ja) | ミユ−テイング増幅器の誤動作防止回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |