KR0121644Y1 - I.c 패케이지 성형용 금형 - Google Patents
I.c 패케이지 성형용 금형Info
- Publication number
- KR0121644Y1 KR0121644Y1 KR2019910023488U KR910023488U KR0121644Y1 KR 0121644 Y1 KR0121644 Y1 KR 0121644Y1 KR 2019910023488 U KR2019910023488 U KR 2019910023488U KR 910023488 U KR910023488 U KR 910023488U KR 0121644 Y1 KR0121644 Y1 KR 0121644Y1
- Authority
- KR
- South Korea
- Prior art keywords
- block
- gate
- runner
- cavity
- mold
- Prior art date
Links
- 238000000465 moulding Methods 0.000 claims abstract description 16
- 150000001875 compounds Chemical class 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
본 고안은 런너블록과 캐비티 블록 표면에 런너와 연통되는 게이트를 설치하고, 런너블록과 캐비티 블록간에 몰딩컴파운드의 흐름을 제어하는 게이트 블록을 설치하여 게이트 블록을 제외한 각 블록의 호환성을 가미한 IC 패케이지 성형용 금형에 관한 것이다.
Description
제1도는 기존 성형용 금형의 분리상태 정면도.
제2도는 제1도 A부의 상호결합 상태를 도시한 부분정면도.
제3a 및 제3b도는 본 고안에 따른 하형 및 상형금형의 평면도.
제4도는 3a도의 상,하형 금형을 대응시킨 상태의 정단면도.
* 도면의 주요부분에 대한 부호의 설명
10,40:상형금형 20,30:하형금형
31,41:캐비티 블록 32,42:런너블록
33,43:게이트블록 33A:게이트
본 고안은 IC 패케이지 성형용 금형에 관한 것으로서, 특히 상,하형 금형에 게이트 블록을 추가로 구성한 성형용 금형에 관한 것이다.
반도체 제조공저에서, 리드프레임에 다이 접착(Die attach) 및 와이어 본딩(Wire Bonding)을 실시한후 몰딩컴파운드 다이 및 리드프레임을 보호하기 위하여 성형(Encapsulation) 공정을 실시하게 된다.
성형용 금형은 성형공정에서 사용하는 장비로서, 런너(Runner), 게이트(Gate) 및 다수의 캐비티(Gavity)가 구성되어 있는 상형 및 하형금형으로 분리된다.
도면을 통하여 상세히 설명하면,
제1도는 일반적인 IC 패케이지 성형용 금형의 분리상태정면도,
제2도는 제1도 A부의 상호대응 상태를 도시한 부분정면도로서, 상,하형금형(10, 20)이 본체인 각 체이스 블록(11, 21, Chase Block) 중앙부에는 런너블록(12, 22, Runner Block)이 설치되며, 런너블록(12, 22) 양측에는 캐비티 블록(13, 23)이 설치되어 있다.
각 캐비티 블록(13, 23)에는 다수의 캐비티(13A, 23A)가 구성되어 있어 각 캐비티(13A, 23A)에서 패케이지의 성형공정이 이루어진다.
제1도에 도시된 바와같이, 상,하형금형(10, 20)의 런너블록(12, 22)상에는 다같이 반원형상의 런너(12A, 22A)가 요부형채로 구성되어 있으나, 하형다이(20)의 런너(22A)는 런너(22A) 측단(각 캐비티 대응부) 및 캐비티(23A) 연변에 형성된 케이트(25)에 의하여 각 캐비티(23)와 서로 연통된다(제2도 참조).
즉, 상,하형 금현(10, 20)은 하형금형(20)의 런너블록(22)의 런너(22A) 연변 및 캐비티(23) 연변에 구성된 게이트(25)를 제외하고는 전체적인 구성이 동일하다.
따라서, 게이트(25)에 의하여 서로다른 구성을 갖게되는 상,하형금형의 사용범위가 엄격하게 제한적일수 없기 때문에 상형과 하형금형 상호간의 호환성이 없게 된다(상술한 게이트(25)는 상형 또는 하형금형중 어느한 금형에만 구성되어 있다.)
즉, 게이트 구성의 유무에 따라 상형금형은 상형금형으로 하형금형은 하형금형으로만 사용할 수 밖에 없으며, 상,하형 금형을 별도로 제작하여야만 한다.
본 고안은 상,하형 금형의 이와같은 점을 제거하기 위한 것으로서, 상,하형 금형에 게이트 블록을 별도로 구성함으로서 상호간의 교환사용을 가능하게 할 수 있는 성형용 금형을 제공하는데 그 목적이 있다.
이하, 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 일반적인 IC 패케이지 성형용 금형의 분리상태 정면도,
제2도는 제1도 A부의 상호대응상태를 도시한 부분정면도로서, 명세서 서두에서 설명하였기에 중복설명은 생략한다.
제3a도 및 제3b도는 본 고안에 따른 상,하형 금형의 각 평면도로서, 런너블록(32, 42)와 각 캐비티 블록(31, 41) 사이에 게이트 블록(33, 43)이 각각 설치되어 있음을 도시하고 있다.
그러나, 상,하형 금형(40, 30)에 설치된 각 게이트 블록(43, 33)의 구성은 서로 상이하다.
즉, 하형금형(30)에 설치된 각 게이트 블록(33)에는 런너블록(32)의 런너(32A) 연변에 형성된 게이트(32B)와 각 캐비티 블록(31)의 캐비티(31A) 연변에 형성된 게이트(31B)를 서로 연통시키는 게이트(33A)가 소정깊이로 구성되어 있다.
따라서, 런너블록(32)의 런너(32A)와 게이트(32B), 게이트 블록(33)의 게이트(33A) 캐비티 블록(31)의 각 게이트(31B) 및 각 캐비티(31A)는 서로 연통되며, 이로서, 런너(32A) 내부를 따라 유동하는 몰딩컴파운드은 각 게이트(32B, 33A, 31B)를 따라서 각 캐비티(31A)내로 주입된다. 제1도 및 제2도에 도시된 상형금형(20)과 달리 본 고안에 따른 상형금형(40)의 각 캐비티 블록(41)의 각 캐패비티(41) 연변(런너(42) 대향부)가 런너블록(42)의 런너(42A) 양연변에도 각각 게이트(41B, 42B)를 구성하지만, 상형금형(40)에 설치된 게이트 블록(43)의 표면을 평면형태로서 런너블록(42)와 캐비티 블록(41) 표면과 수평을 이룬다.
따라서 상형금형(40)의 각 캐비티(41A)와 런너(42A)는 게이트 블록(43)의 측면에 의해서 서로 격리되는 결과가 된다.
제4도는 제3a도 및 제3b도의 상하형 금형을 서로 대을시킨 상태의 정단면도로서, 캐비티가 도시되도록 절단한 상태를 나타낸다.
상,하형 다이(40, 30)의 각 캐비티 블록(41, 31)과 런너블록(42, 43), 게이트 블록(43, 33)이 서로 대응된 상태로 가압되면, 몰딩컴파운드는 상,하형금형(40, 30)이 대응되어 형성된 런너(50) 및 게이트(60), 하형금형(30)에 설치된 게이트 블록(33)의 게이트(33A), 캐비티 블록(41, 31)의 게이트(70)를 통하여 각 캐비티(80)내로 유입된다.
이상과 같은 본 고안은 상,하형 금형을 구성하는 캐비티 블록과 런너블록의 형상을 동일하게 구성하고 2가지 형태의 게이트 블록을 상,하형 금형에 선택적으로 설치하여 사용함으로서, 게이트 블록을 제외한 런너블록, 캐비티 블록의 구성이 상,하형 금형 모두 동일하게 되어 상,하형 금형을 구분할 필요가 없으며, 따라서 게이트 블록을 제외한 런너블록 및 캐비티 블록을 상,하형 금형으로 각각 구분하여 설치하지 않아도 되어 금형의 호환기능이 가능하게 된다.
한편, 본명세서에서도 게이트가 형성된 게이트 블록을 하형다이에 설치한 것을 예를들어 설명하였지만 상형다이에 게이트가 형성된 게이트 블록을, 하형다이에 평면의 게이트 블록을 설치하여 사용할 수 있음은 물론이다.
Claims (3)
- 런너블록, 캐비티 블록으로 각각 구성된 상,하형 금형으로 이루어진 IC 패케이지 성형용 금형에 있어서, 런너(42A, 32A)의 양연변에 다수의 게이트(42B, 32B)가 구성된 런너블록(42, 32)과 각 캐비티(41A, 31A)의 런너대향 연변에 다수의 게이트(41B, 31B)가 구성된 캐비티 블록(41, 31)으로 이루어진 상형금형(40)과 하형금형(30) 각각에 상기 런너블록(42, 32)과 캐비티 블록(41, 31)사이에 상기 런너블록(42, 32)의 각 게이트(42A, 32A)에서 캐비티 블록(41, 31)의 각 게이트(41B, 31B)로 유동하는 몰딩컴파운드의 흐름을 제어할 수 있는 게이트 블록(43, 33)을 선택적으로 설치한 것을 특징으로 하는 IC 패케이지 성형용 금형.
- 제1항에 있어서, 상기 게이트 블록은 그 표면에 상기 런너블록(32)의 각 게이트(32B)와 상기 캐비티 블록(31)의 각 게이트(31B)를 연결하는 다수의 게이트(33A)가 형성된 것을 특징으로 하는 IC 패케이지 성형용 금형.
- 제1항에 있어서, 상기 게이트 블록은 그 표면이 평면형태로 구성되어 상기 런너블록(42)이 각 게이트(42B)와 캐비티 블록(41)의 각 게이트(41B)를 차단하도록 구성된 것을 특징으로 하는 IC 패케이지 성형용요 금형.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910023488U KR0121644Y1 (ko) | 1991-12-23 | 1991-12-23 | I.c 패케이지 성형용 금형 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910023488U KR0121644Y1 (ko) | 1991-12-23 | 1991-12-23 | I.c 패케이지 성형용 금형 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930016193U KR930016193U (ko) | 1993-07-28 |
KR0121644Y1 true KR0121644Y1 (ko) | 1998-08-17 |
Family
ID=19325225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910023488U KR0121644Y1 (ko) | 1991-12-23 | 1991-12-23 | I.c 패케이지 성형용 금형 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0121644Y1 (ko) |
-
1991
- 1991-12-23 KR KR2019910023488U patent/KR0121644Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930016193U (ko) | 1993-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880013227A (ko) | 반도체 소자 제조장치 및 그 제조방법 | |
US5645864A (en) | Resin encapsulating molding die for manufacturing a semiconductor device | |
US5126824A (en) | Carrier tape and method of manufacturing semiconductor device employing the same | |
WO2007083490A1 (ja) | 電子部品の樹脂封止成形方法、ならびに、それに用いられる型組品およびリードフレーム | |
KR0121644Y1 (ko) | I.c 패케이지 성형용 금형 | |
US5304841A (en) | Lead frame | |
US7701073B2 (en) | Locking feature and method for manufacturing transfer molded IC packages | |
JPH01232733A (ja) | 半導体樹脂封止装置 | |
JP3317346B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3165234B2 (ja) | リードフレームのディゲート方法およびこれに用いるリードフレーム | |
JPS59969B2 (ja) | 半導体装置の封止方法 | |
JPS62205631A (ja) | モ−ルド金型 | |
JPS638130Y2 (ko) | ||
JPS5692014A (en) | Resin sealing mold | |
JPS6233748B2 (ko) | ||
KR930007177Y1 (ko) | 댐바가 없는 리드 프레임 | |
JP3457942B2 (ja) | 半導体樹脂封止用金型 | |
JP2545409Y2 (ja) | 半導体素子封入金型 | |
KR200177346Y1 (ko) | 반도체 패키지(semiconductor package) | |
JP2665668B2 (ja) | 電子部品の樹脂封止成形方法及びその樹脂封止成形用金型 | |
JPH03206629A (ja) | 半導体樹脂封止用金型 | |
KR940006222A (ko) | 반도체장치 및 그 제조방법 및 그 제조용 금형 | |
JPS5889346A (ja) | モ−ルド金型 | |
KR0163872B1 (ko) | 본딩 와이어 불량 방지용 블로킹 리드를 갖는 패킹 구조 | |
JP2000158493A (ja) | 射出成形装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20040326 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |