JPWO2004047064A1 - 有機elディスプレイ及びアクティブマトリクス基板 - Google Patents
有機elディスプレイ及びアクティブマトリクス基板 Download PDFInfo
- Publication number
- JPWO2004047064A1 JPWO2004047064A1 JP2004553200A JP2004553200A JPWO2004047064A1 JP WO2004047064 A1 JPWO2004047064 A1 JP WO2004047064A1 JP 2004553200 A JP2004553200 A JP 2004553200A JP 2004553200 A JP2004553200 A JP 2004553200A JP WO2004047064 A1 JPWO2004047064 A1 JP WO2004047064A1
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- control
- video signal
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000004044 response Effects 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
アクティブマトリクス型のフラットパネルディスプレイでは、各画素に、オン画素とオフ画素とを電気的に分離可能とするスイッチが設けられている。通常、この画素には、映像信号を保持するキャパシタがさらに設けられている。そのため、このディスプレイは、隣接画素間でのクロストークのない良好な表示品位を実現することができる。このような理由から、アクティブマトリクス型のフラットパネルディスプレイは、携帯情報端末を始めとする各種電子機器のディスプレイとして利用されるようになってきた。
近年、有機ELディスプレイの開発が盛んに行われている。有機ELディスプレイは、自己発光型のディスプレイであって、液晶ディスプレイと比較して、高速応答及び広視野角を実現するうえで有利である。
Knappらは、米国特許第6,373,454B1号において、有機ELディスプレイで使用可能な画素回路を開示している。
図1は、Knappらが開示する画素回路の等価回路図である。この回路の動作は2段階で行われる。なお、第1及び第2段階において、電源線31は電位V1に、電源線34は電位V1よりも高い電位V2に設定される。
第1段階では、まず、スイッチ33を開き(OFF)、スイッチ32及び37を閉じる(ON)。この状態で、信号電流を、入力信号として、映像信号配線35から有機EL素子20に供給する。トランジスタ30はスイッチ32によってダイオード接続されているため、キャパシタ38には、信号電流を流しているトランジスタ30のゲート−ソース間電圧と等しい電圧が蓄積される。その後、スイッチ32及び37を開く。
第2段階では、スイッチ33を閉じて、有機EL素子20とトランジスタ30のドレインとを接続する。キャパシタ38には入力信号に対応した電圧が蓄積されているので、有機EL素子20には入力信号とほぼ等しい電流が供給される。
この画素回路では、スイッチ32及び37のスイッチング,すなわちON/OFF動作,は同時に行われる。そのため、スイッチ32及び37のスイッチングは同一制御線を用いて制御することができる。
しかしながら、これらの制御を同一制御線を用いて行うにも拘らず、画素回路パターンの設計やプロセスに由来した特性の変動に起因して、スイッチ32及び37のスイッチングが同時に行われないことがある。
スイッチ32のOFF動作がスイッチ37のそれよりも後に行われる場合、スイッチ37のOFF動作からスイッチ32のOFF動作までの期間に、トランジスタ30のゲートからスイッチ32及びトランジスタ30を介して電源線31へと電流が流れる。その結果、トランジスタ30のゲート−ソース間電圧が低下する。そのため、この場合、階調つぶれが生じる可能性がある。特に、それらOFF動作の時間差が画素間でばらついていると、さらに、輝度の面内不均一が生じる可能性がある。
この問題は、スイッチ32用の制御線とスイッチ37用の制御線とをそれぞれ設け、後者にOFF信号を供給するよりも前に、前者にOFF信号を供給することによって回避可能である。しかしながら、この場合、画素の各列毎に制御線が1本増えることになる。そのため、画素レイアウトへの制約が厳しくなり、個々の有機EL素子の配置可能な面積が減少する。小さな有機EL素子で明るい表示を行うと、輝度寿命が短くなる。
本発明の第1側面によると、第1電源端子に接続された第1端子と、映像信号入力端子から映像信号が供給される制御端子と、前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、前記第2端子と第2電源端子との間に接続された有機EL素子と、一方の電極が前記制御端子に接続され、前記制御端子と前記第1端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第2端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第2端子とを非接続状態とする切り替えを行う第1スイッチと、前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第2端子とを接続状態とするとともに、前記第1スイッチが非接続状態となるより前に前記制御端子と前記第2端子とを非接続状態とする切り替えを行う第2スイッチとを具備したアクティブマトリクス型有機ELディスプレイが提供される。
本発明の第2側面によると、第1電源端子に接続された第1端子と、制御端子と、前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、前記第2端子と第2電源端子との間に接続された有機EL素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、前記映像信号入力端子と前記第2端子との間に接続された第1スイッチと、前記制御端子と前記第2端子との間に接続された第2スイッチとを具備し、前記第1スイッチのスイッチングを制御する制御端子は前記第2スイッチのスイッチングを制御する制御端子に接続されており、前記第1スイッチの閾値は前記第2スイッチの閾値よりも浅いアクティブマトリクス型有機ELディスプレイが提供される。
本発明の第3側面によると、第1電源端子に接続された第1端子と、制御端子と、前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、前記第2端子と第2電源端子との間に接続された有機EL素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、制御信号入力端子に接続された入力端子と制御信号入力端子から供給される制御信号を出力する出力端子とを備えた遅延素子と、前記映像信号入力端子と前記第2端子との間に接続された第1スイッチと、前記制御端子と前記第2端子との間に接続された第2スイッチとを具備し、前記第1スイッチのスイッチングを制御する制御端子は前記出力端子に接続され、前記第2スイッチのスイッチングを制御する制御端子は前記制御信号入力端子に接続されたアクティブマトリクス型有機ELディスプレイが提供される。
本発明の第4側面によると、有機EL素子が形成されるべきアクティブマトリクス基板であって、電源端子に接続された第1端子と、映像信号入力端子から映像信号が供給される制御端子と、前記有機EL素子に接続されるとともに前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記制御端子と前記第1端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第2端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第2端子とを非接続状態とする切り替えを行う第1スイッチと、前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第2端子とを接続状態とするとともに、前記第1スイッチが非接続状態となるより前に前記制御端子と前記第2端子とを非接続状態とする切り替えを行う第2スイッチとを具備したアクティブマトリクス基板が提供される。
本発明の第5側面によると、画素電極と、電源端子に接続された第1端子と、映像信号入力端子から映像信号が供給される制御端子と、前記画素電極に接続されるとともに前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記制御端子と前記第1端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第2端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第2端子とを非接続状態とする切り替えを行う第1スイッチと、前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第2端子とを接続状態とするとともに、前記第1スイッチが非接続状態となるより前に前記制御端子と前記第2端子とを非接続状態とする切り替えを行う第2スイッチとを具備したアクティブマトリクス基板が提供される。
図2は、本発明の第1態様に係る有機ELディスプレイを概略的に示す平面図;
図3は、図2に示す有機ELディスプレイの画素に採用可能な構造の一例を概略的に示す平面図;
図4は、図1の有機ELディスプレイの駆動方法の一例を示すタイミングチャート;
図5は、図3の画素構造の一変形例を概略的に示す平面図;
図6は、第2スイッチに採用可能な構造の一例を概略的に示す断面図;
図7は、第1スイッチに採用可能な構造の一例を概略的に示す断面図;
図8は、本発明の第2態様に係る有機ELディスプレイを概略的に示す平面図;
図9は、遅延素子に入力される信号及び遅延素子が出力する信号の波形の一例を示す図;
図10は、図8の有機ELディスプレイに採用可能な画素回路の一例を示す等価回路図;
図11は、図8の有機ELディスプレイに採用可能な画素回路の他の例を示す等価回路図;及び
図12は、図8の有機ELディスプレイに採用可能な画素回路のさらに他の例を示す等価回路図。
図2は、本発明の第1態様に係る有機ELディスプレイを概略的に示す平面図である。図3は、図2に示す有機ELディスプレイの画素に採用可能な構造の一例を概略的に示す平面図である。
この有機ELディスプレイ1は、例えばガラス等の絶縁基板10を含んでいる。基板10上には、マトリクス状に配列した複数の画素と、これら画素を駆動する駆動回路とが配置されている。
駆動回路は、映像信号線ドライバ11と、走査信号線ドライバ12と、映像信号線ドライバ11に接続された映像信号線35と、走査信号線ドライバ12に接続された走査信号線である制御線36と、第1電源線31と、第2電源線34とを含んでいる。この駆動回路は、外部から供給される制御信号YST,YCLK,XST及びXCLK、電源電位Vdd及びVss、並びにデータ信号Iinに基づいて、各画素回路を駆動する。
各画素は、表示素子20と、この表示素子20を駆動する画素回路とを含んでいる。画素回路と表示素子20とは、電位Vddに設定される第1電源端子と電位Vssに設定される第2電源端子との間で直列に接続されている。第1及び第2電源端子は、それぞれ、第1電源線31及び第2電源線34に接続されている。なお、ここでは、電位Vddは、電位Vssより高電位となるよう設定されている。
表示素子20は、対向した一対の電極と、それらの間に介在した活性層(active layer)とを含んでいる。なお、ここでいう「活性層」は、電極間に印加する電圧に応じて輝度や透過率などの光学特性が変化する層である。この例では、表示素子20は、有機EL素子であり、活性層として、有機発光層を含んだ有機物層を有している。
画素回路は、駆動制御素子30と、キャパシタ38と、第1スイッチ37と、第2スイッチ32と、第3スイッチ33とを含んでいる。駆動制御素子30及びスイッチ37,32及び33としては、例えば、第1導電型の電界効果トランジスタを使用することができる。この例では、駆動制御素子30及びスイッチ37,32及び33として、pチャネル薄膜トランジスタを使用している。
駆動制御素子30の第1端子,すなわちソース,は、電位Vddに設定される第1電源端子に接続されている。キャパシタ38は、一方の電極が駆動制御素子30の制御端子,すなわちゲート,と接続され、映像信号に対応した駆動制御素子30の第1端子及び制御端子間の電位差を保つ。ここでは、キャパシタ38は、第1電源端子と駆動制御素子30の制御端子の間に接続されている。第1スイッチ37は、映像信号入力端子と駆動制御素子30の第2端子,すなわちドレイン,との間に接続されている。なお、映像信号入力端子は、映像信号線35に接続されている。第2スイッチ32は、駆動制御素子30のゲートとドレインとの間に接続されている。第1スイッチ37及び第2スイッチ32の制御端子,すなわちゲート,は、走査信号線である制御線36に接続されている。第3スイッチ33は、駆動制御素子30のドレインと表示素子20の第1電極21との間に接続されている。
この例では、第1電極21は陽極であり、表示素子20の第2電極は、電位Vssに設定される第2電源端子に接続された陰極である。また、この例では、キャパシタ38を接続すべき定電位端子として第1電源端子を使用しているが、キャパシタ38は他の定電位端子と駆動制御素子30の制御端子との間に接続してもよい。
この有機ELディスプレイ1では、各画素列に含まれるスイッチ37の入力端子,すなわちソース,は、列毎に共通の1本の映像信号線35に接続されている。映像信号線35には、映像信号線ドライバ11から、入力信号或いは映像信号Iinとして信号電流が供給される。
また、各画素行に含まれるスイッチ37及び32の制御端子,すなわちゲート,は、行毎に共通に1本の走査信号線36に接続されている。走査信号線36には、走査信号線ドライバ12から、走査信号Scanとして電圧信号が順次供給される。
なお、この有機ELディスプレイ1から少なくとも表示素子20の一方の電極及び活性層を除いたものがアクティブマトリクス基板に相当する。このアクティブマトリクス基板は、絶縁基板10と、映像信号線35、走査信号線36及び電源線などの配線と、画素回路とを含む。また、このアクティブマトリクス基板は、任意に、映像信号線ドライバ11、走査信号線ドライバ12、及び表示素子20の第1電極21を含むことができる。
この有機ELディスプレイ1では、第1スイッチ37及び第2スイッチ32は、同一の積層構造を有することができ、同時に形成することができる。例えば、これら第1スイッチ37及び第2スイッチ32は、半導体層にポリシリコンを用いたトップゲート構造を有し且つ同時に形成した薄膜トランジスタである。
本態様では、第1スイッチ37と第2スイッチ32とは、第1スイッチ37のチャネル長L1を第2スイッチ32のチャネル長L2よりも短く設定すること以外は、互いに等しい構造を有するように設計する。これにより、より浅い閾値Vth1を有する第1スイッチ37と、より深い閾値Vth2を有する第2スイッチ32とを得る。
例えば、第1スイッチ37及び第2スイッチ32として、半導体層にポリシリコンを用いたトップゲート構造(コプラナ型)の薄膜トランジスタを使用する。これら第1スイッチ37及び第2スイッチ32には同一の積層構造を採用し、それらは同時に形成する。また、例えば、第1スイッチ37及び第2スイッチ32のチャネル幅を何れも3μmとし、第1スイッチ37及び第2スイッチ32のチャネル長は、例えば、それぞれ3μm及び4.5μmとする。こうすると、より浅い閾値Vth1を有する第1スイッチ37と、より深い閾値Vth2を有する第2スイッチ32とが得られる。
それぞれの画素回路において、第1スイッチ37及び第2スイッチ32のゲートは、同一の走査信号線36に接続されている。そのため、第1スイッチ37及び第2スイッチ32のゲートには、同一の制御信号が同時に供給される。
同一のOFF信号を第1スイッチ37及び第2スイッチ32のゲートに同時に供給した場合、より深い閾値Vth2を有する第2スイッチ32は、より浅い閾値Vth1を有する第1スイッチ37のOFF動作に先立って、OFF動作を開始する。すなわち、この有機ELディスプレイ1では、第1スイッチ37が非接続状態となる前に、第2スイッチ32を非接続状態とすることができる。
それゆえ、第2スイッチ32のOFF動作が第1スイッチ37のOFF動作に先行すること、及び、それに起因して駆動制御素子30のゲート−ソース間電圧が変動することを防止することができる。したがって、階調つぶれや輝度の面内不均一が生じるのを抑制することが可能となり、比較的少ない配線数で優れた表示品位を実現することができる。
第1スイッチ32及び第2スイッチ37のチャネル長は、画素回路に含まれる他のトランジスタ、キャパシタ、配線などの配置に支障をきたさない範囲で適宜設定することができる。
第3スイッチ33及び駆動制御素子30には、第1スイッチ32及び第2スイッチ37とほぼ等しい構造を有するように設計することができる。例えば、駆動制御素子30並びに第1乃至第3スイッチ32,37及び33として、第1導電型の薄膜トランジスタを使用し、これらを同時に形成してもよい。この場合、比較的少ない工程で画素回路を形成することができる。
次に、この有機ELディスプレイ1の動作について、より詳細に説明する。
図4は、図1の有機ELディスプレイの駆動方法の一例を示すタイミングチャートである。
走査信号線ドライバ12は、第1スイッチ37及び第2スイッチ32を導通状態とする走査信号Scanを、走査信号線36に順次出力する。走査信号Scanの立上り及び立下りは、配線抵抗や容量に起因して緩やかになっている。例えば、図4に示すように、走査信号Scanの電位波形は、時定数分だけ鈍っている。
また、走査信号線ドライバ12は、第3スイッチ33を導通状態とする制御信号Gを、第3スイッチ33の行に順次出力する。発光期間は、第3スイッチ33が導通状態にある期間である。ここでは、行単位で映像信号の書き込みを行い、或る行の書き込みをしている期間を他の行の発光期間としている。通常、信号書き込み期間においては、第3スイッチ33は非導通状態とし、表示素子30と画素回路とを電気的に絶縁しておく。
書き込み期間では、走査信号線36には、第1スイッチ37及び第2スイッチ32を導通状態とする走査信号Scanが供給される。これにより、まず、より浅い閾値Vth1を有する第1スイッチ37が導通状態となり、次いで、より深い閾値Vth2を有する第2スイッチ32が導通状態となる。この際、映像信号線ドライバ11から映像信号線35を介して画素回路に入力信号Iinを供給する。すなわち、入力信号Iinに対応した駆動電流を駆動制御素子に流す。これにより、駆動制御素子30のゲート電位は、入力信号Iinに対応した値に設定される。
その後、走査信号線ドライバ12から走査信号線36に供給される走査信号Scanは、第1スイッチ37及び第2スイッチ32を導通状態とするON信号から、それらを非導通状態とするOFF信号へと変化する。これに伴い、まず、より深い閾値Vth2を有する第2スイッチ32が非導通状態となり、次いで、より浅い閾値Vth1を有する第1スイッチ37が非導通状態となる。そのため、キャパシタ38からの電荷のリークが防止され、駆動制御素子30のゲート電位は入力信号Iinに対応した値に維持される。
発光期間では、第3スイッチ33は、これに供給される制御信号Gによって導通状態となる。駆動制御素子30のゲート電位は入力信号Iinに対応した値に維持されているので、有機EL素子20には入力信号Iinとほぼ等しい電流が流れる。すなわち、有機EL素子20は、入力信号Iinに応じた輝度で発光する。
このように、本態様では、第2スイッチ32のチャネル長L2を第1スイッチ37のチャネル長L1よりも長く設定する。こうすると、第2スイッチ32の閾値Vth2は、第1スイッチ37の閾値Vth1よりも深くなる。その結果、第1スイッチ37及び第2スイッチ32のゲートに同一のOFF信号を供給した場合に、第1スイッチ37が非導通状態となるのに先立って、第2スイッチ32を非導通状態とすることができる。したがって、本態様によると、階調つぶれや輝度の面内不均一が抑制された有機ELディスプレイ1を実現することができる。
なお、上述の態様において、第1スイッチ37及び第2スイッチ32のそれぞれは、ソース及びドレイン間に1つのチャネルを有しているが、これらスイッチは他の構造を有していてもよい。例えば、第1スイッチ37及び第2スイッチ32には、ソース及びドレイン間に複数のチャネルを有するマルチゲート構造を採用してもよい。この場合、第2スイッチ32の合計チャネル長L2(=L2’+L2”+・・・)が、第1スイッチ37の合計チャネル長L1(=L1’+L1”+・・・)よりも長ければ、先に説明したのと同様の効果を得ることができる。
図5は、図3の画素構造の一変形例を概略的に示す平面図である。マルチゲート構造は、第1スイッチ37及び第2スイッチ32の一方または双方に採用することができる。但し、OFF電流が表示動作に与える影響を抑制する観点では、図5に示すように第2スイッチ32にマルチゲート構造を採用することが望ましい。
第1スイッチ37と第2スイッチ32との閾値の差は、0.2V乃至1V程度であることが望ましい。この場合、より確実に、第1スイッチ37が非導通状態となるのに先立って、第2スイッチ32を非導通状態とすることができる。
上述の態様においては、チャネル長を利用して第1スイッチ37と第2スイッチ32とで閾値を異ならしめたが、それらの閾値は他の方法で異ならしめることもできる。例えば、チャネル数を利用して第1スイッチ37と第2スイッチ32とで閾値を異ならしめてもよい。すなわち、チャネル長の合計値が同一であっても、第2スイッチ32のチャネル数が第1スイッチ37のチャネル数よりも多い場合、第2スイッチ32の閾値は第1スイッチ37の閾値よりも深くなる。
或いは、第1スイッチ37と第2スイッチ32とで不純物のドーズ量を異ならしめてもよい。例えば、第1スイッチ37及び第2スイッチ32としてpチャネル薄膜トランジスタを使用した場合、第1スイッチ37のチャネルへのpタイプドーパントのドーズ量が、第2スイッチ32のチャネルへのpタイプドーパントのドーズ量よりも多ければ、第2スイッチ32の閾値は第1スイッチ37の閾値よりも深くなる。
不純物のドーズ量が異なる第1スイッチ37及び第2スイッチ32は、例えば、以下の方法で作製することができる。すなわち、薄膜トランジスタを形成する通常のプロセスにおいて、第1スイッチ37のチャネル領域に不純物をドープする回数を、第2スイッチ32のチャネル領域に不純物をドープする回数よりも多くする。例えば、まず、第1スイッチ37及び第2スイッチ32のチャネル領域に不純物をドープする。次いで、フォトレジストを用いて、第2スイッチ32のチャネル領域をマスクする。続いて、第1スイッチ37のチャネル領域に不純物をさらにドープする。こうすると、第1スイッチ37のチャネルへのドーパントのドーズ量は、第2スイッチ32のチャネルへのpタイプドーパントのドーズ量よりも多くなる。
不純物のドーズ量を利用して第1スイッチ37と第2スイッチ32とで閾値を異ならしめる場合、それらスイッチ間でドーズ量は1×1011cm−2乃至5×1011cm−2程度異なっていることが望ましい。この場合、より確実に、第1スイッチ37が非導通状態となるのに先立って、第2スイッチ32を非導通状態とすることができる。
第1スイッチ37の閾値と第2スイッチ32の閾値とは、さらに他の方法で異ならしめることができる。
図6は、第1スイッチに採用可能な構造の一例を概略的に示す断面図である。図7は、第2スイッチに採用可能な構造の一例を概略的に示す断面図である。
図6に示す第1スイッチ37は、トップゲート型のpチャネル薄膜トランジスタである。この薄膜トランジスタは、ソースS及びドレインDとそれらの間に介在したチャネルChとが形成された半導体層を含んでいる。チャネルChの上方には、ゲート絶縁膜GIを介してゲートTGが配置されている。ゲートTGは層間絶縁膜IIで被覆されており、層間絶縁膜II上にはソース電極SE及びドレイン電極DEが形成されている。これらソース電極SE及びドレイン電極DEは、ゲート絶縁膜GI及び層間絶縁膜IIに形成されたスルーホールを介してソースS及びドレインDにそれぞれ接続されている。
図7に示す第2スイッチ32は、チャネルChの下方に絶縁膜BIを介してバックゲートBGが配置されていること以外は、図6に示す第1スイッチ37と同様の構造を有している。このバックゲートBGには、第2スイッチ32の閾値を深くするバイアスを印加する。例えば、第2スイッチ32のバックゲートBGとソースSとの間の電圧を、+0.2V乃至+1.0V程度に設定する。
第1スイッチ37及び第2スイッチ32に図6及び図7の構造をそれぞれ採用すると、第2スイッチ32の閾値は第1スイッチ37の閾値よりも深くなる。したがって、この場合も、第2スイッチ32を第1スイッチ37よりも先に非導通状態とすることができる。
なお、図6及び図7にはトップゲート型の薄膜トランジスタを例示したが、第1スイッチ37及び第2スイッチ32としては、ボトムゲート型の薄膜トランジスタを用いてもよい。この場合も、第2スイッチ32にバックゲート構造を採用すれば、第2スイッチ32の閾値は第1スイッチ37の閾値よりも深くなる。なお、ここでいうバックゲートとは、制御端子に対してゲート絶縁膜及び半導体層を介して対向配置されるゲートである。
第1態様で説明した技術は、互いに組み合わせることができる。すなわち、第1スイッチ37と第2スイッチ32とで閾値を異ならしめるために、チャネル長を利用する方法、チャネル数を利用する方法、不純物のドーズ量を利用する方法、及びバックゲート構造を利用する方法の2つ以上を組み合わせてもよい。
第1態様では、第2スイッチ32を第1スイッチ37よりも先に非導通状態とするために、第1スイッチ37及び第2スイッチ32の閾値を異ならしめた。このようなスイッチングの時間差は、他の方法でも生じさせることができる。
図8は、本発明の第2態様に係る有機ELディスプレイを概略的に示す平面図である。
この有機ELディスプレイ1は、以下の構造を除き、図1の有機ELディスプレイ1と同様の構造を有している。すなわち、図8の有機ELディスプレイ1では、第1スイッチ37と第2スイッチ32とが同一の構造を有している。加えて、このディスプレイ1では、第1スイッチ37の制御端子が遅延素子39を介して走査信号線36に接続され、第2スイッチ32の制御端子は走査信号線36に直接接続されている。なお、図8の有機ELディスプレイ1は、第1態様で図4を参照しながら説明したのと同様の方法により駆動することができる。
図9は、遅延素子に入力される信号及び遅延素子が出力する信号の波形の一例を示す図である。
遅延素子39は、第1スイッチ37のスイッチングを遅らせる役割を果たす。例えば、図9に示すように、遅延素子39は、これに入力された走査信号Scanの立上がり及び立下りを緩やかにして第1スイッチ37の制御端子へと出力する。他方、第2スイッチ37の制御端子には、遅延素子39に入力されたのと同一の走査信号Scanが供給される。そのため、第1スイッチ37の閾値と第2スイッチ32の閾値とがほぼ等しければ、走査信号線ドライバ12から走査信号線36にOFF信号を供給した場合に、第2スイッチ32は第1スイッチ37よりも先に非導通状態となる。
このように、図8の有機ELディスプレイ1でも、第2スイッチ32を第1スイッチ37よりも先に非導通状態とすることができる。したがって、本態様によると、階調つぶれや輝度の面内不均一が抑制された有機ELディスプレイ1を実現することができる。
遅延素子39としては、様々な素子を利用することができる。
図10は、図8の有機ELディスプレイに採用可能な画素回路の一例を示す等価回路図である。
この画素回路では、遅延素子39として抵抗素子39Rを使用している。この場合、図9に示すように、第1スイッチ37の制御端子に供給される信号は、第2スイッチ32の制御端子に供給される信号に対して遅延する。
抵抗素子39Rとしては、例えば、ポリシリコン層を使用してもよい。抵抗素子39Rとして使用するポリシリコン層は、駆動制御素子30や各種スイッチのポリシリコン層と同時に形成することができる。
抵抗素子39Rには、ポリシリコン層として、例えば、n+型ポリシリコン層やp+型ポリシリコン層やi型ポリシリコン層などを使用することができる。これらポリシリコン層の中でも、i型ポリシリコン層は最も比抵抗が大きい。そのため、i型ポリシリコン層を使用すると、抵抗素子39Rの寸法を小さくした場合でも、第1スイッチ37のスイッチングを第2スイッチ32のスイッチングに対して十分に遅延させることができる。例えば、抵抗素子39Rの面積を400μm2乃至1000μm2程度とすることができる。
図11は、図8の有機ELディスプレイに採用可能な画素回路の他の例を示す等価回路図である。
この画素回路では、遅延素子39として、第1スイッチ37の制御端子から走査信号線36へと順方向電流を流すように接続されたダイオード39Dを使用している。このような画素回路では、走査信号Scanが立下がると、ダイオード39Dに順方向電流が流れる。そのため、走査信号Scanの立下がりから遅延することなく或いは僅かに遅延して、第1スイッチ37の制御端子にON信号が供給される。また、走査信号Scanが立上がると、逆バイアスがダイオード39Dに加わり、ダイオード39Dにリーク電流が流れる。そのため、走査信号Scanの立上がりから遅延して、第1スイッチ37の制御端子にOFF信号が供給される。すなわち、図11の画素回路でも、第1スイッチ37の制御端子に供給されるOFF信号は、第2スイッチ32の制御端子に供給されるOFF信号に対して遅延する。
ダイオード39Dとしては、例えば、ダイオード接続された薄膜トランジスタを使用することができる。ここでは、図11に示すように、ダイオード39Dとして、第1スイッチ37の制御端子と走査信号線36との間に接続されるとともに、ゲートがドレインに接続されたpチャネル薄膜トランジスタを使用している。このように接続されたトランジスタ39Dは、ダイオードとして機能する。ダイオード39Dとしてダイオード接続された薄膜トランジスタを使用した場合、ダイオード39Dは駆動制御素子30や各種スイッチと同時に形成することができる。
図12は、図8の有機ELディスプレイに採用可能な画素回路のさらに他の例を示す等価回路図である。この画素回路では、遅延素子39として、第1ダイオード39D1及び第2ダイオード39D2を使用している。これらダイオード39D1及び39D2は、第1スイッチ37の制御端子と第2スイッチ32の制御端子との間で並列に接続されている。また、第1ダイオード39D1の順方向と第2ダイオード39D2の順方向とは逆向きである。
このような画素回路では、走査信号Scanが立下がると、第1ダイオード39D1に順方向電流が流れる。すなわち、走査信号Scanが立下がりに伴い、第1スイッチ37の制御端子にON信号が供給される。また、走査信号Scanが立上がると、第2ダイオード39D2に順方向電流が流れる。第2ダイード39D2の順方向抵抗は、走査信号Scanの立上がりから遅延して、第1スイッチ37の制御端子にOFF信号が供給されるように設定する。このようにダイオード39D1及び39D2の順方向抵抗を設定すると、第1スイッチ37の制御端子に供給されるOFF信号は、第2スイッチ32の制御端子に供給されるOFF信号に対して遅延する。
図12の画素回路では、第1スイッチ37の制御端子に供給すべきON信号の遅延時間は、第1ダイオード39D1の順方向抵抗に応じて調節することができる。また、この画素回路では、第1スイッチ37の制御端子に供給すべきOFF信号の遅延時間は、第2ダイオード39D2の順方向抵抗に応じて調節することができる。すなわち、OFF信号の遅延時間を、ON信号の遅延時間とは独立して設定することができる。そのため、画素回路に図12の構造を採用した場合、より高い自由度での設計が可能である。
ダイオード39D1及び39D2としては、例えば、ダイオード接続された薄膜トランジスタを使用することができる。ここでは、図12に示すように、第1ダイオード39D1として、第1スイッチ37の制御端子と走査信号線36との間に接続されるとともに、ゲートがドレインに接続されたpチャネル薄膜トランジスタを使用している。また、第2ダイオード39D2としては、第1スイッチ37の制御端子と走査信号線36との間に接続されるとともに、ゲートがソースに接続されたpチャネル薄膜トランジスタを使用している。このように接続されたトランジスタ39D1及び39D2は、順方向が逆向きのダイオードとして機能する。ダイオード39D1及び39D2としてダイオード接続された薄膜トランジスタを使用した場合、ダイオード39D1及び39D2は駆動制御素子30や各種スイッチと同時に形成することができる。
第2態様で説明した技術は、互いに組み合わせることができる。例えば、遅延素子39として、抵抗素子39Rとダイオード39Dとを直列に接続したものを使用してもよい。或いは、遅延素子39として、抵抗素子39Rとこれに並列に接続されたダイオード39D1及びD2とを使用してもよい。
上述した第1態様及び第2態様の技術は、互いに組み合わせることができる。すなわち、第1態様で説明したように第1スイッチ37及び第2スイッチ32の閾値を異ならしめるとともに、画素回路に第2態様で説明した遅延素子39を設けてもよい。
さらなる利益及び変形は、当業者には容易である。それゆえ、本発明は、そのより広い側面において、ここに記載された特定の記載や代表的な態様に限定されるべきではない。したがって、添付の請求の範囲及びその等価物によって規定される本発明の包括的概念の真意または範囲から逸脱しない範囲内で、様々な変形が可能である。
Claims (15)
- 第1電源端子に接続された第1端子と、映像信号入力端子から映像信号が供給される制御端子と、前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、
前記第2端子と第2電源端子との間に接続された有機EL素子と、
一方の電極が前記制御端子に接続され、前記制御端子と前記第1端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、
走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第2端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第2端子とを非接続状態とする切り替えを行う第1スイッチと、
前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第2端子とを接続状態とするとともに、前記第1スイッチが非接続状態となるより前に前記制御端子と前記第2端子とを非接続状態とする切り替えを行う第2スイッチとを具備したアクティブマトリクス型有機ELディスプレイ。 - 第1電源端子に接続された第1端子と、制御端子と、前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、
前記第2端子と第2電源端子との間に接続された有機EL素子と、
定電位端子と前記制御端子との間に接続されたキャパシタと、
前記映像信号入力端子と前記第2端子との間に接続された第1スイッチと、
前記制御端子と前記第2端子との間に接続された第2スイッチとを具備し、
前記第1スイッチのスイッチングを制御する制御端子は前記第2スイッチのスイッチングを制御する制御端子に接続されており、前記第1スイッチの閾値は前記第2スイッチの閾値よりも浅いアクティブマトリクス型有機ELディスプレイ。 - 前記第1及び第2スイッチは第1導電型の薄膜トランジスタである請求項1または請求項2に記載のディスプレイ。
- 前記第2スイッチのチャネル長は前記第1スイッチのチャネル長よりも長い請求項3に記載のディスプレイ。
- 前記第2スイッチはマルチゲート構造を有している請求項3に記載のディスプレイ。
- 前記第1スイッチは、前記第2スイッチと比較して、チャネル領域における第1導電型不純物の濃度がより高い請求項3に記載にディスプレイ。
- 前記駆動制御素子は第1導電型の薄膜トランジスタである請求項3に記載のディスプレイ。
- 前記第1スイッチの閾値と前記第2スイッチの閾値との差の絶対値は0.2V乃至1Vである請求項1または請求項2に記載のディスプレイ。
- 第1電源端子に接続された第1端子と、制御端子と、前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、
前記第2端子と第2電源端子との間に接続された有機EL素子と、
定電位端子と前記制御端子との間に接続されたキャパシタと、
制御信号入力端子に接続された入力端子と制御信号入力端子から供給される制御信号を出力する出力端子とを備えた遅延素子と、
前記映像信号入力端子と前記第2端子との間に接続された第1スイッチと、
前記制御端子と前記第2端子との間に接続された第2スイッチとを具備し、
前記第1スイッチのスイッチングを制御する制御端子は前記出力端子に接続され、前記第2スイッチのスイッチングを制御する制御端子は前記制御信号入力端子に接続されたアクティブマトリクス型有機ELディスプレイ。 - 前記遅延素子は抵抗素子である請求項9に記載のディスプレイ。
- 前記抵抗素子は、不純物を含有したポリシリコン層である請求項10に記載のディスプレイ。
- 前記遅延素子は、前記制御信号入力端子と前記第1スイッチの制御端子との間に接続されたダイオードである請求項9に記載のディスプレイ。
- 前記遅延素子は、前記制御信号入力端子と前記第1スイッチの制御端子との間に並列に接続された第1及び第2ダイオードを備え、前記第1ダイオードの順方向と前記第2ダイオードの順方向とは逆向きである請求項9に記載のディスプレイ。
- 有機EL素子が形成されるべきアクティブマトリクス基板であって、
電源端子に接続された第1端子と、映像信号入力端子から映像信号が供給される制御端子と、前記有機EL素子に接続されるとともに前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、
一方の電極が前記制御端子に接続され、前記制御端子と前記第1端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、
走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第2端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第2端子とを非接続状態とする切り替えを行う第1スイッチと、
前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第2端子とを接続状態とするとともに、前記第1スイッチが非接続状態となるより前に前記制御端子と前記第2端子とを非接続状態とする切り替えを行う第2スイッチとを具備したアクティブマトリクス基板。 - 画素電極と、
電源端子に接続された第1端子と、映像信号入力端子から映像信号が供給される制御端子と、前記画素電極に接続されるとともに前記制御端子と前記第1端子との間の電圧に対応した大きさの駆動電流を出力する第2端子とを備えた駆動制御素子と、
一方の電極が前記制御端子に接続され、前記制御端子と前記第1端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、
走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第2端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第2端子とを非接続状態とする切り替えを行う第1スイッチと、
前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第2端子とを接続状態とするとともに、前記第1スイッチが非接続状態となるより前に前記制御端子と前記第2端子とを非接続状態とする切り替えを行う第2スイッチとを具備したアクティブマトリクス基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336920 | 2002-11-20 | ||
JP2002336920 | 2002-11-20 | ||
PCT/JP2003/014705 WO2004047064A1 (ja) | 2002-11-20 | 2003-11-19 | 有機elディスプレイ及びアクティブマトリクス基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004047064A1 true JPWO2004047064A1 (ja) | 2006-03-23 |
JP4619793B2 JP4619793B2 (ja) | 2011-01-26 |
Family
ID=32321824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004553200A Expired - Fee Related JP4619793B2 (ja) | 2002-11-20 | 2003-11-19 | 有機elディスプレイ |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1571643A4 (ja) |
JP (1) | JP4619793B2 (ja) |
KR (1) | KR100637304B1 (ja) |
CN (1) | CN1711577A (ja) |
TW (1) | TWI277045B (ja) |
WO (1) | WO2004047064A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI478134B (zh) * | 2006-05-31 | 2015-03-21 | Semiconductor Energy Lab | 顯示裝置、顯示裝置的驅動方法、以及電子設備 |
JP5130667B2 (ja) * | 2006-07-27 | 2013-01-30 | ソニー株式会社 | 表示装置 |
KR100824854B1 (ko) | 2006-12-21 | 2008-04-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
KR100952836B1 (ko) * | 2008-07-21 | 2010-04-15 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
TWI437551B (zh) | 2011-10-24 | 2014-05-11 | Au Optronics Corp | 影像防窺方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
WO2002039420A1 (fr) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Affichage a matrice active et affichage electroluminescent organique a matrice active |
JP2003066905A (ja) * | 2001-08-24 | 2003-03-05 | Matsushita Electric Ind Co Ltd | 画素構成およびアクティブマトリクス型表示装置 |
JP2003195811A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイスとその駆動方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
JP3951687B2 (ja) * | 2001-08-02 | 2007-08-01 | セイコーエプソン株式会社 | 単位回路の制御に使用されるデータ線の駆動 |
US7209101B2 (en) * | 2001-08-29 | 2007-04-24 | Nec Corporation | Current load device and method for driving the same |
-
2003
- 2003-11-19 WO PCT/JP2003/014705 patent/WO2004047064A1/ja active Application Filing
- 2003-11-19 KR KR1020057009013A patent/KR100637304B1/ko active IP Right Grant
- 2003-11-19 CN CNA2003801034005A patent/CN1711577A/zh active Pending
- 2003-11-19 JP JP2004553200A patent/JP4619793B2/ja not_active Expired - Fee Related
- 2003-11-19 EP EP03774043A patent/EP1571643A4/en not_active Withdrawn
- 2003-11-20 TW TW092132565A patent/TWI277045B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
WO2002039420A1 (fr) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Affichage a matrice active et affichage electroluminescent organique a matrice active |
JP2003066905A (ja) * | 2001-08-24 | 2003-03-05 | Matsushita Electric Ind Co Ltd | 画素構成およびアクティブマトリクス型表示装置 |
JP2003195811A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイスとその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2004047064A1 (ja) | 2004-06-03 |
JP4619793B2 (ja) | 2011-01-26 |
TW200414804A (en) | 2004-08-01 |
KR100637304B1 (ko) | 2006-10-23 |
KR20050085053A (ko) | 2005-08-29 |
EP1571643A1 (en) | 2005-09-07 |
TWI277045B (en) | 2007-03-21 |
CN1711577A (zh) | 2005-12-21 |
EP1571643A4 (en) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3800404B2 (ja) | 画像表示装置 | |
KR100570165B1 (ko) | 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치 및전자 기기 | |
US10019933B2 (en) | El display apparatus | |
JP3772889B2 (ja) | 電気光学装置およびその駆動装置 | |
US7333079B2 (en) | Organic EL display and active matrix substrate | |
US8344975B2 (en) | EL display device with voltage variation reduction transistor | |
US10720102B2 (en) | Driving method for display device | |
US9552771B2 (en) | Display apparatus and method of controlling the same | |
WO2021184893A1 (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
US11580897B2 (en) | Pixel and display device including the same | |
JP4039441B2 (ja) | 電気光学装置および電子機器 | |
WO2015001709A1 (ja) | El表示装置およびel表示装置の駆動方法 | |
WO2020100616A1 (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
KR20060096857A (ko) | 표시 장치 및 그 구동 방법 | |
US20050212448A1 (en) | Organic EL display and active matrix substrate | |
US20130293527A1 (en) | Display device, method of driving display device, and electronic apparatus | |
JP4619793B2 (ja) | 有機elディスプレイ | |
JP2004246349A (ja) | 有機elディスプレイ及びアクティブマトリクス基板 | |
KR102554380B1 (ko) | 전계발광표시장치 | |
US7639215B2 (en) | El display having a blanking period, scanning period including precharge operation, and display period | |
US20050030266A1 (en) | Active matrix type display apparatus | |
JP2010055116A (ja) | 電気光学装置及び電子機器 | |
JP2008122498A (ja) | 表示パネルの駆動回路、表示装置および画素回路の駆動方法 | |
CN116312362A (zh) | 显示面板及显示装置 | |
US20070160066A1 (en) | Display and method of driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |