JPWO2004047064A1 - 有機ｅｌディスプレイ及びアクティブマトリクス基板 - Google Patents

有機ｅｌディスプレイ及びアクティブマトリクス基板 Download PDF

Info

Publication number
JPWO2004047064A1
JPWO2004047064A1 JP2004553200A JP2004553200A JPWO2004047064A1 JP WO2004047064 A1 JPWO2004047064 A1 JP WO2004047064A1 JP 2004553200 A JP2004553200 A JP 2004553200A JP 2004553200 A JP2004553200 A JP 2004553200A JP WO2004047064 A1 JPWO2004047064 A1 JP WO2004047064A1
Authority
JP
Japan
Prior art keywords
terminal
switch
control
video signal
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004553200A
Other languages
English (en)
Other versions
JP4619793B2 (ja
Inventor
澁沢　誠
誠 澁沢
Original Assignee
東芝松下ディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝松下ディスプレイテクノロジー株式会社 filed Critical 東芝松下ディスプレイテクノロジー株式会社
Publication of JPWO2004047064A1 publication Critical patent/JPWO2004047064A1/ja
Application granted granted Critical
Publication of JP4619793B2 publication Critical patent/JP4619793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

電源端子（３１）に接続された第１端子と制御端子と第２端子とを含んだ駆動制御素子（３０）と、第２端子と電源端子（３４）との間に接続された有機ＥＬ素子（２０）と、制御端子に接続されたキャパシタ（３８）と、映像信号入力端子３５と第２端子とを信号書き込み期間において接続状態とするとともに発光期間において非接続状態とする切り替えを走査信号に応じて行う第１スイッチ（３７）と、制御端子と第２端子とを信号書き込み期間において接続状態とするとともに第１スイッチ（３７）が非接続状態となるより前に非接続状態とする切り替えを走査信号に応じて行う第２スイッチ（３２）とを含んだアクティブマトリクス型有機ＥＬディスプレイ（１）が提供される。

Description

本発明は、アクティブマトリクス型ディスプレイ及びアクティブマトリクス基板に係り、特には、表示素子として有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｔ）素子を含んだアクティブマトリクス型有機ＥＬディスプレイ及びそれに使用可能なアクティブマトリクス基板に関する。
液晶ディスプレイに代表されるフラットパネルディスプレイには、ＣＲＴディスプレイと比較して、薄型、軽量、低消費電力であるという特徴がある。これらの特徴により、フラットパネルディスプレイの需要は急速に伸びている。
アクティブマトリクス型のフラットパネルディスプレイでは、各画素に、オン画素とオフ画素とを電気的に分離可能とするスイッチが設けられている。通常、この画素には、映像信号を保持するキャパシタがさらに設けられている。そのため、このディスプレイは、隣接画素間でのクロストークのない良好な表示品位を実現することができる。このような理由から、アクティブマトリクス型のフラットパネルディスプレイは、携帯情報端末を始めとする各種電子機器のディスプレイとして利用されるようになってきた。
近年、有機ＥＬディスプレイの開発が盛んに行われている。有機ＥＬディスプレイは、自己発光型のディスプレイであって、液晶ディスプレイと比較して、高速応答及び広視野角を実現するうえで有利である。
Ｋｎａｐｐらは、米国特許第６，３７３，４５４Ｂ１号において、有機ＥＬディスプレイで使用可能な画素回路を開示している。
図１は、Ｋｎａｐｐらが開示する画素回路の等価回路図である。この回路の動作は２段階で行われる。なお、第１及び第２段階において、電源線３１は電位Ｖ１に、電源線３４は電位Ｖ１よりも高い電位Ｖ２に設定される。
第１段階では、まず、スイッチ３３を開き（ＯＦＦ）、スイッチ３２及び３７を閉じる（ＯＮ）。この状態で、信号電流を、入力信号として、映像信号配線３５から有機ＥＬ素子２０に供給する。トランジスタ３０はスイッチ３２によってダイオード接続されているため、キャパシタ３８には、信号電流を流しているトランジスタ３０のゲート−ソース間電圧と等しい電圧が蓄積される。その後、スイッチ３２及び３７を開く。
第２段階では、スイッチ３３を閉じて、有機ＥＬ素子２０とトランジスタ３０のドレインとを接続する。キャパシタ３８には入力信号に対応した電圧が蓄積されているので、有機ＥＬ素子２０には入力信号とほぼ等しい電流が供給される。
この画素回路では、スイッチ３２及び３７のスイッチング，すなわちＯＮ／ＯＦＦ動作，は同時に行われる。そのため、スイッチ３２及び３７のスイッチングは同一制御線を用いて制御することができる。
しかしながら、これらの制御を同一制御線を用いて行うにも拘らず、画素回路パターンの設計やプロセスに由来した特性の変動に起因して、スイッチ３２及び３７のスイッチングが同時に行われないことがある。
スイッチ３２のＯＦＦ動作がスイッチ３７のそれよりも後に行われる場合、スイッチ３７のＯＦＦ動作からスイッチ３２のＯＦＦ動作までの期間に、トランジスタ３０のゲートからスイッチ３２及びトランジスタ３０を介して電源線３１へと電流が流れる。その結果、トランジスタ３０のゲート−ソース間電圧が低下する。そのため、この場合、階調つぶれが生じる可能性がある。特に、それらＯＦＦ動作の時間差が画素間でばらついていると、さらに、輝度の面内不均一が生じる可能性がある。
この問題は、スイッチ３２用の制御線とスイッチ３７用の制御線とをそれぞれ設け、後者にＯＦＦ信号を供給するよりも前に、前者にＯＦＦ信号を供給することによって回避可能である。しかしながら、この場合、画素の各列毎に制御線が１本増えることになる。そのため、画素レイアウトへの制約が厳しくなり、個々の有機ＥＬ素子の配置可能な面積が減少する。小さな有機ＥＬ素子で明るい表示を行うと、輝度寿命が短くなる。
本発明の目的は、比較的少ない配線数で優れた表示品位を実現可能なアクティブマトリクス型有機ＥＬディスプレイ及びそれに使用可能なアクティブマトリクス基板を提供することにある。
本発明の第１側面によると、第１電源端子に接続された第１端子と、映像信号入力端子から映像信号が供給される制御端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、一方の電極が前記制御端子に接続され、前記制御端子と前記第１端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第２端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第２端子とを非接続状態とする切り替えを行う第１スイッチと、前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第２端子とを接続状態とするとともに、前記第１スイッチが非接続状態となるより前に前記制御端子と前記第２端子とを非接続状態とする切り替えを行う第２スイッチとを具備したアクティブマトリクス型有機ＥＬディスプレイが提供される。
本発明の第２側面によると、第１電源端子に接続された第１端子と、制御端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、前記映像信号入力端子と前記第２端子との間に接続された第１スイッチと、前記制御端子と前記第２端子との間に接続された第２スイッチとを具備し、前記第１スイッチのスイッチングを制御する制御端子は前記第２スイッチのスイッチングを制御する制御端子に接続されており、前記第１スイッチの閾値は前記第２スイッチの閾値よりも浅いアクティブマトリクス型有機ＥＬディスプレイが提供される。
本発明の第３側面によると、第１電源端子に接続された第１端子と、制御端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、制御信号入力端子に接続された入力端子と制御信号入力端子から供給される制御信号を出力する出力端子とを備えた遅延素子と、前記映像信号入力端子と前記第２端子との間に接続された第１スイッチと、前記制御端子と前記第２端子との間に接続された第２スイッチとを具備し、前記第１スイッチのスイッチングを制御する制御端子は前記出力端子に接続され、前記第２スイッチのスイッチングを制御する制御端子は前記制御信号入力端子に接続されたアクティブマトリクス型有機ＥＬディスプレイが提供される。
本発明の第４側面によると、有機ＥＬ素子が形成されるべきアクティブマトリクス基板であって、電源端子に接続された第１端子と、映像信号入力端子から映像信号が供給される制御端子と、前記有機ＥＬ素子に接続されるとともに前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記制御端子と前記第１端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第２端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第２端子とを非接続状態とする切り替えを行う第１スイッチと、前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第２端子とを接続状態とするとともに、前記第１スイッチが非接続状態となるより前に前記制御端子と前記第２端子とを非接続状態とする切り替えを行う第２スイッチとを具備したアクティブマトリクス基板が提供される。
本発明の第５側面によると、画素電極と、電源端子に接続された第１端子と、映像信号入力端子から映像信号が供給される制御端子と、前記画素電極に接続されるとともに前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記制御端子と前記第１端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第２端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第２端子とを非接続状態とする切り替えを行う第１スイッチと、前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第２端子とを接続状態とするとともに、前記第１スイッチが非接続状態となるより前に前記制御端子と前記第２端子とを非接続状態とする切り替えを行う第２スイッチとを具備したアクティブマトリクス基板が提供される。
図１は、従来の画素回路の等価回路図；
図２は、本発明の第１態様に係る有機ＥＬディスプレイを概略的に示す平面図；
図３は、図２に示す有機ＥＬディスプレイの画素に採用可能な構造の一例を概略的に示す平面図；
図４は、図１の有機ＥＬディスプレイの駆動方法の一例を示すタイミングチャート；
図５は、図３の画素構造の一変形例を概略的に示す平面図；
図６は、第２スイッチに採用可能な構造の一例を概略的に示す断面図；
図７は、第１スイッチに採用可能な構造の一例を概略的に示す断面図；
図８は、本発明の第２態様に係る有機ＥＬディスプレイを概略的に示す平面図；
図９は、遅延素子に入力される信号及び遅延素子が出力する信号の波形の一例を示す図；
図１０は、図８の有機ＥＬディスプレイに採用可能な画素回路の一例を示す等価回路図；
図１１は、図８の有機ＥＬディスプレイに採用可能な画素回路の他の例を示す等価回路図；及び
図１２は、図８の有機ＥＬディスプレイに採用可能な画素回路のさらに他の例を示す等価回路図。
本発明の幾つかの態様について、図面を参照しながら説明する。以下の各態様では、一例として、本発明を有機ＥＬディスプレイに適用する。
図２は、本発明の第１態様に係る有機ＥＬディスプレイを概略的に示す平面図である。図３は、図２に示す有機ＥＬディスプレイの画素に採用可能な構造の一例を概略的に示す平面図である。
この有機ＥＬディスプレイ１は、例えばガラス等の絶縁基板１０を含んでいる。基板１０上には、マトリクス状に配列した複数の画素と、これら画素を駆動する駆動回路とが配置されている。
駆動回路は、映像信号線ドライバ１１と、走査信号線ドライバ１２と、映像信号線ドライバ１１に接続された映像信号線３５と、走査信号線ドライバ１２に接続された走査信号線である制御線３６と、第１電源線３１と、第２電源線３４とを含んでいる。この駆動回路は、外部から供給される制御信号ＹＳＴ，ＹＣＬＫ，ＸＳＴ及びＸＣＬＫ、電源電位Ｖｄｄ及びＶｓｓ、並びにデータ信号Ｉｉｎに基づいて、各画素回路を駆動する。
各画素は、表示素子２０と、この表示素子２０を駆動する画素回路とを含んでいる。画素回路と表示素子２０とは、電位Ｖｄｄに設定される第１電源端子と電位Ｖｓｓに設定される第２電源端子との間で直列に接続されている。第１及び第２電源端子は、それぞれ、第１電源線３１及び第２電源線３４に接続されている。なお、ここでは、電位Ｖｄｄは、電位Ｖｓｓより高電位となるよう設定されている。
表示素子２０は、対向した一対の電極と、それらの間に介在した活性層（ａｃｔｉｖｅ ｌａｙｅｒ）とを含んでいる。なお、ここでいう「活性層」は、電極間に印加する電圧に応じて輝度や透過率などの光学特性が変化する層である。この例では、表示素子２０は、有機ＥＬ素子であり、活性層として、有機発光層を含んだ有機物層を有している。
画素回路は、駆動制御素子３０と、キャパシタ３８と、第１スイッチ３７と、第２スイッチ３２と、第３スイッチ３３とを含んでいる。駆動制御素子３０及びスイッチ３７，３２及び３３としては、例えば、第１導電型の電界効果トランジスタを使用することができる。この例では、駆動制御素子３０及びスイッチ３７，３２及び３３として、ｐチャネル薄膜トランジスタを使用している。
駆動制御素子３０の第１端子，すなわちソース，は、電位Ｖｄｄに設定される第１電源端子に接続されている。キャパシタ３８は、一方の電極が駆動制御素子３０の制御端子，すなわちゲート，と接続され、映像信号に対応した駆動制御素子３０の第１端子及び制御端子間の電位差を保つ。ここでは、キャパシタ３８は、第１電源端子と駆動制御素子３０の制御端子の間に接続されている。第１スイッチ３７は、映像信号入力端子と駆動制御素子３０の第２端子，すなわちドレイン，との間に接続されている。なお、映像信号入力端子は、映像信号線３５に接続されている。第２スイッチ３２は、駆動制御素子３０のゲートとドレインとの間に接続されている。第１スイッチ３７及び第２スイッチ３２の制御端子，すなわちゲート，は、走査信号線である制御線３６に接続されている。第３スイッチ３３は、駆動制御素子３０のドレインと表示素子２０の第１電極２１との間に接続されている。
この例では、第１電極２１は陽極であり、表示素子２０の第２電極は、電位Ｖｓｓに設定される第２電源端子に接続された陰極である。また、この例では、キャパシタ３８を接続すべき定電位端子として第１電源端子を使用しているが、キャパシタ３８は他の定電位端子と駆動制御素子３０の制御端子との間に接続してもよい。
この有機ＥＬディスプレイ１では、各画素列に含まれるスイッチ３７の入力端子，すなわちソース，は、列毎に共通の１本の映像信号線３５に接続されている。映像信号線３５には、映像信号線ドライバ１１から、入力信号或いは映像信号Ｉｉｎとして信号電流が供給される。
また、各画素行に含まれるスイッチ３７及び３２の制御端子，すなわちゲート，は、行毎に共通に１本の走査信号線３６に接続されている。走査信号線３６には、走査信号線ドライバ１２から、走査信号Ｓｃａｎとして電圧信号が順次供給される。
なお、この有機ＥＬディスプレイ１から少なくとも表示素子２０の一方の電極及び活性層を除いたものがアクティブマトリクス基板に相当する。このアクティブマトリクス基板は、絶縁基板１０と、映像信号線３５、走査信号線３６及び電源線などの配線と、画素回路とを含む。また、このアクティブマトリクス基板は、任意に、映像信号線ドライバ１１、走査信号線ドライバ１２、及び表示素子２０の第１電極２１を含むことができる。
この有機ＥＬディスプレイ１では、第１スイッチ３７及び第２スイッチ３２は、同一の積層構造を有することができ、同時に形成することができる。例えば、これら第１スイッチ３７及び第２スイッチ３２は、半導体層にポリシリコンを用いたトップゲート構造を有し且つ同時に形成した薄膜トランジスタである。
本態様では、第１スイッチ３７と第２スイッチ３２とは、第１スイッチ３７のチャネル長Ｌ１を第２スイッチ３２のチャネル長Ｌ２よりも短く設定すること以外は、互いに等しい構造を有するように設計する。これにより、より浅い閾値Ｖｔｈ１を有する第１スイッチ３７と、より深い閾値Ｖｔｈ２を有する第２スイッチ３２とを得る。
例えば、第１スイッチ３７及び第２スイッチ３２として、半導体層にポリシリコンを用いたトップゲート構造（コプラナ型）の薄膜トランジスタを使用する。これら第１スイッチ３７及び第２スイッチ３２には同一の積層構造を採用し、それらは同時に形成する。また、例えば、第１スイッチ３７及び第２スイッチ３２のチャネル幅を何れも３μｍとし、第１スイッチ３７及び第２スイッチ３２のチャネル長は、例えば、それぞれ３μｍ及び４．５μｍとする。こうすると、より浅い閾値Ｖｔｈ１を有する第１スイッチ３７と、より深い閾値Ｖｔｈ２を有する第２スイッチ３２とが得られる。
それぞれの画素回路において、第１スイッチ３７及び第２スイッチ３２のゲートは、同一の走査信号線３６に接続されている。そのため、第１スイッチ３７及び第２スイッチ３２のゲートには、同一の制御信号が同時に供給される。
同一のＯＦＦ信号を第１スイッチ３７及び第２スイッチ３２のゲートに同時に供給した場合、より深い閾値Ｖｔｈ２を有する第２スイッチ３２は、より浅い閾値Ｖｔｈ１を有する第１スイッチ３７のＯＦＦ動作に先立って、ＯＦＦ動作を開始する。すなわち、この有機ＥＬディスプレイ１では、第１スイッチ３７が非接続状態となる前に、第２スイッチ３２を非接続状態とすることができる。
それゆえ、第２スイッチ３２のＯＦＦ動作が第１スイッチ３７のＯＦＦ動作に先行すること、及び、それに起因して駆動制御素子３０のゲート−ソース間電圧が変動することを防止することができる。したがって、階調つぶれや輝度の面内不均一が生じるのを抑制することが可能となり、比較的少ない配線数で優れた表示品位を実現することができる。
第１スイッチ３２及び第２スイッチ３７のチャネル長は、画素回路に含まれる他のトランジスタ、キャパシタ、配線などの配置に支障をきたさない範囲で適宜設定することができる。
第３スイッチ３３及び駆動制御素子３０には、第１スイッチ３２及び第２スイッチ３７とほぼ等しい構造を有するように設計することができる。例えば、駆動制御素子３０並びに第１乃至第３スイッチ３２，３７及び３３として、第１導電型の薄膜トランジスタを使用し、これらを同時に形成してもよい。この場合、比較的少ない工程で画素回路を形成することができる。
次に、この有機ＥＬディスプレイ１の動作について、より詳細に説明する。
図４は、図１の有機ＥＬディスプレイの駆動方法の一例を示すタイミングチャートである。
走査信号線ドライバ１２は、第１スイッチ３７及び第２スイッチ３２を導通状態とする走査信号Ｓｃａｎを、走査信号線３６に順次出力する。走査信号Ｓｃａｎの立上り及び立下りは、配線抵抗や容量に起因して緩やかになっている。例えば、図４に示すように、走査信号Ｓｃａｎの電位波形は、時定数分だけ鈍っている。
また、走査信号線ドライバ１２は、第３スイッチ３３を導通状態とする制御信号Ｇを、第３スイッチ３３の行に順次出力する。発光期間は、第３スイッチ３３が導通状態にある期間である。ここでは、行単位で映像信号の書き込みを行い、或る行の書き込みをしている期間を他の行の発光期間としている。通常、信号書き込み期間においては、第３スイッチ３３は非導通状態とし、表示素子３０と画素回路とを電気的に絶縁しておく。
書き込み期間では、走査信号線３６には、第１スイッチ３７及び第２スイッチ３２を導通状態とする走査信号Ｓｃａｎが供給される。これにより、まず、より浅い閾値Ｖｔｈ１を有する第１スイッチ３７が導通状態となり、次いで、より深い閾値Ｖｔｈ２を有する第２スイッチ３２が導通状態となる。この際、映像信号線ドライバ１１から映像信号線３５を介して画素回路に入力信号Ｉｉｎを供給する。すなわち、入力信号Ｉｉｎに対応した駆動電流を駆動制御素子に流す。これにより、駆動制御素子３０のゲート電位は、入力信号Ｉｉｎに対応した値に設定される。
その後、走査信号線ドライバ１２から走査信号線３６に供給される走査信号Ｓｃａｎは、第１スイッチ３７及び第２スイッチ３２を導通状態とするＯＮ信号から、それらを非導通状態とするＯＦＦ信号へと変化する。これに伴い、まず、より深い閾値Ｖｔｈ２を有する第２スイッチ３２が非導通状態となり、次いで、より浅い閾値Ｖｔｈ１を有する第１スイッチ３７が非導通状態となる。そのため、キャパシタ３８からの電荷のリークが防止され、駆動制御素子３０のゲート電位は入力信号Ｉｉｎに対応した値に維持される。
発光期間では、第３スイッチ３３は、これに供給される制御信号Ｇによって導通状態となる。駆動制御素子３０のゲート電位は入力信号Ｉｉｎに対応した値に維持されているので、有機ＥＬ素子２０には入力信号Ｉｉｎとほぼ等しい電流が流れる。すなわち、有機ＥＬ素子２０は、入力信号Ｉｉｎに応じた輝度で発光する。
このように、本態様では、第２スイッチ３２のチャネル長Ｌ２を第１スイッチ３７のチャネル長Ｌ１よりも長く設定する。こうすると、第２スイッチ３２の閾値Ｖｔｈ２は、第１スイッチ３７の閾値Ｖｔｈ１よりも深くなる。その結果、第１スイッチ３７及び第２スイッチ３２のゲートに同一のＯＦＦ信号を供給した場合に、第１スイッチ３７が非導通状態となるのに先立って、第２スイッチ３２を非導通状態とすることができる。したがって、本態様によると、階調つぶれや輝度の面内不均一が抑制された有機ＥＬディスプレイ１を実現することができる。
なお、上述の態様において、第１スイッチ３７及び第２スイッチ３２のそれぞれは、ソース及びドレイン間に１つのチャネルを有しているが、これらスイッチは他の構造を有していてもよい。例えば、第１スイッチ３７及び第２スイッチ３２には、ソース及びドレイン間に複数のチャネルを有するマルチゲート構造を採用してもよい。この場合、第２スイッチ３２の合計チャネル長Ｌ２（＝Ｌ２’＋Ｌ２”＋・・・）が、第１スイッチ３７の合計チャネル長Ｌ１（＝Ｌ１’＋Ｌ１”＋・・・）よりも長ければ、先に説明したのと同様の効果を得ることができる。
図５は、図３の画素構造の一変形例を概略的に示す平面図である。マルチゲート構造は、第１スイッチ３７及び第２スイッチ３２の一方または双方に採用することができる。但し、ＯＦＦ電流が表示動作に与える影響を抑制する観点では、図５に示すように第２スイッチ３２にマルチゲート構造を採用することが望ましい。
第１スイッチ３７と第２スイッチ３２との閾値の差は、０．２Ｖ乃至１Ｖ程度であることが望ましい。この場合、より確実に、第１スイッチ３７が非導通状態となるのに先立って、第２スイッチ３２を非導通状態とすることができる。
上述の態様においては、チャネル長を利用して第１スイッチ３７と第２スイッチ３２とで閾値を異ならしめたが、それらの閾値は他の方法で異ならしめることもできる。例えば、チャネル数を利用して第１スイッチ３７と第２スイッチ３２とで閾値を異ならしめてもよい。すなわち、チャネル長の合計値が同一であっても、第２スイッチ３２のチャネル数が第１スイッチ３７のチャネル数よりも多い場合、第２スイッチ３２の閾値は第１スイッチ３７の閾値よりも深くなる。
或いは、第１スイッチ３７と第２スイッチ３２とで不純物のドーズ量を異ならしめてもよい。例えば、第１スイッチ３７及び第２スイッチ３２としてｐチャネル薄膜トランジスタを使用した場合、第１スイッチ３７のチャネルへのｐタイプドーパントのドーズ量が、第２スイッチ３２のチャネルへのｐタイプドーパントのドーズ量よりも多ければ、第２スイッチ３２の閾値は第１スイッチ３７の閾値よりも深くなる。
不純物のドーズ量が異なる第１スイッチ３７及び第２スイッチ３２は、例えば、以下の方法で作製することができる。すなわち、薄膜トランジスタを形成する通常のプロセスにおいて、第１スイッチ３７のチャネル領域に不純物をドープする回数を、第２スイッチ３２のチャネル領域に不純物をドープする回数よりも多くする。例えば、まず、第１スイッチ３７及び第２スイッチ３２のチャネル領域に不純物をドープする。次いで、フォトレジストを用いて、第２スイッチ３２のチャネル領域をマスクする。続いて、第１スイッチ３７のチャネル領域に不純物をさらにドープする。こうすると、第１スイッチ３７のチャネルへのドーパントのドーズ量は、第２スイッチ３２のチャネルへのｐタイプドーパントのドーズ量よりも多くなる。
不純物のドーズ量を利用して第１スイッチ３７と第２スイッチ３２とで閾値を異ならしめる場合、それらスイッチ間でドーズ量は１×１０１１ｃｍ−２乃至５×１０１１ｃｍ−２程度異なっていることが望ましい。この場合、より確実に、第１スイッチ３７が非導通状態となるのに先立って、第２スイッチ３２を非導通状態とすることができる。
第１スイッチ３７の閾値と第２スイッチ３２の閾値とは、さらに他の方法で異ならしめることができる。
図６は、第１スイッチに採用可能な構造の一例を概略的に示す断面図である。図７は、第２スイッチに採用可能な構造の一例を概略的に示す断面図である。
図６に示す第１スイッチ３７は、トップゲート型のｐチャネル薄膜トランジスタである。この薄膜トランジスタは、ソースＳ及びドレインＤとそれらの間に介在したチャネルＣｈとが形成された半導体層を含んでいる。チャネルＣｈの上方には、ゲート絶縁膜ＧＩを介してゲートＴＧが配置されている。ゲートＴＧは層間絶縁膜ＩＩで被覆されており、層間絶縁膜ＩＩ上にはソース電極ＳＥ及びドレイン電極ＤＥが形成されている。これらソース電極ＳＥ及びドレイン電極ＤＥは、ゲート絶縁膜ＧＩ及び層間絶縁膜ＩＩに形成されたスルーホールを介してソースＳ及びドレインＤにそれぞれ接続されている。
図７に示す第２スイッチ３２は、チャネルＣｈの下方に絶縁膜ＢＩを介してバックゲートＢＧが配置されていること以外は、図６に示す第１スイッチ３７と同様の構造を有している。このバックゲートＢＧには、第２スイッチ３２の閾値を深くするバイアスを印加する。例えば、第２スイッチ３２のバックゲートＢＧとソースＳとの間の電圧を、＋０．２Ｖ乃至＋１．０Ｖ程度に設定する。
第１スイッチ３７及び第２スイッチ３２に図６及び図７の構造をそれぞれ採用すると、第２スイッチ３２の閾値は第１スイッチ３７の閾値よりも深くなる。したがって、この場合も、第２スイッチ３２を第１スイッチ３７よりも先に非導通状態とすることができる。
なお、図６及び図７にはトップゲート型の薄膜トランジスタを例示したが、第１スイッチ３７及び第２スイッチ３２としては、ボトムゲート型の薄膜トランジスタを用いてもよい。この場合も、第２スイッチ３２にバックゲート構造を採用すれば、第２スイッチ３２の閾値は第１スイッチ３７の閾値よりも深くなる。なお、ここでいうバックゲートとは、制御端子に対してゲート絶縁膜及び半導体層を介して対向配置されるゲートである。
第１態様で説明した技術は、互いに組み合わせることができる。すなわち、第１スイッチ３７と第２スイッチ３２とで閾値を異ならしめるために、チャネル長を利用する方法、チャネル数を利用する方法、不純物のドーズ量を利用する方法、及びバックゲート構造を利用する方法の２つ以上を組み合わせてもよい。
第１態様では、第２スイッチ３２を第１スイッチ３７よりも先に非導通状態とするために、第１スイッチ３７及び第２スイッチ３２の閾値を異ならしめた。このようなスイッチングの時間差は、他の方法でも生じさせることができる。
図８は、本発明の第２態様に係る有機ＥＬディスプレイを概略的に示す平面図である。
この有機ＥＬディスプレイ１は、以下の構造を除き、図１の有機ＥＬディスプレイ１と同様の構造を有している。すなわち、図８の有機ＥＬディスプレイ１では、第１スイッチ３７と第２スイッチ３２とが同一の構造を有している。加えて、このディスプレイ１では、第１スイッチ３７の制御端子が遅延素子３９を介して走査信号線３６に接続され、第２スイッチ３２の制御端子は走査信号線３６に直接接続されている。なお、図８の有機ＥＬディスプレイ１は、第１態様で図４を参照しながら説明したのと同様の方法により駆動することができる。
図９は、遅延素子に入力される信号及び遅延素子が出力する信号の波形の一例を示す図である。
遅延素子３９は、第１スイッチ３７のスイッチングを遅らせる役割を果たす。例えば、図９に示すように、遅延素子３９は、これに入力された走査信号Ｓｃａｎの立上がり及び立下りを緩やかにして第１スイッチ３７の制御端子へと出力する。他方、第２スイッチ３７の制御端子には、遅延素子３９に入力されたのと同一の走査信号Ｓｃａｎが供給される。そのため、第１スイッチ３７の閾値と第２スイッチ３２の閾値とがほぼ等しければ、走査信号線ドライバ１２から走査信号線３６にＯＦＦ信号を供給した場合に、第２スイッチ３２は第１スイッチ３７よりも先に非導通状態となる。
このように、図８の有機ＥＬディスプレイ１でも、第２スイッチ３２を第１スイッチ３７よりも先に非導通状態とすることができる。したがって、本態様によると、階調つぶれや輝度の面内不均一が抑制された有機ＥＬディスプレイ１を実現することができる。
遅延素子３９としては、様々な素子を利用することができる。
図１０は、図８の有機ＥＬディスプレイに採用可能な画素回路の一例を示す等価回路図である。
この画素回路では、遅延素子３９として抵抗素子３９Ｒを使用している。この場合、図９に示すように、第１スイッチ３７の制御端子に供給される信号は、第２スイッチ３２の制御端子に供給される信号に対して遅延する。
抵抗素子３９Ｒとしては、例えば、ポリシリコン層を使用してもよい。抵抗素子３９Ｒとして使用するポリシリコン層は、駆動制御素子３０や各種スイッチのポリシリコン層と同時に形成することができる。
抵抗素子３９Ｒには、ポリシリコン層として、例えば、ｎ＋型ポリシリコン層やｐ＋型ポリシリコン層やｉ型ポリシリコン層などを使用することができる。これらポリシリコン層の中でも、ｉ型ポリシリコン層は最も比抵抗が大きい。そのため、ｉ型ポリシリコン層を使用すると、抵抗素子３９Ｒの寸法を小さくした場合でも、第１スイッチ３７のスイッチングを第２スイッチ３２のスイッチングに対して十分に遅延させることができる。例えば、抵抗素子３９Ｒの面積を４００μｍ２乃至１０００μｍ２程度とすることができる。
図１１は、図８の有機ＥＬディスプレイに採用可能な画素回路の他の例を示す等価回路図である。
この画素回路では、遅延素子３９として、第１スイッチ３７の制御端子から走査信号線３６へと順方向電流を流すように接続されたダイオード３９Ｄを使用している。このような画素回路では、走査信号Ｓｃａｎが立下がると、ダイオード３９Ｄに順方向電流が流れる。そのため、走査信号Ｓｃａｎの立下がりから遅延することなく或いは僅かに遅延して、第１スイッチ３７の制御端子にＯＮ信号が供給される。また、走査信号Ｓｃａｎが立上がると、逆バイアスがダイオード３９Ｄに加わり、ダイオード３９Ｄにリーク電流が流れる。そのため、走査信号Ｓｃａｎの立上がりから遅延して、第１スイッチ３７の制御端子にＯＦＦ信号が供給される。すなわち、図１１の画素回路でも、第１スイッチ３７の制御端子に供給されるＯＦＦ信号は、第２スイッチ３２の制御端子に供給されるＯＦＦ信号に対して遅延する。
ダイオード３９Ｄとしては、例えば、ダイオード接続された薄膜トランジスタを使用することができる。ここでは、図１１に示すように、ダイオード３９Ｄとして、第１スイッチ３７の制御端子と走査信号線３６との間に接続されるとともに、ゲートがドレインに接続されたｐチャネル薄膜トランジスタを使用している。このように接続されたトランジスタ３９Ｄは、ダイオードとして機能する。ダイオード３９Ｄとしてダイオード接続された薄膜トランジスタを使用した場合、ダイオード３９Ｄは駆動制御素子３０や各種スイッチと同時に形成することができる。
図１２は、図８の有機ＥＬディスプレイに採用可能な画素回路のさらに他の例を示す等価回路図である。この画素回路では、遅延素子３９として、第１ダイオード３９Ｄ１及び第２ダイオード３９Ｄ２を使用している。これらダイオード３９Ｄ１及び３９Ｄ２は、第１スイッチ３７の制御端子と第２スイッチ３２の制御端子との間で並列に接続されている。また、第１ダイオード３９Ｄ１の順方向と第２ダイオード３９Ｄ２の順方向とは逆向きである。
このような画素回路では、走査信号Ｓｃａｎが立下がると、第１ダイオード３９Ｄ１に順方向電流が流れる。すなわち、走査信号Ｓｃａｎが立下がりに伴い、第１スイッチ３７の制御端子にＯＮ信号が供給される。また、走査信号Ｓｃａｎが立上がると、第２ダイオード３９Ｄ２に順方向電流が流れる。第２ダイード３９Ｄ２の順方向抵抗は、走査信号Ｓｃａｎの立上がりから遅延して、第１スイッチ３７の制御端子にＯＦＦ信号が供給されるように設定する。このようにダイオード３９Ｄ１及び３９Ｄ２の順方向抵抗を設定すると、第１スイッチ３７の制御端子に供給されるＯＦＦ信号は、第２スイッチ３２の制御端子に供給されるＯＦＦ信号に対して遅延する。
図１２の画素回路では、第１スイッチ３７の制御端子に供給すべきＯＮ信号の遅延時間は、第１ダイオード３９Ｄ１の順方向抵抗に応じて調節することができる。また、この画素回路では、第１スイッチ３７の制御端子に供給すべきＯＦＦ信号の遅延時間は、第２ダイオード３９Ｄ２の順方向抵抗に応じて調節することができる。すなわち、ＯＦＦ信号の遅延時間を、ＯＮ信号の遅延時間とは独立して設定することができる。そのため、画素回路に図１２の構造を採用した場合、より高い自由度での設計が可能である。
ダイオード３９Ｄ１及び３９Ｄ２としては、例えば、ダイオード接続された薄膜トランジスタを使用することができる。ここでは、図１２に示すように、第１ダイオード３９Ｄ１として、第１スイッチ３７の制御端子と走査信号線３６との間に接続されるとともに、ゲートがドレインに接続されたｐチャネル薄膜トランジスタを使用している。また、第２ダイオード３９Ｄ２としては、第１スイッチ３７の制御端子と走査信号線３６との間に接続されるとともに、ゲートがソースに接続されたｐチャネル薄膜トランジスタを使用している。このように接続されたトランジスタ３９Ｄ１及び３９Ｄ２は、順方向が逆向きのダイオードとして機能する。ダイオード３９Ｄ１及び３９Ｄ２としてダイオード接続された薄膜トランジスタを使用した場合、ダイオード３９Ｄ１及び３９Ｄ２は駆動制御素子３０や各種スイッチと同時に形成することができる。
第２態様で説明した技術は、互いに組み合わせることができる。例えば、遅延素子３９として、抵抗素子３９Ｒとダイオード３９Ｄとを直列に接続したものを使用してもよい。或いは、遅延素子３９として、抵抗素子３９Ｒとこれに並列に接続されたダイオード３９Ｄ１及びＤ２とを使用してもよい。
上述した第１態様及び第２態様の技術は、互いに組み合わせることができる。すなわち、第１態様で説明したように第１スイッチ３７及び第２スイッチ３２の閾値を異ならしめるとともに、画素回路に第２態様で説明した遅延素子３９を設けてもよい。
さらなる利益及び変形は、当業者には容易である。それゆえ、本発明は、そのより広い側面において、ここに記載された特定の記載や代表的な態様に限定されるべきではない。したがって、添付の請求の範囲及びその等価物によって規定される本発明の包括的概念の真意または範囲から逸脱しない範囲内で、様々な変形が可能である。

Claims (15)

  1. 第１電源端子に接続された第１端子と、映像信号入力端子から映像信号が供給される制御端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、
    前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、
    一方の電極が前記制御端子に接続され、前記制御端子と前記第１端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、
    走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第２端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第２端子とを非接続状態とする切り替えを行う第１スイッチと、
    前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第２端子とを接続状態とするとともに、前記第１スイッチが非接続状態となるより前に前記制御端子と前記第２端子とを非接続状態とする切り替えを行う第２スイッチとを具備したアクティブマトリクス型有機ＥＬディスプレイ。
  2. 第１電源端子に接続された第１端子と、制御端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、
    前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、
    定電位端子と前記制御端子との間に接続されたキャパシタと、
    前記映像信号入力端子と前記第２端子との間に接続された第１スイッチと、
    前記制御端子と前記第２端子との間に接続された第２スイッチとを具備し、
    前記第１スイッチのスイッチングを制御する制御端子は前記第２スイッチのスイッチングを制御する制御端子に接続されており、前記第１スイッチの閾値は前記第２スイッチの閾値よりも浅いアクティブマトリクス型有機ＥＬディスプレイ。
  3. 前記第１及び第２スイッチは第１導電型の薄膜トランジスタである請求項１または請求項２に記載のディスプレイ。
  4. 前記第２スイッチのチャネル長は前記第１スイッチのチャネル長よりも長い請求項３に記載のディスプレイ。
  5. 前記第２スイッチはマルチゲート構造を有している請求項３に記載のディスプレイ。
  6. 前記第１スイッチは、前記第２スイッチと比較して、チャネル領域における第１導電型不純物の濃度がより高い請求項３に記載にディスプレイ。
  7. 前記駆動制御素子は第１導電型の薄膜トランジスタである請求項３に記載のディスプレイ。
  8. 前記第１スイッチの閾値と前記第２スイッチの閾値との差の絶対値は０．２Ｖ乃至１Ｖである請求項１または請求項２に記載のディスプレイ。
  9. 第１電源端子に接続された第１端子と、制御端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、
    前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、
    定電位端子と前記制御端子との間に接続されたキャパシタと、
    制御信号入力端子に接続された入力端子と制御信号入力端子から供給される制御信号を出力する出力端子とを備えた遅延素子と、
    前記映像信号入力端子と前記第２端子との間に接続された第１スイッチと、
    前記制御端子と前記第２端子との間に接続された第２スイッチとを具備し、
    前記第１スイッチのスイッチングを制御する制御端子は前記出力端子に接続され、前記第２スイッチのスイッチングを制御する制御端子は前記制御信号入力端子に接続されたアクティブマトリクス型有機ＥＬディスプレイ。
  10. 前記遅延素子は抵抗素子である請求項９に記載のディスプレイ。
  11. 前記抵抗素子は、不純物を含有したポリシリコン層である請求項１０に記載のディスプレイ。
  12. 前記遅延素子は、前記制御信号入力端子と前記第１スイッチの制御端子との間に接続されたダイオードである請求項９に記載のディスプレイ。
  13. 前記遅延素子は、前記制御信号入力端子と前記第１スイッチの制御端子との間に並列に接続された第１及び第２ダイオードを備え、前記第１ダイオードの順方向と前記第２ダイオードの順方向とは逆向きである請求項９に記載のディスプレイ。
  14. 有機ＥＬ素子が形成されるべきアクティブマトリクス基板であって、
    電源端子に接続された第１端子と、映像信号入力端子から映像信号が供給される制御端子と、前記有機ＥＬ素子に接続されるとともに前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、
    一方の電極が前記制御端子に接続され、前記制御端子と前記第１端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、
    走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第２端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第２端子とを非接続状態とする切り替えを行う第１スイッチと、
    前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第２端子とを接続状態とするとともに、前記第１スイッチが非接続状態となるより前に前記制御端子と前記第２端子とを非接続状態とする切り替えを行う第２スイッチとを具備したアクティブマトリクス基板。
  15. 画素電極と、
    電源端子に接続された第１端子と、映像信号入力端子から映像信号が供給される制御端子と、前記画素電極に接続されるとともに前記制御端子と前記第１端子との間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動制御素子と、
    一方の電極が前記制御端子に接続され、前記制御端子と前記第１端子との間の電圧を前記映像信号に対応した大きさに維持可能なキャパシタと、
    走査信号に応じて、信号書き込み期間において前記映像信号入力端子と前記第２端子とを接続状態とするとともに、前記信号書き込み期間に続く発光期間において前記映像信号入力端子と前記第２端子とを非接続状態とする切り替えを行う第１スイッチと、
    前記走査信号に応じて、前記信号書き込み期間において前記制御端子と前記第２端子とを接続状態とするとともに、前記第１スイッチが非接続状態となるより前に前記制御端子と前記第２端子とを非接続状態とする切り替えを行う第２スイッチとを具備したアクティブマトリクス基板。
JP2004553200A 2002-11-20 2003-11-19 有機ｅｌディスプレイ Expired - Fee Related JP4619793B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002336920 2002-11-20
JP2002336920 2002-11-20
PCT/JP2003/014705 WO2004047064A1 (ja) 2002-11-20 2003-11-19 有機ｅｌディスプレイ及びアクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPWO2004047064A1 true JPWO2004047064A1 (ja) 2006-03-23
JP4619793B2 JP4619793B2 (ja) 2011-01-26

Family

ID=32321824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004553200A Expired - Fee Related JP4619793B2 (ja) 2002-11-20 2003-11-19 有機ｅｌディスプレイ

Country Status (6)

Country Link
EP (1) EP1571643A4 (ja)
JP (1) JP4619793B2 (ja)
KR (1) KR100637304B1 (ja)
CN (1) CN1711577A (ja)
TW (1) TWI277045B (ja)
WO (1) WO2004047064A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478134B (zh) * 2006-05-31 2015-03-21 Semiconductor Energy Lab 顯示裝置、顯示裝置的驅動方法、以及電子設備
JP5130667B2 (ja) * 2006-07-27 2013-01-30 ソニー株式会社 表示装置
KR100824854B1 (ko) 2006-12-21 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100952836B1 (ko) * 2008-07-21 2010-04-15 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TWI437551B (zh) 2011-10-24 2014-05-11 Au Optronics Corp 影像防窺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
JP2002514320A (ja) * 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
WO2002039420A1 (fr) * 2000-11-07 2002-05-16 Sony Corporation Affichage a matrice active et affichage electroluminescent organique a matrice active
JP2003066905A (ja) * 2001-08-24 2003-03-05 Matsushita Electric Ind Co Ltd 画素構成およびアクティブマトリクス型表示装置
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
US7209101B2 (en) * 2001-08-29 2007-04-24 Nec Corporation Current load device and method for driving the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514320A (ja) * 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
WO2002039420A1 (fr) * 2000-11-07 2002-05-16 Sony Corporation Affichage a matrice active et affichage electroluminescent organique a matrice active
JP2003066905A (ja) * 2001-08-24 2003-03-05 Matsushita Electric Ind Co Ltd 画素構成およびアクティブマトリクス型表示装置
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法

Also Published As

Publication number Publication date
WO2004047064A1 (ja) 2004-06-03
JP4619793B2 (ja) 2011-01-26
TW200414804A (en) 2004-08-01
KR100637304B1 (ko) 2006-10-23
KR20050085053A (ko) 2005-08-29
EP1571643A1 (en) 2005-09-07
TWI277045B (en) 2007-03-21
CN1711577A (zh) 2005-12-21
EP1571643A4 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
JP3800404B2 (ja) 画像表示装置
KR100570165B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치 및전자 기기
US10019933B2 (en) El display apparatus
JP3772889B2 (ja) 電気光学装置およびその駆動装置
US7333079B2 (en) Organic EL display and active matrix substrate
US8344975B2 (en) EL display device with voltage variation reduction transistor
US10720102B2 (en) Driving method for display device
US9552771B2 (en) Display apparatus and method of controlling the same
WO2021184893A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
US11580897B2 (en) Pixel and display device including the same
JP4039441B2 (ja) 電気光学装置および電子機器
WO2015001709A1 (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
WO2020100616A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
KR20060096857A (ko) 표시 장치 및 그 구동 방법
US20050212448A1 (en) Organic EL display and active matrix substrate
US20130293527A1 (en) Display device, method of driving display device, and electronic apparatus
JP4619793B2 (ja) 有機ｅｌディスプレイ
JP2004246349A (ja) 有機ｅｌディスプレイ及びアクティブマトリクス基板
KR102554380B1 (ko) 전계발광표시장치
US7639215B2 (en) El display having a blanking period, scanning period including precharge operation, and display period
US20050030266A1 (en) Active matrix type display apparatus
JP2010055116A (ja) 電気光学装置及び電子機器
JP2008122498A (ja) 表示パネルの駆動回路、表示装置および画素回路の駆動方法
CN116312362A (zh) 显示面板及显示装置
US20070160066A1 (en) Display and method of driving the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees