JPS6387820A - Light emitting element driving circuit - Google Patents
Light emitting element driving circuitInfo
- Publication number
- JPS6387820A JPS6387820A JP61233647A JP23364786A JPS6387820A JP S6387820 A JPS6387820 A JP S6387820A JP 61233647 A JP61233647 A JP 61233647A JP 23364786 A JP23364786 A JP 23364786A JP S6387820 A JPS6387820 A JP S6387820A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- type transistor
- ecl
- transistor pair
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
Landscapes
- Optical Communication System (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１発光素子駆動回路に関し、特に、監視信号等
の副信号を主デジタルデータ信号に重畳する方式に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a single light emitting element drive circuit, and particularly to a method of superimposing a sub signal such as a monitoring signal on a main digital data signal.
従来、監視信号等の副信号全伝送する方法として、主デ
ジタルデータ信号に対し、副信号のデジタル信号を前も
ってデジタル回路にて信号処理をほどこし、主信号パル
ス列に、副信号パルス列全挿入して得らｎるデジタル信
号全発光素子駆動回路に入力し、光出力信号として出力
されるものであり次。Conventionally, as a method for transmitting all sub-signals such as monitoring signals, the sub-signal digital signal is processed in advance in a digital circuit for the main digital data signal, and the entire sub-signal pulse train is inserted into the main signal pulse train. A digital signal is inputted to all the light emitting element drive circuits and outputted as an optical output signal.
しかし、上述し九従来の回路方式によると、副信号の情
報を主ディジタルデータ信号に時分割多重方法に工って
取り入ｎるｔめには、別のデジタル回路による信号処理
技術が必要なこと、そのデジタル信号処理回路の回路規
模が大きいこと、デジタル信号処理回路の回路消費電力
が大きいこと、デジタル信号処理回路の回路技術が離し
いこと、および主ディジタルデータ信号のビットレート
が上がること等の各欠点？有していた。However, according to the above-mentioned conventional circuit system, in order to incorporate the information of the sub signal into the main digital data signal using a time division multiplexing method, signal processing technology using a separate digital circuit is required. , the circuit scale of the digital signal processing circuit is large, the circuit power consumption of the digital signal processing circuit is large, the circuit technology of the digital signal processing circuit is far apart, the bit rate of the main digital data signal is increasing, etc. Each drawback? had.
本発明の目的は以上の欠点全解除し次発光素子駆動回路
を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting device driving circuit which eliminates all of the above drawbacks.
本発明の発光素子駆動回路は、第１のＥＣＬ型トランジ
スタ対のそｎ（ｊｎの又はどちらか一方のベース入力端
子にデジタルデータ信号が供給さｎ１デジタルデ一タ信
号の１レベルに対応して電流が増大する側のコレクタ出
力端子に発光素子のカンード端子全接続し、第１のＥＣ
Ｌ型トランジスタ対のエミッタ接続部に第２のＥＣＬ型
トランジスタ対ｔ−接続し、第２のＥＣＬ型トランジス
タ対の一方のベース入力端子にタイミング信号が供給さ
れ、さらに第２のＥＣＬ型トランジスタ対のエミッタ接
続部抵抗全接続して成る発光素子駆動回路 ′にお
いて、第１あるいは第２のＥＣＬ型トランジスタ対のエ
ミッタ接続部にアナログ信号としての副信号を増幅する
九めの増幅回路の出力端子を接続し次ものである。In the light emitting device driving circuit of the present invention, a digital data signal is supplied to the base input terminal of one or either of the first ECL type transistor pairs, corresponding to one level of the n1 digital data signal. All the cando terminals of the light emitting element are connected to the collector output terminal on the side where the current increases, and the first EC
A second ECL type transistor pair is t-connected to the emitter connection of the L type transistor pair, a timing signal is supplied to one base input terminal of the second ECL type transistor pair, and a timing signal is supplied to one base input terminal of the second ECL type transistor pair. In the light-emitting element drive circuit ' in which all resistors are connected at the emitter connection part, the output terminal of the ninth amplifier circuit for amplifying the sub-signal as an analog signal is connected to the emitter connection part of the first or second ECL type transistor pair. This is the next thing.
次に本発明の実施例について図面上参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第１図は、本発明の第１の実施例の回路図である０
第１９に工ｎば、トランジスタ２，３でｉｓ底される第
１のＥＣＬ型トランジスタ対のそｎぞｎのペース入力端
子ａ、ｂ又はどちらか一方のベース入力端子に主デジタ
ルデータ信号が印加される。FIG. 1 is a circuit diagram of a first embodiment of the present invention. A main digital data signal is applied to terminals a, b, or one of the base input terminals.
印加さ：ｎ７を主デジタルデータ信号の１レベルに対応
して、電流が増大する側のコレクタ端子に発光素子１０
カソード端子が接続される。第１図ではトランジスタ２
のコレクタ側とする。第１のＥＣＬ型トランジスタ対の
エミッタ接続部にはトランジスタ４，５に工って構放さ
れる第２のＥＣＬ型トランジスタ対が接続さｎｌそのエ
ミッタ端子に抵抗６と、ｅ端子？入力とし副信号と出力
する副信号増幅回路９と１ｒ：接続する。Applied: n7 corresponds to 1 level of the main digital data signal, and the light emitting element 10 is connected to the collector terminal on the side where the current increases.
The cathode terminal is connected. In Figure 1, transistor 2
on the collector side. A second ECL type transistor pair, which is connected to transistors 4 and 5, is connected to the emitter connection portion of the first ECL type transistor pair, and a resistor 6 is connected to its emitter terminal, and an e terminal? 1r: Connected to the sub-signal amplification circuit 9 which inputs and outputs the sub-signal.
次に第１図の回路の基本動作全説明する。Next, the entire basic operation of the circuit shown in FIG. 1 will be explained.
第１のＥＣＬ型トランジスタ対のペース入力端子ａ、ｂ
の両方、又は、一方に主デジタルデータ信号を印加する
。主デジタルデータ信号を両方のベース端子に供給する
場合、互いに反転し比信号を供給する。又、このどちら
か一方に主デジタルデータ信号を供給する場合は、発光
素子１の接続されるトランジスタのベース入力側にデー
タ信号を供給し、他方のトランジスタのベース入力端子
をリファレンスとして回路を決定する。次に、第１のＥ
ＣＬ型トランジスタ対のエミッタ接続部と第２のＥＣＬ
型トランジスタ対のコレクタ端子が接続さｎているトラ
ンジスタ４のベース入力端Ｃには、タイミング信号上入
力する。又、他方のトランジスタ５のペース入力端ｄｉ
リファレンスとして設定すると、タイミング信号とこの
リフアレｙｘの設定に工って第２のＥＣＬ型トランジス
タ対に流ｎる電流１１が決まるが、電流１１は定電流と
なっている之め、一定となる。このリファレンス電圧を
オフセットとして、端子Ｃに加わるタイミング信号のス
イッチング動作に工って流ｎる１１が第１ＯＥＣＬ型ト
ランジスタ対の主デジタルデータ信号’ｉＯＮ、ＯＦＦ
させる０このスイッチングさｎ比出力信号が発光素子１
を発光させる０こｎは従来の発光素子駆動回路と同じ動
作原理である０本実施例の特徴は、第２のＥＣＬ型トラ
ンジスタ対のエミッタ端子に、副信号の定電流１ｓｔ−
出力するトランジスタ７ｔ−含む副信号増幅回路９が接
続さｎていることである。この副信号増幅回路９のｅ端
子から副信号が供給され、増幅器８によって増幅される
。トランジスタ７から出力される電流量、は、定電流源
であるので、第２のＩＣＬ型トランジスタのエミッタ電
流ｌｌ金電流１．の変化分だけ変化させ九電流ｌ、とな
る０すなわち、電流１．は電ｆｉｌ、がエミッタ電流１
．に重畳され丸形の電流になる。第１のＥＣＬ型トラン
ジスタ対のコレクタ出力からは、第２のＥＣＬ型トラン
ジスタ対の入力ベース端Ｃから入力されるタイミング信
号が、副信号である第２のタイミング信号によってスイ
ッチングさｆ’Ｌ７ｔｊ第３のタイミング信号によって
、第１のＥＣＬ型トランジスタ対のベース入力端子から
供給される主デジタルデータ信号がスイッチングされる
。このスイッチングさ：ｒＬ７？、主デジタルデータ信
号、いいかえば、副信号が重畳された主デジタルデータ
信号が出力信号となり１発光素子１に工つて発光さｎ１
先出力デ一タ信号となる。したがりて第１のＥＣＬ型ト
ランジスタ対と、第２のＥＣＬ型トランジスタ対と。Pace input terminals a, b of the first ECL type transistor pair
A main digital data signal is applied to one or both of the two. When the main digital data signals are applied to both base terminals, they are inverted with respect to each other and provide a ratio signal. In addition, when supplying the main digital data signal to one of these, the data signal is supplied to the base input side of the transistor to which the light emitting element 1 is connected, and the circuit is determined using the base input terminal of the other transistor as a reference. . Next, the first E
Emitter connection of CL type transistor pair and second ECL
A timing signal is input to the base input terminal C of the transistor 4 to which the collector terminals of the pair of type transistors are connected. Also, the pace input terminal di of the other transistor 5
When set as a reference, the current 11 flowing through the second ECL type transistor pair is determined by adjusting the timing signal and the setting of this reflex array yx, but since the current 11 is a constant current, it is constant. Using this reference voltage as an offset, the switching operation of the timing signal applied to the terminal C is applied to the main digital data signal 'iON, OFF of the first OECL type transistor pair.
0 This switching n ratio output signal is the light emitting element 1
This embodiment has the same operating principle as the conventional light emitting element drive circuit.The feature of this embodiment is that a constant current 1st- of the sub-signal is applied to the emitter terminal of the second ECL type transistor pair.
The sub-signal amplification circuit 9 including the output transistor 7t is connected. A sub signal is supplied from the e terminal of the sub signal amplification circuit 9 and is amplified by the amplifier 8. Since the transistor 7 is a constant current source, the amount of current output from the transistor 7 is equal to the emitter current 11 of the second ICL type transistor. By changing the current by the amount of change, the current becomes 0, that is, the current 1. is the electric current fil, is the emitter current 1
．． The current is superimposed on the current and becomes a round current. From the collector output of the first ECL type transistor pair, the timing signal inputted from the input base terminal C of the second ECL type transistor pair is switched by the second timing signal which is a sub signal. The timing signal switches the main digital data signal provided from the base input terminal of the first ECL type transistor pair. This switching: rL7? , the main digital data signal, or in other words, the main digital data signal on which the sub signal is superimposed, becomes the output signal and is produced by one light emitting element 1 to emit light n1.
This becomes the first output data signal. Therefore, a first ECL type transistor pair and a second ECL type transistor pair.
副信号増幅回路９とのＡＮＤゲート動作と考えら詐る。It is misleading to think that this is an AND gate operation with the sub-signal amplification circuit 9.
第２囚は本発明の第２の実施例を示す回路図である。因
において、基本的動作は第１の実施例と同等であるが、
副信号増幅回路１１が定電圧出力とするトランジスタ１
０ｔ−含む回路となっている点が相違している。すなわ
ち、第１の実施例では。The second figure is a circuit diagram showing a second embodiment of the present invention. In this case, the basic operation is the same as that of the first embodiment, but
Transistor 1 whose sub-signal amplification circuit 11 outputs a constant voltage
The difference is that the circuit includes 0t-. That is, in the first example.
第２のＥＣＬ型トランジスタ対（トランジスタ４゜５）
のエミッタ１！流に副信号の定ＩＥ流１．ｔ−流ｔし込
ませてスイッチ動作をさせたが、第２の実施例は定電圧
のトランジスタ１０ｔ−第２のＥＣＩ、Ｗ）ランジスタ
対のエミッタ端子に接続することに二って、このエミッ
タ電流１１と、定電圧源から流れる電流１．の和である
電流ｌ、ｎｏねＶｃ 一定に保たｎることになる。つま
ハ電流１６が変化して電流１１に合流する。この場合、
エミッタ電圧は一定であるので、この電流１．０変化分
だけ電流１１が変化するように動作する。すなわち、こ
の電流１６の変化分が副信号となる。こｎ以後は第１の
実施例と同等の動作にエフ、最終的には主デジタルデー
タ信号に副信号が重畳される形の信号となる。Second ECL type transistor pair (transistors 4°5)
Emitter 1! Constant IE flow of sub-signals 1. In the second embodiment, the constant voltage transistor 10t is connected to the emitter terminal of the transistor pair. A current 11 and a current 1 flowing from a constant voltage source. The current l, which is the sum of Vc, will be kept constant. Finally, the current 16 changes and joins the current 11. in this case,
Since the emitter voltage is constant, the operation is such that the current 11 changes by the 1.0 change in current. That is, the amount of change in this current 16 becomes a sub-signal. After this, the operation is the same as that of the first embodiment, and finally the signal becomes such that the sub signal is superimposed on the main digital data signal.
本発明の第３の実施例は第３図に示すように。A third embodiment of the invention is shown in FIG.
第１のＥＣＬ型トランジスタ対と第２のＥＣＬ型トラン
ジスタ対の素子をそｎぞｆ’Ｌｆ、アル型トランジスタ
１２．１３に変え次もので、動作、その他は、第１及び
第２の実施例と同等である。The elements of the first ECL type transistor pair and the second ECL type transistor pair are respectively changed to f'Lf and Al type transistors 12 and 13, and the operation and other aspects are the same as those of the first and second embodiments. is equivalent to
本発明の第４の実施例は第４図に示す工うに、第１のＥ
ＣＬ型トランジスタ対の素子全ＦＥＴ１４．１５に、１
次第２のＥＣＬ型トランジスタ対の素子ｔ−ＦＥＴ１６
，１７に変えｔものである。A fourth embodiment of the present invention is based on the structure shown in FIG.
1 for all elements of CL type transistor pair FET14.15
Second ECL type transistor pair element t-FET16
, 17 instead of T.
この場合ｆｌ、ＦＢＴＫ工って、第１及び第２の５ＣＦ
Ｌ型トランジスタ対の構成となる。動作原理に、第１と
第２の実施例と同じであるが、ＥＣＬ型トランジスタ対
のコレクタ端子がドレイン端子へ、ペース端子がゲート
端子へ、そしてエミッタ端子がソース端子と変更される
ｏｔ７ｔ、デ為アル型ＦＥＴｔ−使用しても可能である
。In this case, fl, FBTK construction is the first and second 5CF
The structure is an L-type transistor pair. The operating principle is the same as the first and second embodiments, but the ECL type transistor pair's collector terminal is changed to the drain terminal, the pace terminal is changed to the gate terminal, and the emitter terminal is changed to the source terminal. It is also possible to use an Al-type FET.
本発明の第５の実施例は、第５図に示す工うに、第１の
ＥＣＬ型トランジスタ対（トランジスタ２゜３）のエミ
ッタ接続部に副信号を出力する副信号増幅器９が接続さ
ｎており、他の構成は第１図と同じである。本英施例で
は第１のＥＣＬ型トランジスタ対のベース入力端子ａ、
ｂの両方又バ一方に主ディジタル信号を印加する。主デ
ジタルデータ信号上両方のベース端子に供給する場合、
互いに反転し次信号を供給する。又、このどちらか−方
に主デジタルデータ信号を供給する場合は、発光素子１
の接続されるトランジスタのペース入力側にデータ信号
？供給し、他方のトランジスタのベース入力端子全リフ
ァレンスとして回路全決定する。次に、第１のＥＣＬ型
トランジスタ対のエミッタ接続部と第２のＥＣＬ型トラ
ンジスタ対のコレクタ端子が接続さｎているトランジス
タ４のベース入力端ＣＫＨ，タイミング信号全入力する
。In the fifth embodiment of the present invention, as shown in FIG. 5, a sub-signal amplifier 9 for outputting a sub-signal is connected to the emitter connection of the first ECL type transistor pair (transistors 2 and 3). The other configurations are the same as in FIG. In this example, the base input terminal a of the first ECL type transistor pair,
A main digital signal is applied to both sides of b or one side of b. When feeding both base terminals on the main digital data signal,
They are inverted each other and supply the next signal. In addition, when supplying the main digital data signal to either of these, the light emitting element 1
Is the data signal on the pace input side of the transistor connected? The base input terminal of the other transistor is used as the reference for the entire circuit. Next, all timing signals are input to the base input terminal CKH of the transistor 4, to which the emitter connection of the first ECL type transistor pair and the collector terminal of the second ECL type transistor pair are connected.
又、他方のトランジスタ５のベース入力端ｄをリファレ
ンスとして設定すると、タイミング信号とこのリファレ
ンスの設定によって、第２のＥＣＬ型トランジスタ対に
流詐る電流１４が決まるが、電流１４は定電流となって
いるため、一定となる。Furthermore, when the base input terminal d of the other transistor 5 is set as a reference, the current 14 flowing to the second ECL type transistor pair is determined by the timing signal and the setting of this reference, but the current 14 becomes a constant current. Therefore, it remains constant.
又、電流１４が定電流となっていることから、タイミン
グ信号に工って流ｎる電流１．はこのリファレンス電圧
全オフセットとして、端子Ｃに加わるタイミング信号の
スイッチング動作によって流ｎる定電流とみなせる。ま
友、この電流１１が第１のＥＣＬ型トランジスタ対の主
デジタルデータ信号’ｋＯＮ、ＯＦＦさせる。このスイ
ッチングさｎ九出力信号が発光素子１を発光させる。Also, since the current 14 is a constant current, the current 1. can be regarded as the total offset of this reference voltage and a constant current that flows due to the switching operation of the timing signal applied to the terminal C. Friend, this current 11 turns the main digital data signal 'kON and OFF of the first ECL type transistor pair. This switching output signal causes the light emitting element 1 to emit light.
第６図は本発明の第６の実施例金示す回路図である。図
において、基本的動作は、第２の実施例（第２図）と同
等である。本実施例では定電圧のトランジスタ１０を第
１のＥＣＬ型トランジスタ対のエミッタ対子に接続する
ことに１って、このエミッタ電流１１ と、定電圧源か
ら流ｎる電流１６の和である電流ｌ、につねに一定に保
７ｔｆ’Ｌる０つまり、電流１６が変化して電流１１に
合流する。FIG. 6 is a circuit diagram showing a sixth embodiment of the present invention. In the figure, the basic operation is the same as that of the second embodiment (FIG. 2). In this embodiment, by connecting the constant voltage transistor 10 to the emitter pair of the first ECL type transistor pair, a current is generated which is the sum of the emitter current 11 and the current 16 flowing from the constant voltage source. l, is always kept constant 7tf'L0, that is, the current 16 changes and merges with the current 11.
この場合、エミッタ電圧は一定であるので、この電流１
６の変化分度は電流１１が変化するように動作する。す
なわち、この電流１６の変化分が副信号となる０これ以
後は第５の実施例と同等の動作にエフ、最終的には主デ
ジタルデータ信号に副信号が重畳される形の信号となる
。In this case, since the emitter voltage is constant, this current 1
The change degree of 6 operates so that the current 11 changes. That is, the amount of change in this current 16 becomes a sub-signal. From this point on, the operation is the same as in the fifth embodiment, and finally the sub-signal is superimposed on the main digital data signal.
本発明では他に、第５因の第１．第２のＥＣＬ型トラン
ジスタ対の代わりにそｎ−ｅ−ｎデ為アル型トランジス
タ全使用しても工い。−１に第１．第２のＥＣＬ型トラ
ンジスタ対にそｎぞｎドレイン結合Ｗ（７）ＰＥＴ）ラ
ンジスタ対を使用してもＬい。In addition, in the present invention, the first factor of the fifth factor. Instead of the second pair of ECL type transistors, all n-e-n dual type transistors may be used. -1 to 1st. Even if a pair of n-drain coupled W(7)PET) transistors is used as the second ECL type transistor pair, it is also possible.
なお、第１図から第６図では直流バイアス回路等は省略
さｎている。Note that the DC bias circuit and the like are omitted in FIGS. 1 to 6.
以上説明しｋように本発明は１発光素子駆動回路の主デ
ジタルデータ信号に副信号を重畳することに工つて、別
のデジタル回路で信号処理することが不要となり、回路
が比較的簡略化できる上、消費電力が少なく、又、主デ
ジタルデータ信号のビットレートが上がる必要もなく、
多くの情報量全提供できる効果がある。As explained above, the present invention superimposes a sub signal on the main digital data signal of one light emitting element drive circuit, thereby eliminating the need for signal processing in a separate digital circuit and making the circuit relatively simple. On top of that, power consumption is low, and there is no need to increase the bit rate of the main digital data signal.
It has the effect of providing a large amount of information.
第１図は本発明の実施例業示す回路図、第２図。
〜第６図はそｎぞｎ本発明の他の実施例上水す図である
Ｏ
１・・・・・・発光素子、２〜５・・・・・・トランジ
スタ、６゜・・・・・・第２のＥＣＬ型）ランジスタの
エミッタ抵抗。
７．１０・・・・・・副信号トランジスタ、８・・・・
・・副信号増幅器、９，１１・・・・・・副信号増幅回
路、１２，１３・・・・・・第１及び第２のＥＣＬ型ト
ランジスタ対を構成するデエアルトランジスタ、１４〜
１７・・・・・・第１及び第２の５ＣＦＬ型トランジス
タ対を構成するＦＥＴ、１８・・・・・・第２の５ＣＦ
Ｌ型トランジスタ対のソース抵抗、１９・・・・・・カ
ップリングコンデンサ％ｖ８・・・・・・電源。
茅 １ 図
茅 ２ 図
芽 ３ 図
第 ４ 回
千 ５ 図
ＶＥ
茶 Ｚ 口FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. - Figure 6 is a diagram of another embodiment of the present invention. ...Second ECL type) transistor emitter resistance. 7.10...Sub signal transistor, 8...
...Sub signal amplifier, 9, 11...Sub signal amplification circuit, 12, 13...Deal transistor forming the first and second ECL type transistor pair, 14-
17... FET constituting the first and second 5CFL type transistor pair, 18... Second 5CF
Source resistance of L-type transistor pair, 19... Coupling capacitor %v8... Power supply. Kaya 1 Figure grass 2 Figure bud 3 Figure 4th 1000 5 Figure VE Tea Z Mouth
Claims (2)
入力端子にデジタルデータ信号が供給される第１のエミ
ッタ結合（ＥＣＬ）型トランジスタ対と、前記デジタル
データ信号の１レベルに対応して電流が増大する側のコ
レクタ出力端子にカソード端子を接続した発光素子と、
前記第１のＥＣＬ型トランジスタ対のエミッタ接続部に
一方のトランジスタが接続された第２のＥＣＬ型トラン
ジスタ対とを含み、前記第２のＥＣＬ型トランジスタ対
の一方のトランジスタのベース入力端子にタイミング信
号が供給され、前記第２のＥＣＬ型トランジスタ対のエ
ミッタ接続部に抵抗が接続された発光素子駆動回路にお
いて、前記第２のＥＣＬ型トランジスタ対のエミッタ接
続部に副信号を供給する副信号増幅回路が接続されたこ
とを特徴とする発光素子駆動回路。(1) A first emitter-coupled (ECL) type transistor pair in which a digital data signal is supplied to the base input terminal of either or both of the transistor pair, and the current increases in response to one level of the digital data signal. A light emitting element whose cathode terminal is connected to the collector output terminal on the side to be
a second ECL type transistor pair in which one transistor is connected to an emitter connection portion of the first ECL type transistor pair, and a timing signal is applied to a base input terminal of one transistor of the second ECL type transistor pair. and a resistor is connected to the emitter connection portion of the second ECL type transistor pair, in the light emitting device driving circuit, the sub signal amplification circuit supplies the sub signal to the emitter connection portion of the second ECL type transistor pair. A light emitting element drive circuit, characterized in that: is connected to the light emitting element drive circuit.
入力端子にデジタルデータ信号が供給される第１のエミ
ッタ結合（ＥＣＬ）型トランジスタ対と、前記デジタル
データ信号の１レベルに対応して電流が増大する側のコ
レクタ出力端子にカソード端子を接続した発光素子と、
前記第１のＥＣＬ型トランジスタ対のエミッタ接続部に
一方のトランジスタが接続された第２のＥＣＬ型トラン
ジスタ対とを含み、前記第２のＥＣＬ型トランジスタ対
の一方のトランジスタのベース入力端子にタイミング信
号が供給され、前記第２のＥＣＬ型トランジスタ対のエ
ミッタ接続部に抵抗が接続された発光素子駆動回路にお
いて、前記第１のＥＣＬ型トランジスタ対のエミッタ接
続部に副信号を供給する副信号増幅回路が接続されたこ
とを特徴とする発光素子駆動回路。(2) a first emitter-coupled (ECL) type transistor pair in which a digital data signal is supplied to the base input terminal of either or both of the transistor pair, and the current increases in response to one level of the digital data signal; A light emitting element whose cathode terminal is connected to the collector output terminal on the side to be
a second ECL type transistor pair in which one transistor is connected to an emitter connection portion of the first ECL type transistor pair, and a timing signal is applied to a base input terminal of one transistor of the second ECL type transistor pair. and a resistor is connected to the emitter connection portion of the second ECL type transistor pair, in the light emitting device drive circuit, a sub signal amplification circuit supplies a sub signal to the emitter connection portion of the first ECL type transistor pair. A light emitting element drive circuit, characterized in that: is connected to the light emitting element drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233647A JPS6387820A (en) | 1986-09-30 | 1986-09-30 | Light emitting element driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233647A JPS6387820A (en) | 1986-09-30 | 1986-09-30 | Light emitting element driving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387820A true JPS6387820A (en) | 1988-04-19 |
| JPH0563052B2 JPH0563052B2 (en) | 1993-09-09 |
Family
ID=16958318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233647A Granted JPS6387820A (en) | 1986-09-30 | 1986-09-30 | Light emitting element driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387820A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311832A (en) * | 1989-06-08 | 1991-01-21 | Mitsubishi Electric Corp | Optical transmitter |
| US5115147A (en) * | 1988-06-01 | 1992-05-19 | Canon Kabushiki Kaisha | Driver for light emitting device for providing a stable beam output |
-
1986
- 1986-09-30 JP JP61233647A patent/JPS6387820A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115147A (en) * | 1988-06-01 | 1992-05-19 | Canon Kabushiki Kaisha | Driver for light emitting device for providing a stable beam output |
| JPH0311832A (en) * | 1989-06-08 | 1991-01-21 | Mitsubishi Electric Corp | Optical transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563052B2 (en) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0334545A2 (en) | Single-level multiplexer | |
| GB2217135A (en) | Amplifiers | |
| JPS6387820A (en) | Light emitting element driving circuit | |
| US4177392A (en) | Current switching networks | |
| US20080074188A1 (en) | Output Differential Stage | |
| US11967395B2 (en) | Buffers and multiplexers | |
| JPH0537325A (en) | Semiconductor integrated circuit | |
| JP2536311B2 (en) | Interface circuit | |
| JP4163877B2 (en) | Totem pole push-pull amplifier | |
| JPS6242426Y2 (en) | ||
| US6420804B1 (en) | Circuit for switching direction of current | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JP3016782B2 (en) | Optical transmitter | |
| JP2797519B2 (en) | Amplitude comparison circuit | |
| JP2754673B2 (en) | ECL-TTL level conversion circuit | |
| US20010015671A1 (en) | Switching element, stage and system | |
| JPH0336097Y2 (en) | ||
| JPH0537328A (en) | Input circuit using photocoupler | |
| JP2514220B2 (en) | Drive circuit | |
| JPH05206827A (en) | Ecl/cmos conversion circuit | |
| JPS62165431A (en) | Emitter coupling and gate circuit | |
| JPH02112332A (en) | Light emitting element driving circuit | |
| JPH03228429A (en) | Ecl-cmos level converting circuit | |
| JPS5862932A (en) | Analog switch circuit | |
| JPS5912623A (en) | Diode switch driving circuit |