JPS6367604A - プロセス信号の変換装置 - Google Patents
プロセス信号の変換装置Info
- Publication number
- JPS6367604A JPS6367604A JP21157986A JP21157986A JPS6367604A JP S6367604 A JPS6367604 A JP S6367604A JP 21157986 A JP21157986 A JP 21157986A JP 21157986 A JP21157986 A JP 21157986A JP S6367604 A JPS6367604 A JP S6367604A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- associative memory
- memory
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000006870 function Effects 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 description 9
- 102100025926 Calmodulin-3 Human genes 0.000 description 7
- 101100438232 Homo sapiens CALM3 gene Proteins 0.000 description 7
- 230000004043 responsiveness Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセス信号の入力装置に係り、特に高速にプ
ロセス信号の解析を行う必要のある制御システムに好適
なプロセス信号の変換装置に関する。
ロセス信号の解析を行う必要のある制御システムに好適
なプロセス信号の変換装置に関する。
従来のプロセス制御におけるプロセス入力信号の入力解
析は、周期的あるいは割込により取込んだ入力信号のビ
ット検査を行う入力解析プログラムによりプロセスで生
起したイベントに対応する論理信号又は論理データを生
成し、それに応じて該肖する処理を実行していた。しか
し、入力信号数の増加及び検査すべき信号バタンの増加
によるプログラム実行のオーバヘッド増大による処理応
答性の低下については配慮されていなかった。なお、こ
の種の装置として関連するものに例えば。
析は、周期的あるいは割込により取込んだ入力信号のビ
ット検査を行う入力解析プログラムによりプロセスで生
起したイベントに対応する論理信号又は論理データを生
成し、それに応じて該肖する処理を実行していた。しか
し、入力信号数の増加及び検査すべき信号バタンの増加
によるプログラム実行のオーバヘッド増大による処理応
答性の低下については配慮されていなかった。なお、こ
の種の装置として関連するものに例えば。
特開昭56−17422が挙げられる。
上記従来技術はプロセスで生起する入力信号を第2図に
示すようにディジタル入力制御装置<DIコントローラ
と記す)116より制御計算機500にビットバタンと
して入力し、入力解析プログラムで入力検査く行ってい
るため入力信号増加時のプログラム実行のオーバヘッド
が無視できず、処理すべき信号量が増えると制御用計算
機の処理応答性が低下するという間迎があった。
示すようにディジタル入力制御装置<DIコントローラ
と記す)116より制御計算機500にビットバタンと
して入力し、入力解析プログラムで入力検査く行ってい
るため入力信号増加時のプログラム実行のオーバヘッド
が無視できず、処理すべき信号量が増えると制御用計算
機の処理応答性が低下するという間迎があった。
本発明の目的は上記の問題点をハード的に解決する事に
ある。
ある。
上記目的は、プロセスで生起する入力信号と。
その組合せバタンに応じて作られるべき論理信号又は論
理データの対応を連想メモリに記憶させ、連想メモリの
検索機能を用いて必要に応じて両者の変換を行うプロセ
ス信号変換装置100を第3図に示すようにDIコント
ローラ116と制御計算機500の間に設ける事により
達成される。
理データの対応を連想メモリに記憶させ、連想メモリの
検索機能を用いて必要に応じて両者の変換を行うプロセ
ス信号変換装置100を第3図に示すようにDIコント
ローラ116と制御計算機500の間に設ける事により
達成される。
プロセス信号変換装置100に入力されたプロセス信号
は検索のためのデータとして連想メモリに入力される。
は検索のためのデータとして連想メモリに入力される。
連想メモリにはプロセス信号の入力バタンと、それに対
応して作られるべき論理信号の組合せが記憶されている
。連想メモリは従来のメモリがメモリ内のアドレスを指
定してその内容を読出すのに対して、アドレスのかわり
に検索内容(検索キー)を指定してその値を読出す事の
できるメモリである。上記連想メモリは入力されたプロ
セス信号を検索キーとしてそれに対応する論理信号を高
速に検索して出力するので、プロセス入力信号とそれに
対応する論理信号(又は論理データ)の変換が高速に実
現され制御用計算機500の負荷が減少する。またプロ
セス信号と論理信号の対応付けは連想メモリの内容の書
換えだけで良い。
応して作られるべき論理信号の組合せが記憶されている
。連想メモリは従来のメモリがメモリ内のアドレスを指
定してその内容を読出すのに対して、アドレスのかわり
に検索内容(検索キー)を指定してその値を読出す事の
できるメモリである。上記連想メモリは入力されたプロ
セス信号を検索キーとしてそれに対応する論理信号を高
速に検索して出力するので、プロセス入力信号とそれに
対応する論理信号(又は論理データ)の変換が高速に実
現され制御用計算機500の負荷が減少する。またプロ
セス信号と論理信号の対応付けは連想メモリの内容の書
換えだけで良い。
以下、プロセス信号変換装置100 (以下装置100
と呼ぶ)の構成と動作を説明する6本装置100は、基
本的に第1図に示すように、連想メモリ111(以下C
A Mと表す)とマスクバタンメモリ112及びイベン
トNoメモリ109及びそれらの動作を制御する制御回
路107から構成される。制御回路107は、IC等の
論理素子とクロック回路で構成される。CAMIIIに
は、あらかじめ制御計算機500からデータバス11.
0を介して第4図中に示すように検出現況バタン(+1
10)をインデックスデータとし、それに対応する論理
イベント&1111を読み出しデータとして書き込んで
おく、またマスクバタンメモリ112には、DIコント
ローラ116から送られて来る現況データとアンド(A
ND)をとるべきマスクバタンを第5図に示すように記
憶させておく。
と呼ぶ)の構成と動作を説明する6本装置100は、基
本的に第1図に示すように、連想メモリ111(以下C
A Mと表す)とマスクバタンメモリ112及びイベン
トNoメモリ109及びそれらの動作を制御する制御回
路107から構成される。制御回路107は、IC等の
論理素子とクロック回路で構成される。CAMIIIに
は、あらかじめ制御計算機500からデータバス11.
0を介して第4図中に示すように検出現況バタン(+1
10)をインデックスデータとし、それに対応する論理
イベント&1111を読み出しデータとして書き込んで
おく、またマスクバタンメモリ112には、DIコント
ローラ116から送られて来る現況データとアンド(A
ND)をとるべきマスクバタンを第5図に示すように記
憶させておく。
以下装置100の動作を第1図に示した装置100のブ
ロック図及び第7,8図のフローチャートに従って詳細
に説明する。
ロック図及び第7,8図のフローチャートに従って詳細
に説明する。
装置100の動作は論理イベント検出動作と論理イベン
ト読出動作から成る。まず、論理イベント検出動作につ
いて、制御回路107の動作を中心に、第7図のフロー
チャートに従い説明する。
ト読出動作から成る。まず、論理イベント検出動作につ
いて、制御回路107の動作を中心に、第7図のフロー
チャートに従い説明する。
制御回路107は、周期的に制御線133を介しDIコ
ントローラ116に、現況を現況レジスタ115に出力
する指令を出す(ステップ701)。
ントローラ116に、現況を現況レジスタ115に出力
する指令を出す(ステップ701)。
次に、書込アドレスレジスタ105にペースレジスタ2
(106)より、イベントNoメモリ109の先頭アド
レスをロードする(ステップ702)。
(106)より、イベントNoメモリ109の先頭アド
レスをロードする(ステップ702)。
次に、続出アドレスレジスタ102にペースレジスタへ
(l O3)よりマスクパタンの先頭アドレスをロード
する(ステップ703)、そして以下の処理を繰返す。
(l O3)よりマスクパタンの先頭アドレスをロード
する(ステップ703)、そして以下の処理を繰返す。
まず、読出アドレスレジスタ102の内容をアドレスバ
ス101に出力させ(ステップ704)、マスクバタン
メモリ112に読みaし指令を送ることにより(ステッ
プ705)、マスクバタンメモリ112からマスクパタ
ンをマスクレジスタ114に出力させる。次にA N
D回路117に現況レジスタ115の内容とマスクレジ
スタ114の内容のANDをとるための信号を送る(ス
テップ7o6)。AND回路117からの出力バタンは
、検索レジスタ113に送られさらにCAMIIIに転
送される(ステップ707)。
ス101に出力させ(ステップ704)、マスクバタン
メモリ112に読みaし指令を送ることにより(ステッ
プ705)、マスクバタンメモリ112からマスクパタ
ンをマスクレジスタ114に出力させる。次にA N
D回路117に現況レジスタ115の内容とマスクレジ
スタ114の内容のANDをとるための信号を送る(ス
テップ7o6)。AND回路117からの出力バタンは
、検索レジスタ113に送られさらにCAMIIIに転
送される(ステップ707)。
CAMIIIは、AND回路117の出力バタンから検
出イベントNOを連想検索し、結果レジスタ108に送
信する(ステップ708)、結果レジスタ108は、制
御回路107からの指令によりデータバス110にイベ
ントNoを出力する(ステップ709)、制御回路10
7は、書込アドレスレジスタ105の内容をアドレスバ
ス101へ出力させた後(ステップ710)、イベント
Noメモリ109に書き込み指令を送ることにより(ス
テップ711)、検出イベントNOをイベントN。
出イベントNOを連想検索し、結果レジスタ108に送
信する(ステップ708)、結果レジスタ108は、制
御回路107からの指令によりデータバス110にイベ
ントNoを出力する(ステップ709)、制御回路10
7は、書込アドレスレジスタ105の内容をアドレスバ
ス101へ出力させた後(ステップ710)、イベント
Noメモリ109に書き込み指令を送ることにより(ス
テップ711)、検出イベントNOをイベントN。
メモリ109に第6図に示す形で書き込む。そして、検
出イベント数カウンタ145及び書き込みアドレスレジ
スタ105の値を1t!l加させる(ステップ712)
。以上の動作をマスクバタンメモリ112中のマスクバ
タンをすべて読み出すまで繰返す(ステップ713)、
以上が論理イベント検出動作である。
出イベント数カウンタ145及び書き込みアドレスレジ
スタ105の値を1t!l加させる(ステップ712)
。以上の動作をマスクバタンメモリ112中のマスクバ
タンをすべて読み出すまで繰返す(ステップ713)、
以上が論理イベント検出動作である。
次に論理イベント読み出し動作について制御回路107
の動作を中心に第8図のフローチャートに従い説明する
。制御計算機500から検出イベントNo送信指令14
2が制御回路107に入ると(ステップ801)、制御
回路107は、ペースレジスタ2 (106)からイベ
ントNOメモリ109の先頭アドレスを読出アドレスレ
ジスタ102にロードする(ステップ802)、そして
以下の処理を繰返す。まず、読出アドレスレジスタ10
2の内容をアドレスバス101に出力させ(ステップ8
03)、イベントNOメモリ109に読み出し指令12
7を送ることにより(ステップ804)、イベントNO
メモリ109からデータバス110に検出イベントNo
を出力する。そして検出イベント数カウンタ145の値
を−1゜読出アドレスレジスタの値を+1する(ステッ
プ805)、以上の動作を検出イベント数カウンタ14
5の値がφになるまで繰返す(ステップ806)。
の動作を中心に第8図のフローチャートに従い説明する
。制御計算機500から検出イベントNo送信指令14
2が制御回路107に入ると(ステップ801)、制御
回路107は、ペースレジスタ2 (106)からイベ
ントNOメモリ109の先頭アドレスを読出アドレスレ
ジスタ102にロードする(ステップ802)、そして
以下の処理を繰返す。まず、読出アドレスレジスタ10
2の内容をアドレスバス101に出力させ(ステップ8
03)、イベントNOメモリ109に読み出し指令12
7を送ることにより(ステップ804)、イベントNO
メモリ109からデータバス110に検出イベントNo
を出力する。そして検出イベント数カウンタ145の値
を−1゜読出アドレスレジスタの値を+1する(ステッ
プ805)、以上の動作を検出イベント数カウンタ14
5の値がφになるまで繰返す(ステップ806)。
以上が論理イベントNO読み出し動作である。
装置100は以上の動作を繰返す事により、DIコント
ローラ116より取込んだ現況データ(ビットバタン)
をもとにCAMIIIを介して現況データに対応して記
憶している論理イベントNOを高速に制御計算機に送信
する。
ローラ116より取込んだ現況データ(ビットバタン)
をもとにCAMIIIを介して現況データに対応して記
憶している論理イベントNOを高速に制御計算機に送信
する。
制御計算機500は受は取った論理イベントNoをもと
にベクタ割込機能によりハード的に、あるいはソフトウ
ェアで論理イベントNOの値により直接割込処理を実行
する事が出来るため、装置100を介さず制御計算機5
00でソフト的に現況データを解析する方法に比べ大幅
に応答性が向上する。また、現況データのビットバタン
と論理イベントNOの対応が変更される場合も、CAM
IIIの内容を書換えるだけですみ、変更が容易である
。
にベクタ割込機能によりハード的に、あるいはソフトウ
ェアで論理イベントNOの値により直接割込処理を実行
する事が出来るため、装置100を介さず制御計算機5
00でソフト的に現況データを解析する方法に比べ大幅
に応答性が向上する。また、現況データのビットバタン
と論理イベントNOの対応が変更される場合も、CAM
IIIの内容を書換えるだけですみ、変更が容易である
。
なお、本実施例では、現況データから論理イベントNo
を検索する機能としてCAMIIIの検索機能を用いた
が、CAMIIIのかわりに論理素子とRAM又はRO
Mメモリを用いて検索回路を構成してCAMIIIの機
能を実現しても良い、また、本実施例では装置100を
制御用計算機500及びDIコントローラ501と分離
して設けたが、そのどちらか一方に組込んで一体型とし
て実現しても良い。
を検索する機能としてCAMIIIの検索機能を用いた
が、CAMIIIのかわりに論理素子とRAM又はRO
Mメモリを用いて検索回路を構成してCAMIIIの機
能を実現しても良い、また、本実施例では装置100を
制御用計算機500及びDIコントローラ501と分離
して設けたが、そのどちらか一方に組込んで一体型とし
て実現しても良い。
本発明によれば、プロセスからの入力信号の組合せを、
それに対応する論理信号又は論理データに高速に変換し
た後計算機に入力できるので、制御計算機におけるプロ
セス信号の入力解析処理のオーバヘッドを減少させる事
ができ、制御処理の応答性を向上させる効果がある。ま
た、プロセス信号線のつなき変え等による入力信号と論
理信号の対応付けの変更、追加は連想メモリの内容を書
換えるだけでよく変更が容易となる。
それに対応する論理信号又は論理データに高速に変換し
た後計算機に入力できるので、制御計算機におけるプロ
セス信号の入力解析処理のオーバヘッドを減少させる事
ができ、制御処理の応答性を向上させる効果がある。ま
た、プロセス信号線のつなき変え等による入力信号と論
理信号の対応付けの変更、追加は連想メモリの内容を書
換えるだけでよく変更が容易となる。
第1図は本発明の実施例になるプロセス信号変換装置の
ブロック図、第2図は従来のプロセス信号検出方法を示
す説明図、第3図は本発明で提案するプロセス信号検出
方法を示す説明図、第4図はCAMIIIの記憶データ
の内容を示すテーブル、第5図はマスクバタンメモリの
内容を示すテーブル、第6図はイベントNoメモリ10
9内の検出イベントNOのテーブル、第7図は制御回路
107による論理イベントNO検出動作を示すフローチ
ャート、第8図は制御回路107による論理イベン)−
No読出動作を示すフローチャートである。
ブロック図、第2図は従来のプロセス信号検出方法を示
す説明図、第3図は本発明で提案するプロセス信号検出
方法を示す説明図、第4図はCAMIIIの記憶データ
の内容を示すテーブル、第5図はマスクバタンメモリの
内容を示すテーブル、第6図はイベントNoメモリ10
9内の検出イベントNOのテーブル、第7図は制御回路
107による論理イベントNO検出動作を示すフローチ
ャート、第8図は制御回路107による論理イベン)−
No読出動作を示すフローチャートである。
Claims (1)
- 1、プロセス入出力装置と計算機から成る計算機システ
ムにおいて、プロセス入力信号のパタンに対応する論理
信号又は論理データを連想メモリ上に記憶しておき、入
力されたプロセス信号パタンをもとに連想メモリの有す
る検索機能を用いて対応する論理信号又は論理データを
出力する事を特徴とするプロセス信号の変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21157986A JPS6367604A (ja) | 1986-09-10 | 1986-09-10 | プロセス信号の変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21157986A JPS6367604A (ja) | 1986-09-10 | 1986-09-10 | プロセス信号の変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6367604A true JPS6367604A (ja) | 1988-03-26 |
Family
ID=16608099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21157986A Pending JPS6367604A (ja) | 1986-09-10 | 1986-09-10 | プロセス信号の変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6367604A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100318840B1 (ko) * | 1998-04-10 | 2002-03-21 | 윤종용 | 고장진단이가능한디지털tv시스템 |
-
1986
- 1986-09-10 JP JP21157986A patent/JPS6367604A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100318840B1 (ko) * | 1998-04-10 | 2002-03-21 | 윤종용 | 고장진단이가능한디지털tv시스템 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2752076B2 (ja) | プログラマブル・コントローラ | |
US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
JPS6367604A (ja) | プロセス信号の変換装置 | |
JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
JP2503634B2 (ja) | マイクロプログラム制御装置 | |
JPS59123957A (ja) | デジタル信号演算装置 | |
JPS61151745A (ja) | 割込処理方式 | |
JP2528394B2 (ja) | 演算制御装置 | |
JPH05281290A (ja) | 記憶回路を共用するicテスタのデータ転送回路 | |
JPH02116077A (ja) | 論理合成機能付メモリ | |
JPH0410135A (ja) | データの高速処理方式 | |
JPH0468459A (ja) | ディジタル信号処理装置 | |
JPH0319570B2 (ja) | ||
JPH03204744A (ja) | アドレス変換機構 | |
JPS6214866B2 (ja) | ||
JPH0535469A (ja) | プログラマブル・コントローラ | |
JPH02216529A (ja) | 電気信号の認識処理方式 | |
JPH0298787A (ja) | 画像処理装置 | |
JPH02219162A (ja) | 電子計算機 | |
JPH03164850A (ja) | ダイレクトメモリアクセス装置 | |
JPS6019535B2 (ja) | 割込入力処理方式 | |
JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
JPH01236492A (ja) | 記憶装置 | |
JPH02173788A (ja) | 文字パタン変換回路 | |
JPH0315948A (ja) | アドレスバス試験方式 |