JPS6367604A - プロセス信号の変換装置 - Google Patents
プロセス信号の変換装置Info
- Publication number
- JPS6367604A JPS6367604A JP21157986A JP21157986A JPS6367604A JP S6367604 A JPS6367604 A JP S6367604A JP 21157986 A JP21157986 A JP 21157986A JP 21157986 A JP21157986 A JP 21157986A JP S6367604 A JPS6367604 A JP S6367604A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- associative memory
- memory
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000006870 function Effects 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 description 9
- 102100025926 Calmodulin-3 Human genes 0.000 description 7
- 101100438232 Homo sapiens CALM3 gene Proteins 0.000 description 7
- 230000004043 responsiveness Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセス信号の入力装置に係り、特に高速にプ
ロセス信号の解析を行う必要のある制御システムに好適
なプロセス信号の変換装置に関する。
ロセス信号の解析を行う必要のある制御システムに好適
なプロセス信号の変換装置に関する。
従来のプロセス制御におけるプロセス入力信号の入力解
析は、周期的あるいは割込により取込んだ入力信号のビ
ット検査を行う入力解析プログラムによりプロセスで生
起したイベントに対応する論理信号又は論理データを生
成し、それに応じて該肖する処理を実行していた。しか
し、入力信号数の増加及び検査すべき信号バタンの増加
によるプログラム実行のオーバヘッド増大による処理応
答性の低下については配慮されていなかった。なお、こ
の種の装置として関連するものに例えば。
析は、周期的あるいは割込により取込んだ入力信号のビ
ット検査を行う入力解析プログラムによりプロセスで生
起したイベントに対応する論理信号又は論理データを生
成し、それに応じて該肖する処理を実行していた。しか
し、入力信号数の増加及び検査すべき信号バタンの増加
によるプログラム実行のオーバヘッド増大による処理応
答性の低下については配慮されていなかった。なお、こ
の種の装置として関連するものに例えば。
特開昭５６−１７４２２が挙げられる。
上記従来技術はプロセスで生起する入力信号を第２図に
示すようにディジタル入力制御装置＜ＤＩコントローラ
と記す）１１６より制御計算機５００にビットバタンと
して入力し、入力解析プログラムで入力検査く行ってい
るため入力信号増加時のプログラム実行のオーバヘッド
が無視できず、処理すべき信号量が増えると制御用計算
機の処理応答性が低下するという間迎があった。
示すようにディジタル入力制御装置＜ＤＩコントローラ
と記す）１１６より制御計算機５００にビットバタンと
して入力し、入力解析プログラムで入力検査く行ってい
るため入力信号増加時のプログラム実行のオーバヘッド
が無視できず、処理すべき信号量が増えると制御用計算
機の処理応答性が低下するという間迎があった。
本発明の目的は上記の問題点をハード的に解決する事に
ある。
ある。
上記目的は、プロセスで生起する入力信号と。
その組合せバタンに応じて作られるべき論理信号又は論
理データの対応を連想メモリに記憶させ、連想メモリの
検索機能を用いて必要に応じて両者の変換を行うプロセ
ス信号変換装置１００を第３図に示すようにＤＩコント
ローラ１１６と制御計算機５００の間に設ける事により
達成される。
理データの対応を連想メモリに記憶させ、連想メモリの
検索機能を用いて必要に応じて両者の変換を行うプロセ
ス信号変換装置１００を第３図に示すようにＤＩコント
ローラ１１６と制御計算機５００の間に設ける事により
達成される。
プロセス信号変換装置１００に入力されたプロセス信号
は検索のためのデータとして連想メモリに入力される。
は検索のためのデータとして連想メモリに入力される。
連想メモリにはプロセス信号の入力バタンと、それに対
応して作られるべき論理信号の組合せが記憶されている
。連想メモリは従来のメモリがメモリ内のアドレスを指
定してその内容を読出すのに対して、アドレスのかわり
に検索内容（検索キー）を指定してその値を読出す事の
できるメモリである。上記連想メモリは入力されたプロ
セス信号を検索キーとしてそれに対応する論理信号を高
速に検索して出力するので、プロセス入力信号とそれに
対応する論理信号（又は論理データ）の変換が高速に実
現され制御用計算機５００の負荷が減少する。またプロ
セス信号と論理信号の対応付けは連想メモリの内容の書
換えだけで良い。
応して作られるべき論理信号の組合せが記憶されている
。連想メモリは従来のメモリがメモリ内のアドレスを指
定してその内容を読出すのに対して、アドレスのかわり
に検索内容（検索キー）を指定してその値を読出す事の
できるメモリである。上記連想メモリは入力されたプロ
セス信号を検索キーとしてそれに対応する論理信号を高
速に検索して出力するので、プロセス入力信号とそれに
対応する論理信号（又は論理データ）の変換が高速に実
現され制御用計算機５００の負荷が減少する。またプロ
セス信号と論理信号の対応付けは連想メモリの内容の書
換えだけで良い。
以下、プロセス信号変換装置１００ （以下装置１００
と呼ぶ）の構成と動作を説明する６本装置１００は、基
本的に第１図に示すように、連想メモリ１１１（以下Ｃ
Ａ Ｍと表す）とマスクバタンメモリ１１２及びイベン
トＮｏメモリ１０９及びそれらの動作を制御する制御回
路１０７から構成される。制御回路１０７は、ＩＣ等の
論理素子とクロック回路で構成される。ＣＡＭＩＩＩに
は、あらかじめ制御計算機５００からデータバス１１．
０を介して第４図中に示すように検出現況バタン（＋１
１０）をインデックスデータとし、それに対応する論理
イベント＆１１１１を読み出しデータとして書き込んで
おく、またマスクバタンメモリ１１２には、ＤＩコント
ローラ１１６から送られて来る現況データとアンド（Ａ
ＮＤ）をとるべきマスクバタンを第５図に示すように記
憶させておく。
と呼ぶ）の構成と動作を説明する６本装置１００は、基
本的に第１図に示すように、連想メモリ１１１（以下Ｃ
Ａ Ｍと表す）とマスクバタンメモリ１１２及びイベン
トＮｏメモリ１０９及びそれらの動作を制御する制御回
路１０７から構成される。制御回路１０７は、ＩＣ等の
論理素子とクロック回路で構成される。ＣＡＭＩＩＩに
は、あらかじめ制御計算機５００からデータバス１１．
０を介して第４図中に示すように検出現況バタン（＋１
１０）をインデックスデータとし、それに対応する論理
イベント＆１１１１を読み出しデータとして書き込んで
おく、またマスクバタンメモリ１１２には、ＤＩコント
ローラ１１６から送られて来る現況データとアンド（Ａ
ＮＤ）をとるべきマスクバタンを第５図に示すように記
憶させておく。
以下装置１００の動作を第１図に示した装置１００のブ
ロック図及び第７，８図のフローチャートに従って詳細
に説明する。
ロック図及び第７，８図のフローチャートに従って詳細
に説明する。
装置１００の動作は論理イベント検出動作と論理イベン
ト読出動作から成る。まず、論理イベント検出動作につ
いて、制御回路１０７の動作を中心に、第７図のフロー
チャートに従い説明する。
ト読出動作から成る。まず、論理イベント検出動作につ
いて、制御回路１０７の動作を中心に、第７図のフロー
チャートに従い説明する。
制御回路１０７は、周期的に制御線１３３を介しＤＩコ
ントローラ１１６に、現況を現況レジスタ１１５に出力
する指令を出す（ステップ７０１）。
ントローラ１１６に、現況を現況レジスタ１１５に出力
する指令を出す（ステップ７０１）。
次に、書込アドレスレジスタ１０５にペースレジスタ２
（１０６）より、イベントＮｏメモリ１０９の先頭アド
レスをロードする（ステップ７０２）。
（１０６）より、イベントＮｏメモリ１０９の先頭アド
レスをロードする（ステップ７０２）。
次に、続出アドレスレジスタ１０２にペースレジスタへ
（ｌ Ｏ３）よりマスクパタンの先頭アドレスをロード
する（ステップ７０３）、そして以下の処理を繰返す。
（ｌ Ｏ３）よりマスクパタンの先頭アドレスをロード
する（ステップ７０３）、そして以下の処理を繰返す。
まず、読出アドレスレジスタ１０２の内容をアドレスバ
ス１０１に出力させ（ステップ７０４）、マスクバタン
メモリ１１２に読みａし指令を送ることにより（ステッ
プ７０５）、マスクバタンメモリ１１２からマスクパタ
ンをマスクレジスタ１１４に出力させる。次にＡ Ｎ
Ｄ回路１１７に現況レジスタ１１５の内容とマスクレジ
スタ１１４の内容のＡＮＤをとるための信号を送る（ス
テップ７ｏ６）。ＡＮＤ回路１１７からの出力バタンは
、検索レジスタ１１３に送られさらにＣＡＭＩＩＩに転
送される（ステップ７０７）。
ス１０１に出力させ（ステップ７０４）、マスクバタン
メモリ１１２に読みａし指令を送ることにより（ステッ
プ７０５）、マスクバタンメモリ１１２からマスクパタ
ンをマスクレジスタ１１４に出力させる。次にＡ Ｎ
Ｄ回路１１７に現況レジスタ１１５の内容とマスクレジ
スタ１１４の内容のＡＮＤをとるための信号を送る（ス
テップ７ｏ６）。ＡＮＤ回路１１７からの出力バタンは
、検索レジスタ１１３に送られさらにＣＡＭＩＩＩに転
送される（ステップ７０７）。
ＣＡＭＩＩＩは、ＡＮＤ回路１１７の出力バタンから検
出イベントＮＯを連想検索し、結果レジスタ１０８に送
信する（ステップ７０８）、結果レジスタ１０８は、制
御回路１０７からの指令によりデータバス１１０にイベ
ントＮｏを出力する（ステップ７０９）、制御回路１０
７は、書込アドレスレジスタ１０５の内容をアドレスバ
ス１０１へ出力させた後（ステップ７１０）、イベント
Ｎｏメモリ１０９に書き込み指令を送ることにより（ス
テップ７１１）、検出イベントＮＯをイベントＮ。
出イベントＮＯを連想検索し、結果レジスタ１０８に送
信する（ステップ７０８）、結果レジスタ１０８は、制
御回路１０７からの指令によりデータバス１１０にイベ
ントＮｏを出力する（ステップ７０９）、制御回路１０
７は、書込アドレスレジスタ１０５の内容をアドレスバ
ス１０１へ出力させた後（ステップ７１０）、イベント
Ｎｏメモリ１０９に書き込み指令を送ることにより（ス
テップ７１１）、検出イベントＮＯをイベントＮ。
メモリ１０９に第６図に示す形で書き込む。そして、検
出イベント数カウンタ１４５及び書き込みアドレスレジ
スタ１０５の値を１ｔ！ｌ加させる（ステップ７１２）
。以上の動作をマスクバタンメモリ１１２中のマスクバ
タンをすべて読み出すまで繰返す（ステップ７１３）、
以上が論理イベント検出動作である。
出イベント数カウンタ１４５及び書き込みアドレスレジ
スタ１０５の値を１ｔ！ｌ加させる（ステップ７１２）
。以上の動作をマスクバタンメモリ１１２中のマスクバ
タンをすべて読み出すまで繰返す（ステップ７１３）、
以上が論理イベント検出動作である。
次に論理イベント読み出し動作について制御回路１０７
の動作を中心に第８図のフローチャートに従い説明する
。制御計算機５００から検出イベントＮｏ送信指令１４
２が制御回路１０７に入ると（ステップ８０１）、制御
回路１０７は、ペースレジスタ２ （１０６）からイベ
ントＮＯメモリ１０９の先頭アドレスを読出アドレスレ
ジスタ１０２にロードする（ステップ８０２）、そして
以下の処理を繰返す。まず、読出アドレスレジスタ１０
２の内容をアドレスバス１０１に出力させ（ステップ８
０３）、イベントＮＯメモリ１０９に読み出し指令１２
７を送ることにより（ステップ８０４）、イベントＮＯ
メモリ１０９からデータバス１１０に検出イベントＮｏ
を出力する。そして検出イベント数カウンタ１４５の値
を−１゜読出アドレスレジスタの値を＋１する（ステッ
プ８０５）、以上の動作を検出イベント数カウンタ１４
５の値がφになるまで繰返す（ステップ８０６）。
の動作を中心に第８図のフローチャートに従い説明する
。制御計算機５００から検出イベントＮｏ送信指令１４
２が制御回路１０７に入ると（ステップ８０１）、制御
回路１０７は、ペースレジスタ２ （１０６）からイベ
ントＮＯメモリ１０９の先頭アドレスを読出アドレスレ
ジスタ１０２にロードする（ステップ８０２）、そして
以下の処理を繰返す。まず、読出アドレスレジスタ１０
２の内容をアドレスバス１０１に出力させ（ステップ８
０３）、イベントＮＯメモリ１０９に読み出し指令１２
７を送ることにより（ステップ８０４）、イベントＮＯ
メモリ１０９からデータバス１１０に検出イベントＮｏ
を出力する。そして検出イベント数カウンタ１４５の値
を−１゜読出アドレスレジスタの値を＋１する（ステッ
プ８０５）、以上の動作を検出イベント数カウンタ１４
５の値がφになるまで繰返す（ステップ８０６）。
以上が論理イベントＮＯ読み出し動作である。
装置１００は以上の動作を繰返す事により、ＤＩコント
ローラ１１６より取込んだ現況データ（ビットバタン）
をもとにＣＡＭＩＩＩを介して現況データに対応して記
憶している論理イベントＮＯを高速に制御計算機に送信
する。
ローラ１１６より取込んだ現況データ（ビットバタン）
をもとにＣＡＭＩＩＩを介して現況データに対応して記
憶している論理イベントＮＯを高速に制御計算機に送信
する。
制御計算機５００は受は取った論理イベントＮｏをもと
にベクタ割込機能によりハード的に、あるいはソフトウ
ェアで論理イベントＮＯの値により直接割込処理を実行
する事が出来るため、装置１００を介さず制御計算機５
００でソフト的に現況データを解析する方法に比べ大幅
に応答性が向上する。また、現況データのビットバタン
と論理イベントＮＯの対応が変更される場合も、ＣＡＭ
ＩＩＩの内容を書換えるだけですみ、変更が容易である
。
にベクタ割込機能によりハード的に、あるいはソフトウ
ェアで論理イベントＮＯの値により直接割込処理を実行
する事が出来るため、装置１００を介さず制御計算機５
００でソフト的に現況データを解析する方法に比べ大幅
に応答性が向上する。また、現況データのビットバタン
と論理イベントＮＯの対応が変更される場合も、ＣＡＭ
ＩＩＩの内容を書換えるだけですみ、変更が容易である
。
なお、本実施例では、現況データから論理イベントＮｏ
を検索する機能としてＣＡＭＩＩＩの検索機能を用いた
が、ＣＡＭＩＩＩのかわりに論理素子とＲＡＭ又はＲＯ
Ｍメモリを用いて検索回路を構成してＣＡＭＩＩＩの機
能を実現しても良い、また、本実施例では装置１００を
制御用計算機５００及びＤＩコントローラ５０１と分離
して設けたが、そのどちらか一方に組込んで一体型とし
て実現しても良い。
を検索する機能としてＣＡＭＩＩＩの検索機能を用いた
が、ＣＡＭＩＩＩのかわりに論理素子とＲＡＭ又はＲＯ
Ｍメモリを用いて検索回路を構成してＣＡＭＩＩＩの機
能を実現しても良い、また、本実施例では装置１００を
制御用計算機５００及びＤＩコントローラ５０１と分離
して設けたが、そのどちらか一方に組込んで一体型とし
て実現しても良い。
本発明によれば、プロセスからの入力信号の組合せを、
それに対応する論理信号又は論理データに高速に変換し
た後計算機に入力できるので、制御計算機におけるプロ
セス信号の入力解析処理のオーバヘッドを減少させる事
ができ、制御処理の応答性を向上させる効果がある。ま
た、プロセス信号線のつなき変え等による入力信号と論
理信号の対応付けの変更、追加は連想メモリの内容を書
換えるだけでよく変更が容易となる。
それに対応する論理信号又は論理データに高速に変換し
た後計算機に入力できるので、制御計算機におけるプロ
セス信号の入力解析処理のオーバヘッドを減少させる事
ができ、制御処理の応答性を向上させる効果がある。ま
た、プロセス信号線のつなき変え等による入力信号と論
理信号の対応付けの変更、追加は連想メモリの内容を書
換えるだけでよく変更が容易となる。
第１図は本発明の実施例になるプロセス信号変換装置の
ブロック図、第２図は従来のプロセス信号検出方法を示
す説明図、第３図は本発明で提案するプロセス信号検出
方法を示す説明図、第４図はＣＡＭＩＩＩの記憶データ
の内容を示すテーブル、第５図はマスクバタンメモリの
内容を示すテーブル、第６図はイベントＮｏメモリ１０
９内の検出イベントＮＯのテーブル、第７図は制御回路
１０７による論理イベントＮＯ検出動作を示すフローチ
ャート、第８図は制御回路１０７による論理イベン）−
Ｎｏ読出動作を示すフローチャートである。
ブロック図、第２図は従来のプロセス信号検出方法を示
す説明図、第３図は本発明で提案するプロセス信号検出
方法を示す説明図、第４図はＣＡＭＩＩＩの記憶データ
の内容を示すテーブル、第５図はマスクバタンメモリの
内容を示すテーブル、第６図はイベントＮｏメモリ１０
９内の検出イベントＮＯのテーブル、第７図は制御回路
１０７による論理イベントＮＯ検出動作を示すフローチ
ャート、第８図は制御回路１０７による論理イベン）−
Ｎｏ読出動作を示すフローチャートである。
Claims (1)
- １、プロセス入出力装置と計算機から成る計算機システ
ムにおいて、プロセス入力信号のパタンに対応する論理
信号又は論理データを連想メモリ上に記憶しておき、入
力されたプロセス信号パタンをもとに連想メモリの有す
る検索機能を用いて対応する論理信号又は論理データを
出力する事を特徴とするプロセス信号の変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21157986A JPS6367604A (ja) | 1986-09-10 | 1986-09-10 | プロセス信号の変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21157986A JPS6367604A (ja) | 1986-09-10 | 1986-09-10 | プロセス信号の変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367604A true JPS6367604A (ja) | 1988-03-26 |
Family
ID=16608099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21157986A Pending JPS6367604A (ja) | 1986-09-10 | 1986-09-10 | プロセス信号の変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318840B1 (ko) * | 1998-04-10 | 2002-03-21 | 윤종용 | 고장진단이가능한디지털tv시스템 |
-
1986
- 1986-09-10 JP JP21157986A patent/JPS6367604A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318840B1 (ko) * | 1998-04-10 | 2002-03-21 | 윤종용 | 고장진단이가능한디지털tv시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752076B2 (ja) | プログラマブル・コントローラ | |
| US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
| JPS6367604A (ja) | プロセス信号の変換装置 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP2503634B2 (ja) | マイクロプログラム制御装置 | |
| JPS59123957A (ja) | デジタル信号演算装置 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JP2528394B2 (ja) | 演算制御装置 | |
| JPH05281290A (ja) | 記憶回路を共用するｉｃテスタのデータ転送回路 | |
| JPH02116077A (ja) | 論理合成機能付メモリ | |
| JPH0410135A (ja) | データの高速処理方式 | |
| JPH0468459A (ja) | ディジタル信号処理装置 | |
| JPH0319570B2 (ja) | ||
| JPH03204744A (ja) | アドレス変換機構 | |
| JPS6214866B2 (ja) | ||
| JPH0535469A (ja) | プログラマブル・コントローラ | |
| JPH02216529A (ja) | 電気信号の認識処理方式 | |
| JPH0298787A (ja) | 画像処理装置 | |
| JPH02219162A (ja) | 電子計算機 | |
| JPH03164850A (ja) | ダイレクトメモリアクセス装置 | |
| JPS6019535B2 (ja) | 割込入力処理方式 | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
| JPH01236492A (ja) | 記憶装置 | |
| JPH02173788A (ja) | 文字パタン変換回路 | |
| JPH0315948A (ja) | アドレスバス試験方式 |