JPS63277471A

JPS63277471A - 多出力スイッチング電源装置

Info

Publication number: JPS63277471A
Application number: JP62110780A
Authority: JP
Inventors: Nobuyuki Sato; 信行佐藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1987-05-08
Filing date: 1987-05-08
Publication date: 1988-11-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は多出力スイッチング電源装置に関するものであ
る。

〔従来の技術〕

従来多出力スイッチング電源装置として、日経エレクト
ロニクス１９８Ｂ、１２．１（ｎｏ、　４０９）、Ｉ）
ｌ）　１４６゜１４７　“Ｍ音低減の工夫をして動作周
波数を５００にｔｌｚに上げた３出力、５０ＩＩＩのス
イッチング電源パに記載されたものがある。上記文献に
記載されているもののうち直列制御レギュレータを利用
した例を第２図に、磁気増幅器を利用した例を第３図に
それぞれ示し、これらについて簡単に説明する。

第２図においてスイッチングトランス１の１次側巻線１
ａの電流を該巻線に直列の８０３　ＦＥＴ２がオン・オ
フしてスイッチングすると、スイッチングトランス１の
２次側巻線１ｂに電圧が発生し、ダイオードＤ１とコン
デンサＣ１の整流平滑回路３により、直流出力電圧Ｖ１
　（＋１２Ｖ）が発生する。出力電圧■１は、抵抗Ｒ１
およびＲ２で分圧され、分圧出力が、電圧検出増幅器４
に与えられる。この電圧検出増幅器６としては、例えば
可変シャント式安定化電源回路、例えば日本電気■製μ
ＰＣＩ　０９３Ｊを用いることができる。

出力電圧Ｖ１が＋１２Ｖより高くなると、分圧出力もこ
れに伴って高くなり、電圧検出増幅器４の制御端子４Ｃ
の入力電圧が所定値より高くなり、主端子４ａ　、４ｂ
間が導通し、抵抗Ｒ３を介してフォトカプラＰＣのフォ
トダイオードＰＣａに電流が流れ、フォトトランジスタ
ＰＣｔ）がオンとなる。ＩＣ（集積回路）で構成された
ＰＷＭ制御回路５は）ＩＱｓ　ＦＥＴ　２のスイッチン
グ動作を制御するもので、スイッング用の発振回路と８
０３　ＦＥＴ　２に与えるスイッチングパルスのオンと
オフの時間幅比率（デユーティ）を制御する回路を備え
ている。

フォトカプラＰＣのフォトトランジスタＰＣｂがオンに
なるとＰＷＭ制御回路５は）１０３　ＦＥＴ　２に与え
るスイッチングパルスのデユーティを下げる。

その結果、スイッチングトランス１の１次巻線１ａのス
イッチングのオン時間が減り、２次巻線の出力電圧発生
時間も減り、結果的に出力電圧Ｖ１は下がる。

一方、出力電圧■１が＋１２Ｖより下がると、今度は逆
に電圧検出増幅器４の主端子４ａ、４ｂ間は非導通とな
り、フォトカプラの７オトダイオードＰＣａ４．にＮ流
が流れなくなり、フォトトランジスタＰＣｂがオフする
。その結果、ＰＷＭ制御回路５は、スイッチングパルス
のデユーティを上げ、出力電圧■１は上昇する。

以上のようにして出力電圧ｖ１を＋１２Ｖに保つように
制御がなされる。

スイッチングトランス１の他の２次巻線１ｃはダイオー
ドＤ２、コンデンサＣ２から成る整流平滑回路６によっ
て直流出力電圧Ｖ２　（＋５Ｖ）より幾分高い電圧を発
生する。これは、出力電圧■２の負荷変動により、また
出力電圧■１の負荷変動により、変動するので、通常起
こることが予想される負荷変動に対しては、常に＋５■
より高い電圧を発生するよう巻線比を定めておき、直列
制御レギュレータ７により＋５Ｖに落とし、出力電圧ｖ
２を＋５Ｖに安定した電圧を保つこととしているのであ
る。出力電圧ｖ２は出力電圧■２の負荷が大きいと、電
圧が下がり、負荷が小さいと電圧が高くなる傾向がある
。また、出力電圧■１の負荷が大きくなると、ＰＷＭ制
御回路５が出力するスイッチングパルスのデユーティが
大きくなるので、出力電圧■２も高くなり、逆に出力電
圧■１の負荷が小さくなると出力電圧■２は低くなる傾
向がある。尚、抵抗Ｒ４は出力電圧Ｖ１の負荷変動によ
る出力電圧■２の変動を少なくするためのダミー負荷で
ある。

また、一般に直列制御レギューレータを用いた制御はフ
ィードバック制御に比べ消費電力が大きいので、通常、
全体としての消費電力を少なくするため、定格負荷電流
の最も大きい出力電圧（第４図では＋１２ｖ）をフィー
ドバック制御し、それ以外の定格負荷電流の小さい出力
電圧（＋５Ｖ）の回路に直列制御レギュレータを挿入し
ている。

第３図に示す他の従来例においては、１１はスイッチン
グトランス、１２は８０３　ＦＥＴ　、　１３はＩＣで
構成されたＰ　Ｗ　Ｍ　！ＩＪ　１１１回路、Ｄｌｏは
ダイオード、ＭＡＩ、ＭＡ’２は磁器増幅器、Ｄ１１〜
Ｄ１４はダイオード、Ｃ１１〜０１２はコンデンサー、
１４．１５は出力電圧検出増幅回路である。

ｐＨ）１制御回路１３はスイッチングトランス１１の２
次巻線１１ｂ、１１Ｃ側の負荷状態及び入力電圧の変化
に追随して変化する３次巻線１１ｄの電圧をダイオード
［）１０を介して検出して、２次側巻線１１ｂ、１１ｃ
の電圧が一定になるよう１（Ｏ８ＦＥＴ１２をスイッチ
ングする。出力電圧Ｖ３はダイオードＤ１２とコンデン
サＣ１１から成る電流平滑回路１７により発生される。

第４図に示すように、２次巻線１１ｂの電圧Ｖｉが負の
とき、出力電圧検出増幅回路１４、抵抗Ｒ１１、ダイオ
ードＤ１１を経由して、出力電圧ＶＣが磁気増幅器ＭＡ
ＩＩに逆に印加されるので、磁気増幅器ＭＡ１１は磁束
φが減少して飽和状態から非飽和状態になる。次に２次
巻線電圧Ｖｉが正になると、磁気増幅器ＭＡＩＩの磁束
φが徐々に増加し、遂には飽和状態になり、磁気増幅器
ＭＡ１１に電流Ｉｍが流れるので、ダイオードＤＩ２を
経て、コンデンサＣ１１に充電電流が流れる。

この充電電流は２次巻線電圧Ｖｉが再び負に反転するま
で続く。

出力電圧ｖ３が高いと磁気増幅器ＭＡ１１の磁束φの変
化幅が大きくなるので、２次巻線電圧Ｖｉが正に反転し
てからコンデンサーＣ１１に電流が流れ始めるまでの時
間ｔｄが長くなり、結果的にコンデンサＣ１１に電流が
流れている時間ｔｃが短くなり、出力電圧ｖ３が低下す
る。このようにして制御がなされる。

逆に出力電圧Ｖ３が低いと磁束変化の幅が小さくなるの
でコンデンサＣ１１に電流が流れる時間ｔｃが長くなり
、出力電圧ｖ３は上昇するよう制御される。このように
して出力電圧ｖ３は出力電圧増幅回路１４と磁気増幅器
ＭＡ１’ｌにより＋５Ｖに保たれる。出力電圧Ｖ４　（
＋１２Ｖ）も出力電圧Ｖ３と同様に＋１２Ｖに安定化さ
れる。

〔発明が解決しようとする問題点〕

以上述べた方法には、それぞれ下記の問題点がある。

（ａ）　　第２図のように、直列制御レギュレータを利
用した場合は、フィードバック制御する出力電性Ｖ１の
負荷電流を０にすると他の出力回路の電圧が低下するの
で、ダミー抵抗Ｒ４の値を小さくするかあるいは他の出
力回路の２次巻線１ｂの電圧を高めに設定する必要があ
るが、いずれも電源の効率が低くなり熱対策が必要とな
、る。

（ｂ）　　第３図のように、磁気増幅器を利用した場合
は、個々の出力回路電圧を安定化するので、効率はよい
が、部品点数が多く価格が高くなるので、小出力電源に
は向かない。

この発明は、以上述べた、小出力電源向けの部品点数が
少なくて済み、低価格で、しかもフィードバック制御す
る出力電圧の負荷電流がＯになっても効率が高い電源を
提供することを目的とする。

〔問題点を解決するための手段〕

本発明の多出力スイッチング電源装置は、１次巻線およ
び第１および第２の２次巻線を有する変圧器と、上記１
次巻線に直列接続されたスイッチング素子と、上記第１
の２次巻線の出力を整流および平滑する第１の整流平滑
回路と、上記第２の２次２次巻線の出力を整流および平
滑する第２の整流平滑回路と、上記第２の整流平滑回路
の出力側に設けられた直列制御レギュレータと、上記第
１の整流平滑回路の出力が負荷状態のときに上記第１の
整流平滑回路の出力が所定値に保たれるように上記スイ
ッチング素子を帰還制御し、上記第１の整流平滑回路の
出力が無負荷状態のときに上記第２の整流平滑回路の出
力が所定値に保たれるように上記スイッチング素子を帰
還制御する制御回路とを備えたものである。

〔作　用〕

上記のように構成すると、第１の整流平滑回路の出力に
負荷がある状態においては、第１の整流平滑回路の出力
電圧が所定値に保たれるよう帰還制御が行なわれる。こ
のとき、第２の整流平滑回路の出力電圧は従来に比べ低
い値でよい、即ち直列制御レギュレータには、その消費
電力が略最少となる電圧とすることができる。このよう
な比較的低い電圧を供給される直列制御レギュレータは
、少ない消費電力で動作し、その出力側電圧を所定値に
保つ。

第１の整流平滑回路の出力が無負荷状態のときは、第２
の整流平滑回路の出力電圧が所定値に保たれるよう帰還
制御が行なわれる。即ち、第１の整流平滑回路の出力が
無負荷のときにもその出力電圧を所定値に保つように帰
還制御を行なうと、第２の整流平滑回路の出力電圧が低
くなりすぎる傾向があるが、本発明のように第２の整流
平滑回路の出力電圧を所定値に保つように帰還制御を行
なうことにより、このときも直列制御レギュレータにお
ける消費電力を最少にすることができる。

尚、このとき第１の整流平滑回路の出力電圧は所定値よ
り高くなる傾向があるが、高くなっても無負荷状態であ
るので、悪影響はない。

〔実施例〕

第５図は本発明一実施例の電源装置をその負荷とともに
示すブロック図、第１図は第５図の電源装置ＰＳを詳細
に示す回路図である。これらの図で、第２図と同一の符
号は同様の構成、機能を持つ回路部材を指す。これら同
様の部材については説明を省略する。ＰＳは電源装置、
ＣＤは制御装置、Ｒ１−Ｒｎは負荷で＋１２Ｖの電源Ｖ
１が供給される。Ｔｒ　１〜Ｔｒ　ｎは負荷Ｒ１〜Ｒｎ
に直列接続されたトランジスタで制御装置ＣＤによりオ
ンかオフかを制御される。

制御装置ＣＤは電源装置ＰＳより制御回路用の＋５Ｖの
電源■２の供給を受け、トランジスタＴｒ１〜Ｔｒｎに
対し制御信号ＴＣ１〜ＴＣｎを、電源装置１に制御信号
Ｃ０ＮＴをそれぞれ与える。

第１図に示す電源装置ＰＳの制御部２０は第２図に示し
た部材のほか、制御信号Ｃ０ＮＴを受ける制御端子２１
、インバータ２２、トランジスタＴｒａ。

Ｔｒｂ、抵抗Ｒ５、Ｒ６及び出力電圧検出増幅器２４が
追加されている点で異なる。

このうち、出力電圧検出増幅器２４、抵抗器Ｒ５および
Ｒ６は、ダイオードＤ２およびコンデンサＣ２からなる
整流平滑回路６の出力電圧ｙａを検出し、この電圧ｙａ
が所定値を越えたとき、出力電圧検出増幅器２４の主端
子２４ａ、２４ｂ間が導通してフォトカプラＰＣのフォ
トダイオードＰＣａを発光させる。トランジスタＴｒａ
およびＴ「ｂはそれぞれ導通したとき出力電圧検出増幅
器４および２４の制御入力端子４Ｃ１２４ｃの電圧を低
くして、それぞれの出力電圧検出増幅器４および２４の
主端子間の導通を阻止する。トランジスタＴｒａのベー
スには制御部＠Ｃ０ＮＴが直接、トランジスタＴｒｂの
ベースには制御信号Ｃ０ＮＴがインバータ２２を介して
入力される。

負荷Ｒ１〜Ｒｎは例えばサーマルヘッドの発熱抵抗体で
あり、サーマルヘッドを含む装置、例えばプリンタが動
作状態にあるとき、即ちトランジスタＴｒ　１〜Ｔｒｎ
が選択的にオンに制御される状態においては、制御部＠
Ｃ０ＮＴが低レベル“０″であり、非動作状態即ちトラ
ンジスタＴｒ　１〜Ｔｒｎがすべてオフに維持される状
態では、制御信号Ｃ０ＮＴが高レベル“１゛となる。

制御信号Ｃ０ＮＴが低レベルのときは電源装置ＰＳの制
御信号２０のトランジスタＴｒａはオフであり、トラン
ジスタＴｒ　ｂはオンとなる。従って、制御部２０は、
整流平滑回路３の出力即ち第１の出力電圧■１を検出帰
還してＰＷＭ制御回路５を制御し、これにより）１０３
　ＦＥＴ　２を帰還制御する。

その結果、電圧■１が所定値に保たれる。

２次巻線１Ｃは、整流平滑回路３の出力電圧の帰還制御
により、整流平滑回路３の出力電圧Ｖ１が所定値に保た
れているときに、直列制御レギュレータ７での消費電力
が最少となる直流電圧■ａを発生するよう巻数比等が定
められている。

制御信号Ｃ０ＮＴが高レベルのときは電源装置ＰＳの制
御部２０のトランジスタＴｒａはオンであり、トランジ
スタＴｒ　ｂはオフとなる。従って、制御部２０は、整
流平滑回路６の出力電圧Ｖａを検出帰還してＰＷＭ制御
回路５を制御し、これによりＭＯＳ　ＦＥＴ　２を帰還
制御する。その結果、電圧Ｖａが所定値に保たれる。

即ち、従来のように出力電圧ｖ１の負荷が零になった後
も出力電圧■１により帰還制御を行なっていると、電圧
■ａが低下してしまい出力電圧Ｖ２を所定値に維持する
ことができなくなるおそれがあり、従来はこれを避ける
ため２次巻線１Ｃが常に十分に高い電圧を発生するよう
にその巻線比等を定めておくこととしているが、本発明
ではそうする代りに出力電圧■１の負荷が零の状態では
、電圧ｙａにより帰還制御することとしている。従って
、出力電圧■１の負荷が零の状態（非動作状態、ないし
はアイドル状態）においても出力電圧■２が所定値に保
たれる。また、従来のように２次巻線１Ｃが常に（出力
電圧Ｖ１の負荷が零になった場合でも）十分に高い電圧
を発生する必要がない。従って直列制御レギュレータに
おける消費電力を減少させることができる。

尚、電圧ｖａを帰還制御すると、電圧Ｖ１が所定値より
も高くなることがあるが無負荷状態であるので、負荷に
悪影響を与えない。

第６図は本発明の他の実施例の一部を示したもので、図
示しない部分は第１図と同様である。この実施例の電源
装置には、第１図と同様の２次巻線１ｂ、１ｃのほか第
３の２次巻線１ｄが設けられ、この２次巻線１ｄの出力
はダイオードＤ３およびコンデンサＣ３から成る整流平
滑回路３１および直列制御レギュレータ３２を介して、
第３の出力電圧Ｖ５（例えば＋８０Ｖ）となる。

第１の出力電圧■１が無負荷の状態では、第２の直列制
御レギュレータを備えた２つの出力回路出力電圧Ｖ２を
発生する直列制御レギュレータ７および第３の出力電圧
■５を発生する直列制御レギュレータ３２のうちのいず
れか一方の入力側電圧（図示の例では、直列制御レギュ
レータ７の入力側電圧＞Ｖａが検出され、これに基り８
０３　ＦＥＴ２（第１図）の帰還制御を行ない、電圧Ｖ
ａを所定値に保っている。

第７図は本発明のざらに他の実施例の一部を示したもの
で、図示しない部分は第１図と同様である。この実施例
の制御部４０は、出力電圧Ｖ１が負荷状態のときも無負
荷状態のときも出力電圧Ｖ１を検出するが、検出電圧を
出力電圧検出増幅器４に伝える分圧回路の分圧比が、上
記電圧■１の負荷状態と無負荷状態とで異なる。即ち、
抵抗Ｒ１およびＲ２にざらに抵抗Ｒ７が直列接続され、
導通したときに抵抗Ｒ７を側路するようにトランジスタ
ＴｒＣが設けられている。トランジスタＴｒＣのベース
は、インバータ４１を介して、制御信号Ｃ０ＮＴを受け
る制御端子２１に接続されている。

負荷状態では制御信号Ｃ０ＮＴが“Ｏｏｐなのでトラン
ジスタＴｒｃはオンであり、検出電圧Ｖ１を抵抗自１と
Ｒ２で分圧したものが、出力電圧検出増幅器に入力され
る。その結果、電圧■１を所定値に保つように制御がな
される。一方、無負荷状態では制御信号Ｃ０ＮＴが“１
″なのでトランジスタＴｒＣはオフであり、検出電圧■
１を抵抗Ｒ１と抵抗Ｒ２およびＲ７とで分圧したものが
、出力電圧検出増幅器４に入力される。その結果、電圧
Ｖａを所定値に保つように制御がなされる。即ち、出力
電圧Ｖ１が無負荷状態のときに、出力電圧Ｖ１による帰
還制御を行なうと電圧Ｖａが低くなる傾向があるが、上
記実施例のように、分圧比を変えると、制御部４１は電
圧■１を負荷状態における所定値（例えば１２■）より
も高い値に保つように制御を行ない、その結果、電圧Ｖ
ａが所定値に保たれる。

〔発明の効果〕

以上のように本発明によれば、第１の２次巻線の出力の
負荷状態においては、第１の２次巻線の出力を所定値に
保つように帰還制御をし、第１の２次巻線の出力の無負
荷状態においては第２の２次巻線の出力を所定値に保つ
ように帰還制御をすることとしているので、第２の２次
巻線の出力を常に最適値に保つことができる。従って、
第１の２次巻線の負荷状態において第２の２次巻線の出
力電圧を従来より低くすることができ、直列制御レギュ
レータの消費電力を減少させることができる。従って、
電源装置の効率が向上する。

また、電源装置内の消費電力が減少する結果、電源装置
の発熱が減少するので、電源装置の熱設計が容易となる
。この特徴は、特に自然冷却の場合に重要である。さら
に、温度上昇が少なくなるので、装置の信頼性が高まる
。

【図面の簡単な説明】

第１図は本発明一実施例の電源装置を示す回路図、第２図および第３図は従来の電源装置を示す回路図、第４図は第３図の装置の動作を示す波形図、第５図は第
１図の電源装置と負荷とを示す概略図、第６図および第７図は本発明の他の実施例を示す回路図
である。１０９．スイッチングトランス、１　ａ　・１次巻線、１　ｂ、１Ｇ、１ｄ−２次巻線、
２・・・８０３　ＦＥＴ　、３．５・・・整流平滑回路
、４，２４・・・出力電圧検出増幅器、５・・・ＰＷＭ
制御回路、７゜３２　・・・直列制御レギュレータ、ｌ
ｒａ、　Ｔｒｂ、　Ｔｒｃ・・・トランジスタ。特許出願人　　沖電気工業株式会社　　へオＬ釆グＩＩ第２図オ羨釆例第３　民羊　３λの責タイ乍！７え」〉午４已ｐ？島１１．ず装工電源袋ｉ’ｒ−’Ａ荷の接１モ第９扇巳力電圧孜巳を暑暢巷へ ′　　　発２／ｌ爽＆イ列茶６区ｌ：　スイッナンク°トランス茅３の大施ダ（某７回

Claims

【特許請求の範囲】１、１次巻線および第１および第２の２次巻線を有する
変圧器と、上記１次巻線に直列接続されたスイッチング素子と、上記第１の２次巻線の出力を整流および平滑する第１の
整流平滑回路と、上記第２の２次２次巻線の出力を整流および平滑する第
２の整流平滑回路と、上記第２の整流平滑回路の出力側に設けられた直列制御
レギュレータと、上記第１の整流平滑回路の出力が負荷状態のときに上記
第１の整流平滑回路の出力が所定値に保たれるように上
記スイッチング素子を帰還制御し、上記第１の整流平滑
回路の出力が無負荷状態のときに上記第２の整流平滑回
路の出力が所定値に保たれるように上記スイッチング素
子を帰還制御する制御回路とを備えた多出力スイッチング電源装置。２、上記制御回路が、上記第１の整流平滑回路の出力が
負荷状態のときに、上記第１の整流平滑回路の出力電圧
を検出し、これに基いて上記スイッチング素子を帰還制
御し、上記第１の整流平滑回路の出力が無負荷状態のと
きに、上記第２の整流平滑回路の出力電圧を検出し、こ
れに基いて上記スイッチング素子を帰還制御するもので
あることを特徴とする特許請求の範囲第１項記載の多出
力スイッチング電源装置。