JPS6250841B2 - - Google Patents
Info
- Publication number
- JPS6250841B2 JPS6250841B2 JP56058164A JP5816481A JPS6250841B2 JP S6250841 B2 JPS6250841 B2 JP S6250841B2 JP 56058164 A JP56058164 A JP 56058164A JP 5816481 A JP5816481 A JP 5816481A JP S6250841 B2 JPS6250841 B2 JP S6250841B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microprocessor
- output
- sequence
- auxiliary relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000001514 detection method Methods 0.000 claims description 22
- 238000004092 self-diagnosis Methods 0.000 claims description 15
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0426—Programming the control sequence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Programmable Controllers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
【発明の詳細な説明】
本発明はシーケンスコントローラの電池バツク
アツプによるシーケンスプログラムメモリの電池
電圧低下やパリテイ発生等の異状状態の検出を行
ない、その検出結果の外部出力の処理装置に関す
る。一般に、メモリを有する処理装置において、
メモリの不具合は重大故障に類し、不具合を積極
的に検出してこれを外部へ出力する必要がある。
アツプによるシーケンスプログラムメモリの電池
電圧低下やパリテイ発生等の異状状態の検出を行
ない、その検出結果の外部出力の処理装置に関す
る。一般に、メモリを有する処理装置において、
メモリの不具合は重大故障に類し、不具合を積極
的に検出してこれを外部へ出力する必要がある。
従来からシーケンスコントローラにおいては、
電池バツクアツプの半導体リード・ライトメモリ
（IC―RAM）の電池電圧低下やパリテイ発生等の
異常状態の検出は、それぞれに処理を行うハード
ウエアを具備し、シーケンスコントローラの不具
合を外部へ出力する自己診断出力としていた。
電池バツクアツプの半導体リード・ライトメモリ
（IC―RAM）の電池電圧低下やパリテイ発生等の
異常状態の検出は、それぞれに処理を行うハード
ウエアを具備し、シーケンスコントローラの不具
合を外部へ出力する自己診断出力としていた。
この従来の装置では、メモリの不具合を処理
し、外部へ出力するハードウエアを必要とするた
め、ハードウエアの増大を招き、また、特にこれ
らの処理が中央処理装置（CPU）にて行われる
ため、自己診断出力からの外来ノイズに対する特
別な対策を施さねばならない欠点を有している。
し、外部へ出力するハードウエアを必要とするた
め、ハードウエアの増大を招き、また、特にこれ
らの処理が中央処理装置（CPU）にて行われる
ため、自己診断出力からの外来ノイズに対する特
別な対策を施さねばならない欠点を有している。
本発明はこの欠点の解消を目的とし、外部への
自己診断結果の出力のハードウエアを最小にし、
かつノイズに対して高い耐性をもち得るととも
に、自己診断出力に接続される外部機器とのイン
ターフエースを容易にするものである。
自己診断結果の出力のハードウエアを最小にし、
かつノイズに対して高い耐性をもち得るととも
に、自己診断出力に接続される外部機器とのイン
ターフエースを容易にするものである。
以下、図面により本発明の詳細を説明する。
第１図は本発明の一実施例を示すシーケンスコ
ントローラのブロツク図である。
ントローラのブロツク図である。
図におい１はシーケンス演算や外部入出力制御
等の処理を行うマイクロプロセツサ、２はマイク
ロプロセツサ１の処理プログラムを格納したメモ
リで、例えば半導体リードオンメモリ（ROM）、
３はマイクロプロセツサ１の処理に使うワーキン
グメモリで、例えば半導体リードライトメモリ
（RAM）、４はシーケンス演算の処理プログラム
を格納したシーケンスプログラムメモリで、電池
５により停電時のバツクアツプを行う半導体リー
ドライトメモリ、６は電池５の電圧低下を検出
し、その検出結果を後述するデータバス７へ出力
する電池電圧低下検出回路、８はシーケンスプロ
グラムメモリ４のパリテイ発生を検出しその検出
結果をデータバス７へ出力するメモリパリテイ発
生検出回路、９はシーケンス演算において直接に
外部へ演算結果を出力せず演算のみに使用される
補助リレー用メモリ、１０は入力インターフエー
ス１１を介して入力された外部入力機器のオン―
オフ状態を記憶する入力メモリ、１２はシーケン
ス演算の結果を外部へ出力するときにその状態を
記憶しておく出力メモリ、１３は出力メモリ１２
と外部出力機器のインターフエースを行う出力イ
ンターフエースである。なお、上記データバス７
は各ブロツクの情報の通路たる機能を有するもの
である。
等の処理を行うマイクロプロセツサ、２はマイク
ロプロセツサ１の処理プログラムを格納したメモ
リで、例えば半導体リードオンメモリ（ROM）、
３はマイクロプロセツサ１の処理に使うワーキン
グメモリで、例えば半導体リードライトメモリ
（RAM）、４はシーケンス演算の処理プログラム
を格納したシーケンスプログラムメモリで、電池
５により停電時のバツクアツプを行う半導体リー
ドライトメモリ、６は電池５の電圧低下を検出
し、その検出結果を後述するデータバス７へ出力
する電池電圧低下検出回路、８はシーケンスプロ
グラムメモリ４のパリテイ発生を検出しその検出
結果をデータバス７へ出力するメモリパリテイ発
生検出回路、９はシーケンス演算において直接に
外部へ演算結果を出力せず演算のみに使用される
補助リレー用メモリ、１０は入力インターフエー
ス１１を介して入力された外部入力機器のオン―
オフ状態を記憶する入力メモリ、１２はシーケン
ス演算の結果を外部へ出力するときにその状態を
記憶しておく出力メモリ、１３は出力メモリ１２
と外部出力機器のインターフエースを行う出力イ
ンターフエースである。なお、上記データバス７
は各ブロツクの情報の通路たる機能を有するもの
である。
次に第１図により本発明の主旨を説明する。第
１図において、電池５の電圧低下は電池電圧低下
検出回路６で検出される。また、シーケンスプロ
グラムメモリ４の誤読発生たるパリテイ発生はメ
モリパリテイ検出回路８で検出される。これらの
検出結果は一連のシーケンス演算の区切り目、例
えばプログラム最終の宣言を行う命令の処理の中
で、マイクロプロセツサ１からの指令Ｇによりデ
ータバス７へ出力される。このデータバス７へ出
力された検出結果、即ち、電池電圧低下とパリテ
イ発生の有無はマイクロプロセツサ１に取り込ま
れて処理され、補助リレー用メモリ９に格納され
る。このとき、例えば補助リレーの記号をＭとす
ると、電池電圧低下は番号M62、パリテイ発生は
番号M63と言うように、発生要因別に特定の補助
リレーの番号へ格納するようにしておく。
１図において、電池５の電圧低下は電池電圧低下
検出回路６で検出される。また、シーケンスプロ
グラムメモリ４の誤読発生たるパリテイ発生はメ
モリパリテイ検出回路８で検出される。これらの
検出結果は一連のシーケンス演算の区切り目、例
えばプログラム最終の宣言を行う命令の処理の中
で、マイクロプロセツサ１からの指令Ｇによりデ
ータバス７へ出力される。このデータバス７へ出
力された検出結果、即ち、電池電圧低下とパリテ
イ発生の有無はマイクロプロセツサ１に取り込ま
れて処理され、補助リレー用メモリ９に格納され
る。このとき、例えば補助リレーの記号をＭとす
ると、電池電圧低下は番号M62、パリテイ発生は
番号M63と言うように、発生要因別に特定の補助
リレーの番号へ格納するようにしておく。
ここで、補助リレーは前述の様にその内容を直
接外部へ出力するものではなく、シーケンスプロ
グラムによりシーケンス演算に使われ、演算結果
として出力メモリ１２と出力インターフエース１
３を介して外部出力機器へ出力されるものであ
る。なお、補助リレーは一時記憶、中間リレー、
ダミー、内部レジスタ等とも呼ばれ、いずれも同
一のものである。
接外部へ出力するものではなく、シーケンスプロ
グラムによりシーケンス演算に使われ、演算結果
として出力メモリ１２と出力インターフエース１
３を介して外部出力機器へ出力されるものであ
る。なお、補助リレーは一時記憶、中間リレー、
ダミー、内部レジスタ等とも呼ばれ、いずれも同
一のものである。
次に、補助リレー用メモリ９に格納さた検出結
果は第２図のようなシーケンス演算処理によりメ
モリの自己診断結果として外部へ出力される。第
２図において、２０はシーケンスプログラムの内
容をリレー回路形式で示したもの、２１は前記電
池電圧低下の検出結果が格納された補助リレー用
メモリ８の内容M62、２２は上記内容M62 ２１
の内容を外部へ出力する外部出力Am（ここで、
外部出力の記号をＡとする）、２３は前記パリテ
イ発生の検出結果が格納された補助リレー用メモ
リ８の内容M63、２４は外部出力Anである。こ
こで、Am２２、An２４は第１図の出力メモリ１
２の内容に相当し、出力インターフエース１３を
介して出力される。３０はこの外部への出力回路
を示し、３１は出力インターフエース１３の外部
出力Am２２の接点Amであり、この接点Am３１
には例えば電池電圧低下を表示する表示灯３２が
接続され、ランプ表示で出力される。また、パリ
テイ発生は出力インターフエース１３の外部出力
An２４の接点An３３に接続された例えばブザー
３４により出力される。
果は第２図のようなシーケンス演算処理によりメ
モリの自己診断結果として外部へ出力される。第
２図において、２０はシーケンスプログラムの内
容をリレー回路形式で示したもの、２１は前記電
池電圧低下の検出結果が格納された補助リレー用
メモリ８の内容M62、２２は上記内容M62 ２１
の内容を外部へ出力する外部出力Am（ここで、
外部出力の記号をＡとする）、２３は前記パリテ
イ発生の検出結果が格納された補助リレー用メモ
リ８の内容M63、２４は外部出力Anである。こ
こで、Am２２、An２４は第１図の出力メモリ１
２の内容に相当し、出力インターフエース１３を
介して出力される。３０はこの外部への出力回路
を示し、３１は出力インターフエース１３の外部
出力Am２２の接点Amであり、この接点Am３１
には例えば電池電圧低下を表示する表示灯３２が
接続され、ランプ表示で出力される。また、パリ
テイ発生は出力インターフエース１３の外部出力
An２４の接点An３３に接続された例えばブザー
３４により出力される。
以上の様に、メモリの自己診断結果を補助リレ
ーの特定の番号へ格納しておことにより、シーケ
ンスコントローラの使用者は、シーケンスプログ
ラムにより任意の外部出力Ａへ出し、さらに外部
出力機器を駆動することができる。
ーの特定の番号へ格納しておことにより、シーケ
ンスコントローラの使用者は、シーケンスプログ
ラムにより任意の外部出力Ａへ出し、さらに外部
出力機器を駆動することができる。
この外部出力Ａを介して出力することは重要な
ことで、第１には、外部出力Ａは出力インターフ
エース１３の１点であり、出力インターフエース
１３は外部出力機器に対する十分なノイズ対策を
施されているのが通例で、これにより自己診断出
力の耐ノイズ性が向上する。従来のように専用の
ハードウエアを介して出力する場合、ノイズに対
してデリケートなCPUでの処理のため、耐ノイ
ズ性に劣る面があつたが、外部出力機器用に設け
られた出力インターフエース１３を使うので、耐
ノイズ性の面で有利である。
ことで、第１には、外部出力Ａは出力インターフ
エース１３の１点であり、出力インターフエース
１３は外部出力機器に対する十分なノイズ対策を
施されているのが通例で、これにより自己診断出
力の耐ノイズ性が向上する。従来のように専用の
ハードウエアを介して出力する場合、ノイズに対
してデリケートなCPUでの処理のため、耐ノイ
ズ性に劣る面があつたが、外部出力機器用に設け
られた出力インターフエース１３を使うので、耐
ノイズ性の面で有利である。
第２には、シーケンスコントローラにおいて
は、出力インターフエース１３には各種の定格の
電圧、電流のインターフエースが用意されている
のが通例であり、外部出力機器の定格に合せて出
力インターフエース１３を選択でき、インターフ
エースが容易にできる利点をもつ。従来の方法で
はその出力形式はシーケンスコントローラ作り付
けのものであり、選択の余地が小さい欠点があつ
たが、本発明によりこれが解消できる。
は、出力インターフエース１３には各種の定格の
電圧、電流のインターフエースが用意されている
のが通例であり、外部出力機器の定格に合せて出
力インターフエース１３を選択でき、インターフ
エースが容易にできる利点をもつ。従来の方法で
はその出力形式はシーケンスコントローラ作り付
けのものであり、選択の余地が小さい欠点があつ
たが、本発明によりこれが解消できる。
第３には従来方法のような自己診断結果の専用
の出力インターフエースが不要になり、ハードウ
エアがそれだけ節約できてコスト面で経済的にな
る利点を有する。
の出力インターフエースが不要になり、ハードウ
エアがそれだけ節約できてコスト面で経済的にな
る利点を有する。
以上の様に、本発明によれば従来の欠点を確実
に解消でき、その利するところは大である。
に解消でき、その利するところは大である。
次に、本発明の主旨を実現する他の実施例を第
３図により説明する。
３図により説明する。
第３図において、第１図と同一符号は同一又は
相当部分を示すもので関係部分のみを示してい
る。
相当部分を示すもので関係部分のみを示してい
る。
第１図に示す実施例では自己診断結果はマイク
ロプロセツサ１からの指令Ｇによりデータバス７
に出力され、データバス７経由でマイクロプロセ
ツサ１により処理されていた。しかし、第３図に
示す実施例では、自己診断結果が有意なときマイ
クロプロセツサ１に対する割込みを行い処理する
もので、割込み信号をＸ，Ｙで示す。割込み信号
Ｘ，Ｙが有意になるとマイクロプロセツサに割込
みが発生し、優先的に受付けられて処理され、第
１回の例と同様補助リレー用メモリ８に結果が格
納されて第２図の形式で外部へ出力される。
ロプロセツサ１からの指令Ｇによりデータバス７
に出力され、データバス７経由でマイクロプロセ
ツサ１により処理されていた。しかし、第３図に
示す実施例では、自己診断結果が有意なときマイ
クロプロセツサ１に対する割込みを行い処理する
もので、割込み信号をＸ，Ｙで示す。割込み信号
Ｘ，Ｙが有意になるとマイクロプロセツサに割込
みが発生し、優先的に受付けられて処理され、第
１回の例と同様補助リレー用メモリ８に結果が格
納されて第２図の形式で外部へ出力される。
この装置によれば、特にパリテイ発生時には即
時に割込み処理され、直ちにシーケンス演算を停
止させることもでき、また、外部へ出力するまで
の時間遅れも小さくてすむ。第１図の実施例で
は、パリテイが発生してもマイクロプロセツサ１
からの指令Ｇが出されるまでは検出できず、不正
演算を行う可能性もあるが、第３図の例ではこれ
が改良されている。
時に割込み処理され、直ちにシーケンス演算を停
止させることもでき、また、外部へ出力するまで
の時間遅れも小さくてすむ。第１図の実施例で
は、パリテイが発生してもマイクロプロセツサ１
からの指令Ｇが出されるまでは検出できず、不正
演算を行う可能性もあるが、第３図の例ではこれ
が改良されている。
以上の説明で理解される様に、メモリの自己診
断結果を補助リレーを介して外部へ出力するのが
本発明の主旨であり、前述の様に従来装置より大
きな利点を有し、進歩、改良されている。
断結果を補助リレーを介して外部へ出力するのが
本発明の主旨であり、前述の様に従来装置より大
きな利点を有し、進歩、改良されている。
なお、本発明の主旨によれば、メモリに対する
自己診断結果だけでなく、シーケンスコントロー
ラの運転状態、内部電源電圧の異常、接続されて
いる各種周辺機器の異常、ユニツト間の接続ケー
ブルの接続不良等の自己診断結果も補助リレーを
介して外部へ出力でき、メモリの自己診断結果の
出力と同様の利点を得ることができて応用展開が
極めて広く、本発明の実施効果の大なることがわ
かる。
自己診断結果だけでなく、シーケンスコントロー
ラの運転状態、内部電源電圧の異常、接続されて
いる各種周辺機器の異常、ユニツト間の接続ケー
ブルの接続不良等の自己診断結果も補助リレーを
介して外部へ出力でき、メモリの自己診断結果の
出力と同様の利点を得ることができて応用展開が
極めて広く、本発明の実施効果の大なることがわ
かる。
第１図は本発明の一実施例を示すシーケンスコ
ントローラのブロツク図、第２図は自己診断結果
の外部出力方法を示す回路図、第３図は本発明の
他の実施例を示すブロツク図である。 図中、１はマイクロプロセツサ、４はシーケン
スプログラム用メモリ、５は電池、６は電池電圧
低下検出回路、７はメモリパリテイ検出回路、８
は補助リレー用メモリ、２０はシーケンスプログ
ラム部分、３０は外部接続部分である。
ントローラのブロツク図、第２図は自己診断結果
の外部出力方法を示す回路図、第３図は本発明の
他の実施例を示すブロツク図である。 図中、１はマイクロプロセツサ、４はシーケン
スプログラム用メモリ、５は電池、６は電池電圧
低下検出回路、７はメモリパリテイ検出回路、８
は補助リレー用メモリ、２０はシーケンスプログ
ラム部分、３０は外部接続部分である。
Claims (1)
- 【特許請求の範囲】 １ マイクロプロセツサと、このマイクロプロセ
ツサの処理プログラムを格納したマイクロプロセ
ツサ処理メモリと、電池バツクアツプによるシー
ケンスプログラムメモリと、前記電池の電圧低下
を検出する電池電圧低下検出回路と、前記シーケ
ンスプログラムメモリのパリテイ発生を検出する
メモリパリテイ発生検出回路と、補助リレー用メ
モリを備えたシーケンスコントローラにおいて、
前記電池の電圧低下の検出および前記シーケンス
プログラムメモリのパリテイ発生等の異常の検出
を行い、これらの検出信号を前記マイクロプロセ
ツサと、前記マイクロプロセツサ処理メモリに格
納された処理プログラムにより処理して前記補助
リレー用メモリの特定の番号へ前記検出結果を格
納すると共に、前記シーケンスプログラムによ
り、前記補助リレー用メモリに格納された前記検
出結果を外部へ出力することを特徴とするシーケ
ンスコントローラの状態処理装置。 ２ 電池の電圧低下およびメモリパリテイの発生
等の異常を検出したときに、この検出信号により
マイクロプロセツサに割込みを行い、前記マイク
ロプロセツサの割込み処理により補助リレー用メ
モリの特定の番号へ検出結果を格納することを特
徴とする特許請求の範囲第１項記載のシーケンス
コントローラの状態処理装置。 ３ シーケンスコントローラの自己診断結果を補
助リレー用メモリの特定の番号へ格納することを
特徴とする特許請求の範囲第１項又は第２項記載
のシーケンスコントローラの状態処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56058164A JPS57172410A (en) | 1981-04-17 | 1981-04-17 | State processor for sequence controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56058164A JPS57172410A (en) | 1981-04-17 | 1981-04-17 | State processor for sequence controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57172410A JPS57172410A (en) | 1982-10-23 |
| JPS6250841B2 true JPS6250841B2 (ja) | 1987-10-27 |
Family
ID=13076347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56058164A Granted JPS57172410A (en) | 1981-04-17 | 1981-04-17 | State processor for sequence controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57172410A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190607A (ja) * | 1985-02-18 | 1986-08-25 | Toyoda Mach Works Ltd | 異常停止機能を備えた数値制御工作機械 |
| JPH0420147U (ja) * | 1989-10-23 | 1992-02-20 |
-
1981
- 1981-04-17 JP JP56058164A patent/JPS57172410A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57172410A (en) | 1982-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0056060B1 (en) | Data processing system | |
| JPS60122407A (ja) | プログラマブル・コントロ−ラ | |
| JPS6250841B2 (ja) | ||
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPS6218060B2 (ja) | ||
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPH05304795A (ja) | サーボモータ制御装置 | |
| JPS59140519A (ja) | ロボツトの制御装置 | |
| JPS59200302A (ja) | 制御用計算機装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPS61163452A (ja) | 中央制御装置 | |
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| JPH04283803A (ja) | プログラマブルコントローラ | |
| JPH04256645A (ja) | 画像形成装置 | |
| JPH0377546B2 (ja) | ||
| JPS638956A (ja) | メモリ診断回路 | |
| JPS59108965A (ja) | 電子機器の監視方式 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH07104841A (ja) | プログラマブルコントローラの異常検出方法 | |
| JPS5935291A (ja) | 検出器の異常診断装置 | |
| JPH05297901A (ja) | プロセス制御装置 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JPH04246735A (ja) | インサーキットエミュレータ |