JPS62205Y2

JPS62205Y2 -

Info

Publication number: JPS62205Y2
Application number: JP18245479U
Authority: JP
Priority date: 1979-12-27
Filing date: 1979-12-27
Publication date: 1987-01-07
Also published as: JPS5699865U

Description

【考案の詳細な説明】本考案は、MOSメモリ等の半導体素子を搭載
した半導体基板に逆バイアスを印加する基板バイ
アス発生装置に関する。[Detailed Description of the Invention] The present invention relates to a substrate bias generation device that applies a reverse bias to a semiconductor substrate on which a semiconductor element such as a MOS memory is mounted.

ダイナミツク型のMOSメモリの場合に、アン
ダシユートによつて少数キヤリアが基板へ注入さ
れそれが電荷蓄積部へ侵入して蓄積情報が破壊さ
れることを防止するために、或いは基板電位を変
えてジヤンクシヨン容量を増大するのを防止する
等の目的から、基板を逆バイアスすることが行な
われる。この際バイアス電源を外部から供給する
と当然ピン数が増えるのでバイアス電源をチツプ
内部で発生すべく、チヤージポンプ型の基板バイ
アス発生器をチツプ内に設けることが行なわれて
いる。 In the case of dynamic type MOS memory, in order to prevent minority carriers from being injected into the substrate due to undershoot and entering the charge storage area and destroying the stored information, or by changing the substrate potential and increasing the juncture capacitance. The substrate is reverse biased for the purpose of preventing an increase in the current. At this time, supplying bias power from the outside naturally increases the number of pins, so a charge pump type substrate bias generator is provided within the chip to generate the bias power within the chip.

ところで基板バイアス発生器を搭載したデバイ
スの動作モードは常に一定してはおらず、例えば
ダイナミツク型MOSメモリであれば最高周波数
で動作する状態、時々読出される程度の状態、ペ
ージモードで動作する状態等がある。このため、
基板バイアス発生器の逆バイアス印加条件を最大
能力が要求される最高動作周波数時に適合させる
とすれば、時々しか読出されない状態ではチヤー
ジポンピングが過度に行なわれて基板電位が深い
方向に移行し過ぎ、電力消費の他に素子のしきい
値電圧Vthが変動してしまうなどの問題が生ず
る。これとは逆の場合は当然チヤージポンピング
不足で、基板電位上昇の不都合が生ずる。従つて
デバイスの各状態に最適な逆バイアスが印加され
るように、基板バイアス発生器を複数個用いて
各々をそれぞれの信号で動作させてこれを解決す
ることが考えられるが、このようにすると本体部
のスペースが低下するので好ましくない。 By the way, the operating mode of a device equipped with a substrate bias generator is not always constant; for example, a dynamic MOS memory may operate at the highest frequency, may only be read occasionally, or may operate in page mode. There is. For this reason,
If the reverse bias application conditions of the substrate bias generator are adapted to the highest operating frequency where maximum performance is required, if readouts are performed only occasionally, charge pumping will be excessive and the substrate potential will shift too deep. In addition to power consumption, problems such as variations in the threshold voltage Vth of the element occur. In the opposite case, charge pumping is naturally insufficient, resulting in an inconvenient rise in substrate potential. Therefore, in order to apply the optimum reverse bias to each state of the device, it is possible to solve this problem by using multiple substrate bias generators and operating each one with its own signal. This is not preferable because it reduces the space of the main body.

本考案はこの点を改善するために、基板バイア
ス発生器を搭載する半導体装置のチツプに、該基
板バイアス発生器を駆動する複数の信号源、発振
器およびコントロール回路を設け、該コントロー
ル回路によつて該信号源および発振器の出力を時
系列に合成した、または優先度に従つて選択した
信号により該基板バイアス発生器を駆動するよう
にしてなることを特徴とするものであるが、以下
図示の実施例を参照しながらこれを詳細に説明す
る。 In order to improve this point, the present invention provides a semiconductor device chip equipped with a substrate bias generator with a plurality of signal sources, an oscillator, and a control circuit for driving the substrate bias generator. The substrate bias generator is characterized in that the outputs of the signal source and the oscillator are combined in time series, or the substrate bias generator is driven by a signal selected according to priority. This will be explained in detail with reference to an example.

第１図は本考案の一実施例を示す概略ブロツク
図で、１はバイアス電圧Ｖ_BBを発生するチヤージ
ポンプ型の基板バイアス発生器であり、メモリセ
ル群等を搭載するチツプの一部に設けられる。該
発生器１は通常１つの信号源からの信号または１
つの発振器からの信号のみを受けて駆動される
が、本考案では外部から本チツプに供給されるい
くつかの信号（クロツク）および本チツプに内蔵
された１もしくは複数の発振器出力をコントロー
ル回路５でコントロールして該発生器１を駆動す
る。２および３は外部からの信号をレベル変換す
る信号源であり、４はチツプに設けた発振器の１
つである。これらの信号源２，３の出力φ_１，φ
_２および発振器４の出力OSCはコントロール回
路５に導びかれ、基板バイアス発生器１を駆動す
る信号φ_３に変換される。コントロール回路５は
信号φ_１，φ_２，OSCの１つの優先度に従い選
択し、またはこれらを時系列に合成して信号φ_３
を得るものであるが、後者の例を第２図に示す。 FIG. 1 is a schematic block diagram showing an embodiment of the present invention. Reference numeral 1 is a charge pump type substrate bias generator that generates a bias voltage _VBB , and is installed in a part of a chip on which a group of memory cells, etc. are mounted. . The generator 1 typically generates a signal from one signal source or one
However, in the present invention, the control circuit 5 receives several signals (clocks) supplied to the chip from the outside and the outputs of one or more oscillators built into the chip. The generator 1 is controlled and driven. 2 and 3 are signal sources that convert the level of external signals, and 4 is an oscillator 1 provided on the chip.
It is one. The outputs φ ₁ and φ of these signal sources 2 and 3
₂ and the output OSC of the oscillator 4 are led to a control circuit 5 and converted into a signal φ ₃ that drives the substrate bias generator 1 . The control circuit 5 selects the signals φ ₁ , φ ₂ , and OSC according to one priority, or synthesizes them in time series to generate the signal φ ₃ .
An example of the latter is shown in FIG.

同図のコントロール回路５は、信号φ_１，φ
_２，OSCを各入力とする３個のＬ（ロー）レベ
ルへの変化を検出する回路５１，５２，５３、お
よびこれらの出力φ₁′，φ₂′，OSC′を時系列に合
成するナンドゲート５４からなり、該ゲート５４
の出力が基板バイアス発生器１に対する可変駆動
信号φ_３となる。変化点検出回路５１〜５３は同
一構成であり、例えば検出回路５１の場合には入
力φ_１を反転するインバータINV、その反転出力
_１と入力φ_１との遅延したオア論理をとるバツ
フアBUFとからなり、入力φ_１の立下り後一定
遅延において立上る一定幅の変化点信号φ₁′（リ
ターン“Ｈ”）を出力する。第３図に各部信号波
形を示すが、最終出力φ_３はφ₁′，φ₂′，OSC′で
あり、入力φ_１，φ_２，OSCの情報が全て含ま
れる。従つて、発振器４が常時発振するものとす
れば、信号φ_３は、信号φ_１，φ_２がなければ信
号OSCそのものであり、基板バイアス発生器１
を最も長周期で駆動する。従つてこの場合にはメ
モリセルなどの素子を搭載した基板の電荷はさほ
ど引抜かれない。これに対し信号φ_１，φ_２が加
わると、信号φ_３の波数が増加して高周波数化さ
れるので、基板バイアス発生器１は頻繁にチヤー
ジポンプを繰り返し、基板負バイアス動作を強化
する。信号φ_１，φ_２がMOSメモリに対する駆
動クロツク（アドレス信号端子を時分割使用して
ピン数減少を図つたメモリチツプではクロツクは
２相クロツクを用いる）をレベル変換したもので
あれば、そのチツプ選択時に基板電荷は高速度で
引抜かれる。そして、チツプが非選択になつて信
号φ_１，φ_２が消滅すると、信号φ_３の周波数は
OSCそれ自身に戻り、こうして、常に基板に対
して最適バイアスを与えることができる。 The control circuit 5 in the figure has signals φ ₁ , φ
_2. Three circuits 51, 52, 53 that detect changes to the L (low) level with OSC as each input, and a NAND gate that synthesizes these outputs φ ₁ ′, φ ₂ ′, and OSC′ in time series. 54, the gate 54
The output becomes the variable drive signal _φ3 for the substrate bias generator 1. The change point detection circuits 51 to 53 have the same configuration; for example, in the case of the detection circuit 51, an inverter INV that inverts the input _φ1 and its inverted output
₁ and input φ ₁ , and outputs a change point signal φ ₁ ' (return "H") of a constant width that rises with a constant delay after the fall of input φ ₁ . FIG. 3 shows the signal waveforms of each part, and the final output φ ₃ is φ ₁ ', φ ₂ ', OSC', and includes all the information of the inputs φ ₁ , φ ₂ , and OSC. Therefore, if the oscillator 4 always oscillates, the signal φ ₃ is the signal OSC itself if the signals φ ₁ and φ ₂ are not present, and the substrate bias generator 1
Drive with the longest period. Therefore, in this case, the charge from the substrate on which elements such as memory cells are mounted is not so much extracted. On the other hand, when the signals φ ₁ and φ ₂ are added, the wave number of the signal φ ₃ increases and the frequency becomes higher, so that the substrate bias generator 1 frequently repeats charge pumping and strengthens the negative substrate bias operation. If the signals φ ₁ and φ ₂ are level-converted drive clocks for the MOS memory (memory chips that reduce the number of pins by using address signal terminals in a time-division manner use two-phase clocks), then that chip can be selected. Sometimes the substrate charge is extracted at high speed. Then, when the chip becomes unselected and the signals φ ₁ and φ ₂ disappear, the frequency of the signal φ ₃ becomes
Returning to the OSC itself, it can thus always provide an optimal bias to the substrate.

優先選択する場合はコントロール回路５を、例
えば新しい信号が発生したとき、今まで基板バイ
アス発生回路を駆動していた信号を遮断して該新
信号に切換える回路、または周波数の高い方の信
号を選択する回路等とすればよい。 For priority selection, select the control circuit 5, for example, a circuit that cuts off the signal that has been driving the substrate bias generation circuit and switches to the new signal when a new signal is generated, or selects a signal with a higher frequency. It may be a circuit etc. that

以上述べたように本考案によれば、基板バイア
ス発生器数を増大することなくデバイスの動作状
態に合わせた最適バイアス電圧を発生できる利点
がある。 As described above, the present invention has the advantage of being able to generate an optimal bias voltage suited to the operating state of the device without increasing the number of substrate bias generators.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本考案の一実施例を示す概略ブロツク
図、第２図は第１図のコントロール回路の一例を
示す構成図、第３図はこれらの各部信号波形図で
ある。図中、１は基板バイアス発生器、２，３は信号
源、４は発振器、５はコントロール回路である。 Fig. 1 is a schematic block diagram showing one embodiment of the present invention, Fig. 2 is a block diagram showing an example of the control circuit of Fig. 1, and Fig. 3 is a signal waveform diagram of each part. In the figure, 1 is a substrate bias generator, 2 and 3 are signal sources, 4 is an oscillator, and 5 is a control circuit.

Claims

【実用新案登録請求の範囲】[Scope of utility model registration request]

基板バイアス発生器を搭載する半導体装置のチ
ツプに、該基板バイアス発生器を駆動する複数の
信号源、発振器およびコントロール回路を設け、
該コントロール回路によつて該信号源および発振
器の出力を時系列に合成した、または優先度に従
つて選択した信号により該基板バイアス発生器を
駆動するようにしてなることを特徴とする基板バ
イアス発生装置。 A semiconductor device chip equipped with a substrate bias generator is provided with a plurality of signal sources, an oscillator, and a control circuit for driving the substrate bias generator,
A substrate bias generator characterized in that the control circuit drives the substrate bias generator using a signal obtained by chronologically combining the outputs of the signal source and the oscillator, or by a signal selected according to priority. Device.