JPS6218982A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS6218982A JPS6218982A JP60154297A JP15429785A JPS6218982A JP S6218982 A JPS6218982 A JP S6218982A JP 60154297 A JP60154297 A JP 60154297A JP 15429785 A JP15429785 A JP 15429785A JP S6218982 A JPS6218982 A JP S6218982A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- snubber
- self
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、主回路スイッチング素子に自己消弧形半導体
素子を用いたインバータ装置に係り、特に、定格容量増
加のために自己消弧形半導体素子を複数個並列接続して
使用する場合に好適なインバータ装置に関する。
素子を用いたインバータ装置に係り、特に、定格容量増
加のために自己消弧形半導体素子を複数個並列接続して
使用する場合に好適なインバータ装置に関する。
一般に、インバータ装置の主回路には、各アームの半導
体スイッチング素子保護用のスナバ回路を必要とするが
、このとき、スナバ回路による保護機能を充分に発揮さ
せるためには、このスナバ回路と半導体スイッチング素
子との間の配線インダクタンスを極力少くするのが望ま
しい。
体スイッチング素子保護用のスナバ回路を必要とするが
、このとき、スナバ回路による保護機能を充分に発揮さ
せるためには、このスナバ回路と半導体スイッチング素
子との間の配線インダクタンスを極力少くするのが望ま
しい。
一方、小容量のインバータ装置では、例えば、特開昭5
8−1 :33175号公報に開示されているように、
コンバータ部とインバータ部の半導体素子を近接させ、
集合して配設することにより配線インダクタンスを減少
させ、これによりスナバ回路を不要する方法も提案され
ているが、この方法はインバータ装置の容量がせいぜい
数Kv八へ度のものまでに限られ、一般的にはスナバ回
路の設置が不可欠である。
8−1 :33175号公報に開示されているように、
コンバータ部とインバータ部の半導体素子を近接させ、
集合して配設することにより配線インダクタンスを減少
させ、これによりスナバ回路を不要する方法も提案され
ているが、この方法はインバータ装置の容量がせいぜい
数Kv八へ度のものまでに限られ、一般的にはスナバ回
路の設置が不可欠である。
ところで、このスナバ回路は、インバータ主回路の相ア
ームごとに設けるのが一般的である。
ームごとに設けるのが一般的である。
そこで、従来は、インバータの容量増大のために複数個
の自己消弧形半導体素子を並列接続し。
の自己消弧形半導体素子を並列接続し。
これをインバータ主回路の各アームのスイッチング素子
として用いたインバータ装置においても。
として用いたインバータ装置においても。
スナバ回路は各相アームごとに1個づつ設置するのが一
般的な構成となっている。
般的な構成となっている。
しかして、この結果、従来のこのようなインバータ装置
では、半導体素子の並列接続数が多くなるにつれ、配線
長が長くなって配線インダクタンスが増加し、このため
スナバ回路による電圧吸収機能が低下してしまい、半導
体素子1個当りに渡し得る電流を減らさざるを得なくた
つ工、結局。
では、半導体素子の並列接続数が多くなるにつれ、配線
長が長くなって配線インダクタンスが増加し、このため
スナバ回路による電圧吸収機能が低下してしまい、半導
体素子1個当りに渡し得る電流を減らさざるを得なくた
つ工、結局。
半導体素子の並列接続個数の増加に伴なうインバータ容
量の増加を充分に得ることができないという欠点がある
。
量の増加を充分に得ることができないという欠点がある
。
本発明の目的は、上記した従来技術の欠点を除き、スナ
バ回路の電圧吸収能力の低下を、なくして半導体素子の
並列接続数の増加に見合ったインバータ容量の増加が容
易に得られるようにしたインバータ装置を提供するにあ
る。
バ回路の電圧吸収能力の低下を、なくして半導体素子の
並列接続数の増加に見合ったインバータ容量の増加が容
易に得られるようにしたインバータ装置を提供するにあ
る。
この目的を達成するため、本発明は、複数個並列接続さ
れた自己消弧形半導体素子のそれぞれに対応してスナバ
回路を分割して設けるようにした点を特徴とする。
れた自己消弧形半導体素子のそれぞれに対応してスナバ
回路を分割して設けるようにした点を特徴とする。
以下、本発明によるインバータ装置について、図示の実
施例により詳細に説明する。なお、以下に説明する実施
例は、インバータ主回路の直流電源間に直列接続された
2個のアームからなる相アームを、1個のパッケージ内
に自己消弧形半導体素子である2個のパワートランジス
タを封入してなるトランジスタモジュール(以下、TR
M、!:いう)で構成したもので、第1図ないし第4図
はいずれも本発明の一実施例で、インバータ主回路の1
相分、例えばUVWの3相のうちのU相分だけを示した
もので、第1図はその回路図、第2図はユニットの正面
図、第3図は第2図のA−A線からみた側面図、そして
第4図は同じくB−B線からみた側面図であり、これら
の図において、 IA〜IFはTRM、2A〜2Fはス
ナバ回路、3は直1lJ(+)コモンバー、4は交流側
(U相)コモンバー%5は直流側(−)コモンバー、6
は直流側(+)主回路端子、7は直流側(−)主回路端
子、8は交流側(U出力)主回路、9は交流負荷、10
はペースドライブ回路%11 、12はパワートランジ
スタ、13は冷却片(フィン)、14A〜14D。
施例により詳細に説明する。なお、以下に説明する実施
例は、インバータ主回路の直流電源間に直列接続された
2個のアームからなる相アームを、1個のパッケージ内
に自己消弧形半導体素子である2個のパワートランジス
タを封入してなるトランジスタモジュール(以下、TR
M、!:いう)で構成したもので、第1図ないし第4図
はいずれも本発明の一実施例で、インバータ主回路の1
相分、例えばUVWの3相のうちのU相分だけを示した
もので、第1図はその回路図、第2図はユニットの正面
図、第3図は第2図のA−A線からみた側面図、そして
第4図は同じくB−B線からみた側面図であり、これら
の図において、 IA〜IFはTRM、2A〜2Fはス
ナバ回路、3は直1lJ(+)コモンバー、4は交流側
(U相)コモンバー%5は直流側(−)コモンバー、6
は直流側(+)主回路端子、7は直流側(−)主回路端
子、8は交流側(U出力)主回路、9は交流負荷、10
はペースドライブ回路%11 、12はパワートランジ
スタ、13は冷却片(フィン)、14A〜14D。
15 A〜15 Dは取付用支柱、16はスナバ回路用
プリント配線基板、17はベースドライブ回路用プリン
ト配線基板、18A〜18L 、 19A 、 19L
はコネクタ、21− Z3はそれぞれスナバ回路用のダ
イオード、コンデンサ、抵抗器である。
プリント配線基板、17はベースドライブ回路用プリン
ト配線基板、18A〜18L 、 19A 、 19L
はコネクタ、21− Z3はそれぞれスナバ回路用のダ
イオード、コンデンサ、抵抗器である。
これらの図から明らかなように、この実施例はインバー
タ主回路の各アーム当り6個のトランジスタ11と12
を用いたもので、従って、各相アーム当り6個のTRM
IA〜IFが用いられているものである。なお、直流側
端子6と交流側端子8゜および直流側端子7と交流側端
子80間に接続されたスイッチング素子をそれぞれ単に
アームと呼び、これらアームを2側腹列てして直流側端
子6゜7間に接続されたものを相アームと呼ぶ。従って
、この実施例では、各アームは6個のトランジスタの並
列接続回路からなり、相アームは6個のTRMの並列接
続回路からなることになる。
タ主回路の各アーム当り6個のトランジスタ11と12
を用いたもので、従って、各相アーム当り6個のTRM
IA〜IFが用いられているものである。なお、直流側
端子6と交流側端子8゜および直流側端子7と交流側端
子80間に接続されたスイッチング素子をそれぞれ単に
アームと呼び、これらアームを2側腹列てして直流側端
子6゜7間に接続されたものを相アームと呼ぶ。従って
、この実施例では、各アームは6個のトランジスタの並
列接続回路からなり、相アームは6個のTRMの並列接
続回路からなることになる。
TRMIAないしIFは、第2図及び第3図て示すよう
に、冷却片130表面に並べて、熱伝達が充分に保たれ
るようにして取付けられている。そして、それらの各端
子はコモンノ<−3,4,5によって、充分に配線イン
ダクタンスが小さくなるようにし℃相互に接続され、さ
らに、それぞれ直流側主回路端子6,7と交流側主回路
端子8に配線されている。
に、冷却片130表面に並べて、熱伝達が充分に保たれ
るようにして取付けられている。そして、それらの各端
子はコモンノ<−3,4,5によって、充分に配線イン
ダクタンスが小さくなるようにし℃相互に接続され、さ
らに、それぞれ直流側主回路端子6,7と交流側主回路
端子8に配線されている。
スナバ回路2A〜2FはそれぞれがTRMIA〜IFK
対応してダイオード21とコンデンサ四、それに抵抗器
nで構成され、第2図に示すよ5K。
対応してダイオード21とコンデンサ四、それに抵抗器
nで構成され、第2図に示すよ5K。
冷却片131C対して4本の支柱4A〜4Dで取付けら
れているプリント配線基板16の上に配設されており、
さらに、このときのプリント配線基板16上での各スナ
バ回路2八〜2Fの配置位置は、第4図に示すように、
冷却片13上での各TRMIA〜IFの配置位置に合わ
せたものとなっている。そして、これらのスナバ回路2
八〜2Fのそれぞれは、第2図、第3図、第4図から明
らかなように導線a、bKよって対応するTRMIA
〜xFのそれぞれの端子に直接接続されている。このと
き。
れているプリント配線基板16の上に配設されており、
さらに、このときのプリント配線基板16上での各スナ
バ回路2八〜2Fの配置位置は、第4図に示すように、
冷却片13上での各TRMIA〜IFの配置位置に合わ
せたものとなっている。そして、これらのスナバ回路2
八〜2Fのそれぞれは、第2図、第3図、第4図から明
らかなように導線a、bKよって対応するTRMIA
〜xFのそれぞれの端子に直接接続されている。このと
き。
点検、保守などに際してプリント配線基板16が容易に
取り外しできるように、これらの導線a、bのスナバ回
路2A〜2Fに対する接続部には、ファストン端子(商
品名)などと呼ばれるワンタッチで着脱が可能なコネク
タ18A〜18Lが設けられ、ている。
取り外しできるように、これらの導線a、bのスナバ回
路2A〜2Fに対する接続部には、ファストン端子(商
品名)などと呼ばれるワンタッチで着脱が可能なコネク
タ18A〜18Lが設けられ、ている。
ベースドライブ回路IOはプリント配線基板17上に配
設され、それぞれのTRMIA〜IFのベースに対する
接続は導線Cによって行なわれるが。
設され、それぞれのTRMIA〜IFのベースに対する
接続は導線Cによって行なわれるが。
ここでも、この基板17の取り外しのために、ワンタッ
チ着脱形のコネクタ19A〜19L(なお、19Bない
し19には図には表われていない)が使用されている。
チ着脱形のコネクタ19A〜19L(なお、19Bない
し19には図には表われていない)が使用されている。
そして、この基板17は支柱15 A〜15D(なお、
15 B? 15 Cは図には表われていたい)によ
って、さらには支柱14A〜14 Dを介して冷却片1
3に取り付けられている。
15 B? 15 Cは図には表われていたい)によ
って、さらには支柱14A〜14 Dを介して冷却片1
3に取り付けられている。
以上の結果、この実施例では、インバータ主回路の1相
分が、スナバ回路、ベースドライブ回路も含めて冷却片
上にモジュール化されるから、交流負荷9に応じて、そ
れが単相交流負荷なら2相分、3相交流負荷なら3相分
、それぞれ使用すれば、直流電源から可変周波数交流電
力を得、それを負荷に供給することができる。
分が、スナバ回路、ベースドライブ回路も含めて冷却片
上にモジュール化されるから、交流負荷9に応じて、そ
れが単相交流負荷なら2相分、3相交流負荷なら3相分
、それぞれ使用すれば、直流電源から可変周波数交流電
力を得、それを負荷に供給することができる。
そして、この実施例では、TRMIA〜IFのそれぞれ
と、プリント配線基板16に搭載しであるスナバ回路2
A〜2Fのそれぞれとは、いずれの組合わせにおいても
全て同じ位置関係となっており、従って、この実施例に
よれば全てのTRMに対するスナバ回路の配線長は全部
同一になり、かつ、各T几MKそれぞれのスナバ回路が
対向しているため、それぞれの間での配線長もほぼ最短
寸法のものとすることができ、配線インダクタンスは同
一、かつ充分に小さな値のものとなり、この結果、スナ
バ回路による電圧吸収機能が各TRMKついて均一に、
しかも充分に得えられ、TRMの並列接続個数増加によ
る定格容量の増大を充分圧得ることができる。
と、プリント配線基板16に搭載しであるスナバ回路2
A〜2Fのそれぞれとは、いずれの組合わせにおいても
全て同じ位置関係となっており、従って、この実施例に
よれば全てのTRMに対するスナバ回路の配線長は全部
同一になり、かつ、各T几MKそれぞれのスナバ回路が
対向しているため、それぞれの間での配線長もほぼ最短
寸法のものとすることができ、配線インダクタンスは同
一、かつ充分に小さな値のものとなり、この結果、スナ
バ回路による電圧吸収機能が各TRMKついて均一に、
しかも充分に得えられ、TRMの並列接続個数増加によ
る定格容量の増大を充分圧得ることができる。
また、この実施例によれば、上記したように。
スメバ回路がそれぞれのT RM K対して同一の位置
関係、配線関係にあるため、ターンオフ時での各TRM
の電圧、電流の違いは、これらの素子間での特性の差に
起因する不平衡分だけとすることができるから、これら
TRMの特性1例えば直流電流増幅率などを揃えてやる
だけでさらに不平衡を少くすることができ、容量アップ
を充分に得ることができる。
関係、配線関係にあるため、ターンオフ時での各TRM
の電圧、電流の違いは、これらの素子間での特性の差に
起因する不平衡分だけとすることができるから、これら
TRMの特性1例えば直流電流増幅率などを揃えてやる
だけでさらに不平衡を少くすることができ、容量アップ
を充分に得ることができる。
さらに、この実施例6てよれば、スナバ回路がそれに対
する配線状態も含めてほとんど相似な6個の回路装置に
分割されているため、単純にいってスナバ回路の配線に
よる影響も1/6になり、この面でもスナバ回路による
電圧吸収能力を充分に高めることができる。
する配線状態も含めてほとんど相似な6個の回路装置に
分割されているため、単純にいってスナバ回路の配線に
よる影響も1/6になり、この面でもスナバ回路による
電圧吸収能力を充分に高めることができる。
なお、この実施例では、スナバ回路2八〜2Fがプリン
ト配線基板16によりプリント回路化されているため、
従来のように、スナバ回路の構成部品であるダイオード
21、コンデンサn、抵抗器田などをそれぞれ単品のま
まで組立配線する場合に比して、スペース7アクタや組
立性を改善することができる。
ト配線基板16によりプリント回路化されているため、
従来のように、スナバ回路の構成部品であるダイオード
21、コンデンサn、抵抗器田などをそれぞれ単品のま
まで組立配線する場合に比して、スペース7アクタや組
立性を改善することができる。
また、この実施例によれば、配線長が同一の部分が多く
なるから、導線用の電線を用意する場合でのi!線の切
断作業や端子部処理作業の機械化が容易になり、コスト
ダウンを図ることができる。
なるから、導線用の電線を用意する場合でのi!線の切
断作業や端子部処理作業の機械化が容易になり、コスト
ダウンを図ることができる。
ところで、上記実施例では、TRMの並列接続個数が6
の場合について説明したが、本発明におけるこのTRM
などの半導体素子の並列接続個数は6に限ることはなく
、2個以上の任意の個数として実施可能なことはいうま
でもない。
の場合について説明したが、本発明におけるこのTRM
などの半導体素子の並列接続個数は6に限ることはなく
、2個以上の任意の個数として実施可能なことはいうま
でもない。
以上説明したように1本発明によれば、インバータ主回
路のアームを並列接続した複数の半導体素子で構成した
場合でも、スナバ回路による電圧吸収機能を充分良好に
、しかも各半導体素子ごとに均一に保つことができるか
ら、従来技術の欠点を除き、半導体素子の並列接続によ
るインバータ容量の増大を充分に図ることができる。
路のアームを並列接続した複数の半導体素子で構成した
場合でも、スナバ回路による電圧吸収機能を充分良好に
、しかも各半導体素子ごとに均一に保つことができるか
ら、従来技術の欠点を除き、半導体素子の並列接続によ
るインバータ容量の増大を充分に図ることができる。
第1図は本発明によるインバータ容量の一実施例を示す
回路図、第2図は本発明の一実施例を示す主回路ユニッ
トの正面図、第3図は第2図のA−A線からみた側面図
、第4図は同じくB−B線からみた側面図である。 IA〜IF・・・・・・TR,M()ランジスタモシー
ル入2八〜2F・・・・・・スナバ回Wr、 3 、4
、5・・・・・・コモンバー、6,7,8・・・・・
・主回路端子、9・・・・・・交流負荷、10・・・・
・・ベースドライブ回路、 11 、12・・・・・・
パワートランジスタ、13・・・・・・冷却片、16
、17・・・・・・プリント配線基板。雫4戸呑子 第2図 A iB −AI−B 13図
回路図、第2図は本発明の一実施例を示す主回路ユニッ
トの正面図、第3図は第2図のA−A線からみた側面図
、第4図は同じくB−B線からみた側面図である。 IA〜IF・・・・・・TR,M()ランジスタモシー
ル入2八〜2F・・・・・・スナバ回Wr、 3 、4
、5・・・・・・コモンバー、6,7,8・・・・・
・主回路端子、9・・・・・・交流負荷、10・・・・
・・ベースドライブ回路、 11 、12・・・・・・
パワートランジスタ、13・・・・・・冷却片、16
、17・・・・・・プリント配線基板。雫4戸呑子 第2図 A iB −AI−B 13図
Claims (1)
- 【特許請求の範囲】 1、インバータ主回路の各アームの半導体装置を互に並
列接続した複数個の自己消弧形半導体素子で構成したイ
ンバータ装置において、上記各アームごとの自己消弧形
半導体素子の個数と同じ個数のスナバ回路をインバータ
主回路の各相アーム毎に設け、上記複数個の自己消弧形
半導体素子のそれぞれとスナバ回路のそれぞれとの間の
配線条件がほぼ同一となるように構成したことを特徴と
するインバータ装置。 2、特許請求の範囲第1項において、上記複数個のスナ
バ回路が、上記各相アームごとの自己消弧形半導体素子
の平面配置とほぼ同じ配置状態でプリント配線基板上に
取付けられていることを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60154297A JP2564267B2 (ja) | 1985-07-15 | 1985-07-15 | インバ−タ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60154297A JP2564267B2 (ja) | 1985-07-15 | 1985-07-15 | インバ−タ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6218982A true JPS6218982A (ja) | 1987-01-27 |
JP2564267B2 JP2564267B2 (ja) | 1996-12-18 |
Family
ID=15581052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60154297A Expired - Fee Related JP2564267B2 (ja) | 1985-07-15 | 1985-07-15 | インバ−タ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2564267B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0743744A2 (de) * | 1995-05-19 | 1996-11-20 | Thyssen Aufzüge Gmbh | Stromrichter |
JP2001258266A (ja) * | 2000-03-08 | 2001-09-21 | Toshiba Corp | インバータ制御ユニットおよびインバータ制御装置 |
JP2005304158A (ja) * | 2004-04-09 | 2005-10-27 | Central Japan Railway Co | 超電導磁気浮上式鉄道用自励式電力変換装置における自己消弧型素子の多直列接続回路 |
JP2014113053A (ja) * | 2014-03-20 | 2014-06-19 | Hitachi Automotive Systems Ltd | 電力変換装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752386A (en) * | 1980-09-16 | 1982-03-27 | Hitachi Ltd | Semiconductor device |
-
1985
- 1985-07-15 JP JP60154297A patent/JP2564267B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752386A (en) * | 1980-09-16 | 1982-03-27 | Hitachi Ltd | Semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0743744A2 (de) * | 1995-05-19 | 1996-11-20 | Thyssen Aufzüge Gmbh | Stromrichter |
EP0743744A3 (de) * | 1995-05-19 | 1997-06-25 | Thyssen Aufzuege Gmbh | Stromrichter |
JP2001258266A (ja) * | 2000-03-08 | 2001-09-21 | Toshiba Corp | インバータ制御ユニットおよびインバータ制御装置 |
JP2005304158A (ja) * | 2004-04-09 | 2005-10-27 | Central Japan Railway Co | 超電導磁気浮上式鉄道用自励式電力変換装置における自己消弧型素子の多直列接続回路 |
JP2014113053A (ja) * | 2014-03-20 | 2014-06-19 | Hitachi Automotive Systems Ltd | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2564267B2 (ja) | 1996-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153708B2 (en) | Three-level power converter | |
US4975825A (en) | Stacked power converter | |
US5512782A (en) | Semiconductor device for DC/AC converter | |
US9093923B2 (en) | Three-level converter having phase bridge arm | |
JP4765017B2 (ja) | Ac−ac電力変換装置 | |
EP2717454B1 (en) | Power conversion device | |
US4809153A (en) | Low-inductance bus bar arrangement | |
JPS589349A (ja) | Gtoスタツク | |
JPH09219970A (ja) | 半導体電力変換装置 | |
HUT68302A (en) | Inverter, especially a 3-point inverter | |
US5835362A (en) | Current conductor arrangement | |
US5119286A (en) | Modular circuit board | |
US4975824A (en) | Power converter circuit board | |
JPS6218982A (ja) | インバ−タ装置 | |
US4979090A (en) | Power converter circuit board | |
JP2004096974A (ja) | スナバモジュールおよび電力変換装置 | |
JP6526361B2 (ja) | 電力変換装置 | |
JP2013042663A (ja) | 三相電力変換装置 | |
JPH0671063B2 (ja) | 大電力半導体装置 | |
JP4468614B2 (ja) | 電力用半導体装置 | |
JP6720601B2 (ja) | 電力変換装置 | |
WO2019026369A1 (ja) | インバータ装置 | |
JPH0756629Y2 (ja) | 半導体スイッチ素子のスナバ回路 | |
JPS63157677A (ja) | ブリツジ形インバ−タ装置 | |
JPH08140363A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |