JPS62176325A - Electronic switch circuit - Google Patents
Electronic switch circuitInfo
- Publication number
- JPS62176325A JPS62176325A JP1929386A JP1929386A JPS62176325A JP S62176325 A JPS62176325 A JP S62176325A JP 1929386 A JP1929386 A JP 1929386A JP 1929386 A JP1929386 A JP 1929386A JP S62176325 A JPS62176325 A JP S62176325A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- circuit
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 244000309466 calf Species 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子スイッチ回路、特に信号切換あるいはＤ
Ｃ電圧切換時の開閉に使用する電子スイッチ回路に関す
る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to electronic switch circuits, particularly signal switching or
This invention relates to an electronic switch circuit used for opening and closing when switching C voltage.
一般的に信号切換のスイッチ回路は、スイッチの開閉に
際してスイッチ開閉時のノイズ（グリッチノイズ）を低
減する目的であらかじめ設定した基準電圧レベルに同期
してスイッチの開閉をコントロールすることが行なわれ
ている。In general, signal switching circuits control the opening and closing of switches in synchronization with a preset reference voltage level in order to reduce noise (glitch noise) when the switch opens and closes. .
第３図に従来の電子スイッチ回路の一例を示す。FIG. 3 shows an example of a conventional electronic switch circuit.
第３図に示す例は、入力端千人と出力端子Ｂを備えたス
イッチ１６と、スイッチ１６の入力端子 ・Ａに
印加される入力信号と、端子Ｃで設定される基準電圧レ
ベルとを比較し、入力端千人に印加される入力信号のレ
ベルが基準電圧レベルと同値となるタイミングを検出す
る基準レベル検出回路１７と、端子りにスイッチコント
ロール信号が入力された後、基準レベル検出回路１７の
出力信号に同期しスイッチ１６を開閉するコントロール
回路１８とによ多構成されていた。The example shown in FIG. 3 is a switch 16 with an input terminal and an output terminal B, and the input signal applied to the input terminal A of the switch 16 is compared with the reference voltage level set at the terminal C. The reference level detection circuit 17 detects the timing when the level of the input signal applied to the input terminal becomes the same value as the reference voltage level, and the reference level detection circuit 17 detects the timing when the level of the input signal applied to the input terminal becomes the same value as the reference voltage level. The control circuit 18 opens and closes the switch 16 in synchronization with the output signal of the switch 16.
このような従来の電子スイッチ回路においては、開閉す
べき入力信号の周波数が低い場合や、 ＤＣ信号である
場合スイッチのコントロール信号が入力されても基準レ
ベル検出回路１７の検出信号が出力されないことがあシ
、スイッチの応答スピードが遅いとか、スイッチが開閉
しないという欠点があった。In such conventional electronic switch circuits, if the frequency of the input signal to be opened/closed is low or if it is a DC signal, the detection signal of the reference level detection circuit 17 may not be output even if the switch control signal is input. However, there were drawbacks such as the switch's response speed being slow and the switch not opening or closing.
本発明は、このような問題を解決した電子スイッチ回路
を提供することを目的とする。An object of the present invention is to provide an electronic switch circuit that solves these problems.
本発明は、スイッチ回路、基準レベル検出回路。 The present invention relates to a switch circuit and a reference level detection circuit.
コントロール回路とタイマー回路によシ構成される。ス
イッチの入力に低周波の信号または、 ＤＣ信号が入力
された場合ある一定時間経りても基準レベル検出回路が
動作しない場合は、コントロール回路の入力信号により
、タイマー回路が動作し、タイマー回路出力信号により
スイッチを強制的に開閉することが可能になる。It consists of a control circuit and a timer circuit. If a low frequency signal or a DC signal is input to the input of the switch, and the reference level detection circuit does not operate after a certain period of time, the timer circuit operates according to the input signal of the control circuit, and the timer circuit outputs. The signal allows the switch to be forced open or closed.
〔実施例〕 次に１本発明について図面を参照して説明する。〔Example〕 Next, one embodiment of the present invention will be explained with reference to the drawings.
第１図は、本発明の１実施例のブロック図である。この
電子スイッチ回路は、スイッチ１と、入力端子Ａの入力
信号と端子Ｃの基準電圧レベルとを比較し、同値となる
タイミングを検出する基準レベル検出回路２と、該検出
回路２の出力信号と端子りのコントロール信号と同期を
とるコントロール回路３と、コントロール信号によシ一
定時間後、コントロール回路３にスイッチ開閉信号を出
力するタイマー回路４全備える。FIG. 1 is a block diagram of one embodiment of the present invention. This electronic switch circuit includes a switch 1, a reference level detection circuit 2 that compares an input signal at an input terminal A with a reference voltage level at a terminal C, and detects the timing at which the input signal at an input terminal A and a reference voltage level at a terminal C become the same, and an output signal from the detection circuit 2. The device includes a control circuit 3 that synchronizes with a control signal from a terminal, and a timer circuit 4 that outputs a switch opening/closing signal to the control circuit 3 after a certain period of time according to the control signal.
第２図に、第１図の電子スイッチ回路のさらに詳細な回
路図を示す。基準レベル検出回路２にコンパレータを用
い、コントロール回％ ３ ＦＣ’ｒ・７りてラフ０ツ
ブ（以下Ｔ ／ ］！’ Ｆと記す）７，８と。FIG. 2 shows a more detailed circuit diagram of the electronic switch circuit of FIG. A comparator is used in the reference level detection circuit 2, and the control times % 3 FC'r.7 are rough 0 (hereinafter referred to as T/]!'F) 7 and 8.
インバータ９と、排他的ＯＲ回路ｌＯと、Ｏ几回路１１
と、Ｄ・フリッグ７０ツブ（以下Ｄ／ＦＦと記す）１２
を用いた。また、タイマー回路４には抵抗１３と容量１
４と、排他的ＮｏＯＲ回路５を用いた。Inverter 9, exclusive OR circuit 1O, and OR circuit 11
and D. Frigg 70 tubes (hereinafter referred to as D/FF) 12
was used. Also, the timer circuit 4 includes a resistor 13 and a capacitor 1.
4 and an exclusive NoOR circuit 5 were used.
入力端子Ａよシ交流の入力信号が入力されると、入力端
子Ａの信号レベルと端子Ｃの基準電圧レベルとを基準レ
ベル検出回路２で比較し、入力端子Ａの入力信号のレベ
ルが基準電圧レベルをクロスするとＴ／ＦＦ７、または
Ｔ／ＦＦｇが動作し、Ｔ／ＦＦ７またはＴ／ＦＦｇの出
力が変化するため、排他的ＯＲ回路１０が出力Ｈレベル
を出力し、排他的ＯＲ回路１０の出力によｌ）／ＦＦ１
２が端子りのコントロール信号の値を読み込み、Ｄ／Ｆ
Ｆ１２のＱ端子に出力し、信号の切換スイッチ５を開閉
する。When an AC input signal is input from input terminal A, the signal level of input terminal A and the reference voltage level of terminal C are compared in the reference level detection circuit 2, and the level of the input signal of input terminal A is determined as the reference voltage. When the levels are crossed, T/FF7 or T/FFg operates and the output of T/FF7 or T/FFg changes, so the exclusive OR circuit 10 outputs an H level output, and the output of the exclusive OR circuit 10 Yol)/FF1
2 reads the value of the control signal of the terminal, and the D/F
The signal is output to the Q terminal of F12, and the signal changeover switch 5 is opened and closed.
入力端子ＡにＤＣの入力が入力されると、この入力信号
のレベルが基準電圧レベルをクロスせず、また、低周波
交流の入力信号が入力端千人に入力されると、基準レベ
ル検出回路２の変化する周期が長い為、基準レベル検出
回路２が’Ｊ”／ＦＦ７゜Ｔ ／ Ｆ Ｆ Ｂヘクロッ
クを送れないとか、Ｔ／ＦＦ’７、’１１’／ＦＦｓの
クロックの周波数が低い場合がある。この様な場合、ス
イッチのコントロール端子りの信号レベルの変化を抵抗
１３と、容＃、１４によシある時定数を持たせることに
ょシ、その抵抗１３の両端の電位差がなくなりた時に排
他的ＮＯＲ回路１５の出力がＨレベルを出力するため、
Ｄ／ＦＦ１２が駆動し、信号切換スイッチ５を開閉する
。When a DC input is input to input terminal A, the level of this input signal does not cross the reference voltage level, and when a low frequency AC input signal is input to input terminal A, the reference level detection circuit If the reference level detection circuit 2 cannot send the clock to 'J'/FF7゜T/FFB because the changing period of 2 is long, or if the frequency of the clock of T/FF'7, '11'/FFs is low. In such a case, it is necessary to make the change in the signal level at the control terminal of the switch have a certain time constant in the resistor 13 and the capacitors #14, so that the potential difference between both ends of the resistor 13 disappears. Since the output of exclusive NOR circuit 15 outputs H level at times,
The D/FF 12 is driven to open and close the signal changeover switch 5.
以上説明したように、本発明は、電子スイッチにタイマ
ー回路を具備することによシ、交流信号に対しては、基
準レベルとのクロスポイントと同期し、信号切換スイッ
チを開閉する為、スイッチのグリッチノイズを低減する
。また、開閉すべき信号の周波数が低い場合やＤＣ信号
である場合、スイッチのコントロール信号によシ一定時
間経過後強制的に信号切換スイッチを開閉できるという
効果がある。As explained above, the present invention provides an electronic switch with a timer circuit, so that the switch opens and closes in synchronization with the cross point with the reference level for AC signals. Reduce glitch noise. Furthermore, when the frequency of the signal to be opened/closed is low or it is a DC signal, there is an effect that the signal changeover switch can be forcibly opened/closed after a certain period of time according to the control signal of the switch.
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図、第２図は第１
図の電子スイッチ回路を詳細に示すブロック図、第３図
は従来例のブロック図である。
１・・・・・・信号切換スイッチ、２・・四基準レベル
検出回路、３・・・・・・コントロール回路、４・・・
・・・タイマー回路、Ａ・・・・・・入力端子、Ｂ・・
・・・・出力端子、Ｃ・・・・・・基準レベル入力端子
、Ｄ・・・・・・コントロール信号端子。
代理人 弁理士 内 原 ２・
日・ 、
学Ｉ 図
！−・ａ号４万斗史スイッケ Ａ９０．入ｎ恕箔
壬４−０．り？マー回前’ｐ ｏ−・・コ
シ１ｖ−１しも号帽ｒ子牛２ 回[Brief Description of the Drawings] Fig. 1 is a block diagram of one embodiment of the present invention, and Fig. 2 is a block diagram of an embodiment of the present invention.
FIG. 3 is a block diagram showing details of the electronic switch circuit shown in FIG. 3, and FIG. 3 is a block diagram of a conventional example. 1... Signal selection switch, 2... Four reference level detection circuits, 3... Control circuit, 4...
...Timer circuit, A...Input terminal, B...
...Output terminal, C...Reference level input terminal, D...Control signal terminal. Agent Patent Attorney Uchihara 2, Japanese, Academic I Figure! -・A No. 4 Mantoji Suikke A90. Enter n Kyou Hakumi 4-0. the law of nature? Mar times ago'p o-... Koshi 1v-1 Shimogo hat r calf 2 times
Claims (1)
イッチ回路と、該信号と基準電圧レベルを比較し、該信
号が基準電圧レベルと同値となるタイミングを検出する
基準レベル検出回路と、スイッチ回路の開閉コントロー
ル信号と基準レベル検出回路出力信号との同期をとり、
スイッチを開閉するスイッチコントロール回路を有する
電子スイッチ回路において、開閉コントロール信号によ
り一定時間に強制的にスイッチ回路を開閉させるタイマ
ー回路を前記スイッチコントロール回路が有することを
特徴とする電子スイッチ回路。A switch circuit made up of transistors that turns on and off the signal, a reference level detection circuit that compares the signal with a reference voltage level and detects when the signal becomes the same value as the reference voltage level, and a switch circuit opening/closing control. Synchronize the signal with the reference level detection circuit output signal,
1. An electronic switch circuit having a switch control circuit for opening and closing a switch, characterized in that the switch control circuit has a timer circuit for forcibly opening and closing the switch circuit at a fixed time using an opening/closing control signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1929386A JPS62176325A (en) | 1986-01-30 | 1986-01-30 | Electronic switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1929386A JPS62176325A (en) | 1986-01-30 | 1986-01-30 | Electronic switch circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62176325A true JPS62176325A (en) | 1987-08-03 |
Family
ID=11995380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1929386A Pending JPS62176325A (en) | 1986-01-30 | 1986-01-30 | Electronic switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62176325A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110726931A (en) * | 2019-11-01 | 2020-01-24 | 北京小米移动软件有限公司 | On-off detection circuit of flash switch and electronic equipment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728409A (en) * | 1980-07-28 | 1982-02-16 | Sony Corp | Muting circuit |
-
1986
- 1986-01-30 JP JP1929386A patent/JPS62176325A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728409A (en) * | 1980-07-28 | 1982-02-16 | Sony Corp | Muting circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110726931A (en) * | 2019-11-01 | 2020-01-24 | 北京小米移动软件有限公司 | On-off detection circuit of flash switch and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009450A (en) | Data Synchronization System and Method | |
| CA2131104A1 (en) | Signal Processing Device Having PLL Circuits | |
| JPS62245814A (en) | Pulse circuit | |
| KR880000880A (en) | Comparator | |
| US4479065A (en) | Chattering preventive circuit | |
| JPS62176325A (en) | Electronic switch circuit | |
| JPH04284021A (en) | Output circuit | |
| KR970076821A (en) | Latch circuit | |
| JPH04306013A (en) | Latch circuit device | |
| JPH0362611A (en) | Clock generating circuit | |
| JPH01191548A (en) | Frequency detection type demodulation circuit | |
| JPH03204222A (en) | Clock driver circuit | |
| JP2692394B2 (en) | Phase frequency comparator | |
| JP2818417B2 (en) | Static flip-flop circuit | |
| JPS5815237U (en) | synchronizer | |
| JPH0323710A (en) | Delay circuit | |
| JP2002261590A (en) | Delay unit | |
| JPS6029244Y2 (en) | Dynamic frequency divider circuit | |
| JPS6243409Y2 (en) | ||
| JP3237859B2 (en) | Dynamic frequency divider | |
| JPH0563519A (en) | Flip-flop circuit | |
| JPH04369119A (en) | Complementary output gate | |
| JPS6177420A (en) | Phase comparator circuit | |
| JPS60117820A (en) | Input circuit | |
| JPH01212018A (en) | Pulse noise elimination circuit |