JPS62164093A - Keying speed detection circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は鍵の押鍵速度に応じて音量・音質等が変化する
電子楽器において、鍵の押鍵速度を検出する回路方式に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a circuit system for detecting the speed of key depression in an electronic musical instrument whose volume, tone quality, etc. change depending on the speed of key depression.

従来の技術 近年の電子鍵盤楽器は、押鍵速度に応じて楽音出力の音
量・音質等を変化させるものが多数小ており、特に優れ
たものは化ピアノの表現力Ｋまで迫る電子ピアノも登場
している。Conventional technology In recent years, there are many small electronic keyboard instruments that change the volume and quality of the musical sound output depending on the speed at which the keys are pressed, and particularly excellent ones have appeared, such as electronic pianos whose expressive power approaches K of that of a digital piano. are doing.

ところで、鍵盤の押鍵速度を検出する方法としては、従
来から１各鍵ごとにコンデンサ・抵抗を付けたコンデン
サの充放電利用型や磁石とコイルを組み合わせた誘導起
電力利用型が提案されているが、両者ともコスト・信頼
性等の面で問題があり、近年は鍵盤ごとにトランスファ
ー・スイッチ等を付けて第１の接点から第２の接点まで
の時間差をカウンタで計測することによシ１押鍵速度を
検出する方法が一般的になってきており、出願人は検出
しだ押鍵速度情報をメモリーに記憶し１　このメモリー
を鍵盤数よシ充分少ない発音チャネル数程度に限定し、
押鍵動作に入った鍵から優先的にメモリーを割当てる等
の処理を行なうことにより、メモリーの節約を計ること
ができる押鍵速度検出回路を出願した（特願昭６０−１
１６１２５号）。By the way, as methods for detecting the speed at which keys are pressed on a keyboard, conventionally proposed methods include charging and discharging a capacitor with a capacitor/resistance attached to each key, and a method using induced electromotive force using a combination of a magnet and a coil. However, both methods have problems in terms of cost and reliability, and in recent years, a transfer switch has been attached to each keyboard and the time difference from the first contact to the second contact is measured using a counter. The method of detecting the key pressing speed is becoming common, and the applicant stores the detected key pressing speed information in a memory.1 This memory is limited to the number of sounding channels, which is sufficiently smaller than the number of keys.
An application was filed for a key press speed detection circuit that can save memory by performing processing such as allocating memory preferentially from the key that is being pressed (Patent Application No. 1, 1983).
No. 16125).

発明が解決しようとする問題点 しかしながら、上記従来の押鍵速度検出回路では、メモ
リーのチャネル数を越えて押鍵操作された場合例えば連
弾時のような場合には１押鍵速度情報をメモリーに記憶
することができず、メモリーが次に空くまでの間、カウ
ント値は無視されてしまい実際の値よりも小さくなって
しまう。従って、押鍵速度が実際よりも大きく検出され
てしまい自然な発音ができないといっだ問題点を有して
いた。Problems to be Solved by the Invention However, in the above-mentioned conventional key press speed detection circuit, when a key press operation exceeds the number of channels in the memory, such as when playing duet, one key press speed information is not stored in the memory. It cannot be stored, and the count value is ignored until the memory is freed again, making it smaller than the actual value. Therefore, there is a problem in that the key pressing speed is detected to be higher than the actual speed, and natural pronunciation cannot be produced.

本発明は上記問題点を解決するためになされたもので、
メモリーの数を越えて押鍵操作された場合には、その事
を正しく表わし、不自然な発音をさせないようにするこ
とができる押鍵速度検出回路を提供することを目的とす
る、 問題点を解決するだめの手段 本発明は上記従来の問題点を解決するために。The present invention has been made to solve the above problems,
The purpose of the present invention is to provide a key pressing speed detection circuit that can correctly indicate the number of pressed keys that exceed the memory limit and prevent unnatural pronunciations. Means for Solving the Problem The present invention aims to solve the above-mentioned conventional problems.

電子楽器の各鍵に対応して配設された離鍵、押鍵中、押
鍵完了状態を検出する押鍵状態検出部と、各鍵の押鍵状
態を時分割センシングするキーボードインターフェイス
部と、１鍵分の情報であるとコロのタッチデータとキー
ナンバーを格納するエリアを少なくとも発音チャネル数
以上持つメモリーと、押鍵中状態から離鍵状態に移った
チャネルを空きチャネルとしく以下、　Ｎｅｗ　ＯＦＦ
　処理という）、空きチャネル有りの時、新だに押鍵さ
れた鍵のキーナンバーをメモリーに格納する（以下、Ｎ
ｅｗ　ＯＮ処理という）キーナンバー作成部と、空きチ
ャネルなしの時の新たな押鍵についてエラー情報を記憶
するエラーフラグカウンタと、　　ＮｅｗＯＮ　あるい
はＮｅｗ　ＯＦＦ　処理時にタッチデータの値をクリア
し、押鍵中に同一キーナンバーに対応するタッチデータ
をある値になるまでインクリメントし、押鍵完了でその
時のタッチデータを保持するタッチデータ作成部とを備
えた構成のものである。a key press state detection unit that detects a key release state, a key press state, and a key press completion state that are arranged corresponding to each key of the electronic musical instrument, and a keyboard interface unit that performs time-sharing sensing of the key press state of each key; If it is information for one key, there is a memory that has an area for storing the touch data and key number of the key at least as many as the number of sounding channels, and the channel that has changed from the key-pressed state to the key-released state is considered an empty channel.Hereafter, New OFF
When there is an empty channel, the key number of the newly pressed key is stored in memory (hereinafter referred to as N processing).
A key number creation section (referred to as ew ON processing), an error flag counter that stores error information regarding a new key press when there is no free channel, and a key number creation section that clears the value of touch data during New ON or New OFF processing, and The touch data generating section includes a touch data creation section that increments the touch data corresponding to the same key number until it reaches a certain value and holds the touch data at that time when the key press is completed.

作用 上記手段による本発明の作用は次のようになる。action The effects of the present invention using the above means are as follows.

すなわち、メモリーに空きチャネルがある場合にはその
空きチャネルに新たに押鍵された鍵のキーナンバーと押
鍵速度情報を格納し、メモリーに空きチャネルがない場
合にはエラーフラグカウンタにエラー情報を格納して、
メモリーに空きチャネルができた時てこのエラー情報を
格納する。このだめメモリーのチャネルを越えて押鍵操
作されても１そのことをエラー情報として的確に保持す
ることができる。In other words, if there is an empty channel in the memory, the key number and key press speed information of the newly pressed key are stored in the empty channel, and if there is no empty channel in the memory, error information is stored in the error flag counter. Store it and
This error information is stored when a free channel becomes available in memory. Even if a key is pressed beyond the channels of this memory, this fact can be accurately retained as error information.

実施例 以下本発明の一実施例の押鍵速度検出回路について図面
を参照しながら説明する。Embodiment Hereinafter, a key press speed detection circuit according to an embodiment of the present invention will be described with reference to the drawings.

第１図は本発明の実施例における押鍵速度検出回路の全
体ブロックを示すものである。FIG. 1 shows an overall block diagram of a key press speed detection circuit according to an embodiment of the present invention.

第１図において、１は鍵盤、２はオンストロークの異な
る接点２−ｂ、２−ｃとコモン接点２−＆とから成り、
鍵の離鍵・押鍵中・押鍵完了状態を検出する押鍵状態検
出部、３は８８個の鍵盤１と押鍵状態検出部２のペアか
ら成る鍵盤ブロック、４′ｒ１８８個の押鍵状態検出部
２を時分割スキャンして、ＫＤｌ　、ＫＤ２（後述）を
作成するキーボードインターフェイス部、５はタッチデ
ータ（ＴＤＴ）作成部、６はキーナンバー（Ｋｅｙ　Ｎ
ｏ）作成部１７はメモリー、８１／′ｉエラーフラグ（
ＥＲＦ）カウンタで例えば２　ｂｉｔのフリップ７０ツ
ブよりなりメモリーアに空きチャネルがない場合に値２
がセットされる。９はメモリー７の内容を音源制御部１
ｏに転送するデータ転送部、音源制御部１ｏは音源部１
１を制御するＣＰＵ等で構成されている。１２はスピー
カである。In FIG. 1, 1 is a keyboard, 2 is composed of contacts 2-b, 2-c with different on-strokes, and a common contact 2-&,
A key pressed state detection unit detects whether a key is released, pressed, or completed; 3 is a keyboard block consisting of pairs of 88 keys 1 and pressed key state detection units 2; 4'r is 188 pressed keys; A keyboard interface unit time-divisionally scans the state detection unit 2 to create KDl and KD2 (described later), 5 is a touch data (TDT) creation unit, and 6 is a key number (Key N).
o) The creation unit 17 stores memory, 81/'i error flag (
ERF) counter, for example, if there is a 2-bit flip of 70, and there is no free channel in the memoria, the value is 2.
is set. 9 transfers the contents of the memory 7 to the sound source control unit 1.
The data transfer unit and sound source control unit 1o that are transferred to the sound source unit 1
It is composed of a CPU and the like that control 1. 12 is a speaker.

以上のよって構成された押鍵速度検出回路について第１
図〜第８図を用いてその動作を説明する。Regarding the key pressing speed detection circuit configured as described above, the first
The operation will be explained using FIGS.

第１図の鍵盤１にはストローク差のある押鍵状態検出部
２が取り付けられており、キーボードインターフェイス
部４は時分割で８８個の押鍵状態検出部２をスキャンし
てＫＤｌ　、ＫＤ２を作成する。ＫＤｌは接点２−ｂと
２−ＩＬが接触している時、ＫＤ２は接点２−Ｑと２−
ａが接触している時、その鍵に対応する時間（Ｉ　Ｋｅ
ｙ時間）だけＨレベルとなる。The keyboard 1 shown in Fig. 1 is equipped with a key depression state detection section 2 with stroke differences, and the keyboard interface section 4 scans the 88 key depression state detection sections 2 in a time-sharing manner to create KDl and KD2. do. When KDl is in contact with contacts 2-b and 2-IL, KD2 is in contact with contacts 2-Q and 2-IL.
When a is in contact, the time corresponding to that key (I Ke
It becomes H level for only y time).

第３図（１Ｌ）に−例としである速さで鍵盤ブロック３
４７）Ｋ８７３が押鍵された時＋７）ＫＤｌ、ＫＤ２を
示す。この場合、１スキャン時間をＱ、２６４　ｍ５ｅ
ｃとしてＫｅｙ　３の押鍵時間は０．２６４Ｘ１６＝４
．２Ｘ　２４　ｍ５ｅｏとなる。In Figure 3 (1L) - As an example, at a certain speed the keyboard block 3
47) When K873 is pressed +7) Indicates KDl and KD2. In this case, one scan time is Q, 264 m5e
As c, the pressing time of Key 3 is 0.264X16=4
．． 2X 24 m5eo.

第１図においてメモリー７の内容はＫＤｌ。In FIG. 1, the contents of memory 7 are KDl.

ＫＤ２をもとにしてＴＤＴ作成部ｓ　、　Ｋｅｙ　Ｎｏ
作成部６よシ作成される。第２図に詳細に示すように第
１図のメモリー７は１６ｂｉｔ×１６チヤネル構成とな
っており、Ｏ〜８７のＫＥＹ　Ｎｏ　（７ｂｉｔ）と○
〜１２７のＴＤＴ　（７１）工ｔ）と押鍵速度完了ビッ
ト、ＧＥＮＤ　（１ｂｉｔ）で１チヤネルを構成し１６
チヤネルのエリアを持っている。また、前述の例の場合
の処理の流れを第４図、第６図及び第６図で示し、メモ
リー７の内容の変化を第７図及び第８図に示す。TDT creation department based on KD2, Key No.
It is created by the creation section 6. As shown in detail in Fig. 2, the memory 7 in Fig. 1 has a 16 bit x 16 channel configuration, and KEY No.
~127 TDT (71) t), key press speed completion bit, and GEND (1 bit) constitute one channel, and 16
It has a channel area. Further, the flow of processing in the case of the above-mentioned example is shown in FIGS. 4, 6, and 6, and changes in the contents of the memory 7 are shown in FIGS. 7 and 8.

以下、図を参照しながら処理を説明していく。The process will be explained below with reference to the figures.

まず、電子ピアノの電源がオンされた時、リセット回路
が働らき（以上図示せず）、メモリー７の１６チヤネル
分のＣＥＮＤは’ＬｒＶベルにに＋５７　Ｎ。First, when the power of the electronic piano is turned on, the reset circuit is activated (not shown above), and the CEND for 16 channels of memory 7 is +57 N to 'LrV bell.

の上位２ｂｉｔはＨレベルに設定するようになっている
（第７図（＆）参照）。各キーに対応するＫｅｙＮＯは
Ｑ〜８７であり、Ｋｅｙ　Ｎｏの上位２　ｂｉｔをＨレ
ベルにすることによシ該チャネルを空きチャネルに指定
する。次にＫｅｙ　３が押されてＫＤｌが０→１となる
、即ち押鍵状態検出部２の接点２−すと２−　＆が接触
したとすると、第４図において。The upper two bits of are set to H level (see FIG. 7(&)). The Key No. corresponding to each key is Q to 87, and by setting the upper two bits of the Key No. to H level, the corresponding channel is designated as an empty channel. Next, suppose that Key 3 is pressed and KDl changes from 0 to 1, that is, the contacts 2- and 2-& of the key-press state detection section 2 are brought into contact, as shown in FIG.

１６チヤネルのうちで同じＫｅｙ　Ｎｏはなく（４−ａ
）、ＫＤ１＝１で（４−ｂ）、空きチャネルがあり（４
−ｃ）、またＥＲＦカウンタがリセットされており０な
ので（４−ａＬ空きチャネルである１ＣｈにＴＤＴ＝Ｏ
，に６ＹＮＯ＝３がストアされる（　ａ−ｅ　）　、　
（ａ−ｆ）。またこの時のメモリーの状態を第７図（ｂ
）に示す。次に１スキャン時間（０＋２６４　ｍ５ｅｃ
　）後、に６Ｙ３のＫＤｌが１なら第４図において、同
−Ｋｅｙ　Ｎｏがメモリーの１　ｃｈ　に有り（４−ａ
）、ＫＤ１＝１で（４−ｇ）。There is no same Key No among the 16 channels (4-a
), KD1=1 (4-b), and there is an empty channel (4
-c), and since the ERF counter has been reset to 0 (4-aL, TDT=O to 1Ch, which is an empty channel).
, 6YNO=3 is stored in (a-e),
(a-f). Also, the state of the memory at this time is shown in Figure 7 (b
). Next, 1 scan time (0+264 m5ec
), if KDl of 6Y3 is 1, then in Fig. 4, the same Key No. is in 1 channel of memory (4-a
), with KD1=1 (4-g).

ＣＥＮＤ＝Ｏで（４−ｈ　）、ＴＤＴ＝Ｏなので（４−
ｉ　）　、　（４−ｊ　）、１　ｃｈのＴＤＴがインク
リメントされて（４−ｋ　）、ＴＤＴ＝２となる。Since CEND=O (4-h) and TDT=O, (4-h
i), (4-j), the TDT of 1 channel is incremented (4-k) and becomes TDT=2.

この時のメモリーの状態を第７図（Ｃ）に示す。The state of the memory at this time is shown in FIG. 7(C).

このようにしてＴＤＴが１つづつインクリメントされて
ＴＤＴ＝１６となった時、ＫＤ２＝１゜部ち、押鍵状態
検出部２の接点２−１と２−？Ｌが接触したとすると第
６図において、ＫＤ２＝１で（６−１）　、同じＫｅｙ
　Ｎｏがメモリーにあれば（ｓ−ｂ）、そのメモリーの
同一チャネルのＣＥＮＤを１にする（５−ｃ）。この時
のメモリーの状態を第７図（＋１）に示す。In this way, when TDT is incremented one by one and TDT=16, KD2=1°, contacts 2-1 and 2-? of key press state detection section 2? If L is in contact, in Figure 6, KD2 = 1 (6-1) and the same Key
If No is in the memory (s-b), the CEND of the same channel in that memory is set to 1 (5-c). The state of the memory at this time is shown in FIG. 7 (+1).

これ以降、（、ＥＮＤ＝１なので第４図に戻って（４−
ｈ）、ＴＤＴはインクリメントされない。After this, (, END=1, so return to Figure 4 and (4-
h), TDT is not incremented.

また、押鍵状態検出部２の接点２−〇と２−２Ｌが接触
されずＴＤＴがインクリメントされ続けＴＤＴ＝１２６
と超える場合は、ＴＤＴばそれ以上インクリメントされ
ず（４−ｉ　）、ＴＤＴ＝１２６の値が保たれる。次に
Ｋｅｙ　３が離鍵されてＫＤ１＝０となると、第４図に
おいて、１ｃｈ　　目に同−Ｋｅｙ　Ｎｏ　カあり（４
−ａ）、ＫＤ１＝Ｏなので（４ｇ）、１ｃｈ　のＣＦ、
ＨＤを○とする（４−１）とともに、Ｋ６７　Ｎｏ　＋
７）上位２　ｂｉ、ｔをＨにして１ｃｈ　を空きチャネ
ルに指定する（４−ｍ）。この時のメモリーの状態を第
７図（６）に示す。In addition, the contacts 2-0 and 2-2L of the key press state detection unit 2 are not contacted and the TDT continues to be incremented. TDT=126
If the value exceeds , TDT is not incremented any more (4-i) and the value of TDT=126 is maintained. Next, when Key 3 is released and KD1=0, in Fig. 4, the same key number is present in the 1st channel (4
-a), Since KD1=O (4g), CF of 1ch,
In addition to marking HD as ○ (4-1), K67 No +
7) Set the upper 2 bits and t to H and designate 1ch as an empty channel (4-m). The state of the memory at this time is shown in FIG. 7 (6).

以上Ｋｅｙ　３のみが押された場合を説明したが、本実
施例では１１６鍵分（１６ｃｈ分）′１．での鍵の押鍵
速度を測定することが可能である。The case where only Key 3 is pressed has been described above, but in this embodiment, 116 keys (16 channels)'1. It is possible to measure the speed at which keys are pressed.

次に１６鍵を越えて押鍵された場合の動作について説明
する。Next, the operation when more than 16 keys are pressed will be explained.

第８図（ａ）に示すように１６個の釘が押鍵されている
時にはメモリー７のＫｅｙ　Ｎｏの上位２　ｂｉｔがＨ
レベルでなくなっており、メモリーに空きチャネルがな
いことを表わしている。As shown in Figure 8(a), when 16 nails are pressed, the upper 2 bits of the Key No. of memory 7 are H.
level, indicating that there are no free channels in memory.

この時、新たにＫｅｙ　３が押鍵されたとすると１既に
説明したようにＫＤ１＝１となり第４図において、１６
チヤネルのうちで同じＫｅｙ　Ｎｏはなく（４−ＩＬ）
、ＫＤ１＝１で（４−ｂ）を次のステップ（ａ−Ｃ）で
空きチャネルがないと判断され１ＥＲＦカウンタ８に値
２がセットされる（ａ−ｎ）が、メモリー７にはＴ　Ｄ
　Ｔ　＋Ｋｅｙ　Ｎｏは何ら格納されない。At this time, if Key 3 is pressed anew, KD1=1 and 16 in FIG.
No two channels have the same Key No. (4-IL)
, when KD1=1 (4-b), it is determined that there is no free channel in the next step (a-C), and the value 2 is set in the 1ERF counter 8 (a-n), but the memory 7 has T D
T +Key No is not stored at all.

従って１次回のスキャンまでに第８図（ｂ）に示すよう
にメモリー７に空きチャネルができていた場合（１６ｃ
ｈ　　を空きチャネルとして図示）には。Therefore, if there is an empty channel in memory 7 as shown in FIG. 8(b) by the first scan (16c
h is shown as a free channel).

ステップ（４−１１）、（４−ｂ）、（４−ｃ）を経テ
、、ｘ、ｆツブ（ａ−ｄ）でＩＣＲＦカウンター０と判
断され、空きチャネルにＴＤＴ＝１２７　。After going through steps (4-11), (4-b), and (4-c), it is determined that the ICRF counter is 0 at steps (a-d), x, and f, and TDT=127 for an empty channel.

Ｋｅｙ　Ｎｏ　＝　３が格納される（４−０）、（４−
ｆ）。Key No. = 3 is stored (4-0), (4-
f).

またこの時のメモリーの状態を第８図（Ｃ）に示す。The state of the memory at this time is shown in FIG. 8(C).

ここでＴＤＴ＝１２７を格納したのは、メモリー７のチ
ャネル数１６を越えて押鍵操作されない状態ではステッ
プ（ａ−ｋ）によりインクリメントされたＴＤＴの値は
ステップ（４−ｉ）によシ上限が１２６と規制されてお
り、これと区別してエラーデータとして情報を保持する
ためである。The reason why TDT=127 is stored here is that if no key is pressed beyond the number of channels in memory 7 (16), the TDT value incremented in steps (a-k) will be set to the upper limit in step (4-i). This is to distinguish from this and hold information as error data.

このことを第３図（ｂ）を用いて説明すると、メモリー
７に空きチャネルがない時に新だにＫＥＹ　３を押鍵す
れば、ＫＤｌが１Ｋｅｙ時間だけＨレベルとなるが、こ
れによってメモリー７上の変化はなく無視され、その代
わりＥＲＦカウンタ８にＥＲＦが立つ。このＥＲＦは後
述するように０．２６４　ｍｓ１！１０（１スキャン時
間）よシ大きな保持時間を有している。次回のスキャン
ではメモリー７に空きチャネルがあるのでＫＤｌがＨレ
ベルとなった時にメモリーの空きチャネルにＴＤＴ＝１
２７（エラーデータ）を格納する。ここで、次回のスキ
ャンまでにメモリー７に空きチャネルができなかった時
には、次のＫＤｌのＨレベルもメモリー７上では無視さ
れ、ＥＲＦの保持期間が更新される。To explain this using FIG. 3(b), if you press KEY 3 again when there is no free channel in memory 7, KDl will go to H level for 1 key time, but this will cause memory 7 to There is no change and it is ignored, and instead, ERF is set in ERF counter 8. As will be described later, this ERF has a retention time longer than 0.264 ms1!10 (1 scan time). In the next scan, there is an empty channel in memory 7, so when KDl becomes H level, TDT = 1 is applied to the empty channel in the memory.
27 (error data) is stored. Here, if no free channel is available in the memory 7 by the next scan, the next H level of KDl is also ignored in the memory 7, and the ERF retention period is updated.

次にＥＲＦカウンタ８での処理について第３図（ｂ）及
び第６図を参照して説明する。Ｋ６Ｙ　Ｏのスキャンに
対応して発生するＥＲＦカウントパルスがＨレベルのと
き（ｅ−ａ）に、ＥＲＦカウンタが０かどうかを判断し
く６−ｂ）、ｏでなければ、例えば第４図のステップ４
−ｎでセットされた値２について説明すると、ステップ
（６−ｃ）で１を減じＥＲＦカウンタの値を１とする。Next, the processing at the ERF counter 8 will be explained with reference to FIG. 3(b) and FIG. 6. When the ERF count pulse generated in response to the scan of K6Y O is at H level (e-a), it is necessary to judge whether the ERF counter is 0 or not (6-b). If it is not o, for example, step 4 in FIG. 4
To explain the value 2 set by -n, in step (6-c), 1 is subtracted and the value of the ERF counter is set to 1.

次回のスキャンでＥＲＦカウントパルスがＨレベルにな
った時、同様にステップ（ｅ−ｃ）で１が減じられＥＲ
Ｆカウンタの値は○となりＫＲＦが消える。When the ERF count pulse becomes H level in the next scan, 1 is similarly decremented in step (e-c) and the ER
The value of the F counter becomes ○ and KRF disappears.

即ち、１ｉＲＦはメモリー７に空きチャネルができた後
２つ目のＥＲＦカウントパルスまで保持されるので、１
周期を越え２周期以下のキースキャン時間保持され、従
って第４図におけるステップ（４−ｄ　）、及びステッ
プ（４−０）が実行されることとなり、ＴＤＴにエラー
データである１２７が保持されることとなる。That is, 1iRF is held until the second ERF count pulse after an empty channel is created in the memory 7, so 1iRF is
The key scan time exceeding the period and being less than or equal to 2 periods is held, so step (4-d) and step (4-0) in FIG. 4 are executed, and the error data 127 is held in the TDT. That will happen.

以上のように本実施例によれば、メモリー７のチャネル
数よりも多く押鍵操作された場合に、そのことをエラー
データとしてＴＤＴに的確に格納することができるので
、音源制御部１ｏによりその音を出さないように制御し
たり、平均的なレベルで発音するよう音源部１１を制御
することができる。また、ＥＲＦカウンタを２ｂｉｔの
フリップフロップで構成し、　　Ｋｅ５ｙＯのスキャン
に対応して発生するＥＲＦカウントパルスによってディ
クリメントするようにしたので、エラーフラグ保持期間
をカウントするカウンタを必要とせず、極めて簡単な構
成でエラーデータを保持することができる。As described above, according to this embodiment, when a key is pressed more than the number of channels in the memory 7, this fact can be accurately stored in the TDT as error data, so the sound source control unit 1o The sound source section 11 can be controlled not to produce sound or to produce sound at an average level. In addition, the ERF counter is configured with a 2-bit flip-flop and is decremented by the ERF count pulse generated in response to the Ke5yO scan, so there is no need for a counter to count the error flag retention period, making it extremely simple. Error data can be retained in the configuration.

発明の効果 上記実施例から明らかなように本発明は１電子楽器の各
錘に対応して配設された離鍵、押鍵中。Effects of the Invention As is clear from the above embodiments, the present invention provides a key-release and key-depression system arranged corresponding to each weight of an electronic musical instrument.

押鍵完了状態を検出する押鍵状態検出部と１各鍵の押鍵
状態を時分割センシングするキーボードインターフェイ
ス部と、１鍵分の情報であるところのタッチデータとキ
ーナンバーを格納するエリアを少なくとも発音チャネル
数以上持つメモリーと、押鍵中状態から離鍵状態に移っ
たチャネルを空きチャネルとしく以下、　Ｎｅｗ　ＯＦ
Ｆ　　処理という）。At least a key press state detection section that detects a key press completion state, a keyboard interface section that time-divisionally senses the key press state of each key, and an area that stores touch data and key numbers, which are information for one key. A memory with more than the number of sounding channels and a channel that has changed from a key-pressed state to a key-released state are considered free channels, and are described below as New OF
(referred to as F processing).

空きチャネル有シの時、新たに押鍵された鍵のキーナン
バーをメモリーに格納する（以下、　Ｎｅｗ　ＯＮ処理
という）キーナンバー作成部と１空きチャネルなしの時
の新たな押鍵についてエラー情報を記憶するエラーフラ
グカウンタと、　Ｎｅｗ　ＱＮあるいはＮｅｗ　ＯＦＦ
　処理時にタッチデータの値をクリアし、押鍵中に同一
キーナンバーに対応するタッチデータをある値になるま
でインクリメントし、押鍵完了でその時のタッチデータ
を保持するタッチデータ作成部とを備えたものであるの
で、タッチカウントメモリーの数を越えて押鍵操作され
てもそのことがエラーフラグカウンタに記憶され、的確
にタッチカウントメモリーにエラーデータを格納するこ
とができる。When there is an empty channel, the key number creation part stores the key number of the newly pressed key in memory (hereinafter referred to as New ON processing), and when there is no empty channel, the key number creation part stores error information about the new key pressed. Error flag counter to be memorized and New QN or New OFF
A touch data creation unit that clears the value of touch data during processing, increments touch data corresponding to the same key number while pressing a key until it reaches a certain value, and retains the touch data at that time when the key press is completed. Therefore, even if the number of key presses exceeds the number stored in the touch count memory, this fact is stored in the error flag counter, and error data can be accurately stored in the touch count memory.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の実施例における押鍵速度検出回路のブ
ロック図、第２図は第１図のメモリーの詳細を示した模
式図、第３図は本実施例の動作を説明するだめのタイム
チャート、第４図、第６図及び第６図は本実施例の動作
を説明するためのフローチャート、第７図及び第８図は
本実施例の動作を説明するだめのメモリーの内容を示す
模式図である。 １・・・・・・鍵盤、２−２Ｌ・・・・・・コモン接点
、２−ｂ。 ２−Ｃ・・・・・・接点１２・・・・・・押鍵状態検出
部、３・・・・・・鍵盤ブロック、４・・−・・・キー
ボードインターフェイス部、６・・・・・・ＴＤＴ作成
部、６・・・・・・Ｋｅｙ　Ｎｏ作成部、７・・・・・
・メモリー、８・・・・・・ＥＲＦカウンタ、９・・・
・・・データ転送部、１０・・・・・・音源制御部、１
１・・・・・・音源部、１２・・・・・・スピーカ。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 第２図 （α］ （−ｔｆ傭ン夏・Ｉ、二蒼ミ！ノアｔ’ｒｒ４ン第３図 第４図 第６図 第　７　図 （（１）Ｍａｙ３ｋＤＩ−ＪＨ！ＭＬ（ｔ）ｋｅ７Ｊに
ρ２Ｏ−ｐｌＩｅ−）　　にａｙＪ　　大ｐｌ　　／−
＋０第８図 （α）クサマ斗ルグしFig. 1 is a block diagram of a key press speed detection circuit in an embodiment of the present invention, Fig. 2 is a schematic diagram showing details of the memory in Fig. 1, and Fig. 3 is a diagram for explaining the operation of this embodiment. 4, 6 and 6 are flowcharts for explaining the operation of this embodiment, and FIGS. 7 and 8 show the contents of the memory for explaining the operation of this embodiment. It is a schematic diagram. 1...Keyboard, 2-2L...Common contact, 2-b. 2-C...Contact 12...Key press state detection unit, 3...Keyboard block, 4...Keyboard interface unit, 6...・TDT creation department, 6...Key No creation department, 7...
・Memory, 8...ERF counter, 9...
...Data transfer section, 10...Sound source control section, 1
1...Sound source section, 12...Speaker. Name of agent: Patent attorney Toshio Nakao (1st person)
Figure 2 (α) (-tf) May3kDI-JH!ML (t) ke7J ρ2O−plIe−) ni ayJ large pl /−
+0 Figure 8 (α) Kusama Torugushi

Claims (2)

【特許請求の範囲】[Claims] （１）電子楽器の各鍵に対応して配設された離鍵、押鍵
中、押鍵完了状態を検出する押鍵状態検出部と、各鍵の
押鍵状態を時分割センシングするキーボードインターフ
ェイス部と、１鍵分の情報であるところのタッチデータ
とキーナンバーを格納するエリアを少なくとも発音チャ
ネル数以上持つメモリーと、押鍵中状態から離鍵状態に
移ったチャネルを空きチャネルとし（以下、Ｎｅｗ　Ｏ
ＦＦ処理という）、空きチャネル有りの時、新たに押鍵
された鍵のキーナンバーをメモリーに格納する（以下、
Ｎｅｗ　ＯＮ処理という）キーナンバー作成部と、空き
チャネルなしの時の新たな押鍵についてエラー情報を記
憶するエラーフラグカウンタと、Ｎｅｗ　ＯＮあるいは
Ｎｅｗ　ＯＦＦ処理時にタッチデータの値をクリアし、
押鍵中に同一キーナンバーに対応するタッチデータをあ
る値になるまでインクリメントし、押鍵完了でその時の
タッチデータを保持するタッチデータ作成部とを備えた
ことを特徴とする押鍵速度検出回路。(1) A key press state detection unit that detects key release, key press, and completed key press states, which are arranged corresponding to each key of the electronic musical instrument, and a keyboard interface that performs time-sharing sensing of the key press state of each key. A memory that has an area for storing touch data and key numbers, which are information for one key, at least as many as the number of sounding channels, and a channel that changes from a key-pressed state to a key-released state is an empty channel (hereinafter referred to as New O
When there is an empty channel, the key number of the newly pressed key is stored in memory (hereinafter referred to as FF processing).
(referred to as New ON processing), a key number creation section, an error flag counter that stores error information regarding new key presses when there is no free channel, and a touch data value that is cleared during New ON or New OFF processing.
A key press speed detection circuit comprising: a touch data creation unit that increments touch data corresponding to the same key number until it reaches a certain value during a key press, and retains the touch data at that time when the key press is completed. . （２）エラーフラグカウンタは１周期を越え２周期以下
のキースキャンによってリセットするようにした特許請
求の範囲第１項記載の押鍵速度検出回路。(2) The key pressing speed detection circuit according to claim 1, wherein the error flag counter is reset by a key scan of more than one cycle and less than two cycles.