JPS6149554A - 画像切り出し回路 - Google Patents
画像切り出し回路Info
- Publication number
- JPS6149554A JPS6149554A JP59172014A JP17201484A JPS6149554A JP S6149554 A JPS6149554 A JP S6149554A JP 59172014 A JP59172014 A JP 59172014A JP 17201484 A JP17201484 A JP 17201484A JP S6149554 A JPS6149554 A JP S6149554A
- Authority
- JP
- Japan
- Prior art keywords
- image
- black
- circuit
- signal
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
ルム等に記録された画°像を、電気信号の形で読み出す
ことのできる読取装置−に関する。
ことのできる読取装置−に関する。
通常、マグクロフィルムや超マイクロフィルムに記蝉さ
れている画像は第1図に示すように画面(コマ)1、と
、画面(コマ)の間に、即ち1つの画面の上下左右に黒
枠が存在する。このようなフィルムを電気信号に変換す
る読取装[において、読取セン、すの走2査エリヤPQ
R8は第1図に示す如く1コマの画面の大き−さよシも
かなシ広くしている。(これを走査画面という)これは
、フィルムの位置決め精度によるフィルム停止位置の変
動、フィルム撮影条件のバラツキ皐読取装置の光学条件
のバラツキなどをカバーするためである。
れている画像は第1図に示すように画面(コマ)1、と
、画面(コマ)の間に、即ち1つの画面の上下左右に黒
枠が存在する。このようなフィルムを電気信号に変換す
る読取装[において、読取セン、すの走2査エリヤPQ
R8は第1図に示す如く1コマの画面の大き−さよシも
かなシ広くしている。(これを走査画面という)これは
、フィルムの位置決め精度によるフィルム停止位置の変
動、フィルム撮影条件のバラツキ皐読取装置の光学条件
のバラツキなどをカバーするためである。
一方、所望の画面は、第1図の画面4蓼1でろるが、走
査エリヤの画像信号をそのまま出力することは、上下左
右に黒枠のついた画面を送ることになり、再生画像(コ
ピー)の仕上りを著しく損い商品価値を下げる他に、不
必要な画像信号を大量に伝送することになり、伝送効率
や伝送経費の面で大きな無駄金主じるっ L従来技術〕 第1図は=f取セッサ(図示せず)の走査エリヤと読取
り画像の関係を示す図である。読取センサの走査エリヤ
は、云フ函で示され、上下左右の黒枠で囲まれたフィル
ムの1コマABC下が所望の画面である。読取セン・丈
の一走査線をINで示すと、この線W1が上端から下端
に移動することにより所望の1コマの画像を得ることが
できる。
査エリヤの画像信号をそのまま出力することは、上下左
右に黒枠のついた画面を送ることになり、再生画像(コ
ピー)の仕上りを著しく損い商品価値を下げる他に、不
必要な画像信号を大量に伝送することになり、伝送効率
や伝送経費の面で大きな無駄金主じるっ L従来技術〕 第1図は=f取セッサ(図示せず)の走査エリヤと読取
り画像の関係を示す図である。読取センサの走査エリヤ
は、云フ函で示され、上下左右の黒枠で囲まれたフィル
ムの1コマABC下が所望の画面である。読取セン・丈
の一走査線をINで示すと、この線W1が上端から下端
に移動することにより所望の1コマの画像を得ることが
できる。
第2図は、従来の処理手順を示す図である。即ち、読取
センサが上から下へ移動するに従って、まず上の黒枠を
検出する。次に画面の上端口を検出する。この時点で左
右の黒枠の切り出しを開始しつつ下5走査し、下の黒枠
即ち画面の下端節を検出するまで画像信号を送出する。
センサが上から下へ移動するに従って、まず上の黒枠を
検出する。次に画面の上端口を検出する。この時点で左
右の黒枠の切り出しを開始しつつ下5走査し、下の黒枠
即ち画面の下端節を検出するまで画像信号を送出する。
これで原理的には、画面ABCDの切り出しが完了する
。
。
上記処理手順を実現するのが、第3図に示す従来の回路
例である。
例である。
第3図において、(1)は二値化された画像信号の入力
端子、(2)はnライン(走査線)遅延回路、(3〕は
所望画面切り出しのためのビデオゲート回路、(4ンは
1走査線中の”黒“データの数を計数するヒストグラム
、レジスタ、(5)は画面の左黒枠の黒から白への変化
点即ち立上りエツジのアドレス、データをラッチする立
上りエツジ、アドレスレジスタ、(6)は画面の右黒枠
の白から黒への変化点即ち立下シエッジのアドレス、デ
ータをラッチする立下りエツジアドレスレジスタ、(7
)fd二値化された画像信号の1ビツトごとのストロー
ブ信号の入力端子、(8)はCPUパスラインで、該パ
スラインにより前記ビデオゲート回路(3)、ヒストグ
ラムレジスタ(4〕、立上りエツジアドレスレジスタ(
5)、立下クエツジアドレスレジスタ(6)は、CPU
(図示せず)に接続されている。(9)はビデオゲート
回路(3)でgJシ出された画像信号の出力端子である
。
端子、(2)はnライン(走査線)遅延回路、(3〕は
所望画面切り出しのためのビデオゲート回路、(4ンは
1走査線中の”黒“データの数を計数するヒストグラム
、レジスタ、(5)は画面の左黒枠の黒から白への変化
点即ち立上りエツジのアドレス、データをラッチする立
上りエツジ、アドレスレジスタ、(6)は画面の右黒枠
の白から黒への変化点即ち立下シエッジのアドレス、デ
ータをラッチする立下りエツジアドレスレジスタ、(7
)fd二値化された画像信号の1ビツトごとのストロー
ブ信号の入力端子、(8)はCPUパスラインで、該パ
スラインにより前記ビデオゲート回路(3)、ヒストグ
ラムレジスタ(4〕、立上りエツジアドレスレジスタ(
5)、立下クエツジアドレスレジスタ(6)は、CPU
(図示せず)に接続されている。(9)はビデオゲート
回路(3)でgJシ出された画像信号の出力端子である
。
第4図は走査画面における読取センサの位置と、七の位
置に於る入力端子(1>の信号波形を示す。
置に於る入力端子(1>の信号波形を示す。
走査線は上から下へ向って移動するが、まず0点は“白
“が× からXI まで続き、×1から×2までは左粋
の“黒“があり、×2から×3 までは再び”白”で、
これが所望の画面である。×3 から×4迄は布枠の”
黒“で、×4から×6 までは”白“となっている。こ
の×3のアドレスが立上りエツジアドレス、×3のアド
レスが立下りエツジアドレスである。ヒストグラムレジ
スタ(4)にはXl’−Xg問及び×3〜×4闇の#黒
“の個数が計数されランチされる。このヒストグラムレ
ジスタ(4)の値は、毎走査期間(通常数ms)ごとに
CPUパスライン(8)によりCPUに送られ第2図の
処理手順で、上枠検出用データとして使用される。
“が× からXI まで続き、×1から×2までは左粋
の“黒“があり、×2から×3 までは再び”白”で、
これが所望の画面である。×3 から×4迄は布枠の”
黒“で、×4から×6 までは”白“となっている。こ
の×3のアドレスが立上りエツジアドレス、×3のアド
レスが立下りエツジアドレスである。ヒストグラムレジ
スタ(4)にはXl’−Xg問及び×3〜×4闇の#黒
“の個数が計数されランチされる。このヒストグラムレ
ジスタ(4)の値は、毎走査期間(通常数ms)ごとに
CPUパスライン(8)によりCPUに送られ第2図の
処理手順で、上枠検出用データとして使用される。
上枠検出方法は、該ヒスドグ2ムの“黒“の数が、ある
一定の値以上存在したさきに、その点を上枠の開始点と
判断する。例えば読取センサの一走査線2048ビット
で構成されているとき、′黒“の数が1024ビツト以
上あれば上梓と判定するようにする。
一定の値以上存在したさきに、その点を上枠の開始点と
判断する。例えば読取センサの一走査線2048ビット
で構成されているとき、′黒“の数が1024ビツト以
上あれば上梓と判定するようにする。
次に、CPUでは、上梓の“黒“が少なくなる点をチェ
ックしはじめる。
ックしはじめる。
即ち上梓の検出と反対忙”黒”がある一定値以下例えば
256ビツト以下になったことによシ上粋の終了きみな
す。これは即ちとシもなおさず画面nの開始を意味する
。
256ビツト以下になったことによシ上粋の終了きみな
す。これは即ちとシもなおさず画面nの開始を意味する
。
次に画面の左右n及びて1を切り出すわけだが、これは
、第4図◎に相当する。左粋の検出は信号の黒から白へ
の変化点即ち×2のアドレスを立上Dエツジアドレスレ
ジスタ(5)でとらえる。又、布枠は信号の白から黒へ
の変化点即ち×3のアドレスを立下りエツジアドレスレ
ジスタ(6)でトラえる。これらのレジスタの値をビデ
オゲート回路(3)にセットして×2と×3の間の画像
信号を得る。
、第4図◎に相当する。左粋の検出は信号の黒から白へ
の変化点即ち×2のアドレスを立上Dエツジアドレスレ
ジスタ(5)でとらえる。又、布枠は信号の白から黒へ
の変化点即ち×3のアドレスを立下りエツジアドレスレ
ジスタ(6)でトラえる。これらのレジスタの値をビデ
オゲート回路(3)にセットして×2と×3の間の画像
信号を得る。
この間も、ヒストグラムレジスタ(4)は、′黒“を計
数しておシ、下枠の検出を継線している。下枠を走査線
が通過すると、画像信号は第4図00状態になる。即ち
、これで下枠Rと判断し、画面の終了と見なす。実際の
回路においては、ヒストグラムレジスク、Ωデータから
画面の開始あるいは終了と判断するのは、CPUの中の
処理になるので、画像信号はこの処理時間分遅くする必
要がある。
数しておシ、下枠の検出を継線している。下枠を走査線
が通過すると、画像信号は第4図00状態になる。即ち
、これで下枠Rと判断し、画面の終了と見なす。実際の
回路においては、ヒストグラムレジスク、Ωデータから
画面の開始あるいは終了と判断するのは、CPUの中の
処理になるので、画像信号はこの処理時間分遅くする必
要がある。
この目的のため設けられたのがnライン遅延回路(2)
で、この例ではn=16としている。
で、この例ではn=16としている。
以上、画面ABCD坊シ出しの動作原理を説明したが、
実際のフィルム及び読取装置では第5図(a)(b)に
示すような、読取装置の停止位置誤差に起因する読取画
像の傾斜、あるいはフィルムに写し込まれた文書そのも
のの傾斜、黒枠の巾の不ぞろいなどかあり、切り出し画
面の同曲に黒枠が伐った形で出力されることがあるため
、著るしく商品価値を低下させていた。
実際のフィルム及び読取装置では第5図(a)(b)に
示すような、読取装置の停止位置誤差に起因する読取画
像の傾斜、あるいはフィルムに写し込まれた文書そのも
のの傾斜、黒枠の巾の不ぞろいなどかあり、切り出し画
面の同曲に黒枠が伐った形で出力されることがあるため
、著るしく商品価値を低下させていた。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、切シ出したデータの周辺に“黒
′信号が有るがどうかを検出し、〃黒”信号が存在する
場合は、該”黒“信号を”白“信号に反転して、周辺の
“黒“を消去した出力を得る事のできる装置を提供する
。
ためになされたもので、切シ出したデータの周辺に“黒
′信号が有るがどうかを検出し、〃黒”信号が存在する
場合は、該”黒“信号を”白“信号に反転して、周辺の
“黒“を消去した出力を得る事のできる装置を提供する
。
以ド、第6図に示す本発明の一実施例について説明する
。第6図に於て、第3図と同一符号のものは同−又は相
当部分を示す。(lO)が本発明で新たに追加した周辺
整形回路である。次に動作を説明する。ビデオゲート回
路(3)からの画像信号は、不具合を含んだ場合、例え
ば第5図(b)のように左側と、下側右部に黒枠の出た
画面となる。■に示す部分では、左側が黒いため電気信
号としては、はじめ”黒“信号が連続してあられれる。
。第6図に於て、第3図と同一符号のものは同−又は相
当部分を示す。(lO)が本発明で新たに追加した周辺
整形回路である。次に動作を説明する。ビデオゲート回
路(3)からの画像信号は、不具合を含んだ場合、例え
ば第5図(b)のように左側と、下側右部に黒枠の出た
画面となる。■に示す部分では、左側が黒いため電気信
号としては、はじめ”黒“信号が連続してあられれる。
同辺整形回路(lO)ではCPUとの共同作業によシ、
第7図に示すような処理を行なう。すなわ元、まずlラ
インについて黒枠の性質から画面の左側に連続している
“黒“信号の有無を検出する。連続している”黒#が存
在した場合は、回路(10)内のデータレジスタ(図示
せず)の該当データを”黒Iから“白“に反転させる。
第7図に示すような処理を行なう。すなわ元、まずlラ
インについて黒枠の性質から画面の左側に連続している
“黒“信号の有無を検出する。連続している”黒#が存
在した場合は、回路(10)内のデータレジスタ(図示
せず)の該当データを”黒Iから“白“に反転させる。
同様に今度は右側から連続”黒“の有無を検出し、「有
」の場合は、該当データを”白“に反転する。このよう
に、画面の上から下まで1ライン毎に処理を進めてゆけ
ば、画面の周辺K”黒“の無い美しい画面が得られる。
」の場合は、該当データを”白“に反転する。このよう
に、画面の上から下まで1ライン毎に処理を進めてゆけ
ば、画面の周辺K”黒“の無い美しい画面が得られる。
尚、上記実施例においては、ビデオゲート回路(3)で
917シ出した後の画像信号に対して処理を行ったわけ
だが、第8図に示す他の実施例のように、切り出し処理
をする#に、予め黒枠消去回路(2o)で、黒枠信号を
消去し、しがる後にビデオゲート回@ (3)で切シ出
し処理を行っても同様の効果を得ることができる。
917シ出した後の画像信号に対して処理を行ったわけ
だが、第8図に示す他の実施例のように、切り出し処理
をする#に、予め黒枠消去回路(2o)で、黒枠信号を
消去し、しがる後にビデオゲート回@ (3)で切シ出
し処理を行っても同様の効果を得ることができる。
以上述べたように、本発明によれば、フィルム作成課程
に生ずる画像の傾斜や、読取装置に起因する画面周辺に
出現する黒枠が除去されたきれいな出力を得ることがで
きる効果がある。
に生ずる画像の傾斜や、読取装置に起因する画面周辺に
出現する黒枠が除去されたきれいな出力を得ることがで
きる効果がある。
第1図は、読取センナによって走査される走査画面の説
明図、82図は画像切り出し回路における処理手順の説
明図、第3図は従来の画像切出し回路の構成図、第4図
は、走査画面と信号波形の関係図、第5図(a) (b
)は、傾斜画像を走査した場合の説明図、第6図は、本
発明の一実施例を示す画像切出回路の構成図、第7図は
本発明の画像切出回路における処理手順の説明図、第8
図は本発明の他の実施例を示す図である。 図において、(1)・・・画像信号の大刀端子、(2)
・・・nライン遅延回路、(3)・・・ビデオゲート回
路% (4)−・ヒストグラム・レジスタ、(5)・・
・立上シェラジアドレスレジスタ、(6)・・・立下り
エツジアドレスレジスタ゛、(η・・・ストローブ信号
入力端子、(8)・・・CPUパスライン、(9)・・
・画像信号出力端子、(10)・・・周辺整形回路、(
20)・・・黒枠消去回路、である。 尚図中同一符号は、同−又は相当部分を示す。
明図、82図は画像切り出し回路における処理手順の説
明図、第3図は従来の画像切出し回路の構成図、第4図
は、走査画面と信号波形の関係図、第5図(a) (b
)は、傾斜画像を走査した場合の説明図、第6図は、本
発明の一実施例を示す画像切出回路の構成図、第7図は
本発明の画像切出回路における処理手順の説明図、第8
図は本発明の他の実施例を示す図である。 図において、(1)・・・画像信号の大刀端子、(2)
・・・nライン遅延回路、(3)・・・ビデオゲート回
路% (4)−・ヒストグラム・レジスタ、(5)・・
・立上シェラジアドレスレジスタ、(6)・・・立下り
エツジアドレスレジスタ゛、(η・・・ストローブ信号
入力端子、(8)・・・CPUパスライン、(9)・・
・画像信号出力端子、(10)・・・周辺整形回路、(
20)・・・黒枠消去回路、である。 尚図中同一符号は、同−又は相当部分を示す。
Claims (1)
- マイクロフィルム、又は超マイクロフィルム等に記録さ
れた画像を電気信号の形で読み出すことのできるマイク
ロフィルム読取装置に於て、二値化された画像信号を所
望の時間だけ遅延させる遅延回路と、二値化された画像
信号の一走査線中に含まれる″黒″信号の数を計数する
ヒストグラム・レジスタと、所望の切り出し画面の立上
りエッジのアドレスをラッチする立上りエッジアドレス
レジスタと、所望の切り出し画面の立下りエッジのアド
レスをラッチする立下りアドレスレジスタ及び前記ヒス
トグラムレジスタと、立上りエッジアドレスレジスタと
、立下りエッジアドレスレジスタの情報を基に演算した
結果により、上記遅延回路を通過した画像信号をゲート
ル所望の画面のみを切り出すビデオゲート回路と、該所
望画面の周囲に残存する″黒″信号を検出し″白″信号
に反転する周辺整形回路とを備えた事を特長とする画像
切り出し回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59172014A JPS6149554A (ja) | 1984-08-17 | 1984-08-17 | 画像切り出し回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59172014A JPS6149554A (ja) | 1984-08-17 | 1984-08-17 | 画像切り出し回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6149554A true JPS6149554A (ja) | 1986-03-11 |
Family
ID=15933926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59172014A Pending JPS6149554A (ja) | 1984-08-17 | 1984-08-17 | 画像切り出し回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6149554A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01225282A (ja) * | 1988-03-04 | 1989-09-08 | Fuji Photo Film Co Ltd | 画像処理装置 |
JPH01311761A (ja) * | 1988-06-10 | 1989-12-15 | Fuji Photo Film Co Ltd | 画像処理装置の画像位置検出方法 |
-
1984
- 1984-08-17 JP JP59172014A patent/JPS6149554A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01225282A (ja) * | 1988-03-04 | 1989-09-08 | Fuji Photo Film Co Ltd | 画像処理装置 |
JPH01311761A (ja) * | 1988-06-10 | 1989-12-15 | Fuji Photo Film Co Ltd | 画像処理装置の画像位置検出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0146910B2 (ja) | ||
JPH04275772A (ja) | 画像読み取り装置 | |
JPS58146973A (ja) | 文字行および文字の切出し方法 | |
JPS6149554A (ja) | 画像切り出し回路 | |
JPS6141029B2 (ja) | ||
JP3179456B2 (ja) | 画像編集装置 | |
JPH0373916B2 (ja) | ||
JP2507948B2 (ja) | 画像領域識別装置 | |
JP2853140B2 (ja) | 画像領域識別装置 | |
JP2853141B2 (ja) | 画像領域識別装置 | |
JP2897351B2 (ja) | マーカー除去装置 | |
JP2824991B2 (ja) | 画像識別方法 | |
JP3277461B2 (ja) | 画像処理装置 | |
JPH0129643Y2 (ja) | ||
JP2855630B2 (ja) | 画像入力装置 | |
JP2800199B2 (ja) | 画像領域識別装置 | |
JPH0728953A (ja) | 文字検出装置 | |
JPH0262161A (ja) | 画像読み取り装置 | |
JPS59142678A (ja) | 枠認識方式 | |
JPH064706A (ja) | 画像処理装置 | |
JPH04148391A (ja) | 光学的文字読取装置 | |
JPH05244409A (ja) | 画像処理装置 | |
JPH08139903A (ja) | 画像処理装置及び画像処理方法 | |
JPH0338782A (ja) | 原稿濃度検出装置 | |
JPS63153688A (ja) | 文字枠決定回路 |