JPS61203727A - エラ−訂正方式 - Google Patents
エラ−訂正方式Info
- Publication number
- JPS61203727A JPS61203727A JP4553485A JP4553485A JPS61203727A JP S61203727 A JPS61203727 A JP S61203727A JP 4553485 A JP4553485 A JP 4553485A JP 4553485 A JP4553485 A JP 4553485A JP S61203727 A JPS61203727 A JP S61203727A
- Authority
- JP
- Japan
- Prior art keywords
- error
- code
- syndrome
- error correction
- outer code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ガロア体GF(2m)の上で行なうエラー訂
正方式に関し、特に内符号および外符号をもつ二重の符
号化構造によってエラー訂正を行なう方式に関するもの
である。
正方式に関し、特に内符号および外符号をもつ二重の符
号化構造によってエラー訂正を行なう方式に関するもの
である。
エラー訂正符号化方式の中で最も訂正能力の高い方式と
してリードソロモン(Reed Solomon)符
号化方式が工〈知らnている。この方式はガロア体GF
(q)の上の符号であり、q;λ1とすればガロア基礎
体GF(,2)から導が几るm次の拡大体GF(2m)
に工って符号化されるものである。
してリードソロモン(Reed Solomon)符
号化方式が工〈知らnている。この方式はガロア体GF
(q)の上の符号であり、q;λ1とすればガロア基礎
体GF(,2)から導が几るm次の拡大体GF(2m)
に工って符号化されるものである。
ここで、ガロア体について簡単に説明しておく。
今1m次の既約多項式p(x)=Oを満たす仮想的な根
αを考えるとき、q:2)個の異なるπ(O1/、α、
α2.・=・、αq−2)はガロア体GF(2)の拡大
体G’l’(2m)を構成する。このとき(xq−x)
=(x−0’1CXq ” /)はGF(2”)の全
ての牙を根にもつが、このガロア体から0次を除い友残
りのTc(1,α、α 、・・・αq−2)は(xq
”−/)のkであり。
αを考えるとき、q:2)個の異なるπ(O1/、α、
α2.・=・、αq−2)はガロア体GF(2)の拡大
体G’l’(2m)を構成する。このとき(xq−x)
=(x−0’1CXq ” /)はGF(2”)の全
ての牙を根にもつが、このガロア体から0次を除い友残
りのTc(1,α、α 、・・・αq−2)は(xq
”−/)のkであり。
(xq ”−/)は巡回多項式になる。
この工うにGF(2m)tfGF(z)の上のm次の既
約多項式p(x)t−法とする多項式環になっている。
約多項式p(x)t−法とする多項式環になっている。
ここでαは原始πと呼ば1、GF(J)の上のm次の既
約多項式がGF(2m)の原始πを根として持てば、こ
の既約多項式は原始多項式と呼ばnる。(x”−/)は
牙(ハα。
約多項式がGF(2m)の原始πを根として持てば、こ
の既約多項式は原始多項式と呼ばnる。(x”−/)は
牙(ハα。
C2、・・・αq ”)’を全て根にもつから次式で表
わせる。
わせる。
今、原始多項式p(x)の根をαとすjLば。
GF(2”)のπは、線形結付(ax!n 1+・・・
a x+ao)で表わすことができ、 L、7tがっ
てGF(J”)はGF(λ)の上のベクトル(a
・・・、al、a o )で表現できる。
a x+ao)で表わすことができ、 L、7tがっ
てGF(J”)はGF(λ)の上のベクトル(a
・・・、al、a o )で表現できる。
m−1’
一方、GF(u”)から0N7Ir除い7ji(/。
α、C2,・・・αq−2)は位数L2m−/)の巡回
群をなし、こnらは原始παのべき乗で表現することが
できる。
群をなし、こnらは原始παのべき乗で表現することが
できる。
以上の原理を用いnば、任意の情報ワードUにエラーが
生じ九ときに、そのエラー金訂正もしくは検出できる符
号間距離dに符号ワードCi生成することが可能となる
。符号間距離dVi符号ワードのベクトルC,,Cjの
対応するビット位置にある成分のうち互に異なる成分の
数であって。
生じ九ときに、そのエラー金訂正もしくは検出できる符
号間距離dに符号ワードCi生成することが可能となる
。符号間距離dVi符号ワードのベクトルC,,Cjの
対応するビット位置にある成分のうち互に異なる成分の
数であって。
C・、C・間のハミング距離と呼ばnる。エラーI
」 訂正および検出能力はこの距離にぶって決まり。
」 訂正および検出能力はこの距離にぶって決まり。
この距#ldが大きい程、高い確率で2要因C1、Cj
5r区別することができる。
5r区別することができる。
つ1す、C・、Cjが誤りに工って生じるバラ!
ツキの範囲t′ft足め、受信ワードC′がC1、Cj
のいず几かの範囲に入几ば符号ワードが正しい符号ワー
ドであると推定することができ、C11C・間の距離が
十分離nていnばその推定値は真の値に近づくことにな
る。
のいず几かの範囲に入几ば符号ワードが正しい符号ワー
ドであると推定することができ、C11C・間の距離が
十分離nていnばその推定値は真の値に近づくことにな
る。
一般に、d≧2)+/のときt個のワードのエラー訂正
、2t([!1f−2でのワードのエラー検出が可能に
なる。
、2t([!1f−2でのワードのエラー検出が可能に
なる。
以上の原理を用りてガロ了拡大体GF(2)の上でのエ
ラー訂正について説明する。
ラー訂正について説明する。
第1図は本発明で用いる符号化構造の一例を示すもので
1行方向に情報ワード(Un−1%・・・。
1行方向に情報ワード(Un−1%・・・。
U□、Uo)と恢査ワード(p□、p□)で内符号?構
成し、列方向に情報ワード(Um−□、・・・、Ul、
U(1)と検査ワード(p2.pl、pO)で外符号を
構成する。
成し、列方向に情報ワード(Um−□、・・・、Ul、
U(1)と検査ワード(p2.pl、pO)で外符号を
構成する。
ここで先ず符号ワード全生成することについて述べる。
全てのワードを線形結付した多項式で表現すると情報ワ
ード多項式U(x)および符号ワード多環式C(x)は
次式で与えらnる。但しH,Vf行方向、列方向の添字
hnbm’jj行方向1列方向の情報ワード長、N、M
f行方向、列方向の符号ワード長とする。
ード多項式U(x)および符号ワード多環式C(x)は
次式で与えらnる。但しH,Vf行方向、列方向の添字
hnbm’jj行方向1列方向の情報ワード長、N、M
f行方向、列方向の符号ワード長とする。
ここで、R(x)d剰余多項式であり、U(x)・xd
−t、生成多項式〇 (x )で割つ友余りとして定義
される。
−t、生成多項式〇 (x )で割つ友余りとして定義
される。
行方向および列方向に対する符号間距離dはそれぞfL
Jおよびダであるから生成多項式は次式で与えられる。
Jおよびダであるから生成多項式は次式で与えられる。
(但しiは0−2juの任意の値で工いがここでは次式
で与えら几るものとする)X3+α199X2+α20
1x+αにこでαは原始多項式p(x)==x +x
+x3+x+/の根とする。
で与えら几るものとする)X3+α199X2+α20
1x+αにこでαは原始多項式p(x)==x +x
+x3+x+/の根とする。
以上のLうにして内符号多項式CH(x )および外符
号多項式Cv (x )は求するが、こnを回路上で実
現するための具体例としてRv(x)5r求める回路を
第2図に示す。
号多項式Cv (x )は求するが、こnを回路上で実
現するための具体例としてRv(x)5r求める回路を
第2図に示す。
外符号に対して情報ワードが(Um Ur1?2、・・
・、Ul、Uo、0.0.0)のジ−ケンステレジスタ
/に入力さ几る。ここで、レジスタlはGF(−2)の
上の情報ワードU、のベクトル(a ・・・al−a
O)t”格納するrビットのし7 ″ ジスタであるう コーO〜2−7.7−0〜3−71 ≠−〇〜μm7は
mod2の加算すなわちエクスクル−ジグ・オア(以下
EXORと呼ぶ)ゲート、j〜7はtビットのレジスタ
であり、各EXORゲ−)2−O〜コー7. j−0〜
3−7、≠−0−S−≠−7の出力(r >、 (
r )、 (r2)を格納する。
・、Ul、Uo、0.0.0)のジ−ケンステレジスタ
/に入力さ几る。ここで、レジスタlはGF(−2)の
上の情報ワードU、のベクトル(a ・・・al−a
O)t”格納するrビットのし7 ″ ジスタであるう コーO〜2−7.7−0〜3−71 ≠−〇〜μm7は
mod2の加算すなわちエクスクル−ジグ・オア(以下
EXORと呼ぶ)ゲート、j〜7はtビットのレジスタ
であり、各EXORゲ−)2−O〜コー7. j−0〜
3−7、≠−0−S−≠−7の出力(r >、 (
r )、 (r2)を格納する。
t、り、lOはレジスタ7の内容(r2)に対して式(
4)の係数α 、α201 199をそnぞ、 α n乗算する係数乗算回路であり、こfiはEXORゲー
ト、ROM (Read 0nlY Memory
)またはPLA (Programable L
ogicArray)r用りて容易に実現することがで
きる。
4)の係数α 、α201 199をそnぞ、 α n乗算する係数乗算回路であり、こfiはEXORゲー
ト、ROM (Read 0nlY Memory
)またはPLA (Programable L
ogicArray)r用りて容易に実現することがで
きる。
B
友とえばある時点に(r )=α 、(r2)=α2
33が与えらft7tと丁几ば次の時点における(ro
)の値は次式に1って得られる。
33が与えらft7tと丁几ば次の時点における(ro
)の値は次式に1って得られる。
\ \ Q \ \ 飄 Q
\情報ワード(Um−□、・・・U□、Uo)は
頴次シフトされながらレジスタlに入り、最後のU。
\情報ワード(Um−□、・・・U□、Uo)は
頴次シフトされながらレジスタlに入り、最後のU。
の次に更にOが3回シフトして入力さ−rL九とき、剰
余多項式はR(x)=C2x +r、x+r(。
余多項式はR(x)=C2x +r、x+r(。
として求めることができる。したがって、この場合の外
符号(CM−1’・・・、C,、C3、C2、C1,C
o)は情報ワードおよび上記レジスタの内容(C2)、
(rl)−(ro)に工って(Um r−”’U 1−
Uo−r 2− t−r o)として構成される
。
符号(CM−1’・・・、C,、C3、C2、C1,C
o)は情報ワードおよび上記レジスタの内容(C2)、
(rl)−(ro)に工って(Um r−”’U 1−
Uo−r 2− t−r o)として構成される
。
次に復号化について述べる。復号化はエラーを含んだ符
号ワード多環式C’(x)においてエラー訂正および検
出することである。(以下多項式という言葉を省略する
) 今、パリティ検査行列Ht定義すnば、エラー訂正・検
出の几めのシンドロームSは次式に工って与えられる。
号ワード多環式C’(x)においてエラー訂正および検
出することである。(以下多項式という言葉を省略する
) 今、パリティ検査行列Ht定義すnば、エラー訂正・検
出の几めのシンドロームSは次式に工って与えられる。
5T=H−C′7=H・(C”+E”)=H−ET (
5)ここで、H,COであるから、シンドロームSけ通
信路の雑音系列のみに工って決することが分かる。(但
し、C′はエラー金倉んだ符号ワードである) パリティ検査行列Hは、上記式(4)の生成多項式G
v (x )に対応して3個の検査ワードをもつ場合に
は次式で表わすことができる。
5)ここで、H,COであるから、シンドロームSけ通
信路の雑音系列のみに工って決することが分かる。(但
し、C′はエラー金倉んだ符号ワードである) パリティ検査行列Hは、上記式(4)の生成多項式G
v (x )に対応して3個の検査ワードをもつ場合に
は次式で表わすことができる。
行方向の・ξリテイ検査行列HHも同様である。
したがって内符号および外符号のシンドロームシンドロ
ームSlを求める具体的回路例は第3図のように構成さ
れる。
ームSlを求める具体的回路例は第3図のように構成さ
れる。
符号ワードが外符号(Cm−□、・・・、C工。
C)或いは内符号(C・・・、C□、Co)On −1
’ のシーケンスでレジスタllに入力される。ここで、レ
ジスタl/はGF(J)の上の符号ワードCfのベクト
ル(37m”’、al、C6)’に格納するjビットの
レジスタである。lコーO〜12−7はEXORゲート
であり、その出力をレジスタ13に格納する。/lはレ
ジスタ/3の内容(r)にC1,乗算する係数乗算回路
である。ここで、シンドロームS1.S2、S3に対し
てαノは式(6)からそれぞれα、α2、α となる。
’ のシーケンスでレジスタllに入力される。ここで、レ
ジスタl/はGF(J)の上の符号ワードCfのベクト
ル(37m”’、al、C6)’に格納するjビットの
レジスタである。lコーO〜12−7はEXORゲート
であり、その出力をレジスタ13に格納する。/lはレ
ジスタ/3の内容(r)にC1,乗算する係数乗算回路
である。ここで、シンドロームS1.S2、S3に対し
てαノは式(6)からそれぞれα、α2、α となる。
この回路において最後に(Co+r・al)がレジスタ
13に格納さ−nfcときその値がシンドロームS!に
なる。
13に格納さ−nfcときその値がシンドロームS!に
なる。
以上に工ってシンドロームS□、SS3が求すると次圧
エラー訂正・検出を行なうことができる。
エラー訂正・検出を行なうことができる。
1ず内符号に対するエラー訂正および検出方法について
述べる。
述べる。
内符号については本例では符号間距離が3であるから/
ワードのエラー訂正が可能になる。今内符号CH(x
)の中のエラーロケーションヲ11そのエラーノンター
ンk e Hとすれば式(5)および(6)から次式が
得られる。
ワードのエラー訂正が可能になる。今内符号CH(x
)の中のエラーロケーションヲ11そのエラーノンター
ンk e Hとすれば式(5)および(6)から次式が
得られる。
し九がって、C,=C’ i+e、から任意の/凰
ワードのエラーは訂正することが可能になるが、この場
曾内符号CH(x )の中に一λワード以上のエラーが
発生するとlワードエラーとみなしてミスコレクトする
確率が高くなる。こnは符号間距離dが十分大きくない
からである。したがって。
曾内符号CH(x )の中に一λワード以上のエラーが
発生するとlワードエラーとみなしてミスコレクトする
確率が高くなる。こnは符号間距離dが十分大きくない
からである。したがって。
内符号CH(x )の中Vc2ワード以上のエラーの発
生する確率が無視できない場tは内符号に対してはエラ
ー検出のみを行なつ几方が工い。
生する確率が無視できない場tは内符号に対してはエラ
ー検出のみを行なつ几方が工い。
エラー検出はS、=S2=O以外をエラーとすnば工い
6 (但しこの揚台でも3ワ一ド以上のエラーが発生す
るとミスディテクトする可能性はある。) 内符号に工ってエラーを検出した行番号(M−/、M−
2、・・・、l、0)は列方向すなわち外符号Cv (
x )に対するエラーロケーションとして利用すること
ができる。
6 (但しこの揚台でも3ワ一ド以上のエラーが発生す
るとミスディテクトする可能性はある。) 内符号に工ってエラーを検出した行番号(M−/、M−
2、・・・、l、0)は列方向すなわち外符号Cv (
x )に対するエラーロケーションとして利用すること
ができる。
次に外符号に対するエラー訂正および検出方法について
述べる。
述べる。
外符号については本例では符号間距離が参であるから内
符号と同様&C/ワードのエラー訂正が可能になる。式
(5)および(6)から次式が得られる。
符号と同様&C/ワードのエラー訂正が可能になる。式
(5)および(6)から次式が得られる。
したがってC・=C’ i+eHから任意のlワ鳳
一ドのエラーは訂正することが可能になる。
この揚台、前記内符号のときと異なり、α1ft求める
条件が7つ加わり、すなわちS /S1=S3/82
に一#7?、すときの牙αのべき乗iがエラーロケーシ
ョンとなるからミスコレクトはかなり減ることになる。
条件が7つ加わり、すなわちS /S1=S3/82
に一#7?、すときの牙αのべき乗iがエラーロケーシ
ョンとなるからミスコレクトはかなり減ることになる。
以上に工ればlワードのエラーしか訂正することができ
ないが、外符号Cv(x)の中でエラーロケーションが
既知であるとすnば式(5)および(6)からエラーパ
ターンは3側木1す、シ友がって3ワードまでのエラー
を訂正することが可能になる。
ないが、外符号Cv(x)の中でエラーロケーションが
既知であるとすnば式(5)および(6)からエラーパ
ターンは3側木1す、シ友がって3ワードまでのエラー
を訂正することが可能になる。
今外符号Cv(x)の中のエラーロケーションを1+i
J−kとすnばエラーパターンe t −e J・
ekは次式に工って与えられる。
J−kとすnばエラーパターンe t −e J・
ekは次式に工って与えられる。
したがって、C・=C・+e−1Cj=Cj+凰1K
e j、 Ck=Ck+ e kVcAつて任意の37
−ドまで訂正することが可能になる。ここで外符号Cv
(x)に対するエラーロケーションi、j。
−ドまで訂正することが可能になる。ここで外符号Cv
(x)に対するエラーロケーションi、j。
kFi前記内符号CH(x)の上でエラーを検出した行
番号i、j、kK工って与えらn、L友がって各列毎の
外符号に対するエラーロケーションは固定さnてし1う
。更にこの揚台にエラーを検出した行番号がμ個以上の
ときは全ての外符号に対してエラー訂正はできなくなる
。
番号i、j、kK工って与えらn、L友がって各列毎の
外符号に対するエラーロケーションは固定さnてし1う
。更にこの揚台にエラーを検出した行番号がμ個以上の
ときは全ての外符号に対してエラー訂正はできなくなる
。
ここで式(7)、 (8)、α〔における演算の一般的
規則について述べる。
規則について述べる。
αi+αjは牙αiおよびαjをイクトル表現しtとき
のmod、Jの加算であり、エクスクル−シブ・オア回
路で実現できる。αi ±j (、I Hαのべき乗i
% jのmQd、2jlの加減算であり、10進数の加
減算回路で実現できるが1式αBの工うにしなけnばな
らない。
のmod、Jの加算であり、エクスクル−シブ・オア回
路で実現できる。αi ±j (、I Hαのべき乗i
% jのmQd、2jlの加減算であり、10進数の加
減算回路で実現できるが1式αBの工うにしなけnばな
らない。
またシンドロームS□、S2.S3およびエラーロケー
ションi、j、には演算内容によってそnぞれベクトル
変換、べき乗変換を行なう必要があるが、こnらは2)
4バイトのROM?用いnば容易に実現できる。
ションi、j、には演算内容によってそnぞれベクトル
変換、べき乗変換を行なう必要があるが、こnらは2)
4バイトのROM?用いnば容易に実現できる。
念とえば、α1=S2/S1を演算するときけシンドロ
ームs2.s1’tべき乗に変換してからmod、コs
rの減算を行なう。またαi+αjはαi、αj6そn
ぞれベクトル変換してからmod、λの加算を行なう工
うにすれば工い。
ームs2.s1’tべき乗に変換してからmod、コs
rの減算を行なう。またαi+αjはαi、αj6そn
ぞれベクトル変換してからmod、λの加算を行なう工
うにすれば工い。
ここで、この工うなエラー訂正方式の有効性金みるため
に、内符号によるエラー検出は行なわずに外符号だけで
37−ド1でのエラーを訂正する通常の方式について考
えてみる。この場合は符号間距離は少なくとも7にしな
けnばならない。このときシンドロームは4個存在し、
したかつ、て式(9)と同様な式が3個成立し、その中
から6個の根すなワチエラーロケーションL j、に
およびエラーパターンe・、ej、ekt求めることに
な凰 る。
に、内符号によるエラー検出は行なわずに外符号だけで
37−ド1でのエラーを訂正する通常の方式について考
えてみる。この場合は符号間距離は少なくとも7にしな
けnばならない。このときシンドロームは4個存在し、
したかつ、て式(9)と同様な式が3個成立し、その中
から6個の根すなワチエラーロケーションL j、に
およびエラーパターンe・、ej、ekt求めることに
な凰 る。
ここでは各列毎に外符号Cv (x )の上の任意の3
7−ドまで訂正できるから訂正能力の点では有利である
が、6個の根を求める几め極めて複雑な処理を必要とし
、また回路化も極めて困難になってくる。更に、第1図
においてm=26、n=λOとすnは内符号、外符号を
用いる場合はM=λり、N=22であり符号化効率(m
n / M N )はo、rizoとなるが、内符号
?用いず外符号だけで3ワードのエラー行番号する場合
ViM=jコ、N=10であり符号化効率はθ、rir
jとなり、符号化効率の点でも不利になる。
7−ドまで訂正できるから訂正能力の点では有利である
が、6個の根を求める几め極めて複雑な処理を必要とし
、また回路化も極めて困難になってくる。更に、第1図
においてm=26、n=λOとすnは内符号、外符号を
用いる場合はM=λり、N=22であり符号化効率(m
n / M N )はo、rizoとなるが、内符号
?用いず外符号だけで3ワードのエラー行番号する場合
ViM=jコ、N=10であり符号化効率はθ、rir
jとなり、符号化効率の点でも不利になる。
したがって以上の点で内符号および外符号音用いたエラ
ー訂正方式の方が有利であるが、訂正能力の点で不利に
なる。その理由は前述のごとく外符号Cv(X)に対し
てエラーロケーションが固定さnてしまい、エラー訂正
に自由度がなくなるからである。すなわち、外符号Cv
(X)が訂正可能である沈めには上側ではエラーを検出
した行数が3行以内に限定され、l/L行以上にエラー
?検出すると仮りにある列の外符号Cv(x)の上に/
ワードしかエラーが存在しなかったとしてもとt′LH
訂正することができなくなる。
ー訂正方式の方が有利であるが、訂正能力の点で不利に
なる。その理由は前述のごとく外符号Cv(X)に対し
てエラーロケーションが固定さnてしまい、エラー訂正
に自由度がなくなるからである。すなわち、外符号Cv
(X)が訂正可能である沈めには上側ではエラーを検出
した行数が3行以内に限定され、l/L行以上にエラー
?検出すると仮りにある列の外符号Cv(x)の上に/
ワードしかエラーが存在しなかったとしてもとt′LH
訂正することができなくなる。
こnは任意の列(N−/、N−2、・・・、/、0)に
対する外符号Cv(x)の上のワードC,に実際にはエ
ラーが発生していない場合て本エラーロケーションだけ
は割当てらrてし1う力)らである。
対する外符号Cv(x)の上のワードC,に実際にはエ
ラーが発生していない場合て本エラーロケーションだけ
は割当てらrてし1う力)らである。
この場合、ei=0であるからミスコレクト?生ずるこ
とはないが、エラー訂正に自由度力!ない友め訂正能力
の点で極めて効率が悪いことだなる。
とはないが、エラー訂正に自由度力!ない友め訂正能力
の点で極めて効率が悪いことだなる。
また訂正能力を上げるためには符号間距離dを大きくす
ルば工いが符号化効率の点で、更にd力17以上になる
と回路が極度に複雑になってくるなどの点で問題がある
。
ルば工いが符号化効率の点で、更にd力17以上になる
と回路が極度に複雑になってくるなどの点で問題がある
。
そこで1本発明では、符号間距離を短〃1くすることに
工っで回路の簡素化および符号化効率全しくすると共に
、訂正能力については符号間距離カニ長いときと同等の
効果ともたらす工うにしたエラー訂正方式全提供するこ
と?目的とする。
工っで回路の簡素化および符号化効率全しくすると共に
、訂正能力については符号間距離カニ長いときと同等の
効果ともたらす工うにしたエラー訂正方式全提供するこ
と?目的とする。
かかる目的を達成するために、本発明では行方向の内符
号に対してエラー?検出した行番号の数が予め定めらn
次数p(前記例ではp=3)以下のときは列方向の外符
号に対してpワード°までのエラー訂正全行ない、pよ
り大きいときは外符号に対するエラー訂正の自由度を増
す工うにするためエラーの発生した行だけ全中心に再度
エラー訂正を試行する工うに構成する。
号に対してエラー?検出した行番号の数が予め定めらn
次数p(前記例ではp=3)以下のときは列方向の外符
号に対してpワード°までのエラー訂正全行ない、pよ
り大きいときは外符号に対するエラー訂正の自由度を増
す工うにするためエラーの発生した行だけ全中心に再度
エラー訂正を試行する工うに構成する。
すなわち、m行×n列に配列した情報ワード群に対して
行方向に内符号を1列方向に外符号を生成してM行×N
列に配列した符号ワード群を構成してなるエラー訂正方
式において、前記内符号に対するシンドロームSI′に
真束し、該シンドロームSI?もとにエラー検出を行な
うことに工ってエラーの発生した行番号からなる集合体
(i、j、k、1.・・・)全作り、前記外符号に対す
るシンドロームSOを算出し、前記集合体の中に存在す
るエラー行番号の数が予め定められた数p以下のときは
該エラー行番号を外符号のエラーロケーショントt!エ
ラーロケーションと前記シンドローム30から算出され
るエラーパターンによって外符号に対する第1のエラー
訂正?行ない、前記エラー行番号の数〉pのときは前記
シンドロームSOから算出されるエラーロケーシヨンお
よび工シーツRターンから外符号に対する第2のエラー
訂正を行ない、ここで訂正できないエラーに対しては前
記シンドロームSOおよびエラー行番号の集曾体から算
出される新ら友なエラーロケーションおよびエラーノミ
ターンに工って第3のエラー訂正を行なうことを特徴と
する。
行方向に内符号を1列方向に外符号を生成してM行×N
列に配列した符号ワード群を構成してなるエラー訂正方
式において、前記内符号に対するシンドロームSI′に
真束し、該シンドロームSI?もとにエラー検出を行な
うことに工ってエラーの発生した行番号からなる集合体
(i、j、k、1.・・・)全作り、前記外符号に対す
るシンドロームSOを算出し、前記集合体の中に存在す
るエラー行番号の数が予め定められた数p以下のときは
該エラー行番号を外符号のエラーロケーショントt!エ
ラーロケーションと前記シンドローム30から算出され
るエラーパターンによって外符号に対する第1のエラー
訂正?行ない、前記エラー行番号の数〉pのときは前記
シンドロームSOから算出されるエラーロケーシヨンお
よび工シーツRターンから外符号に対する第2のエラー
訂正を行ない、ここで訂正できないエラーに対しては前
記シンドロームSOおよびエラー行番号の集曾体から算
出される新ら友なエラーロケーションおよびエラーノミ
ターンに工って第3のエラー訂正を行なうことを特徴と
する。
以下に図面を参照して本発明の実施例について詳細に説
明する。
明する。
第μ図は本発明の一実施例を示すシステム構成図である
。但し、本実施例では説明を簡単にするため、頻度が多
く且つ処理速度全必要とする検査ワードの生成およびシ
ンドロームの生成は回路上で行ない、内符号および外符
号に対するエラー検出およびエラー訂正はマイクロプロ
セッサのプログラム上で処理する工うに構成しているが
、エラー訂正もリアルタイムに且つ高速に処理する必要
がある場会は後者も回路上で処理すれば工い。しかし本
発明は回路構成を要件として−ないので上記の構成で説
明する。
。但し、本実施例では説明を簡単にするため、頻度が多
く且つ処理速度全必要とする検査ワードの生成およびシ
ンドロームの生成は回路上で行ない、内符号および外符
号に対するエラー検出およびエラー訂正はマイクロプロ
セッサのプログラム上で処理する工うに構成しているが
、エラー訂正もリアルタイムに且つ高速に処理する必要
がある場会は後者も回路上で処理すれば工い。しかし本
発明は回路構成を要件として−ないので上記の構成で説
明する。
g弘図において、 jl、1!、!tj、Illはス
リー・ステートのパスドライバおよびパストランシーバ
であり、!2、jμ、jltはラッチ回路、jAはAN
Dゲートである。57は行方向の検査ワード(p工、p
o)の生成回路、jrは列方向の検査ワード(p2.p
l、pO)の生成回路、!りは行方向のシンドローム(
S2.S、)および列方向のシンドローム(S3、S2
.Sl)の生成回路であり、そnぞn、第j図、第6図
、第1図に示す工うな回路で構成することができる。
リー・ステートのパスドライバおよびパストランシーバ
であり、!2、jμ、jltはラッチ回路、jAはAN
Dゲートである。57は行方向の検査ワード(p工、p
o)の生成回路、jrは列方向の検査ワード(p2.p
l、pO)の生成回路、!りは行方向のシンドローム(
S2.S、)および列方向のシンドローム(S3、S2
.Sl)の生成回路であり、そnぞn、第j図、第6図
、第1図に示す工うな回路で構成することができる。
110はバッファメモリ、J−12およびjl3はマル
チプレクサ、j/4cはカウンタである。
チプレクサ、j/4cはカウンタである。
111は検査ワード生成回路!7、jrおよびシンドロ
ーム生成回路!りを含む回路の各部だ対する制御信号全
発生するためのマイクロコードを書き込んであるROM
(リードオンリーメモリ)−である。Ill、はシステ
ム全体の制御およびエラー訂正の几めのプログラムを実
行するマイクロプロセッサ、jl7はそのプログラムを
格納したROMである。J/りはコマンド・ステータス
信号ライy、j20VicPUパスラインである。
ーム生成回路!りを含む回路の各部だ対する制御信号全
発生するためのマイクロコードを書き込んであるROM
(リードオンリーメモリ)−である。Ill、はシステ
ム全体の制御およびエラー訂正の几めのプログラムを実
行するマイクロプロセッサ、jl7はそのプログラムを
格納したROMである。J/りはコマンド・ステータス
信号ライy、j20VicPUパスラインである。
マイクロプロセッサ!16がコマンド・ステータス信号
ライン!/り上にあるバストランシーツζjlを介して
外部装置(図示せず)から符号ワード生成コマンドを受
けとると、システム全体は符号ワード生成モードにセッ
トさ几、外部装置からのデータ(Do−D7)はクロッ
クCK2に工ってラッチ回路!コヘ取り込ift、更に
パスドライバよ!ケ介してバッファメモリよloに供給
さn、。
ライン!/り上にあるバストランシーツζjlを介して
外部装置(図示せず)から符号ワード生成コマンドを受
けとると、システム全体は符号ワード生成モードにセッ
トさ几、外部装置からのデータ(Do−D7)はクロッ
クCK2に工ってラッチ回路!コヘ取り込ift、更に
パスドライバよ!ケ介してバッファメモリよloに供給
さn、。
マルチプレクサ!/3からのアドレス制御信号ADC(
マイクロコードROMt/よの出力)で指定さn72ア
ドレスに順次書き込1nる。一方、同じデータはAND
ゲートjtf介して行方向の剰余多項式Ra (x )
にしたがって検査ワード(pl、po)を算出する几め
検査ワード生成回路j7へ入力される。
マイクロコードROMt/よの出力)で指定さn72ア
ドレスに順次書き込1nる。一方、同じデータはAND
ゲートjtf介して行方向の剰余多項式Ra (x )
にしたがって検査ワード(pl、po)を算出する几め
検査ワード生成回路j7へ入力される。
行方向のデータ(Un ・・・、Ul、Uo)が入力さ
れる間、アウトプットイネーブル信号OEりおよびOE
Jは低レベル状態、OE/、OErおよびゲート信号C
Gは高レベル状態にある。n個のデータの入力完了、す
なわち最後のデータU 全バッファメモリ!loおよび
検査ワード生成回路!7へ供給し終ると、OEり、OE
Jは高レベル、CGは低レベル状態になる。
れる間、アウトプットイネーブル信号OEりおよびOE
Jは低レベル状態、OE/、OErおよびゲート信号C
Gは高レベル状態にある。n個のデータの入力完了、す
なわち最後のデータU 全バッファメモリ!loおよび
検査ワード生成回路!7へ供給し終ると、OEり、OE
Jは高レベル、CGは低レベル状態になる。
検査ワード生成回路よ7ヘデータ(Un−□11.UU
o、0.0 ) 1に入力L&とき、 検査ワード(p
□、po)は第1図に示すラッチ回路1706.3−7
03上に求する。この検査ワード(p□、po)はAD
C信号で指定さ1次バッファメモリー10のアドレスに
書キ込マnる。
o、0.0 ) 1に入力L&とき、 検査ワード(p
□、po)は第1図に示すラッチ回路1706.3−7
03上に求する。この検査ワード(p□、po)はAD
C信号で指定さ1次バッファメモリー10のアドレスに
書キ込マnる。
以上の操作?行番号(m−1,m−z、・・・、八〇)
すべてについて行なうことに工って内符号の生成は完了
される。
すべてについて行なうことに工って内符号の生成は完了
される。
次に列方向の外符号の生成を行なう。ADC信号で指定
さf′Lfc、バッファメモリ!loのアドレスから列
番号(n−z)のデータ(Um−1゜・・・、U□、U
o)?クロック(’KJにし九がって順次読み出し、ラ
ッチ回路!弘およびANDゲー)j4i介して列方向の
剰余多項式Rv (x)にしたがって検査ワード(p2
・ pl、pO)?算出するため検査ワード生成回路!
tへ入力する。
さf′Lfc、バッファメモリ!loのアドレスから列
番号(n−z)のデータ(Um−1゜・・・、U□、U
o)?クロック(’KJにし九がって順次読み出し、ラ
ッチ回路!弘およびANDゲー)j4i介して列方向の
剰余多項式Rv (x)にしたがって検査ワード(p2
・ pl、pO)?算出するため検査ワード生成回路!
tへ入力する。
この間、アウトプットイネーブル信号OE/は低レベル
、OE2、OEf、OEPおよびケート信号CGは高レ
ベル状態にあり1m個のデータの入力完了、すなわち最
後のデータU。を検査ワード生成回路!tへ供終し終る
と、OEfは高レベル、CGは低レベル状態になり、検
査ワード生成回路srヘデータ(Um−□、・、Ul、
Uo、o、o、 O)全入力し九とき、検査ワード(
p2゜pl、po)は第を図に示すラッチ回路jtOり
、trot、rio7上に求まる。この検査ワード(p
2、pl、po)はADC信号で指定さレタパツファメ
モリjlOのアドレスに書き込筐れる。
、OE2、OEf、OEPおよびケート信号CGは高レ
ベル状態にあり1m個のデータの入力完了、すなわち最
後のデータU。を検査ワード生成回路!tへ供終し終る
と、OEfは高レベル、CGは低レベル状態になり、検
査ワード生成回路srヘデータ(Um−□、・、Ul、
Uo、o、o、 O)全入力し九とき、検査ワード(
p2゜pl、po)は第を図に示すラッチ回路jtOり
、trot、rio7上に求まる。この検査ワード(p
2、pl、po)はADC信号で指定さレタパツファメ
モリjlOのアドレスに書き込筐れる。
以上の操作は列番号(n−1,n−2,・・・、l、0
1および内符号検査ワード列)す喀てについて行なわn
1以上に工って第1図に示すM行×N列の符号ワードが
バッツァメモリjlo上に配列される。
1および内符号検査ワード列)す喀てについて行なわn
1以上に工って第1図に示すM行×N列の符号ワードが
バッツァメモリjlo上に配列される。
次に、マイクロプロセッサJetはパストランシーバr
i1に介して外部装置とハンドシェークを行ない、バッ
ファメモリjlO上に形成さf’LFhM行×N列の符
号ワード群frA])C信号でアドレスしながら各行ご
とにデータ(U ・・・、Ul、n −11 Uo、り1.p□)1にクロックCK j K L7t
2>!ツて読みとり、ラッチ回路j≠およびパスドライ
バ!3ヶ介して外部装置へ転送する。この間アウト以上
に工ってバッファメモリjlO上のデータ(n+z )
(m+3 )個すべてを転送し終ったとき符号ワード
生成モードは終了する。
i1に介して外部装置とハンドシェークを行ない、バッ
ファメモリjlO上に形成さf’LFhM行×N列の符
号ワード群frA])C信号でアドレスしながら各行ご
とにデータ(U ・・・、Ul、n −11 Uo、り1.p□)1にクロックCK j K L7t
2>!ツて読みとり、ラッチ回路j≠およびパスドライ
バ!3ヶ介して外部装置へ転送する。この間アウト以上
に工ってバッファメモリjlO上のデータ(n+z )
(m+3 )個すべてを転送し終ったとき符号ワード
生成モードは終了する。
次に、エラー訂正の処理について述べる。マイクロプロ
セッサ!16がパストランシーバ!lを介して外部装置
からエラー訂正コマンドを受けとると、システム全体は
エラー訂正モードにセットさn、外部装置からのデータ
(D −D、)がりロックCKλに工ってラッチ回路
!λへ取り込ま几、艷にバスドライバ!!を介して、A
DC信号で指定さn之バッフ了メモリ110のアドレス
に順次書き込まnる。一方、同じデータは式(6)KL
。
セッサ!16がパストランシーバ!lを介して外部装置
からエラー訂正コマンドを受けとると、システム全体は
エラー訂正モードにセットさn、外部装置からのデータ
(D −D、)がりロックCKλに工ってラッチ回路
!λへ取り込ま几、艷にバスドライバ!!を介して、A
DC信号で指定さn之バッフ了メモリ110のアドレス
に順次書き込まnる。一方、同じデータは式(6)KL
。
九がって行方向のシンドローム(S52)t−算出する
几めシンドローム回路jりにも入力される。
几めシンドローム回路jりにも入力される。
行方向のデータ(Un−1、・・・、U□、UO1低レ
ベル、OEf、OEtは高レベル状態にある。
ベル、OEf、OEtは高レベル状態にある。
最後のデータp。全入力し終ると、シンドローム(S工
、S2)は第1図に示すラッチ回路!り07、jりor
上に求するので、この(S工、S2)?ADC信号で指
定さlrL友バッファメモリj10のアドレスに書き込
む。
、S2)は第1図に示すラッチ回路!り07、jりor
上に求するので、この(S工、S2)?ADC信号で指
定さlrL友バッファメモリj10のアドレスに書き込
む。
以上の操作は行番号(m−1、m−2,・・・1101
および外符号検査ワード行)すべてについて行なわれる
。
および外符号検査ワード行)すべてについて行なわれる
。
次に列方向のシンドローム全算出する。ADC信号で指
定さn几バッファメモリ110のアドレスから列番号(
n−1)のデータ(Um−0,・・・。
定さn几バッファメモリ110のアドレスから列番号(
n−1)のデータ(Um−0,・・・。
Ul、U□、p2.pi、pO)1rクロツクCK3に
したがって順次読み出し、ラッチ回路!≠を介して式(
6)にしたがって列方向のシンドローム(Sl、S2.
S3)’i算出するためシンドローム回路jタヘ入力す
る。列方向のデータ(U、0、・、Ul、IJol p
2.pl、pO)が入力される間、OEu、OEr、O
Eりは高レベル。
したがって順次読み出し、ラッチ回路!≠を介して式(
6)にしたがって列方向のシンドローム(Sl、S2.
S3)’i算出するためシンドローム回路jタヘ入力す
る。列方向のデータ(U、0、・、Ul、IJol p
2.pl、pO)が入力される間、OEu、OEr、O
Eりは高レベル。
OEfけ低しはル状態にある。列方向の最後のデータp
。を入力し終るとシンドローム(Sl、S2.S3)は
第1図に示すラッチ回路jり07゜!りor、jりor
上に求するので、こnをADC信号で指定さnたプツフ
了メモリ!10のアドレスに書き込む。
。を入力し終るとシンドローム(Sl、S2.S3)は
第1図に示すラッチ回路jり07゜!りor、jりor
上に求するので、こnをADC信号で指定さnたプツフ
了メモリ!10のアドレスに書き込む。
以上の操作は列番号(n−1、Ω−2,・・・、l、0
%および内符号検査ワード列)すべてについて行なわれ
る。
%および内符号検査ワード列)すべてについて行なわれ
る。
以上に工って第1図に示した符号ワード構成における各
行および列のシンドロームの算出が終了すると、バッフ
ァメモリ110の使用権はマイクロプロセッサJet側
のCPUバスJ−20VC対して与えられ、エラー訂正
のtめの演算処理に入る。
行および列のシンドロームの算出が終了すると、バッフ
ァメモリ110の使用権はマイクロプロセッサJet側
のCPUバスJ−20VC対して与えられ、エラー訂正
のtめの演算処理に入る。
このためにバスト(ランシーパ!llの7ウトプツトイ
ネーブルO1jを低レベル状態にする。
ネーブルO1jを低レベル状態にする。
マイクロプロセッサ−/lは1ず行方向の内符号に対し
てエラー検出をする几め各行ごとにAddr信号で指定
さneバッファメモリ110のアドレスから該当行のシ
ンドローム(Sl、S、)をパストランシーバ!/ I
f介して読みとり、ベクトル表現の11シンドローム(
Sl、52)Thチェックし、S=:82=0以外のと
きは該当行の内符号にエラーが発生していたものと見な
し、その行番号を一時記憶する。以上の操作’tM行す
べてだついて行なめ、その結果、エラーを検出した行番
号が(i、j、k、l、・・・)であつ几とすnば、そ
の集合体(t、 j、 k、 1.・・・)をマイク
ロプロセッサ−1l、上に作成する。
てエラー検出をする几め各行ごとにAddr信号で指定
さneバッファメモリ110のアドレスから該当行のシ
ンドローム(Sl、S、)をパストランシーバ!/ I
f介して読みとり、ベクトル表現の11シンドローム(
Sl、52)Thチェックし、S=:82=0以外のと
きは該当行の内符号にエラーが発生していたものと見な
し、その行番号を一時記憶する。以上の操作’tM行す
べてだついて行なめ、その結果、エラーを検出した行番
号が(i、j、k、l、・・・)であつ几とすnば、そ
の集合体(t、 j、 k、 1.・・・)をマイク
ロプロセッサ−1l、上に作成する。
次に、マイクロプロセッサよ−tは列方向の外符号に対
してエラー訂正を行なう友め各列ごとにAddr信号で
指定さf′L几バッフ了メモ+3 t / 0のアドレ
スから該当列のシンドローム(Sl、S2.53)Th
トランシーバ!llを介して読みとり、前記エラー行番
号の数が予め定めらf′L几数pより大きいか否かの条
件に工って以下に示す(処理l)または(処理λ)全実
行する。
してエラー訂正を行なう友め各列ごとにAddr信号で
指定さf′L几バッフ了メモ+3 t / 0のアドレ
スから該当列のシンドローム(Sl、S2.53)Th
トランシーバ!llを介して読みとり、前記エラー行番
号の数が予め定めらf′L几数pより大きいか否かの条
件に工って以下に示す(処理l)または(処理λ)全実
行する。
ここで、pの値は列方向の外符号に対する検査ワードの
数と一致させれば工い。(本実施例ではp=Jが与えら
れる)。
数と一致させれば工い。(本実施例ではp=Jが与えら
れる)。
(処理/):(エラー行番号の数〉予め定めらn文数p
)の場会。
)の場会。
&l:マイクロプロセッサj/4は1ず式(8)の処理
を行なう。
を行なう。
すなわち、シンドローム(Sl、S2.S3)をべき乗
表現に変換し、αg=s 2/S□=S3/S2なる条
件を満几し、且つにαgのべき乗gが前記エラー行番号
の集合体(t、j、に、l。
表現に変換し、αg=s 2/S□=S3/S2なる条
件を満几し、且つにαgのべき乗gが前記エラー行番号
の集合体(t、j、に、l。
・・・)の中に存在するとき、このgtエラーaケー、
ジョンとし、e g =S 176gから得られるeg
+ヘクトル表現に変換してこf’L)エラーデターンe
g (!: Tる。次にマイクロプロセッサ!lぶは
エラーロケーションgと該当列番号から算出される値を
アドレスとしてAddr償号のラインにのせ。
ジョンとし、e g =S 176gから得られるeg
+ヘクトル表現に変換してこf’L)エラーデターンe
g (!: Tる。次にマイクロプロセッサ!lぶは
エラーロケーションgと該当列番号から算出される値を
アドレスとしてAddr償号のラインにのせ。
バッフ了メモリjlOの該当アドレスからエラーデータ
C′tl!l!みとり、更にこのエラーデータC′とエ
ラーバターye のEXOR(mod、Jg
gの加算)1−行なつ
友値Cg′fr正しいデータとしてパンツアメモリJ1
0の同−丁ドレスに書き込む。
C′tl!l!みとり、更にこのエラーデータC′とエ
ラーバターye のEXOR(mod、Jg
gの加算)1−行なつ
友値Cg′fr正しいデータとしてパンツアメモリJ1
0の同−丁ドレスに書き込む。
以上に工って該当列の外符号に対する/ワードのエラー
會訂正したことになる。
會訂正したことになる。
以上のムlの処理において上記条件を満几すエラーロケ
ーションgがみつからなかつ九とき以下に示すAコの処
理に工ってエラー訂正を試行する。
ーションgがみつからなかつ九とき以下に示すAコの処
理に工ってエラー訂正を試行する。
ムコ:前記エラー行番号の集合体(i、jbk、11・
・・)の中で任意のλつのロケーションg1hだけを考
えるならば式(9)から次の条件が導き出さ詐る。
・・)の中で任意のλつのロケーションg1hだけを考
えるならば式(9)から次の条件が導き出さ詐る。
αg+hS +83=(αg+αh)82 αz!
し−几がって弐α2の条件を満たすときのπαg、Ch
のぺ0乗g、h1ftエラーロケーションと児すすこと
ができ、このときエラーパターンegおよびehは式(
9)から次式に工って与えられる。
のぺ0乗g、h1ftエラーロケーションと児すすこと
ができ、このときエラーパターンegおよびehは式(
9)から次式に工って与えられる。
マイクロプロセッサJetはまずエラー行番号の集合体
(i、j、に、l、・・・)の中から2つのロケーショ
ン(i、j)、(i、k)、(i、 l)、(j、k)
、(j、J)% (k、A’)、・・・の組を作り、こ
れらの組の中で式azを満たす組が存在するならばその
組がエラーロケーション(g、h)に対応する。
(i、j、に、l、・・・)の中から2つのロケーショ
ン(i、j)、(i、k)、(i、 l)、(j、k)
、(j、J)% (k、A’)、・・・の組を作り、こ
れらの組の中で式azを満たす組が存在するならばその
組がエラーロケーション(g、h)に対応する。
したがって弐〇3から得られるe g −e hkベク
トル表現に変換すnばこnがエラーパターンになる。次
にマイクロプロセッサjitr6エラーロケーシヨンg
、 hと該当列番号から算出される値?アドレスとして
j@次Addr信号ラインにのせ、バッフ了メモリjI
Qの該当アドレスから順次エラーデータC′g、C′h
1r読みとり、そnぞfLmod。
トル表現に変換すnばこnがエラーパターンになる。次
にマイクロプロセッサjitr6エラーロケーシヨンg
、 hと該当列番号から算出される値?アドレスとして
j@次Addr信号ラインにのせ、バッフ了メモリjI
Qの該当アドレスから順次エラーデータC′g、C′h
1r読みとり、そnぞfLmod。
λの加算、C=C’+6 およびCh=C′h十g
g g ehを行なつ次上で正しいデータCgおよびChをバッ
フ了メモリ!loの同一アドレスに順次書き込む。以上
にLって該当列の外符号に対するコワードのエラーを訂
正したことになる。
g g ehを行なつ次上で正しいデータCgおよびChをバッ
フ了メモリ!loの同一アドレスに順次書き込む。以上
にLって該当列の外符号に対するコワードのエラーを訂
正したことになる。
一方、エラー行番号の集合体(i、j、に%!。
・・・)の中で式α2?満之丁(g、h)が存在しない
場合は該車列の外符号に対してはこれ以上訂正できない
状態であり、該車列に訂正不能なエラーフラッグを付け
ることができる。
場合は該車列の外符号に対してはこれ以上訂正できない
状態であり、該車列に訂正不能なエラーフラッグを付け
ることができる。
ここで確率は低いが、該当外符号に3ワ一ド以上のエラ
ーが発生している場合でも弐α2を満足する(g、h)
が存在することがある。この場合は偽りのエラーロケー
ションであり、したがって該当外符号に対してミスコレ
クトをしたことになる。
ーが発生している場合でも弐α2を満足する(g、h)
が存在することがある。この場合は偽りのエラーロケー
ションであり、したがって該当外符号に対してミスコレ
クトをしたことになる。
この現象を防ぐ之めに屋λのエラー訂正を実行した場合
は、内符号1tは外符号に対して再度シンドロームtX
出し、そのシンドロームがOか否かをチェックすること
に工ってミスコレクトし定ときの検出ができる。
は、内符号1tは外符号に対して再度シンドロームtX
出し、そのシンドロームがOか否かをチェックすること
に工ってミスコレクトし定ときの検出ができる。
(処理λ)二(エラー行番号の数≦予め定めらnt数p
)の場合。
)の場合。
I63二本発明の実施例の場合外符号に対して3ワード
までのエラーを訂正することができるので、p=jに定
めnば該車列の外符号上にエラーの有無にかかわらずエ
ラー行番号i、j、kが固定したエラーロケーションと
して各外符号に対して割当てら几る。
までのエラーを訂正することができるので、p=jに定
めnば該車列の外符号上にエラーの有無にかかわらずエ
ラー行番号i、j、kが固定したエラーロケーションと
して各外符号に対して割当てら几る。
したがってマイクロプロセッサ!lzは式α1の演算全
行ない、そこから得られるe r −e J、ek′I
t−ベクトル表現に変換すnばロケーション11j、k
に対するそ几ぞnのエラーノぞターンei。
行ない、そこから得られるe r −e J、ek′I
t−ベクトル表現に変換すnばロケーション11j、k
に対するそ几ぞnのエラーノぞターンei。
e4、ekが求する。尚、エラー行番号の数が1個だけ
のときは式(8)から、2個だけのときは式(13)か
らエラーパターンを求めることもできるので、容易な万
全用いnは工い。
のときは式(8)から、2個だけのときは式(13)か
らエラーパターンを求めることもできるので、容易な万
全用いnは工い。
次にマイクロプロセッサ!76は工5−oケーションr
−J、にと該当列番号から算出さ几る値をアドレスとし
て順次Addr信号ラインにのせ、パックアメモリjI
Oの該当アドレスから順次エラーデーpC’C’C’、
z−読みと9.そnぞnmod、Jの加算、c、=c′
1−4−e (’j=凰凰 C’−+e j、Ck=C′に+ek?行なった上で正
」 しいデータC−,Cj、CkYrバッファメモリj1O
の同一アドレスに順次書き込む。以上によって該車列の
外符号に対する3ワードまでのエラー行番号したことに
なる。
−J、にと該当列番号から算出さ几る値をアドレスとし
て順次Addr信号ラインにのせ、パックアメモリjI
Oの該当アドレスから順次エラーデーpC’C’C’、
z−読みと9.そnぞnmod、Jの加算、c、=c′
1−4−e (’j=凰凰 C’−+e j、Ck=C′に+ek?行なった上で正
」 しいデータC−,Cj、CkYrバッファメモリj1O
の同一アドレスに順次書き込む。以上によって該車列の
外符号に対する3ワードまでのエラー行番号したことに
なる。
尚、上記で説明を省略したが、式(8)、α〔、α2、
a3の演算は式OBの規則にしたがって、ベクトル表現
からべき乗表現への変換またはその逆変換を適宜に行な
いながら演算される。1定式(8)のS2/51=S3
/S2および式(IS5の条件を滴定すか否かの判定は
そnぞnベクトル表現の上で行なわnる。
a3の演算は式OBの規則にしたがって、ベクトル表現
からべき乗表現への変換またはその逆変換を適宜に行な
いながら演算される。1定式(8)のS2/51=S3
/S2および式(IS5の条件を滴定すか否かの判定は
そnぞnベクトル表現の上で行なわnる。
以上の列方向の外符号に対するエラー訂正、(処理l)
および(処理2)の操作は列番号(n−1,fi−2,
・・・、 /、 0.および内符号検査ワード列)す
べてについて行なわnる。但し、内符号検査列に対する
エラー訂正は省略することができる。
および(処理2)の操作は列番号(n−1,fi−2,
・・・、 /、 0.および内符号検査ワード列)す
べてについて行なわnる。但し、内符号検査列に対する
エラー訂正は省略することができる。
外符号に対するエラー訂正を終了し九とき、マイクロプ
ロセッサj/lはパストランシーバj/を介して外部装
置とハンドシェークを行ない、バッファメモリ110上
に形成さf’L几エシエラ−訂正後号ワード群のうち情
報ワード群(第1図Uij)だけ’kADc信号で7ド
レスしながら、各行ごとにデータ(U ・・・、
/、O)をクロックn −1啄 CKJにし九がって読みとり、ラッチ回路よ弘およびパ
スドライバ!J5r介して外部装置へ転送丁エラー訂正
において訂正不能か否かのステータスをパストランシー
バ!lを介して外部装置へ知らせることができる。
ロセッサj/lはパストランシーバj/を介して外部装
置とハンドシェークを行ない、バッファメモリ110上
に形成さf’L几エシエラ−訂正後号ワード群のうち情
報ワード群(第1図Uij)だけ’kADc信号で7ド
レスしながら、各行ごとにデータ(U ・・・、
/、O)をクロックn −1啄 CKJにし九がって読みとり、ラッチ回路よ弘およびパ
スドライバ!J5r介して外部装置へ転送丁エラー訂正
において訂正不能か否かのステータスをパストランシー
バ!lを介して外部装置へ知らせることができる。
マイクロプロセッサ116の上記処理プログラム、GF
(zll)の上のベクトル表現およびヘキ乗表現の変換
テーブルはROMj/ 7上に予め格納さnている。
(zll)の上のベクトル表現およびヘキ乗表現の変換
テーブルはROMj/ 7上に予め格納さnている。
尚、前述の検査ワード生成回路!7、!rおよびシンド
ローム生成回路!りに工って求めらnた検査ワードp。
ローム生成回路!りに工って求めらnた検査ワードp。
、pl、p2およびシンドロームS1.52kS3け第
!〜第1図に示す制御信号pH’ pV’ ”HV
およびアウトプットイネーブル信号OEJ、OE4’、
OEjを適宜に制御することに工って1つのレジスタ(
1701,1704%1107〜!10F、1907〜
!りoy)の内容がADC信号で指定さf′L友バッフ
了メモリ!/θのアドレスに書き込1n石。
!〜第1図に示す制御信号pH’ pV’ ”HV
およびアウトプットイネーブル信号OEJ、OE4’、
OEjを適宜に制御することに工って1つのレジスタ(
1701,1704%1107〜!10F、1907〜
!りoy)の内容がADC信号で指定さf′L友バッフ
了メモリ!/θのアドレスに書き込1n石。
SEL/おLびSEL、?信号はノ2ストランシーバj
lおよびjllの信号の流n方向を制御するものであり
、SELコ信号はマルチプレクサJ/−および!13の
信号ラインをセレクトするものである。
lおよびjllの信号の流n方向を制御するものであり
、SELコ信号はマルチプレクサJ/−および!13の
信号ラインをセレクトするものである。
SADはROMj/j上のマイクロコードのスタートア
ドレスに対応してカウンタ!lグに供給されるカウント
初期値であり、符号ワード生成、符号ワードの外部装置
への転送、シンドロームの生成おLびエラー訂正後の情
報ワードの外部装置への転送、そnぞnに工って異なる
スタートアドレスをもつ。
ドレスに対応してカウンタ!lグに供給されるカウント
初期値であり、符号ワード生成、符号ワードの外部装置
への転送、シンドロームの生成おLびエラー訂正後の情
報ワードの外部装置への転送、そnぞnに工って異なる
スタートアドレスをもつ。
LDはカウント初期値のロード信号、WR/、RD/お
よびWRJ、RDJは、そnぞれAddr信号1几はA
DC信号に工ってアドレスされるバッファメモリr/Q
からのデータのリード信号、ライト信号である。
よびWRJ、RDJは、そnぞれAddr信号1几はA
DC信号に工ってアドレスされるバッファメモリr/Q
からのデータのリード信号、ライト信号である。
外部装置とバッフ7メモIJ j / 0との間のデー
タ転送、符号ワード生成おLびシンドローム生成などの
回路制御信号、およびバッファメモリj10のアドレス
制御を行なうADC信号はマイクロコードRQMj/
jに予め格納さnており、マイクロプロセッサ−/la
からのコマンドに工ってクロックCK/が始動し、カウ
ンタj/弘が動きだ丁と、そnに伴なって回路制御信号
およびADC信号がRQMj/jから発生さn、ラッチ
回路よ−If介して上述の回路制御を行なう。
タ転送、符号ワード生成おLびシンドローム生成などの
回路制御信号、およびバッファメモリj10のアドレス
制御を行なうADC信号はマイクロコードRQMj/
jに予め格納さnており、マイクロプロセッサ−/la
からのコマンドに工ってクロックCK/が始動し、カウ
ンタj/弘が動きだ丁と、そnに伴なって回路制御信号
およびADC信号がRQMj/jから発生さn、ラッチ
回路よ−If介して上述の回路制御を行なう。
以下に符号生成回路j7.!Iおよびシンドローム生成
回路よりの具体例を説明する。
回路よりの具体例を説明する。
第5図は行方向の検査ワード生成回路図、第6図は列方
向の検査ワード生成回路図、第1図はシンドローム生成
回路図の実施例である。
向の検査ワード生成回路図、第1図はシンドローム生成
回路図の実施例である。
第1図において、電αaをラッチ回路170弘の出力R
1のべき乗で表現としたとき、!70八r7oan(C
−+a3−aa)、(R+a26・息
0αa)の演算回
路である。但し、C・、Roはそ! n、4n入カデータ、ラッチ回路!703出力のベクト
ル表現した値である。
1のべき乗で表現としたとき、!70八r7oan(C
−+a3−aa)、(R+a26・息
0αa)の演算回
路である。但し、C・、Roはそ! n、4n入カデータ、ラッチ回路!703出力のベクト
ル表現した値である。
CKCはデータ入力ごとのクロック信号、CKSは最後
のデータ?入力したとき演算結果をラッチ回路1701
1704へ格納するためのクロック、σ工は最初のデー
タを入力する前にラッチ回路1701.!706fOに
する定めのクリア信号、PHは行方向の検査ワード生成
モードの指定信号であり、ラッチ回路!701.170
6上に格納され定検前ワードp0.p1はアウトプット
イネーブル信号OEJ、OE≠をそ1ぞれ低レベル状態
にしたときADC信号で指定し九バッファメモリ!IO
のアドレスに書き込1fする。こWらの制御信号はRO
Mj/jからラッチ回路111を介して供給される。以
下第6図および第1図においても同様の動作をする。
のデータ?入力したとき演算結果をラッチ回路1701
1704へ格納するためのクロック、σ工は最初のデー
タを入力する前にラッチ回路1701.!706fOに
する定めのクリア信号、PHは行方向の検査ワード生成
モードの指定信号であり、ラッチ回路!701.170
6上に格納され定検前ワードp0.p1はアウトプット
イネーブル信号OEJ、OE≠をそ1ぞれ低レベル状態
にしたときADC信号で指定し九バッファメモリ!IO
のアドレスに書き込1fする。こWらの制御信号はRO
Mj/jからラッチ回路111を介して供給される。以
下第6図および第1図においても同様の動作をする。
第6図において、rCαa1!rラッチ回路riotの
出力R2のべき乗で表現したとき、zroi、zros
、rro3r6そnぞfL(C1+a’−a”)。
出力R2のべき乗で表現したとき、zroi、zros
、rro3r6そnぞfL(C1+a’−a”)。
(R0+a201・(za)、(u1+at” ・αa
)の演算回路である。
)の演算回路である。
rro弘〜zroりはラッチ回路、I)vは列方向の検
査ワード生成モードの指定信号である。
査ワード生成モードの指定信号である。
第1図において、元αa1 αb、αCkラッチ回路j
り017.!り01.!906の出力p1、p2−p3
のべき乗で表現し皮とき、jり0/。
り017.!り01.!906の出力p1、p2−p3
のべき乗で表現し皮とき、jり0/。
!りθ2.1903はそnぞfL(C−+a・C3)。
龜
(C・+α2・αb)、(C・+α3・αC)の演算回
路である。j?O≠〜jりO?はラッチ回路’ SM
Yはシンドローム生成モードの指定信号である。1友、
前記演算回路はEXORゲートまたuPLA(プログラ
マブル・ロジック・了レイ)で構成することができふ。
路である。j?O≠〜jりO?はラッチ回路’ SM
Yはシンドローム生成モードの指定信号である。1友、
前記演算回路はEXORゲートまたuPLA(プログラ
マブル・ロジック・了レイ)で構成することができふ。
その−例として第を図は演算回路!り03の具体的回路
例であり、EXORゲー)7/−r弘のみで構成さnて
いる。
例であり、EXORゲー)7/−r弘のみで構成さnて
いる。
第j〜第1図の中で、1707.!701.j110〜
triλ、5epio〜!りlλはNANDゲートであ
る。
triλ、5epio〜!りlλはNANDゲートであ
る。
尚、以上の説明の中で内符号に対してはエラー検出のみ
を行なっているが、この場曾Vic4c(Cyclic
1edundancy Check )符号?用いた
方が回路がかなり簡素化できる。一方、内符号に対して
エラー訂正も含める場合は符号間距離dが3では不十分
であるから、少なくともφ以上にしt方が工いd=μに
した場曾は式(8)にし九がって内符号に対してlワー
ドのエラー?高い確率で訂正できることになる。
を行なっているが、この場曾Vic4c(Cyclic
1edundancy Check )符号?用いた
方が回路がかなり簡素化できる。一方、内符号に対して
エラー訂正も含める場合は符号間距離dが3では不十分
であるから、少なくともφ以上にしt方が工いd=μに
した場曾は式(8)にし九がって内符号に対してlワー
ドのエラー?高い確率で訂正できることになる。
1t、列方向に内符号全1行方向に外符号をとる工うに
構成しても上述の説明だ何ら矛盾することはなく、し九
がって、この場合も本発明に属することは云うまでもな
い。
構成しても上述の説明だ何ら矛盾することはなく、し九
がって、この場合も本発明に属することは云うまでもな
い。
以上の工うに本発明に工nば、エラーロケーションおよ
びエラーパターンの算出が互に分離できる定め符号間距
離を短かぐ設定でき、これに1ってエラー訂正回路の簡
素化が可能になる。
びエラーパターンの算出が互に分離できる定め符号間距
離を短かぐ設定でき、これに1ってエラー訂正回路の簡
素化が可能になる。
一方、エラーの訂正能力については、前述の従来方式で
は訂正できないLうな場合でも1本発明では内符号でエ
ラーの発生し定行番号の集什体を列方向の仮りのエラー
ロケーションとし、外符号に対して再度エラー訂正を試
行しているので、エラー訂正に自由度が増し、ここでか
なりのエラーが訂正されることになり、符号間距離が短
がい忙もかかわらず訂正能力は大巾に向上することにな
る。こ几は訂正前のエラーレートが高い場合にも効果が
ある。
は訂正できないLうな場合でも1本発明では内符号でエ
ラーの発生し定行番号の集什体を列方向の仮りのエラー
ロケーションとし、外符号に対して再度エラー訂正を試
行しているので、エラー訂正に自由度が増し、ここでか
なりのエラーが訂正されることになり、符号間距離が短
がい忙もかかわらず訂正能力は大巾に向上することにな
る。こ几は訂正前のエラーレートが高い場合にも効果が
ある。
以上説明し九工うに本発明はエラー訂正のための装置コ
ストの低減および訂正能力の向上、この両面で効果をも
几らし、その利用価値は大きい。
ストの低減および訂正能力の向上、この両面で効果をも
几らし、その利用価値は大きい。
第1図は本発明で用いる符号化構造の一実施例。
第2図は検査ワードの生成方法を説明する回路図。
第3図はシンドロームの生成方法を説明する回路図。
第参図は本発明全実現する定めのエラー訂正回路の一実
施例を示すシステム構成図。 第5図は行方向の検査ワード生成回路の一実施例を示す
ブロック図。 第6図は列方向の検査ワード生成回路の一実施例を示す
ブロック図。 第1図は行方向および列方向のシンドローム生成回路の
一実施例を示すブロック図。 第r図は第1図中の演算回路の具体例を示す回路図。 xi、rii・・・バストランシーバ。 J−3、!!・・・バスドライ/τ1 jλ、jμ、 jII・・・ラッチ回路、j6・・・A
NDゲート、 !7・・・行方向の検査ワード生成回路、sr・・・列
方向の検査ワード生成回路、j2・・・シンドローム生
成回路。 jlo・・・バッファメモリ、 !/λ、!/3・・・マルチプレクサ、jlダ・・・カ
ウンタ、 111・・・マイクロコードROM。 614・・・マイクロプロセッサ。 jII7・・・プログラムROM。 jlり・・・コマンド・ステータス信号ライン、!λO
・・・CPUバス。 特許出願人 富士写冥フィルム株式会社第、1 図 第3図 第5図 t57 第6図 第1図 第8図 手続補正書 ■、・1工件の表示 昭和to年特願第1I!!
J参号2 発明の名称 エラー訂正方式 ;3.補圧をする者 ・11件との関係 特許出願人件 所
神奈川県南足柄市中沼2)0番地4、補正の対象 明
細書の「%許精求の範囲」の欄および[発明の詳細な説 明」の欄 5、補正の内容 (1))%許論求の範囲の欄の記載 別紙(110通り f2) EJAa書第を員 別紙(2)の通り訂正する・ (31明細書第12負および第13頁を別紙(3)の通
り訂正する。 (4)明細書第1≠第1を行目、第j負コ行目、第よ自
3行目、第j頁ダ行目、第5頁ざ桁目、第j自り行目、
第!頁l/?″T目、第j頁/7行目、第1A頁/j行
目、第11負!行目、第1を頁IO行目、第1を頁/を
行目、第32頁72行目、第33貞/よ行目、第≠O頁
/j行目、第≠1頁/j打目および第参λ貞λ行目 「πを「元」に訂正する。 」 (5) 明細誉第≠頁第17行目、第j員7行目、第
!頁74行目、第2頁2行目 rp(x) Jを rP(x)J に訂正する。 (6)明細書第1頁第r行目、第一2≠頁!行目、第2
j頁l!行目、第2を頁7行目、第2を頁り行目、第2
)負!行目および第44/頁を行目 [pl、poJを rPtsPoJ に訂正する。 (力 明細書第1頁第10行目、第λ弘頁乙行目、第2
7負!行目、第27頁10行目から/1行目、第27頁
73行目および第30頁参行目 「p2)pl)pO」を rPz八 PIX POJ に訂正する。 (8)明細書第を頁第を行 「Uv(x)・X3+Rv(X)」を r=u (x)・X3+Rv(X)」に訂正する。 (9)明細書第1≠頁第1行 「cn−1+・・・」を 「CN −11・・・」 に訂正する。 翰 明細書第1j頁第17行 「ミスディテクト」を 「ミスディテクト」 に訂正する。 αυ 明細書第27頁第19行(2個所)、第λλ頁1
行目、第2λ頁/弘行目、第2.2負!り行目、第31
頁20行目、第3λ頁3行目、第32負!行目、第32
頁7行目、’I’s 3j頁76行目および第3j頁/
り行目rpJを yJ に訂正する。 α2 明11ftl書第30頁第1行 rpoJを rPoJ に訂正する。 (19明細誉第≠2頁第3行から$ L/−qj「p1
1p2、p3」を rPl、P2、P3J に訂正する。 αa 明細書第3r負第1j行 rpoll)lXI)2Jを rPosPx、P2J に訂正する。 以上 別紙(1) 2、特許請求の範囲 fil m行×n列に配列した情報ワード群に対して
行方向に円符号金1列方向に外符号を生成してM行XN
列に配列した符号ワード群を構成してなるエラー訂正方
式において、前記内符号に対するシンドロームS I
k算木り、 iシンドロームSI金もとに前記内符号に
対して少なくともエラー検出を行なうことによってエラ
ーの発生した行番号からなる集合体fi、j% k、1
.・・・)全作り。 前記外符号に対するシンドロームSO’に算出L、前記
集合体の中に存在するエラー行番号の数が予め定められ
た数yより大きいときは前記シンドロームSOから算出
されるエラーロケーションおよびエラーパターンによっ
て外符号に対する第1のエラー訂正を行ない、ここで訂
正できなかったエラーに対しては前記シンドロームSo
および前記エラー行番号の集合体から算出される新たな
エラーロケーションおよびエラーパターンによって外符
号に対する第2のエラー訂正を行ない、前記エラー行番
号の数が前記予め定められた数y以内のときは前記エラ
ー行番号を外符号のエラーロケ−’/E7とし、該エラ
ーロケーションと前記シンドロームSOから算出される
エラーノミターンによって外符号に対する第3の工2−
訂正を行なうことを特徴とするエラー剖正方式。 (2)第1のエラー訂正は、前記シンドロームSOが予
め定められた条件を満たすとき、そこから得られるガロ
ア体の上の元α“のべき乗gが前記エラー行番号の集合
体(11」、k、I、・・・)の中に存在するときこの
gをエラーロケーションとして、該エラーロケーション
およヒ前記シンドロームSOから算出されるエラーパタ
ーンによって外符号に対するlワードのエラーを訂正す
ることを特徴とする特許請求の範囲第1項に記載したエ
ラー訂正方式。(但しαはガロア体の上の原始多項式の
根である) (3)第2のエラー訂正は、前記シンドロームSOと前
記エラー行番号の集合体(1% J% k、11・
・・)をべき乗とするガロア体の上の元(α11αj1
αに1α11・・・)の中の任意の元(αg1α1との
間で予め定められた条件を満たすgおよびhが存在する
ときこのgおよびhをエラーロケーションとして、該エ
ラーロケーションおよび前記シンドロームSOから算出
されるエラーパターンによって外符号に対するコワード
のエラーを訂正することを特徴とする特許請求の範囲第
1項に記載したエラー訂正方式。 (4)前記行方向のn個の情報ワードに対して各行ごと
に2個の検査ワードを付加し、hカ記列方向のm個の情
報ワードに対して各列ごとに3個の検査ワードを付加す
ることによってそれぞれを内符号、外符号とすることを
t!!j徴とする特許請求の範囲第1項に記載したエラ
ー訂正方式。 (5) 前記第2のエラー訂正が施こされた場合には
、iスコレクトを検出するため内符号または外符号に対
して再度シンドロームを算出し、該シンドロームをもと
にエラー検出を行なうことを特徴とする特許請求の範囲
第1項に記載したエラー訂正方式。 別紙(2) 一方、OF (−2” ) カラ0yrAr除V−#c
元(/%α、C2、・・・αq−2)は位数(xm−/
)の巡回群をなし、これらは原始元αのべき乗で表現す
ることができる。 以上の原理を用いれば、任意の情報ワードυにエラーが
生じたときに、そのエラーを訂正もしくは検出できる符
号間距離dに符号ワード゛Cを生成することが可能とな
る。符号間距離dは符号ワードのベクトルC1XCjの
対応するビット位置にある成分のうち互に異なる成分の
数であって、C・、C4間のハばング距離と呼ばれる。 エラー■ 訂正および検出能力はこの距離によって決まり、この距
離dが大きい程、高い確率でλ要因C11Cjを区分す
ることができる。 つまり、C・、C5が誤りによって生じるバラツキの範
囲tを定め、受信ワードC′がC11C3のいずれかの
範囲に入れば符号ワードが正しい符号ワードであると推
定することができ、Ci%C4間の距離が十分離れてい
ればその推定値は真の値に近づくことになる。 別紙(3) 情報ワード(U 、・Ul、Uo)は順次シフト
されながらレジスタ/に入り、最後のU。 の次に更にOが3回シフトして入力されたとき、剰余多
項式はR(x)=r 2x 、+r 1x+r 。 として求めることができる。したがって、この場合の外
符号(CM−14、3、2、 ・・・ CCC C1、co)は情報ワードおよび上記レジスタの内容(
r )、(r )、(ro)によって(U
、・Ul、LJQNr2、rl、rO)として構成され
る。 次に復号化について述べる。復号化はエラーを含んだ符
号ワード多項式C’(x)においてエラー訂正および検
出することである。(以下多項式という言葉を省略する
) 今、パリティ検査行列Hを定義すれば、エラー訂正・検
出のためのシンドロームSは次式によって与えられる。 S”=H−(” =H・(C+E )=E(−E
(5)ここで、[(−C=oであるから、シンドロ
−ムSは通信路の雑音系列のみによって決まることが分
かる。(但し (/はエラーを含んだ符号ワードである
) パリティ検査行列Hは、上記式(4)の生成多項式G
v (x )に対応して3個の検査ワードをもつ場合に
は次式で表わすことができる。 行方向の・ソリティ検査行列HHも同様である。 したがって内符号および外符号のシンドロームシンドロ
ームSlを求める具体的回路例は第3図のように構成さ
れる。
施例を示すシステム構成図。 第5図は行方向の検査ワード生成回路の一実施例を示す
ブロック図。 第6図は列方向の検査ワード生成回路の一実施例を示す
ブロック図。 第1図は行方向および列方向のシンドローム生成回路の
一実施例を示すブロック図。 第r図は第1図中の演算回路の具体例を示す回路図。 xi、rii・・・バストランシーバ。 J−3、!!・・・バスドライ/τ1 jλ、jμ、 jII・・・ラッチ回路、j6・・・A
NDゲート、 !7・・・行方向の検査ワード生成回路、sr・・・列
方向の検査ワード生成回路、j2・・・シンドローム生
成回路。 jlo・・・バッファメモリ、 !/λ、!/3・・・マルチプレクサ、jlダ・・・カ
ウンタ、 111・・・マイクロコードROM。 614・・・マイクロプロセッサ。 jII7・・・プログラムROM。 jlり・・・コマンド・ステータス信号ライン、!λO
・・・CPUバス。 特許出願人 富士写冥フィルム株式会社第、1 図 第3図 第5図 t57 第6図 第1図 第8図 手続補正書 ■、・1工件の表示 昭和to年特願第1I!!
J参号2 発明の名称 エラー訂正方式 ;3.補圧をする者 ・11件との関係 特許出願人件 所
神奈川県南足柄市中沼2)0番地4、補正の対象 明
細書の「%許精求の範囲」の欄および[発明の詳細な説 明」の欄 5、補正の内容 (1))%許論求の範囲の欄の記載 別紙(110通り f2) EJAa書第を員 別紙(2)の通り訂正する・ (31明細書第12負および第13頁を別紙(3)の通
り訂正する。 (4)明細書第1≠第1を行目、第j負コ行目、第よ自
3行目、第j頁ダ行目、第5頁ざ桁目、第j自り行目、
第!頁l/?″T目、第j頁/7行目、第1A頁/j行
目、第11負!行目、第1を頁IO行目、第1を頁/を
行目、第32頁72行目、第33貞/よ行目、第≠O頁
/j行目、第≠1頁/j打目および第参λ貞λ行目 「πを「元」に訂正する。 」 (5) 明細誉第≠頁第17行目、第j員7行目、第
!頁74行目、第2頁2行目 rp(x) Jを rP(x)J に訂正する。 (6)明細書第1頁第r行目、第一2≠頁!行目、第2
j頁l!行目、第2を頁7行目、第2を頁り行目、第2
)負!行目および第44/頁を行目 [pl、poJを rPtsPoJ に訂正する。 (力 明細書第1頁第10行目、第λ弘頁乙行目、第2
7負!行目、第27頁10行目から/1行目、第27頁
73行目および第30頁参行目 「p2)pl)pO」を rPz八 PIX POJ に訂正する。 (8)明細書第を頁第を行 「Uv(x)・X3+Rv(X)」を r=u (x)・X3+Rv(X)」に訂正する。 (9)明細書第1≠頁第1行 「cn−1+・・・」を 「CN −11・・・」 に訂正する。 翰 明細書第1j頁第17行 「ミスディテクト」を 「ミスディテクト」 に訂正する。 αυ 明細書第27頁第19行(2個所)、第λλ頁1
行目、第2λ頁/弘行目、第2.2負!り行目、第31
頁20行目、第3λ頁3行目、第32負!行目、第32
頁7行目、’I’s 3j頁76行目および第3j頁/
り行目rpJを yJ に訂正する。 α2 明11ftl書第30頁第1行 rpoJを rPoJ に訂正する。 (19明細誉第≠2頁第3行から$ L/−qj「p1
1p2、p3」を rPl、P2、P3J に訂正する。 αa 明細書第3r負第1j行 rpoll)lXI)2Jを rPosPx、P2J に訂正する。 以上 別紙(1) 2、特許請求の範囲 fil m行×n列に配列した情報ワード群に対して
行方向に円符号金1列方向に外符号を生成してM行XN
列に配列した符号ワード群を構成してなるエラー訂正方
式において、前記内符号に対するシンドロームS I
k算木り、 iシンドロームSI金もとに前記内符号に
対して少なくともエラー検出を行なうことによってエラ
ーの発生した行番号からなる集合体fi、j% k、1
.・・・)全作り。 前記外符号に対するシンドロームSO’に算出L、前記
集合体の中に存在するエラー行番号の数が予め定められ
た数yより大きいときは前記シンドロームSOから算出
されるエラーロケーションおよびエラーパターンによっ
て外符号に対する第1のエラー訂正を行ない、ここで訂
正できなかったエラーに対しては前記シンドロームSo
および前記エラー行番号の集合体から算出される新たな
エラーロケーションおよびエラーパターンによって外符
号に対する第2のエラー訂正を行ない、前記エラー行番
号の数が前記予め定められた数y以内のときは前記エラ
ー行番号を外符号のエラーロケ−’/E7とし、該エラ
ーロケーションと前記シンドロームSOから算出される
エラーノミターンによって外符号に対する第3の工2−
訂正を行なうことを特徴とするエラー剖正方式。 (2)第1のエラー訂正は、前記シンドロームSOが予
め定められた条件を満たすとき、そこから得られるガロ
ア体の上の元α“のべき乗gが前記エラー行番号の集合
体(11」、k、I、・・・)の中に存在するときこの
gをエラーロケーションとして、該エラーロケーション
およヒ前記シンドロームSOから算出されるエラーパタ
ーンによって外符号に対するlワードのエラーを訂正す
ることを特徴とする特許請求の範囲第1項に記載したエ
ラー訂正方式。(但しαはガロア体の上の原始多項式の
根である) (3)第2のエラー訂正は、前記シンドロームSOと前
記エラー行番号の集合体(1% J% k、11・
・・)をべき乗とするガロア体の上の元(α11αj1
αに1α11・・・)の中の任意の元(αg1α1との
間で予め定められた条件を満たすgおよびhが存在する
ときこのgおよびhをエラーロケーションとして、該エ
ラーロケーションおよび前記シンドロームSOから算出
されるエラーパターンによって外符号に対するコワード
のエラーを訂正することを特徴とする特許請求の範囲第
1項に記載したエラー訂正方式。 (4)前記行方向のn個の情報ワードに対して各行ごと
に2個の検査ワードを付加し、hカ記列方向のm個の情
報ワードに対して各列ごとに3個の検査ワードを付加す
ることによってそれぞれを内符号、外符号とすることを
t!!j徴とする特許請求の範囲第1項に記載したエラ
ー訂正方式。 (5) 前記第2のエラー訂正が施こされた場合には
、iスコレクトを検出するため内符号または外符号に対
して再度シンドロームを算出し、該シンドロームをもと
にエラー検出を行なうことを特徴とする特許請求の範囲
第1項に記載したエラー訂正方式。 別紙(2) 一方、OF (−2” ) カラ0yrAr除V−#c
元(/%α、C2、・・・αq−2)は位数(xm−/
)の巡回群をなし、これらは原始元αのべき乗で表現す
ることができる。 以上の原理を用いれば、任意の情報ワードυにエラーが
生じたときに、そのエラーを訂正もしくは検出できる符
号間距離dに符号ワード゛Cを生成することが可能とな
る。符号間距離dは符号ワードのベクトルC1XCjの
対応するビット位置にある成分のうち互に異なる成分の
数であって、C・、C4間のハばング距離と呼ばれる。 エラー■ 訂正および検出能力はこの距離によって決まり、この距
離dが大きい程、高い確率でλ要因C11Cjを区分す
ることができる。 つまり、C・、C5が誤りによって生じるバラツキの範
囲tを定め、受信ワードC′がC11C3のいずれかの
範囲に入れば符号ワードが正しい符号ワードであると推
定することができ、Ci%C4間の距離が十分離れてい
ればその推定値は真の値に近づくことになる。 別紙(3) 情報ワード(U 、・Ul、Uo)は順次シフト
されながらレジスタ/に入り、最後のU。 の次に更にOが3回シフトして入力されたとき、剰余多
項式はR(x)=r 2x 、+r 1x+r 。 として求めることができる。したがって、この場合の外
符号(CM−14、3、2、 ・・・ CCC C1、co)は情報ワードおよび上記レジスタの内容(
r )、(r )、(ro)によって(U
、・Ul、LJQNr2、rl、rO)として構成され
る。 次に復号化について述べる。復号化はエラーを含んだ符
号ワード多項式C’(x)においてエラー訂正および検
出することである。(以下多項式という言葉を省略する
) 今、パリティ検査行列Hを定義すれば、エラー訂正・検
出のためのシンドロームSは次式によって与えられる。 S”=H−(” =H・(C+E )=E(−E
(5)ここで、[(−C=oであるから、シンドロ
−ムSは通信路の雑音系列のみによって決まることが分
かる。(但し (/はエラーを含んだ符号ワードである
) パリティ検査行列Hは、上記式(4)の生成多項式G
v (x )に対応して3個の検査ワードをもつ場合に
は次式で表わすことができる。 行方向の・ソリティ検査行列HHも同様である。 したがって内符号および外符号のシンドロームシンドロ
ームSlを求める具体的回路例は第3図のように構成さ
れる。
Claims (5)
- (1)m行×n列に配列した情報ワード群に対して行方
向に内符号を、列方向に外符号を生成してM行×N列に
配列した符号ワード群を構成してなるエラー訂正方式に
おいて、前記内符号に対するシンドロームSIを算求し
、該シンドロームSIをもとに前記内符号に対して少な
くともエラー検出を行なうことによつてエラーの発生し
た行番号からなる集合体(i、j、k、l、・・・)を
作り、前記外符号に対するシンドロームSOを算出し、
前記集合体の中に存在するエラー行番号の数が予め定め
られた数pより大きいときは前記シンドロームSOから
算出されるエラーロケーシヨンおよびエラーパターンに
よつて外符号に対する第1のエラー訂正を行ない、ここ
で訂正できなかつたエラーに対しては前記シンドローム
SOおよび前記エラー行番号の集合体から算出される新
たなエラーロケーシヨンおよびエラーパターンによつて
外符号に対する第2のエラー訂正を行ない、前記エラー
行番号の数が前記予め定められた数p以内のときは前記
エラー行番号を外符号のエラーロケーシヨンとし、該エ
ラーロケーシヨンと前記シンドロームSOから算出され
るエラーパターンによつて外符号に対する第3のエラー
訂正を行なうことを特徴とするエラー訂正方式。 - (2)第1のエラー訂正は、前記シンドロームSOが予
め定められた条件を満たすとき、そこから得られるガロ
ア体の上の@π@α^gのべき乗gが前記エラー行番号
の集合体(i、j、k、l、・・・)の中に存在すると
きこのgをエラーロケーシヨンとして、該エラーロケー
シヨンおよび前記シンドロームSOから算出されるエラ
ーパターンによつて外符号に対する1ワードのエラーを
訂正することを特徴とする特許請求の範囲第1項に記載
したエラー訂正方式。(但しαはガロア体の上の原始多
項式の根である) - (3)第2のエラー訂正は、前記シンドロームSOと前
記エラー行番号の集合体(i、j、k、l、・・・)を
べき乗とするガロア体の上の@π@(α^i、α^j、
α^k、α^l、・・・)の中の任意の@π@(α^g
、α^h)との間で予め定められた条件を満たすgおよ
びhが存在するときこのgおよびhをエラーロケーシヨ
ンとして、該エラーロケーシヨンおよび前記シンドロー
ムSOから算出されるエラーパターンによつて外符号に
対する2ワードのエラーを訂正することを特徴とする特
許請求の範囲第1項に記載したエラー訂正方式。 - (4)前記行方向のn個の情報ワードに対して各行ごと
に2個の検査ワードを付加し、前記列方向のm個の情報
ワードに対して各列ごとに3個の検査ワードを付加する
ことによつてそれぞれを内符号、外符号とすることを特
徴とする特許請求の範囲第1項に記載したエラー訂正方
式。 - (5)前記第2のエラー訂正が施こされた場合には、ミ
スコレツトを検出するため内符号または外符号に対して
再度シンドロームを算出し、該シンドロームをもとにエ
ラー検出を行なうことを特徴とする特許請求の範囲第1
項に記載したエラー訂正方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4553485A JPS61203727A (ja) | 1985-03-07 | 1985-03-07 | エラ−訂正方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4553485A JPS61203727A (ja) | 1985-03-07 | 1985-03-07 | エラ−訂正方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61203727A true JPS61203727A (ja) | 1986-09-09 |
Family
ID=12722054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4553485A Pending JPS61203727A (ja) | 1985-03-07 | 1985-03-07 | エラ−訂正方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61203727A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10401849B2 (en) * | 2015-12-01 | 2019-09-03 | Omron Corporation | Controller for performing hybrid control using velocity and force |
-
1985
- 1985-03-07 JP JP4553485A patent/JPS61203727A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10401849B2 (en) * | 2015-12-01 | 2019-09-03 | Omron Corporation | Controller for performing hybrid control using velocity and force |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0031183B1 (en) | Multi-processor computer system | |
Houghton | The engineer’s error coding handbook | |
CN103238139B (zh) | 解码包含集成的数据和信头保护的编码数据 | |
US9647688B1 (en) | System and method of encoding in a serializer/deserializer | |
CN101454982B (zh) | 数据传送***、差错检测方法和帮助差错检测的*** | |
JPS59151246A (ja) | エンコ−ダ検査装置 | |
Wang et al. | Reliable and secure memories based on algebraic manipulation correction codes | |
JPS61203727A (ja) | エラ−訂正方式 | |
RU2417409C2 (ru) | Отказоустойчивый процессор | |
US4868829A (en) | Apparatus useful for correction of single bit errors in the transmission of data | |
Conway et al. | Quaternary constructions for the binary single-error-correcting codes of Julin, Best and others | |
RU51428U1 (ru) | Отказоустойчивый процессор повышенной достоверности функционирования | |
JP2003078421A (ja) | 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 | |
Kulikowski et al. | Robust correction of repeating errors by non-linear codes | |
RU2708956C2 (ru) | Процессор повышенной достоверности функционирования | |
JPH02248120A (ja) | ディジタル伝送装置の誤り訂正用符号器/復号器システム | |
JPS58123144A (ja) | リ−ド・ソロモン符号復号方式 | |
RU175054U1 (ru) | Устройство хранения и передачи данных с обнаружением одиночных и двойных ошибок | |
RU2297030C2 (ru) | Самокорректирующееся устройство хранения информации | |
RU83859U1 (ru) | Отказоустойчивое устройство ускоренного умножения | |
RU2297032C2 (ru) | Самокорректирующееся запоминающее устройство | |
SU930666A2 (ru) | Устройство дл декодировани циклических линейных кодов | |
Zhi-yuan et al. | New decoder for triple-error-correcting binary BCH codes | |
SU972589A1 (ru) | Логическое запоминающее устройство | |
SU985959A1 (ru) | Декодер итеративного кода |