JPS6097673A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6097673A JPS6097673A JP20536783A JP20536783A JPS6097673A JP S6097673 A JPS6097673 A JP S6097673A JP 20536783 A JP20536783 A JP 20536783A JP 20536783 A JP20536783 A JP 20536783A JP S6097673 A JPS6097673 A JP S6097673A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- substrate
- gate electrode
- region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 abstract description 12
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 4
- 241000293849 Cordylanthus Species 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- -1 and moreover Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特に短ナヤンネ
ル化したときの特性改善を図ったＭＯＢ型半導体装置の
製造方法に胸する。
ル化したときの特性改善を図ったＭＯＢ型半導体装置の
製造方法に胸する。
ｆｌ）） 従来技術と問題点
たとえば記憶装置になどの大規模集積回路にはチャネル
長がせいぜい１μｍ程反のＭＯ８型半導体装ｊｌづ；布
ｌ用Ａｈス、≠； どｈ萌渚１σ）莞（へ千ヤンスル０
ＭＯ８型半導体と同じ構造で全体としてたｙ寸法を緬少
されたのみであれば種々の不都合な問題を生ずる。
長がせいぜい１μｍ程反のＭＯ８型半導体装ｊｌづ；布
ｌ用Ａｈス、≠； どｈ萌渚１σ）莞（へ千ヤンスル０
ＭＯ８型半導体と同じ構造で全体としてたｙ寸法を緬少
されたのみであれば種々の不都合な問題を生ずる。
その主なものは短チャネルとなれば、ドレイン空乏層端
では電界集中による衡突イオン化が起こり、この時発生
したポットエレクトロンのゲート酸化膜中への注入現象
により半導体素子の基本特性であるゲートしきい電圧（
ｖｔｈ）、相互コンダクタンス（ｇｍ）が変動するなど
の問題を生ずる。又基板の浮遊容量を減少してデバイス
の＾速比を図ることも又重要である。
では電界集中による衡突イオン化が起こり、この時発生
したポットエレクトロンのゲート酸化膜中への注入現象
により半導体素子の基本特性であるゲートしきい電圧（
ｖｔｈ）、相互コンダクタンス（ｇｍ）が変動するなど
の問題を生ずる。又基板の浮遊容量を減少してデバイス
の＾速比を図ることも又重要である。
（Ｃ） 発明の目的
本発明の目的はかかる問題点に鑑みなされたもので、ド
レイン空乏細端のホットエレクトロンの発生を減少し、
更に基板の浮遊容Ｓ（を減少しうる構造を翁するＭＯ８
型半導体装置の製作を容易に達成しうる半導体装置の製
造方法の提供にある。
レイン空乏細端のホットエレクトロンの発生を減少し、
更に基板の浮遊容Ｓ（を減少しうる構造を翁するＭＯ８
型半導体装置の製作を容易に達成しうる半導体装置の製
造方法の提供にある。
（ｃｌ＋ 発明の構成
その目的を達成するため本先明は基板上にフィールド酸
化膜、およびゲート絶縁膜を介してゲート電極を形成し
た後、不純物を低濃度にドープ”してソース及びドレイ
ン領域を形成する工程９次いで基板全面を酸化し、更に
不純物を高濃度にソース及びドレイン＃坂内にドープ”
する工程が含まれてなることを特徴とする。
化膜、およびゲート絶縁膜を介してゲート電極を形成し
た後、不純物を低濃度にドープ”してソース及びドレイ
ン領域を形成する工程９次いで基板全面を酸化し、更に
不純物を高濃度にソース及びドレイン＃坂内にドープ”
する工程が含まれてなることを特徴とする。
＋８） 発明の実施例
以下本発明の実施例について図面を参照して説明する。
第１図乃至第３図は本発明の一実施例の工程順要部断面
図であシ、前面と同等の部分については同一符号を付し
ている。
図であシ、前面と同等の部分については同一符号を付し
ている。
まず第１図に示すごとくたとえばＰ型半導体基板１上に
フィールド酸化膜２をＬＯＯＯ８法によって形成し、該
基板１上の所定位置にゲート絶縁膜３およびポリシリコ
ン層よシなるゲート電＆４を選択的に形成する。
フィールド酸化膜２をＬＯＯＯ８法によって形成し、該
基板１上の所定位置にゲート絶縁膜３およびポリシリコ
ン層よシなるゲート電＆４を選択的に形成する。
次いでゲート１ｊｉ極４及びフィールド酸化膜２をマス
クとしてｎｒＭ不純物、たとえば砒素（Ａ、）を高エネ
ルギ、低ドースにてイオン注入法によってゲート電極４
の両端の基板１内に低濃度（Ｎ−）層のソース領域５及
びドレイン領域６を形成する。
クとしてｎｒＭ不純物、たとえば砒素（Ａ、）を高エネ
ルギ、低ドースにてイオン注入法によってゲート電極４
の両端の基板１内に低濃度（Ｎ−）層のソース領域５及
びドレイン領域６を形成する。
上記イオン注入時の高エネルギは約１００ｅＶ、低ドー
ズ愈は約Ｉ Ｘ １０１３／ｃｄとする。
ズ愈は約Ｉ Ｘ １０１３／ｃｄとする。
次いで第２図に示すように基板１全面を酸化して約１ｏ
ｏｏｊＬの厚さの酸化膜７を形成する。
ｏｏｊＬの厚さの酸化膜７を形成する。
この場合ゲート電極４上及び該′Ｍ、ＭＲの側面には基
板ｌ上に較べてゲート電極がポリシリコン導電胎で形成
されているため、濃度差によシ厚く酸化膜が形成される
。
板ｌ上に較べてゲート電極がポリシリコン導電胎で形成
されているため、濃度差によシ厚く酸化膜が形成される
。
又同時にフィールド酸化Ｍ２の先＃＋ｌ！＃５１ｄ、即
ちバーズビーク２−１も前記酸化工程によってソース領
域５及びドレイン領域６内に進行する。
ちバーズビーク２−１も前記酸化工程によってソース領
域５及びドレイン領域６内に進行する。
次いで第３図に示す呈うに上記バーズビーク２−１のす
すみと、ケート電極４の側面に成長した酸化膜７−１を
マスクとして初めに形成された低濃度（Ｎ−）のソース
領域５及びトレイン領域６内に図示したごとく高濃度（
Ｎ十）のソース領域８及びドレイン領域９を砒素（Ａｓ
）のイオン注入法によって形成する。このイオン注入は
釣１００ｅＶ、約４ Ｘ １０１５／ｄｌｌの高ドーズ
九にて行なわれる。
すみと、ケート電極４の側面に成長した酸化膜７−１を
マスクとして初めに形成された低濃度（Ｎ−）のソース
領域５及びトレイン領域６内に図示したごとく高濃度（
Ｎ十）のソース領域８及びドレイン領域９を砒素（Ａｓ
）のイオン注入法によって形成する。このイオン注入は
釣１００ｅＶ、約４ Ｘ １０１５／ｄｌｌの高ドーズ
九にて行なわれる。
このようにして高濃度領域の周囲を低ｉｉＩ反領域で包
囲したソースｆｊ！４域およびトレイン領域６内を有す
るＭＯ８型半導体装置が形成される。
囲したソースｆｊ！４域およびトレイン領域６内を有す
るＭＯ８型半導体装置が形成される。
上記工程において、デバイスの微細化の場合マスクアラ
イメントが非常釦困難であるが９本発明の場合、前述し
た酸化工程による酸化膜２−１・７−１を利用したセル
ファライン方式によって容易にソース・ドレイン領域の
二重構造を達成することができる。
イメントが非常釦困難であるが９本発明の場合、前述し
た酸化工程による酸化膜２−１・７−１を利用したセル
ファライン方式によって容易にソース・ドレイン領域の
二重構造を達成することができる。
かかる構造によればＰ型基板１とソースｆ！Ａ域２及び
ドレイン＠斌３との接合け１ｒ−ｐ接合となって電圧印
加時の空乏階の拡がシが大きくなシ従って基板との浮遊
容置が小さくなりデバイスの高速化を図ることができる
と同時にドレイン端を低濃度（Ｎ−）にすることＫより
電界集中によるゲート絶縁膜４中へのホントエレク゛ト
ロンの発生を抑えることが可能になる。
ドレイン＠斌３との接合け１ｒ−ｐ接合となって電圧印
加時の空乏階の拡がシが大きくなシ従って基板との浮遊
容置が小さくなりデバイスの高速化を図ることができる
と同時にドレイン端を低濃度（Ｎ−）にすることＫより
電界集中によるゲート絶縁膜４中へのホントエレク゛ト
ロンの発生を抑えることが可能になる。
ｆｆ） 発明の詳細
な説明したごとく本発明によれば、セルファライン方式
による製造方法によって、微細構造の領域及びドレイン
領域を具備するＭＯ３型半導体装置を容易に製作するこ
とが達成できる。
による製造方法によって、微細構造の領域及びドレイン
領域を具備するＭＯ３型半導体装置を容易に製作するこ
とが達成できる。
第１図乃至第３図は本発明の一実施例の工程順要部断面
図である。 図において１は基板、２はフィールド酸化膜。 ３はゲート絶縁膜、４はゲート電極、５はＮ−ソース領
域、６はＮ−ドレイン領域、７は酸化膜、８はＮ”ソー
ス領域、９はＮ＋ドレイン領域を示す。
図である。 図において１は基板、２はフィールド酸化膜。 ３はゲート絶縁膜、４はゲート電極、５はＮ−ソース領
域、６はＮ−ドレイン領域、７は酸化膜、８はＮ”ソー
ス領域、９はＮ＋ドレイン領域を示す。
Claims (1)
- 基板上にフィールド酸化膜、およびゲート絶縁膜を介し
てゲート電極を形成した後、不純物を低濃度にドレープ
してソース及びドレイン＠坂ヲ形成する工程１次いで基
板全面を酸化し、更に不純物を高濃度にソース及びドレ
イン領坂内にドーフ”する工程が含まれてなることを特
徴さする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20536783A JPS6097673A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20536783A JPS6097673A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097673A true JPS6097673A (ja) | 1985-05-31 |
Family
ID=16505670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20536783A Pending JPS6097673A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097673A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012015625A1 (de) | 2011-08-31 | 2013-02-28 | Mazda Motor Corporation | Fahrzeugkarosseriestruktur eines Fahrzeugs und Herstellungsverfahren derselben |
| DE102012015627A1 (de) | 2011-08-31 | 2013-02-28 | Mazda Motor Corp. | Fahrzeugkarosseriestruktur eines Fahrzeugs und Herstellungsverfahren derselben |
| DE102012015615A1 (de) | 2011-08-31 | 2013-03-07 | Mazda Motor Corp. | Fahrzeugkarosseriestruktur eines Fahrzeugs und Herstellungsverfahren derselben |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850777A (ja) * | 1981-09-21 | 1983-03-25 | Hitachi Ltd | 絶縁ゲ−ト型電界効果半導体装置 |
| JPS5879766A (ja) * | 1981-11-06 | 1983-05-13 | Nec Corp | Ｍｏｓ型半導体装置の製造法 |
-
1983
- 1983-10-31 JP JP20536783A patent/JPS6097673A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850777A (ja) * | 1981-09-21 | 1983-03-25 | Hitachi Ltd | 絶縁ゲ−ト型電界効果半導体装置 |
| JPS5879766A (ja) * | 1981-11-06 | 1983-05-13 | Nec Corp | Ｍｏｓ型半導体装置の製造法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012015625A1 (de) | 2011-08-31 | 2013-02-28 | Mazda Motor Corporation | Fahrzeugkarosseriestruktur eines Fahrzeugs und Herstellungsverfahren derselben |
| DE102012015627A1 (de) | 2011-08-31 | 2013-02-28 | Mazda Motor Corp. | Fahrzeugkarosseriestruktur eines Fahrzeugs und Herstellungsverfahren derselben |
| DE102012015615A1 (de) | 2011-08-31 | 2013-03-07 | Mazda Motor Corp. | Fahrzeugkarosseriestruktur eines Fahrzeugs und Herstellungsverfahren derselben |
| CN102963431A (zh) * | 2011-08-31 | 2013-03-13 | 马自达汽车株式会社 | 车辆的车身结构及其制造方法 |
| DE102012015625B4 (de) | 2011-08-31 | 2019-07-11 | Mazda Motor Corporation | Fahrzeugkarosseriestruktur eines Fahrzeugs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59177960A (ja) | 半導体装置およびその製造方法 | |
| JPS62113474A (ja) | 半導体集積回路の製造方法 | |
| JPH0992729A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63219152A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6097673A (ja) | 半導体装置の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04116846A (ja) | 半導体装置及びその製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPS6038879A (ja) | 半導体装置の製造方法 | |
| JPS6159672B2 (ja) | ||
| JPS63142676A (ja) | 半導体装置の製造方法 | |
| JPS5874070A (ja) | 半導体装置の製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPH0481327B2 (ja) | ||
| JP2706441B2 (ja) | 相補型ｍｉｓ集積回路の製造方法 | |
| JPH0478169A (ja) | 半導体装置及びその製造方法 | |
| JPH03148834A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS62291066A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS63160277A (ja) | 半導体素子製造方法 | |
| JPS62140464A (ja) | Ｍｏｓ型半導体装置 | |
| JPS59150477A (ja) | 半導体装置の製造方法 | |
| JPS6223168A (ja) | 半導体装置 | |
| JPS5978556A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPS63131540A (ja) | 半導体装置の製造方法 |