JPS60775B2 - 半導体集積回路装置の試験方法 - Google Patents
半導体集積回路装置の試験方法Info
- Publication number
- JPS60775B2 JPS60775B2 JP53056006A JP5600678A JPS60775B2 JP S60775 B2 JPS60775 B2 JP S60775B2 JP 53056006 A JP53056006 A JP 53056006A JP 5600678 A JP5600678 A JP 5600678A JP S60775 B2 JPS60775 B2 JP S60775B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- electron beam
- semiconductor integrated
- input signal
- test method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は、電子ビームを利用して半導体集積回路装置に
所定の入力信号を与えることに依り、その試験を行なう
方法に関する。
所定の入力信号を与えることに依り、その試験を行なう
方法に関する。
従来、半導体集積回路装置の特に論理回路の試験を行な
うには、入力信号として、バィナリ信号を与え、その出
力の状態を検知して試験することが行なわれている。
うには、入力信号として、バィナリ信号を与え、その出
力の状態を検知して試験することが行なわれている。
その場合、半導体チップに於けるパッドもこ探針を立て
て信号を入力或いは出力することが行なわれている。し
かしながら、近年の集積回路装置は１チップで８０ピン
即ち８０パッドを有するものであり、それ等の全てに探
針を確実に立てて試験を行なうのははかなり困難な作業
になる。特に「集積回路装置が完成の城に達しない状態
、例えば、各チップが切離されていないウェハの段階で
「 しかも、配線が全部はできていない譲態で前言己の
ような試験を行なうのは困難である。このようなウェハ
段階での試験を行なう必要性は、例えば、現在、実用化
されようとしているウェハ・メモリ、即ち、１枚のゥェ
ハ全体でメモリを構成するものにとっては大きい。ウェ
ハ・メモリでは、各チップ間に配線を形成しなければな
らないが、その際、正常に動作するチップのみ選択して
接続しなければウェハ全体が不良品となってしまうので
、各チップを事前に試験して、正常に動作するものを確
認しておくことは真に有益である。本発明は、半導体集
積回路装置が半完成品の状態に在る中に試験する必要が
ある場合、探針を立てることなく装置に試験信号を入力
し、また、その出力を検出することができるようにする
ものであり、以下これを詳細に説明する。
て信号を入力或いは出力することが行なわれている。し
かしながら、近年の集積回路装置は１チップで８０ピン
即ち８０パッドを有するものであり、それ等の全てに探
針を確実に立てて試験を行なうのははかなり困難な作業
になる。特に「集積回路装置が完成の城に達しない状態
、例えば、各チップが切離されていないウェハの段階で
「 しかも、配線が全部はできていない譲態で前言己の
ような試験を行なうのは困難である。このようなウェハ
段階での試験を行なう必要性は、例えば、現在、実用化
されようとしているウェハ・メモリ、即ち、１枚のゥェ
ハ全体でメモリを構成するものにとっては大きい。ウェ
ハ・メモリでは、各チップ間に配線を形成しなければな
らないが、その際、正常に動作するチップのみ選択して
接続しなければウェハ全体が不良品となってしまうので
、各チップを事前に試験して、正常に動作するものを確
認しておくことは真に有益である。本発明は、半導体集
積回路装置が半完成品の状態に在る中に試験する必要が
ある場合、探針を立てることなく装置に試験信号を入力
し、また、その出力を検出することができるようにする
ものであり、以下これを詳細に説明する。
本発明では、集積回路装置のパッド‘こ探針を立てる代
りに電子ビームを照射して入力信号を与えたり出力信号
を取出したりすることが基本になっている。
りに電子ビームを照射して入力信号を与えたり出力信号
を取出したりすることが基本になっている。
電子ビーム露光装置を応用すれば良い。この場合、電子
ビームを所要の箇所に正確に照射することはリングラフ
イを行なうことから比較すると著しく容易である。図は
集積回路装置に入力信号を与える場合を説明する為の要
部ブロック図である。
ビームを所要の箇所に正確に照射することはリングラフ
イを行なうことから比較すると著しく容易である。図は
集積回路装置に入力信号を与える場合を説明する為の要
部ブロック図である。
図に於いて、Ｍは試験を行なうべき論理回路主領域、Ｐ
，〜Ｐｍ〜Ｐｎは主領域Ｍのパッド、Ｃはコンデンサ、
Ｑ，及びＱ２はスイッチング素子であるＰチャンネルＭ
ＯＳトランジスタ、Ｐ８１及びＰＢ２は電子ビーム照射
用パッド、Ｒ，及びＲ２は抵抗、−Ｖは電源、ＥＢ，及
びＥＢ２は電子ビームをそれぞれ示す。
，〜Ｐｍ〜Ｐｎは主領域Ｍのパッド、Ｃはコンデンサ、
Ｑ，及びＱ２はスイッチング素子であるＰチャンネルＭ
ＯＳトランジスタ、Ｐ８１及びＰＢ２は電子ビーム照射
用パッド、Ｒ，及びＲ２は抵抗、−Ｖは電源、ＥＢ，及
びＥＢ２は電子ビームをそれぞれ示す。
図示例に於けるパッドＰｍにハイ（Ｈ）・レベル或し・
は（Ｌ）・レベルの入力信号を与えるには次のようにす
る。
は（Ｌ）・レベルの入力信号を与えるには次のようにす
る。
例えば、パッドＰＢ，に電子ビームＢＢ，を照射してト
ランジスタＱ，を導通させ、電源−ＶからコンデンサＣ
に電流を流して充電し、その蓄積電圧でＬレベルの入力
信号を作り出すようにしている。
ランジスタＱ，を導通させ、電源−ＶからコンデンサＣ
に電流を流して充電し、その蓄積電圧でＬレベルの入力
信号を作り出すようにしている。
勿論、このときトランジスタＱ２は不導適状Ｚ態に在る
。前記とは逆に、トランジスタＱ，を非導通状態にして
おき「今度はパッドＰＢ２に電子ビームを照射してトラ
ンジスタＱ２を導通させるとコンデンサＣに蓄積されて
いた電荷は放出されてしまうＺので、これに依りＨレベ
ルの入力信号を作り出すことができる。
。前記とは逆に、トランジスタＱ，を非導通状態にして
おき「今度はパッドＰＢ２に電子ビームを照射してトラ
ンジスタＱ２を導通させるとコンデンサＣに蓄積されて
いた電荷は放出されてしまうＺので、これに依りＨレベ
ルの入力信号を作り出すことができる。
これ等日レベル或いはＬレベルの入力信号はパッドＰｍ
を介して主領域Ｍに与えられる。
を介して主領域Ｍに与えられる。
これ等の操作をパッドＰ，〜Ｐｎの全て亘つて加え、そ
れ等に所定バィナリ信号を入力信号として与えて主領域
Ｍで論理処理を行なってその結果を出力信号として取出
し、主領域Ｍが正常に動作するか否かを試験することが
できる。
れ等に所定バィナリ信号を入力信号として与えて主領域
Ｍで論理処理を行なってその結果を出力信号として取出
し、主領域Ｍが正常に動作するか否かを試験することが
できる。
論理回路主領域ＭがＭＩＳトランジスタで構成されてい
ればその入力インピーダンスは高いから、コンデンサＣ
として小面積、小容量のものを用いても、全パッド‘こ
次々に電子ビームを照射し試験出力を得るまでの間入力
信号レベルがほぼ一定となる程度の時定数を得ることが
できる。
ればその入力インピーダンスは高いから、コンデンサＣ
として小面積、小容量のものを用いても、全パッド‘こ
次々に電子ビームを照射し試験出力を得るまでの間入力
信号レベルがほぼ一定となる程度の時定数を得ることが
できる。
その出力信号の取出し方としては、出力信号が現われる
べき例えばパッドを電子ビームで照射し、その２次電子
を検出してェネルギ分析を行なえばその部分の電位を検
出できる。
べき例えばパッドを電子ビームで照射し、その２次電子
を検出してェネルギ分析を行なえばその部分の電位を検
出できる。
即ち、例えばスリットを介してグリッドを配置して２次
電子の一部を取出し「 これに磁場を印加して偏向させ
た後第２のスリットを介してその２次電子をシンチレー
タへ導き、２次電子の照射量をフオトマルで検出する構
成の検出系を用いることができる。この場合「パッドか
らの２次電子のェネルギ分布に応じて偏向量が変化し、
第２スリットを通過する２次電子量がパッドの電位に応
じて変化するため「結果的にパッドの電位はフオトマル
からの検出レベルでＨレベル或いはＬレベルであること
が検知できるものである。従って、その結果を全体に亘
つて見れば、主領域Ｍの良否は直ち｛こ判断断できる。
電子の一部を取出し「 これに磁場を印加して偏向させ
た後第２のスリットを介してその２次電子をシンチレー
タへ導き、２次電子の照射量をフオトマルで検出する構
成の検出系を用いることができる。この場合「パッドか
らの２次電子のェネルギ分布に応じて偏向量が変化し、
第２スリットを通過する２次電子量がパッドの電位に応
じて変化するため「結果的にパッドの電位はフオトマル
からの検出レベルでＨレベル或いはＬレベルであること
が検知できるものである。従って、その結果を全体に亘
つて見れば、主領域Ｍの良否は直ち｛こ判断断できる。
勿論その判定は中央処理装置（ＣＰＵ）を利用して簡単
に行なうことができる。図示例に於いて、トランジスタ
Ｑ，，Ｑ２としてＭＯＳ電界効果トランジスタを用いて
いるが、若し、主領域Ｍがバィポーラ形のトランジスタ
で構成されていれば、バイポーラ・トランジスタを用い
て良く、要は本発明で要求されるスイッチングが可能で
あって、集積回路装置に組込むことができるものであれ
ば良い。
に行なうことができる。図示例に於いて、トランジスタ
Ｑ，，Ｑ２としてＭＯＳ電界効果トランジスタを用いて
いるが、若し、主領域Ｍがバィポーラ形のトランジスタ
で構成されていれば、バイポーラ・トランジスタを用い
て良く、要は本発明で要求されるスイッチングが可能で
あって、集積回路装置に組込むことができるものであれ
ば良い。
また、パッドＰＢ・，ＰＢ２はパッドＰ．〜Ｐｎと異な
り大きな電流を流したり、ワイヤ・ボンディングする必
要もないので、比較的小面積のもので良く、列えば、５
〔山ｍ〕口もあれば充分である。尚、試験終了後、コン
デンサＣやトランジスタＱ，，Ｑ２等が含まれる回路を
パッドＰｍから切離し、主領域Ｍの動作に支障を生じな
いようにすることができる。以上の説明で判るように、
本発明に依れば、半導体集積回路装置に於ける主領域が
正常に動作するか否かをウェハの状態或いは配線も完全
にはなされていない状態で試験したい場合であっても、
一つの入力端に対し、少なくとも２個のスイッチング素
子、一つのコンデンサ、二つの電子ビーム照射用パッド
等を組合せた回路を形成し、その電子ビームを照射する
ことに依ってＨレベル或いはＬレベルのバィナリ信号を
発生させて主領域に加えることができ、また、加えられ
た信号の論理処理を行なった結果は信号が現われる所要
箇所に電子ビームを照射し、発生する２次電子のェネル
ギ分析を行なうことに依り簡単に検出することが可能で
ある。
り大きな電流を流したり、ワイヤ・ボンディングする必
要もないので、比較的小面積のもので良く、列えば、５
〔山ｍ〕口もあれば充分である。尚、試験終了後、コン
デンサＣやトランジスタＱ，，Ｑ２等が含まれる回路を
パッドＰｍから切離し、主領域Ｍの動作に支障を生じな
いようにすることができる。以上の説明で判るように、
本発明に依れば、半導体集積回路装置に於ける主領域が
正常に動作するか否かをウェハの状態或いは配線も完全
にはなされていない状態で試験したい場合であっても、
一つの入力端に対し、少なくとも２個のスイッチング素
子、一つのコンデンサ、二つの電子ビーム照射用パッド
等を組合せた回路を形成し、その電子ビームを照射する
ことに依ってＨレベル或いはＬレベルのバィナリ信号を
発生させて主領域に加えることができ、また、加えられ
た信号の論理処理を行なった結果は信号が現われる所要
箇所に電子ビームを照射し、発生する２次電子のェネル
ギ分析を行なうことに依り簡単に検出することが可能で
ある。
そして、これ等の作業は集積回路装置に探針を立てるこ
とは一切不要であるから、試験は簡単且つ確実に実施で
きる。従って、例えば、ウェハ・メモリのように「予じ
め良品の半導体チップのみを選別して接続しなければな
らない装置では特に有効である。
とは一切不要であるから、試験は簡単且つ確実に実施で
きる。従って、例えば、ウェハ・メモリのように「予じ
め良品の半導体チップのみを選別して接続しなければな
らない装置では特に有効である。
図は本発明一実施例の要部ブロック図である。
Claims (1)
- １ 電子ビームを照射することに依りスイツチング素子
を導通させ、そのスイツチング素子を介して容量性素子
に電流を流して充電し、その充電電圧を入力信信号とし
て、或いは、電子ビームを照射することに依りスイツチ
ング素子を導通させ、そのスイツチング素子を介して前
記容量性素子に於ける電荷を放出させてその容量性素子
端子電圧を入力信号として主領域の入力端に与えること
を特徴とする半導体集積回路装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53056006A JPS60775B2 (ja) | 1978-05-11 | 1978-05-11 | 半導体集積回路装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53056006A JPS60775B2 (ja) | 1978-05-11 | 1978-05-11 | 半導体集積回路装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54147784A JPS54147784A (en) | 1979-11-19 |
| JPS60775B2 true JPS60775B2 (ja) | 1985-01-10 |
Family
ID=13014959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53056006A Expired JPS60775B2 (ja) | 1978-05-11 | 1978-05-11 | 半導体集積回路装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60775B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156088U (ja) * | 1985-03-20 | 1986-09-27 |
-
1978
- 1978-05-11 JP JP53056006A patent/JPS60775B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156088U (ja) * | 1985-03-20 | 1986-09-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54147784A (en) | 1979-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4749947A (en) | Grid-based, "cross-check" test structure for testing integrated circuits | |
| US5355081A (en) | Method for testing a semiconductor integrated circuit having self testing circuit | |
| US3969670A (en) | Electron beam testing of integrated circuits | |
| US5065090A (en) | Method for testing integrated circuits having a grid-based, "cross-check" te | |
| JPH065691B2 (ja) | 半導体素子の試験方法および試験装置 | |
| US7474112B2 (en) | Method and apparatus for non-invasively testing integrated circuits | |
| US4053833A (en) | Contactless test method for integrated circuits | |
| DE3069893D1 (en) | Method involving testing an electrically alterable microelectronic memory circuit | |
| US3764898A (en) | Methods of testing the continuity of an electrical conductor by use of an electron beam | |
| Wolfgang et al. | Electron-beam testing of VLSI circuits | |
| JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
| US3867693A (en) | LSI chip test probe contact integrity checking circuit | |
| CA1236929A (en) | Photon assisted tunneling testing of passivated integrated circuits | |
| US5400343A (en) | Apparatus and method for defective column detection for semiconductor memories | |
| JPS60775B2 (ja) | 半導体集積回路装置の試験方法 | |
| Wolfgang | Electron beam testing: problems in practice | |
| Titus et al. | Wafer mapping of total dose failure thresholds in a bipolar recessed field oxide technology | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| US6894518B1 (en) | Circuit analysis and manufacture using electric field-induced effects | |
| Kolzer et al. | Electrical characterization of megabit DRAMs. 11. Internal testing | |
| JP2673888B2 (ja) | 集積回路を電気的に試験する方法および装置 | |
| JPS63119541A (ja) | 半導体集積回路の試験方法 | |
| Brunner et al. | CAD-based electron-beam testing of micropackaging boards | |
| JP3483869B2 (ja) | トランジスタの特性評価回路及び特性評価方法 | |
| Keow et al. | Logic circuit failure analysis & micro-probing on floating signal net |