JPS6062243A - Digital data expanding circuit - Google Patents
Digital data expanding circuitInfo
- Publication number
- JPS6062243A JPS6062243A JP16979883A JP16979883A JPS6062243A JP S6062243 A JPS6062243 A JP S6062243A JP 16979883 A JP16979883 A JP 16979883A JP 16979883 A JP16979883 A JP 16979883A JP S6062243 A JPS6062243 A JP S6062243A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- counter
- compressed data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、音声信号(アナログ信号)をPCM変調する
際、ビット転送レートを下げるために瞬時圧縮(あるい
は準瞬時圧縮)操作が行われたサンプルデータが磁気テ
ープあるいはディスク等に記録されたもの、あるいは電
波等の伝送媒体を通して伝送されてきたものから、圧縮
されたサンプルデータを再生し、その圧縮されたサンプ
ルデータから、元のPCM変調されたサンプルデータに
伸長する回路方式に関するものである。[Detailed Description of the Invention] (a) Industrial Application Field The present invention is based on the invention, in which instantaneous compression (or quasi-instantaneous compression) is performed to reduce the bit transfer rate when PCM modulating an audio signal (analog signal). The compressed sample data is recorded on a magnetic tape or disk, or transmitted through a transmission medium such as radio waves, and the compressed sample data is reproduced, and the original PCM modulation is reproduced from the compressed sample data. This relates to a circuit method for decompressing sample data.
(ロ)発明の背景
PCMの原理について、第1図を用いて簡単に説明する
。音声信号(アナログ信号)は、一定時間間隔T8でサ
ンプリングされ、サンプリング信号は、A/D変換器に
よってそのレベル値に応じ−で、第2図に示すN(量子
化ビット数)ビットの2進コードに変換される。それぞ
れのサンプリング点で、Nビットの2進コードに変換さ
れたサンプルデータはビット転送レートを下げるために
、必要に応じて圧縮操作が行われる。第6図に例として
、テレビジョン衛星放送の音声伏込方式に採用された、
量子化ビット数14ビットのサンプルデータを10ビツ
ト、5レンジに圧縮する方式について述べる。第6図に
は、量子化ビット数14ビツトで直線址子化されたサン
プルデータを10ビツトに圧縮する方式が示されている
。1サンプルデータ14ビツトの内、MSB(最上位ビ
ット)を正又は頁のレベルを表わす符号と考えると、残
り16ビツトが絶対値レベルを表わすことになる。この
絶対値レベルを、第3図に示す様に29から2 までの
5レンジに分け、それぞれレンジ番号を付けている。こ
の時、元の14ビツトサンプルデータを2ISコンブリ
メントで表わされた2進コードとすると、10ビツトに
圧縮する方法は第3図に示す様に、入力レベルに応じて
レンジビット6ビツトを決定し、そのサンプルデータの
上位から9ビツトを取り出し、その先頭に正又は負のレ
ベルを表わす元のMSBを1ビツト付加するものである
。第4図に、14ビツトのサンプルデータを10ビツト
に圧縮する例を示す。データは2′Sコンブリメントと
する。第4図の例では、元サンプルデータはMSBよシ
数えて第6ビツト目以下に絶対値レベルを表わすビット
情報があるので、第6図からレンジ番号は1となシ、レ
ンジビットは(001)となる。例では、10ビツトに
圧縮されたサンプルデータはMSBよシ数えて第12ビ
ツト目以下が切シ捨てられることになる。テレビジョン
衛星放送に採用された圧縮方式は準瞬時圧縮方式であシ
、複数個のサンプルデータに対して、レンジビットの情
報が1個伝送されるものである。従って、準瞬時圧縮方
式では、レンジビットの情報は複数個のサンプルデータ
の中で最もレベルの高いレンジビットに決定される。(B) Background of the Invention The principle of PCM will be briefly explained using FIG. 1. The audio signal (analog signal) is sampled at a fixed time interval T8, and the sampling signal is converted into an N (quantization bit number) bit binary signal by an A/D converter according to its level value as shown in FIG. converted to code. At each sampling point, the sample data converted to an N-bit binary code is compressed as necessary to reduce the bit transfer rate. Figure 6 shows, as an example, the method adopted in the audio intrusion method for television satellite broadcasting.
A method for compressing sample data with a quantization bit count of 14 bits into 10 bits and 5 ranges will be described. FIG. 6 shows a method for compressing sample data linearly compressed using a quantization bit count of 14 bits to 10 bits. If the MSB (most significant bit) of the 14 bits of one sample data is considered as a code representing the positive or page level, the remaining 16 bits represent the absolute value level. This absolute value level is divided into five ranges from 29 to 2 as shown in Figure 3, and each range is given a range number. At this time, if the original 14-bit sample data is a binary code expressed as a 2IS combination, the method for compressing it to 10 bits is to determine the 6-bit range bit according to the input level, as shown in Figure 3. Then, the upper 9 bits of the sample data are taken out, and 1 bit of the original MSB representing a positive or negative level is added to the beginning of the data. FIG. 4 shows an example of compressing 14-bit sample data to 10 bits. The data is a 2'S combination. In the example in Figure 4, the original sample data has bit information representing the absolute value level below the 6th bit counting from the MSB, so from Figure 6 the range number is 1 and the range bit is (001 ). In the example, the sample data compressed to 10 bits is counted from the MSB and the 12th bit and below are truncated. The compression method adopted for television satellite broadcasting is a quasi-instantaneous compression method, in which one range bit information is transmitted for a plurality of sample data. Therefore, in the quasi-instantaneous compression method, the range bit information is determined to be the highest level range bit among a plurality of sample data.
この決定されたレンジビットを使用して、圧縮操作が行
われる。一方、瞬時圧縮方式では、レンジビットの情報
は1サンプルデータに対して付加される方式であるので
、例えば第4図の例では元の14ビツトのサンプルデー
タは、13ビツトに圧縮されることになる。A compression operation is performed using the determined range bits. On the other hand, in the instant compression method, range bit information is added to one sample data, so in the example shown in Figure 4, the original 14-bit sample data is compressed to 13 bits. Become.
(ハ)発明の目的
本発明の目的は、圧縮されて伝送されたデータを元のビ
ット数に伸長する為の回路を、比較的簡単な回路にて構
成せんとするものである。(c) Purpose of the Invention An object of the present invention is to construct a circuit for expanding compressed and transmitted data to the original number of bits using a relatively simple circuit.
に)発明の構成
Nビットの2進コード(2’sコンブリメント)にて表
現されたデータに於いて、この2進コードのMSBを先
頭にして、その後に2進コードのうち絶対値レベルを表
わすビットの最初のビットから連続して(M−1)ビッ
ト取出して付加することによJMビットの圧縮データを
得ると共に、絶対値レベルに対応したレンジ情報ビット
を得るものとする。斯様にして得られた情報が伝送され
たとき、仁の圧縮データとレンジ情報に基いて元のNビ
ットの2進コードに伸長するに際して、本発明は次のよ
うに構成する。2) Composition of the Invention In the data expressed by an N-bit binary code (2's combination), the MSB of this binary code is placed first, followed by the absolute value level of the binary code. By extracting (M-1) bits consecutively from the first bit of the represented bits and adding them, compressed data of JM bits is obtained, and range information bits corresponding to the absolute value level are obtained. When the information obtained in this manner is transmitted, the present invention is configured as follows when decompressing it to the original N-bit binary code based on the compressed data and range information.
伝送された圧縮データを鰭、込む為のNビットのシフト
レジスタと、伝送されたレンジ情報がプリセットされる
カウンタを設け、シフトレジスタに圧縮データビットの
MSBを所定個数だけ読込むと共にカラ/りにレンジ情
報をプリセットし、その後シフトレジスタに圧縮データ
ビットを順次読込むと共にこの読込み動作に応答してカ
ウンタをアップカウントさせ、カウンタが所定値まで計
数したときシフトレジスタの読込み動作を停止し、以っ
てシフトレジスタよfiNビットに伸長された元の2進
コードを得る構成とするものである。An N-bit shift register for storing the transmitted compressed data and a counter to which the transmitted range information is preset are provided. The range information is preset, and then the compressed data bits are sequentially read into the shift register, and a counter is incremented in response to this read operation. When the counter counts up to a predetermined value, the read operation of the shift register is stopped, and the read operation of the shift register is stopped. The structure is such that the original binary code expanded to fiN bits is obtained from the shift register.
(ホ)実施例
14ビツトのデータを10ビツトに圧縮し、且つレンジ
情報が第6図に示す通り5レンジ(5ビツト)である場
合について説明する。例えば、元の14ビツトのデータ
(第4図イ)は、第4図o1c示す通り、10ビツトの
データに圧縮され伝送される。この場合、レンジ番号1
−+、’1’、レンジビットは、’oO−i’である。(e) Example 1 A case will be described in which 4-bit data is compressed to 10 bits and the range information is 5 ranges (5 bits) as shown in FIG. For example, the original 14-bit data (FIG. 4a) is compressed into 10-bit data and transmitted as shown in FIG. 4o1c. In this case, range number 1
-+, '1', range bit is 'oO-i'.
さて、伝送された圧縮データを第5図(イ)に示す通9
とする。Now, the transmitted compressed data is shown in Figure 5 (a).
shall be.
この場合に於いて、このデータのレンジ番号が・0・(
従ってレンジビットが10001)の場合、第5図(+
1)に示す如く伸長された14ビツトのデータを得れば
良い。このとぎ、下位の3ビツトの空白部分にはデータ
長を合せる為に111又は0#を埋めれば良い。このこ
とにより下位の6ビツトは必ずしも元通りの状態に復元
でキ碌いことになるが、下位ビットであるが故に大きな
誤差とは在らない。In this case, the range number of this data is ・0・(
Therefore, if the range bit is 10001), Figure 5 (+
It is sufficient to obtain 14-bit data expanded as shown in 1). At this point, the lower three bits of blank space may be filled with 111 or 0# in order to match the data length. As a result, the lower 6 bits cannot necessarily be restored to their original state, but because they are lower bits, there is no large error.
レンジ番号が%11(レンジビットが10011)の」
場合は第5図(ハ)に示す如く伸長されたデータを得れ
ば良い。このとき、MSBとB2の間の空白部分には、
絶対値レベルを表わす情報でないビットを挿入すれば良
い訳であるが 2/Sコンブリメントデータの場合、こ
のビットはMSBと同じビットとなる(第4図イ、口参
照)。The range number is %11 (range bit is 10011)"
In this case, it is sufficient to obtain expanded data as shown in FIG. 5(C). At this time, in the blank space between MSB and B2,
Although it is sufficient to insert a bit that does not represent information representing the absolute value level, in the case of 2/S combination data, this bit is the same bit as the MSB (see Figure 4, A and B).
以下、同様にして、レンジ番号が4″(レンジビットが
・100’)の場合は第5図(へ)に示す如く伸長され
たデータを得れば良い。Thereafter, in the same manner, if the range number is 4'' (range bit is .100'), it is sufficient to obtain expanded data as shown in FIG.
斯かるデータの伸長は、第6図に示す回路にて実現する
ことができる。14ビツトのシフトレジスタ(1)には
圧縮データ(第7図C)が取込まれる。Such data expansion can be realized by the circuit shown in FIG. Compressed data (FIG. 7C) is taken into the 14-bit shift register (1).
カウンタ(2)には圧縮データ(e) K同期したクロ
ック(第7図b)が印加され、これが計数される。フリ
ップ・フロップ(3)は第1のデータゲート信号(第7
図d)を作成する為の(ものである。A clock (FIG. 7b) synchronized with the compressed data (e) is applied to the counter (2) and counted. The flip-flop (3) is connected to the first data gate signal (seventh
This is for creating (Fig. d).
先づ、ロード信号(第7図aに示す負パルス)が生じる
と7リツプ・フロップ(3)がセットされ、そのQ出力
がHレベルとなる。このQ出力は第1データゲート信号
(d)となってお)、アンドゲート(4)及び(5)の
入力側に印加される。一方、10ビツトの圧縮データ<
c)と同じ巾を有する第2データゲート信号(87図e
)はアンドゲート(4)の入力側に印加されている。以
ってアンドゲート(4)及び(5)は共に駆動状態にら
シ、圧縮データ(e)はこのアンドゲート]4)を通過
してシフトレジスタ(1)に印加され、また、クロック
(b)はアンドゲート(5比通過してシフトレジスタ(
1)及びカウンタ(2)に印加されている。カウンタ(
2)が′14′を計数したとき、その出力はインバータ
(6)を介して、フリップ・フロップ(3)に印加され
、これをリセットする。First, when a load signal (negative pulse shown in FIG. 7a) is generated, the 7 lip-flop (3) is set and its Q output becomes H level. This Q output becomes a first data gate signal (d) and is applied to the input sides of AND gates (4) and (5). On the other hand, 10-bit compressed data <
The second data gate signal (Fig. 87e) has the same width as c).
) is applied to the input side of the AND gate (4). Therefore, AND gates (4) and (5) are both in the driving state, compressed data (e) passes through this AND gate [4) and is applied to the shift register (1), and the clock (b) is applied to the shift register (1). ) passes through the AND gate (5 ratios and enters the shift register (
1) and counter (2). counter(
When 2) counts '14', its output is applied via the inverter (6) to the flip-flop (3) to reset it.
さて、ロード信号(a)はシフトレジスタ(1)及びカ
ウンタ(2)にも印加される。このロード信号(a)に
より、シフトレジスタ(1)には、圧縮データ(e)の
MSBが下位の方から4ビツト取込まれる。即ち、下位
の4ビツトが全て圧縮データ(C)のMSBと同一のコ
ード(111又は501)となるように取込まれる。一
方、カウンタ(2)には、レンジビットがプリセットさ
れる。例えば、圧縮データ(e)が第4図(イ)に示す
データで必るとすれば、このデータのレンジ番号は11
′であり、従ってそのレンジビット(ool)がカウン
タ(2)にプリセットされ、カウンタ(2)はこの値1
1#よシ計数を開始することになる。Now, the load signal (a) is also applied to the shift register (1) and counter (2). This load signal (a) causes the shift register (1) to take in four bits of the MSB of the compressed data (e) from the lower order. That is, all of the lower 4 bits are taken in so that they become the same code (111 or 501) as the MSB of the compressed data (C). On the other hand, a range bit is preset in the counter (2). For example, if compressed data (e) is necessarily the data shown in Figure 4 (a), the range number of this data is 11.
', and therefore its range bit (ool) is preset in the counter (2), which takes this value 1
1# starts counting.
さて、この状態よシクロツク中)の立上シに同期して、
圧縮データ(C)のMSB以下10ビットが順次シフト
レジスタ(1)に取込まれると共に、このクロック(b
)の個数はカウンタ(2)にて計数される。10ビツト
の圧縮データ(C)が全てシフトレジスタ(1)に取込
まれると〔このとき、カウンタf21の値は11ビ(1
+10)である〕、それ以降第2データゲート信号(e
)はLレベルとなる為、アンドゲート(4)は閉成され
る。しかし、クロック中)はカウンタ(2)が’14”
r計数するまでシフトレジスタ(1)に印加されるので
、結局、残96ビツト分は、′0!がシフトレジスタ(
1)に取込まれる0その後フリップ・フロップ(3)が
リセットされ、第1データゲート信号(d)がレベルと
なって1サイクルが終了する。斯様にして、シフトレジ
スタ(1)の内容は、この例では第5図(ハ)の状態と
なる。即ち、元の14ビツトのデータに伸長されたので
ある(もちろん、伸長された14ビツトのデータの下位
6ビツト分は前述した通り元通りであるとは限らない)
。Now, in this state, in synchronization with the start-up of the cycle (in progress),
The 10 bits below the MSB of the compressed data (C) are sequentially taken into the shift register (1), and this clock (b
) is counted by a counter (2). When all 10-bit compressed data (C) is taken into the shift register (1) [at this time, the value of counter f21 becomes 11 bits (1
+10)], and thereafter the second data gate signal (e
) is at the L level, so the AND gate (4) is closed. However, during the clock), the counter (2) is '14'.
Since it is applied to the shift register (1) until r is counted, the remaining 96 bits are '0! is the shift register (
After that, the flip-flop (3) is reset, the first data gate signal (d) becomes level, and one cycle ends. In this way, the contents of the shift register (1) become as shown in FIG. 5(c) in this example. In other words, it has been expanded to the original 14-bit data (of course, the lower 6 bits of the expanded 14-bit data are not necessarily the same as mentioned above).
.
レンジ番号が14#のデータについて伸長する場合には
、最初に’1oo’即ち値141がカウンタ(2)にプ
リセットされ、この値から1141を計数する−まで(
即ち10ビット分)シフトレジスタ(1ンは駆動される
ことになるから、結局MSB以下10ビットの圧縮デー
タ(e)を丁度読込んだとき、シフトレジスタ(1)は
停止される。このとき、シフトレジスタ(1)の内容は
1M5図(へ)に示す状態となり−Cいることは、これ
までの説明から明らかである。もちろん、第5図(へ)
の空白部分には、MSBと同一コードが入っている。When decompressing data with a range number of 14#, '1oo', that is, the value 141, is first preset in the counter (2), and from this value 1141 is counted until - (
In other words, the shift register (1) is driven, so when the compressed data (e) of 10 bits below the MSB is just read, the shift register (1) is stopped.At this time, It is clear from the previous explanation that the contents of the shift register (1) will be in the state shown in Figure 1M5 (see Figure 5).
The blank part contains the same code as the MSB.
以上の説明は、ロード信号によシ、4ビツト分のMSB
を取込んだ後、10ビツトの圧縮データを取込んだ場合
でめったが、最初に5ビツト分のIW、S Bを取込ん
だ後、MSBを除く9ビツトの圧縮データを取込んでも
全く同じことでろる。但し、この場合にはカウンタ(2
)が1161を計数したとき、フリップ・70ツブ(3
)をリセットすることになる。The above explanation is based on the load signal, MSB for 4 bits.
It rarely happened when I imported 10-bit compressed data after importing the data, but even if I first import 5-bit IW and SB and then import 9-bit compressed data excluding the MSB, the same problem occurs. Kotoderoru. However, in this case, the counter (2
) counts 1161, Flip 70 Tsubu (3
) will be reset.
尚、瞬時圧縮方式の場合は、一つの圧縮データ毎にその
データに対応するレンジビットがカラyり(2)にプリ
セットされるが、準瞬時圧縮方式の場合は、複数の圧縮
データに対して同一のレンジビットがプリセットされる
ことになる。In addition, in the case of the instantaneous compression method, the range bit corresponding to each piece of compressed data is preset to color (2), but in the case of the quasi-instantaneous compression method, the range bit corresponding to that data is preset to color (2). The same range bits will be preset.
(へ)発明の効果
以上述べた本発明に依れば、簡単な構成にてデータの伸
長回路を構成することができる。そして、圧縮データの
ビット数、レンジ“ビットのビット数等に応じて、シフ
トレジスタのビット数、初期のMSHの取込み個数、カ
ウンタへのプリセットの値、クリップ・70ツグをリセ
ットするときのカウンタの値等を適宜設定すれば良いの
で、汎用性の高いものである。(f) Effects of the Invention According to the present invention described above, a data decompression circuit can be configured with a simple configuration. Then, depending on the number of compressed data bits, the number of range bits, etc., the number of bits of the shift register, the number of initial MSH acquisitions, the preset value to the counter, the counter value when resetting the clip/70 It is highly versatile because the values and the like can be set appropriately.
第1図はPCMの原理を示す図、第2図はデータの構成
を示す図、第6図は圧縮方式の説明に供する図、第4図
はデータの圧縮の様子を示す図、第5図はデータの伸長
の様子を示す図、第6図は本発明に係る伸長回路を示す
図、第7図はその動作波形図である。
(1)はシフトレジスタ、(2)はカラ/り。
第1図
第2図
Nc、ト
第32図
(a)(b)
入エカレσル
3図
(Y
(〕
(才
いFigure 1 shows the principle of PCM, Figure 2 shows the data structure, Figure 6 explains the compression method, Figure 4 shows how the data is compressed, and Figure 5. 6 is a diagram showing the state of data expansion, FIG. 6 is a diagram showing the expansion circuit according to the present invention, and FIG. 7 is an operation waveform diagram thereof. (1) is a shift register, (2) is a color register. Figure 1 Figure 2 Nc, Figure 32 (a) (b)
Claims (1)
組として2′Sコンブリメントで表わしfc2進コード
に変換し、この2進コードのMSB(最上位ビット)を
先頭にしてその後に、前記2進コードのうちその絶対値
レベルを表わすビットの最初のビットから連続して(M
−1)ビット(但しN)M)取出して付加することによ
りMビットの圧縮データを得ると共に、前記絶対値レベ
ルに対応したレンジ情報ビットを得、斯様にして得られ
た情報が伝送されたとき、この伝送された圧縮データ及
びレンジ情報に基いて圧縮データを元のNビットの2進
コードに伸長する回路であって、前記伝送された圧縮デ
ータを読込む為のNビットのシフトレジスタと、前記伝
送されたレンジ情報がプリセットされるカウンタを設け
、前記シフトレジスタに前記圧縮データビットのMSB
を所定個数だけ読込むと共に前記カウンタにレンジ情報
をプリセットし、その後前記シフトレジスタに前記圧縮
データビットを順次読込むと共にこの読込み動作に応答
して前記カウンタを前記プリセット値よりアップカウン
トさせ、前記カラ、ンタが所定値まで計数したとき前記
シフトレジスタの読込み動作を停止し、以って前記シフ
トレジスタよシNビットに伸長された元の2進コードを
得る構成としたデジタルデータ伸長回路。111 Sample the analog signal and set N bits to 1
The MSB (most significant bit) of this binary code is placed first, followed by the first bit of the binary code representing its absolute value level. Continuously from bit (M
-1) Bits (N) M) are extracted and added to obtain M-bit compressed data, and range information bits corresponding to the absolute value level are obtained, and the information obtained in this way is transmitted. a circuit for decompressing the compressed data into the original N-bit binary code based on the transmitted compressed data and range information; and an N-bit shift register for reading the transmitted compressed data. , a counter to which the transmitted range information is preset is provided, and the MSB of the compressed data bits is stored in the shift register.
A predetermined number of data bits are read, and range information is preset in the counter, and then the compressed data bits are sequentially read into the shift register, and in response to this reading operation, the counter is counted up from the preset value, and the range information is preset in the counter. , a digital data expansion circuit configured to stop the reading operation of the shift register when the counter counts up to a predetermined value, thereby obtaining the original binary code expanded to N bits from the shift register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16979883A JPS6062243A (en) | 1983-09-14 | 1983-09-14 | Digital data expanding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16979883A JPS6062243A (en) | 1983-09-14 | 1983-09-14 | Digital data expanding circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6062243A true JPS6062243A (en) | 1985-04-10 |
Family
ID=15893082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16979883A Pending JPS6062243A (en) | 1983-09-14 | 1983-09-14 | Digital data expanding circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6062243A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03215116A (en) * | 1990-01-20 | 1991-09-20 | Mitsubishi Electric Corp | Digital current differential relay |
-
1983
- 1983-09-14 JP JP16979883A patent/JPS6062243A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03215116A (en) * | 1990-01-20 | 1991-09-20 | Mitsubishi Electric Corp | Digital current differential relay |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1193016A (en) | Method and apparatus for n-to-m encoding | |
US4356517A (en) | PCM Audio reproducing system | |
JPS6062243A (en) | Digital data expanding circuit | |
US4453157A (en) | Bi-phase space code data signal reproducing circuit | |
JPH05344003A (en) | Data compressing circuit | |
JPS5939134A (en) | Polygonal line extending circuit | |
US4890326A (en) | Method for compressing data | |
US4037226A (en) | Pulse code modulation compressor | |
CA1251558A (en) | Method of magnetically recording video signals and an apparatus therefor | |
GB1266047A (en) | ||
JPH0348774Y2 (en) | ||
JP2708994B2 (en) | Delta-sigma D / A converter | |
JPH01221918A (en) | Variable length code converter | |
JPH01314023A (en) | Digital signal processing circuit | |
JPS5934939Y2 (en) | Memory addressing circuit | |
JPS5829916B2 (en) | Weyl code decoding circuit | |
KR930004340B1 (en) | Audio data expanding circuit and method for dat | |
JPH0294923A (en) | 9/10 nrzi code converting system | |
JPS62206600A (en) | Digital recording of analog signal | |
SU1037336A1 (en) | Digital data recording and reproducing device | |
JPS60152154A (en) | System and apparatus for coding binary data | |
JPS5888925A (en) | Adpcm reproducer | |
JP3423004B2 (en) | Interface circuit | |
SU1130863A1 (en) | Firmware control device | |
JPH05266602A (en) | Clock circuit and magnetic disc unit employing clock circuit |