JPS6058787A - Processing circuit of color video signal - Google Patents

Abstract

PURPOSE:To stabilize the timing and the pulse width of a pulse and reduce the number of external parts by providing the first pulse generating circuit having a specific pulse width and the second pulse generating circuit having a wider pulse width and extracting a burst signal with the first pulse and adjusting the level of the burst signal with the second pulse. CONSTITUTION:When a clock signal having a horizontal scanning frequency 160fH is inputted to the clock terminal of a D type flip-flop (D-FF)31, a pulse signal which is a time T ( 0.4mus) behind an output signal (i) of an SR flip-flop (SR-FF)30 is obtained as an output signal (b) of the D-FF31. A pulse signal (m) is obtained in an output terminal 34 when output signals of the SR-FF30 and a D-FF31 are inputted to an AND gate 32, and a pulse signal (n) is obtained in an output terminal 35 when they are inputted to an OR gate 33. Since output signals (m) and (n) coincide with ideal pulse timings approximately and pulse timings and pulse widths are prescribed by the period of the clock signal 160fH, very stable pulses are obtained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＶＴＲ等のカラー映像信号を記録再生する装
置において、再生時に発生するカラー化２／・−−・ 号の時間軸変動（ジッター成分）の補正をより忠実に行
なうために搬送色信号に含まれるバースト信号のレベル
を増加して記録する記録再生装置に関するもので、特に
バースト信号を処理するだめのパルス発生回路をディジ
タル集積回路により構成することによって、安定でかつ
外付は部品数を軽減する効果的な信号処理回路を提供す
るものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to time-axis fluctuations (jitter components) of colorization 2/----- signals that occur during playback in devices such as VTRs that record and playback color video signals. This relates to a recording/reproducing device that records by increasing the level of a burst signal included in a carrier color signal in order to perform correction more faithfully, and in particular, the pulse generation circuit for processing the burst signal is constructed using a digital integrated circuit. This provides a stable and effective signal processing circuit that reduces the number of external components.

従来例の構成とその問題点 ＶＴＪＣおいて、家庭用として磁気テープを経済的に利
用するという観点から高密度記録方式が採用されており
、かつ再生カラー映像信号の時間軸変動（ジッター成分
）を補正するのに用いられる再生バースト信号のＳ／Ｎ
比を向上させるためバースト信号のレベルを標準レベル
より６ｄＢ程度増加して記録する方法が行なわれている
。Conventional configuration and its problems In VTJC, a high-density recording method is adopted from the viewpoint of economical use of magnetic tape for home use, and it also reduces time axis fluctuations (jitter components) of reproduced color video signals. S/N of reproduced burst signal used for correction
In order to improve the ratio, a method is used in which the level of the burst signal is increased by about 6 dB from the standard level and then recorded.

このようにして記録されたカラー映像信号は、再生時に
は、再生されたカラー信号に含まれるバースト信号を的
確に取り出し、基準副搬送波信号（通常は安定な水晶発
振器を用いる）と位相同期３＝” させるＡＰＣ＠路に供給することによりジッター成分を
除去し、かつ記録時に増加していたバースト信号のレベ
ルを元のレベルに減少することによって元のカラー映像
信号が再現される。When reproducing the color video signal recorded in this way, the burst signal included in the reproduced color signal is accurately extracted and phase synchronized with the reference subcarrier signal (usually using a stable crystal oscillator). The original color video signal is reproduced by removing the jitter component and reducing the level of the burst signal, which had increased during recording, to the original level.

再生カラー映像信号をより忠実に再現する方法として、
ＡＰＣ回路に供給してジッター成分を除去するだめのバ
ースト信号を携り出すパーストゲートパルスのパルス中
より、バースト信号のレベルを増減するパルスのパルス
中を若干広くする方法がすでに提案（％願昭５７−１２
３６５９号）されている。As a method to more faithfully reproduce reproduced color video signals,
A method has already been proposed in which the duration of the pulse that increases or decreases the level of the burst signal is made slightly wider than the duration of the burst gate pulse that supplies the burst signal to the APC circuit and removes the jitter component. 57-12
No. 3659).

まだ、テレビジョン信号の水平同期信号とバースト信号
は、一般に第１図に示すようなタイミング関係にあるた
め、バースト信号を取り出すバーストケートパルスと、
バースト信号を増減するパルスは、それぞれ第２図ａ、
および第２図すに示すタイミングに出力されれば理想的
である。However, since the horizontal synchronization signal and burst signal of a television signal generally have a timing relationship as shown in FIG.
The pulses that increase and decrease the burst signal are shown in Figure 2a, respectively.
It is ideal if the signal is output at the timing shown in FIG.

上記２種類のパルスを発生するパルス発生回路として従
来一般に実施されていた回路構成を第３図および第６図
に示す。FIGS. 3 and 6 show circuit configurations that have been commonly implemented in the past as pulse generating circuits that generate the above two types of pulses.

第３図に示す回路は、インダクタンスＬとコンデンサＣ
により水平同期信号を遅延させ、２つのパルス増１〕器
を用いてパルス中の異なる２つのパルスを作成する方法
の回路である。まだ第６図に示す回路は、水平同期信号
の前線を基準にして単安定マルチバイブレータを動作さ
せることによってパルス中の異なる２つのパルスを作成
する方法の回路である。以下第３図および第５図に示す
回路の動作を第４図および第６図のタイミング図を用い
て説明する。The circuit shown in Figure 3 consists of an inductance L and a capacitor C.
This is a circuit for a method of delaying a horizontal synchronizing signal and creating two different pulses using two pulse amplifiers. The circuit shown in FIG. 6 is a method for creating two different pulses in a pulse by operating a monostable multivibrator with reference to the front of the horizontal synchronization signal. The operation of the circuits shown in FIGS. 3 and 5 will be explained below using the timing diagrams shown in FIGS. 4 and 6.

第３図において、端子１から入力される水平同期信号（
第４図ａ）は、インダクタンスＬ、コンデンサＣより成
る遅延回路２により遅延され第４図すに示す信号が得ら
れる。パルス増巾器３．５は、その入力信号が一定レベ
ル以上のときにパルスを発生するものである。パルス増
巾器３は、遅延回路２の出力信号である第４図すに示す
信号が入力サレ、この信号のレベルがＥ１以上のときに
パルスを発生するものであり、端子４に第４図Ｃに示す
パルスが出力される。一方、パルス増巾器６は、５　′ 第４図すに示す信号のレベルがＥ２以上のときにパルス
を発生するものであり、端子６に第４図ｄに示すパルス
が出力されるものである。In Figure 3, the horizontal synchronization signal (
The signal shown in FIG. 4a) is delayed by a delay circuit 2 consisting of an inductance L and a capacitor C, and the signal shown in FIG. 4A is obtained. The pulse amplifier 3.5 generates a pulse when its input signal is above a certain level. The pulse amplifier 3 generates a pulse when the output signal of the delay circuit 2, shown in FIG. A pulse shown in C is output. On the other hand, the pulse amplifier 6 generates a pulse when the level of the signal 5' shown in FIG. 4 is equal to or higher than E2, and the pulse shown in FIG. be.

次に第５図の動作について、第６図のタイミング図を用
いて説明する。第５図において、７は水平同期信号（第
６図ａ）が入力される端子、８，９゜１１．１２はそれ
ぞれ抵抗、コンデンサによる時定数回路を利用するＱｊ
安定マルチバイブレータ−（以下Ｍ　０Ｍと呼ぶ）、１
ｏ、１３０′ｉ出力端子である。入力端子７に入力され
た水平同期信号（第６図ａ）の立上り部分に」：す、Ｍ
、Ｍ　８はトリガーされパルスｉｔ　ｔ、のイ１−１−
弓（第６図ｂ）を出力する。Next, the operation shown in FIG. 5 will be explained using the timing chart shown in FIG. In Fig. 5, 7 is a terminal to which the horizontal synchronization signal (Fig. 6a) is input, and 8, 9゜11.12 are Qjs each using a time constant circuit with a resistor and a capacitor.
Stable multivibrator (hereinafter referred to as M0M), 1
o, 130'i output terminals. At the rising edge of the horizontal synchronizing signal (Fig. 6a) input to the input terminal 7.
, M8 is triggered and pulses it t, i1-1-
Output the bow (Figure 6b).

Ｍ、Ｍ　９は、第６図すの立下り部分でトリガーされパ
ルス中１２の信号（第６図Ｃ）を出力端子１０に出力す
る。また、Ｍ−Ｍｌｌは、第６図ａの水平同期信号の立
上り部分でトリガーされパルス１］ｔ３の信号（第６図
ｄ）を出力し、Ｍ−Ｍ１２は、第６図ｄの立下り部分で
トリガーされパルス中ｔ４の信号（第６図ｅ）を出力端
子１３に出力するものである。M and M9 are triggered at the falling edge of FIG. Furthermore, M-Mll is triggered at the rising edge of the horizontal synchronizing signal in FIG. 6a and outputs a pulse 1]t3 signal (FIG. 6d), and M-M12 is triggered at the falling edge in FIG. 6d. , and outputs the signal at t4 during the pulse (FIG. 6e) to the output terminal 13.

６　°−゛ 従って第３図、第６図の回路構成で作成されたパルスノ
ウチパルス１］の狭いパルス（第４図ｃおよび第６図Ｃ
）は、再生搬送色信号中のバースト信号を取り出すのに
用いられ、パルス中の広いパルス（第４図ｄおよび第６
図ｅ）は、バースト信号のレベルを増減するのに用いら
れる。6 °-゛Therefore, the narrow pulse (Fig. 4 c and Fig. 6 C
) is used to extract the burst signal in the reproduced carrier color signal, and the wide pulse in the pulse (Figs. 4d and 6)
Figure e) is used to increase or decrease the level of the burst signal.

しかし々から第３図に示すパルス発生回路では、水平同
期信号を数μ式遅延する遅延回路２のインダクタンスＬ
として一般には数ｍＨのものを必要とするため形状が大
きく、コストも高価に々るという欠点がある。さらに、
出力端子４．６に出力されるパルスのタイミングおよび
パルス中は、遅延回路２の出力波形およびパルス増巾器
３．５の動作レベル等により大きく影響されるという欠
点がある。However, in the pulse generating circuit shown in FIG. 3, the inductance L of the delay circuit 2 that delays the horizontal synchronizing signal by several μ
Generally, it requires several mH, which has the disadvantage of being large in size and high in cost. moreover,
There is a drawback that the timing and duration of the pulse output to the output terminal 4.6 are greatly influenced by the output waveform of the delay circuit 2, the operating level of the pulse amplifier 3.5, etc.

また、第６図に示すパルス発生回路も抵抗、″：１ンデ
ンサによる時定数回路を必要とする単安定マルチバイブ
レータを多く必要とするため回路構成が複雑となりかつ
時定数回路の精度によって、出力端子１０．１３に出力
されるパルスのタイミング７−−・ およびパルス１１が変動するという欠点がある。In addition, the pulse generation circuit shown in Fig. 6 requires many monostable multivibrators that require time constant circuits using resistors and 1 capacitors, making the circuit configuration complex and depending on the accuracy of the time constant circuits, the output terminal There is a drawback that the timings 7 and 11 of the pulses output at 10.13 vary.

発明の目的 本発明は、−Ｆ記欠点を除去し、特にパルス発生回路を
集積回路化の容易なディジタル処理回路で構成すること
、によってパルスのタイミングおよびパルス［１］が安
定でかっ、外付は部品点数を軽減することができる効果
的な信号処理回路を提供することを目的とする。Purpose of the Invention The present invention eliminates the drawbacks mentioned in -F, particularly by configuring the pulse generation circuit with a digital processing circuit that can be easily integrated, thereby making the pulse timing and pulse [1] stable and making it possible to The object of the present invention is to provide an effective signal processing circuit that can reduce the number of components.

発明の構成 本発明は搬送色信号に含まれるバースト信号のレベルを
増加して記録媒体に記録し、再生時に元のバースト信号
のレベルに戻し、かつ再生された搬送色信号よりバース
ト信号を抽出し、このバースト信号により再生搬送色信
号の時間軸変動を補正するカラー映像信号の記録再生装
置において、水平走査周波数ｆＨのほぼｎ倍の信−弓を
クロック信号とし、水平同期信号の前縁から前記クロッ
ク信号の一定のパルス数に相当する時間遅延しかつ前記
クロック信号の特定のパルス数に相当する時間ノパルス
１１を持つ第１のパルス発生回路ト、この第１のパルス
より前後共に前記クロック信号の１個のパルスに相当す
る時間だけパルス中の広い第２のパルスを発生する第２
のパルス発生回路とを有し、前記第１のパルスでもって
バースト信号を抽出し、前記第２のパルスでもってバー
スト信号のレベルを増減するように構成したカラー映像
信号処理回路である。Structure of the Invention The present invention increases the level of a burst signal included in a carrier color signal, records it on a recording medium, returns it to the original burst signal level upon reproduction, and extracts the burst signal from the reproduced carrier color signal. In a color video signal recording and reproducing apparatus that uses this burst signal to correct time axis fluctuations of a reproduced carrier color signal, a signal having approximately n times the horizontal scanning frequency fH is used as a clock signal, and the signal from the leading edge of the horizontal synchronizing signal is a first pulse generating circuit having a time delay corresponding to a certain number of pulses of the clock signal and a time pulse 11 corresponding to a specific number of pulses of the clock signal; a second pulse that is wider in the pulse for a time corresponding to one pulse;
The color video signal processing circuit is configured to extract a burst signal using the first pulse and increase or decrease the level of the burst signal using the second pulse.

実施例の説明 第７図は本発明における一実施例のパルス発生回路をデ
ィジタル回路で構成した回路図である。DESCRIPTION OF THE EMBODIMENTS FIG. 7 is a circuit diagram in which a pulse generation circuit according to an embodiment of the present invention is constructed by a digital circuit.

第７図において、端子２１はクロック信号の入力端子、
２２，２３，２４，２５．２６はリセット端子付きのフ
リップフロップ（以下Ｔ−ＦＦと呼ぶ）、２７．２８は
３人力ＡＮＤゲート、２９゜３２は２人力ＡＮＤゲート
、３０はＳＲフリップフロップ（以下５Ｒ−ＦＦと呼ぶ
）、３１．３７はＤタイプフリップフロップ（以下Ｄ−
ＦＦと呼ぶ）、３３は２人力ＯＲゲート、３４．３５は
出力端子、３６は水平同期信号を入力する入力端子であ
る。In FIG. 7, terminal 21 is a clock signal input terminal;
22, 23, 24, 25.26 are flip-flops with reset terminals (hereinafter referred to as T-FF), 27.28 is a 3-person AND gate, 29°32 is a 2-person AND gate, and 30 is an SR flip-flop (hereinafter referred to as T-FF). 5R-FF), 31.37 is a D type flip-flop (hereinafter referred to as D-FF).
(referred to as FF), 33 is a two-man OR gate, 34 and 35 are output terminals, and 36 is an input terminal into which a horizontal synchronizing signal is input.

９　、・　−４ 第７図の実施例の動作を第８図に示すタイミング図を用
いて説明する。今、クロック入力端子２１に１６Ｏｆ）
１（ｆｌは水平走査周波数）の信号をクロック信号（第
８図■）として入力し、時間を一〇のときに、入力端子
３６に水平同期信号（第８図■）が入力されると、Ｄ−
ＦＦ３７のＱ出力はＨｉ　−）　Ｌ　ｏ　ｗに変化する
ためＴ−ＦＦ２２〜２６のリセットが解除され、Ｔ−Ｆ
Ｆ２２〜２６は動作しはじめ、クロック信号の１３ケ目
にＡＮＤゲート２７（第８図＠）がＬＯＷ→Ｈｉに変化
し、５Ｒ−ＦＦ　３０はセットされ、クロック信号の２
１ケ目にＡＮＤゲート２８（第８図■）がＬｏｗ→Ｈｉ
に変化するため、Ｓ　Ｒ−Ｆ　Ｆ　３０はりセットされ
る。その結果５Ｒ−ＦＦ３０の出力には第８図■に示す
パルス信号が得られる。５Ｒ−ＦＦ３０がリセットされ
ると５Ｒ−ＦＦ３０のＱ出力によってＡＮＤゲート２９
の出力（第８図■）がＬｏｗ→Ｈｉに変化し、Ｄ−ＦＦ
３７がリセットされ、その結果Ｔ−ＦＦ２２〜２６もリ
セットされる。9, -4 The operation of the embodiment shown in FIG. 7 will be explained using the timing chart shown in FIG. Now, 16Of is applied to clock input terminal 21)
1 (fl is the horizontal scanning frequency) is input as a clock signal (■ in Figure 8), and when the time is 10, a horizontal synchronizing signal (■ in Figure 8) is input to the input terminal 36. D-
Since the Q output of FF37 changes to Hi -) Low, the reset of T-FF22 to 26 is released, and the T-FF
F22 to F26 begin to operate, and the AND gate 27 (Fig. 8 @) changes from LOW to HI at the 13th place of the clock signal, and 5R-FF 30 is set, and the 2nd line of the clock signal
AND gate 28 (Fig. 8 ■) goes from Low to High at the 1st digit.
30 beams are set. As a result, the pulse signal shown in FIG. 8 is obtained at the output of the 5R-FF 30. When 5R-FF30 is reset, the AND gate 29 is activated by the Q output of 5R-FF30.
The output (Fig. 8 ■) changes from Low to High, and the D-FF
37 is reset, and as a result, T-FFs 22 to 26 are also reset.

５Ｒ−ＦＦ３０の出力信号（第８図の）のパルス１０　
・　・ タイミングは、クロック信号（１ｅｏｆＨ）の周期がＴ
　＝−０，４μｓであるから、水平同期信号の立上りよ
り約５．０μｓ　（正確には４．８μｓ〜５．２μｓ）
遅れ、パルス中が３．２μｓのパルス信号となる。Pulse 10 of the output signal of 5R-FF30 (in Fig. 8)
・ ・ The timing is such that the period of the clock signal (1eofH) is T.
= -0.4μs, so it is approximately 5.0μs (accurately 4.8μs to 5.2μs) from the rise of the horizontal synchronization signal.
The pulse signal has a delay of 3.2 μs during the pulse.

Ｄ−ＦＦ３１のＤ入力端子に、上記５Ｒ−ＦＦ３０の出
力信号を入力し、Ｄ−ＦＦ３１のクロック端子に上記１
６０ｆｌ　のクロック信号を入力するとＤ−ＦＦ３１の
出力信号は、第８図のに示すように５Ｒ−ＦＦｓｏの出
力信号（第８図■）よりＴ＃０．４μＳ遅れだパルス信
号が得られる。５Ｒ−ＦＦｓｏとＤ−ＦＦ３１の出力信
号を、ＡＮＤゲート３２に入力すると出力端子３４に第
８図０に示すパルス信号が得られる。The output signal of the above 5R-FF30 is input to the D input terminal of the D-FF31, and the above 1 output signal is input to the clock terminal of the D-FF31.
When a clock signal of 60 fl is input, the output signal of the D-FF31 is a pulse signal delayed by T#0.4 μS from the output signal of the 5R-FFso (■ in FIG. 8), as shown in FIG. When the output signals of the 5R-FFso and the D-FF31 are input to the AND gate 32, a pulse signal shown in FIG. 80 is obtained at the output terminal 34.

また５Ｒ−ＦＦ３０．！：Ｄ−ＦＦ３１の出力信号をＯ
Ｒゲート３３に入力すると出力端子３６に第８図■に示
すパルス信号が得られる。第８図［相］および■に示す
出力信号は、第１図に示す理想的なパルスタイミングと
ほぼ一致しており、かつパルスタイミングおよびパルス
中は、クロック信号（１ｅｏｆ、）の周期で規定される
だめ非常に安定１１　−・ なパルスが得られる。Also 5R-FF30. ! :The output signal of D-FF31 is set to O.
When input to the R gate 33, a pulse signal shown in FIG. 8 is obtained at the output terminal 36. The output signals shown in FIG. 8 [phase] and ■ almost match the ideal pulse timing shown in FIG. 1, and the pulse timing and pulse period are defined by the period of the clock signal (1eof, A very stable 11-. pulse can be obtained.

なお第８図中、■〜■はそれぞれＴ−ＦＦ２２〜２６の
Ｑ出力である。In FIG. 8, ■ to ■ are the Q outputs of the T-FFs 22 to 26, respectively.

発明の効果 以−１−説明したように本発明のカラー映像信号処理回
路は、パルス発生回路をディジタル回路で構成し、特に
Ｄタイプフリップフロップ３１のクロック入力に１６０
ｆｌのクロック信号を用い、かつＡＮＤゲート回路３２
およびＯＲゲート回路３３を用いることによって、バー
スト信号をゲートするパルス（第８図０）に対してバー
スト信号のレベルを増減するパルス（第８図■）のタイ
ミングが前後共に一定時間（０，４μｓ）と非常に安定
にすることができる。Effects of the Invention -1- As explained above, in the color video signal processing circuit of the present invention, the pulse generation circuit is configured with a digital circuit, and in particular, the clock input of the D type flip-flop 31 is
using the fl clock signal and the AND gate circuit 32
By using the OR gate circuit 33, the timing of the pulse (■ in Fig. 8) that increases or decreases the level of the burst signal with respect to the pulse that gates the burst signal (0 in Fig. 8) is fixed for a certain period of time (0.4 μs) both before and after. ) and can be very stable.

さらに、ディジタル回路を用いるため外付部品が不要で
あり、温度等の周囲条件に対しても非常に安定なパルス
を発生することができるためその効果は大である。Furthermore, since a digital circuit is used, no external components are required, and extremely stable pulses can be generated even under ambient conditions such as temperature, which is very effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はテレビジョン信号の水平同期信号とバースト信
号の標準的々タイミング関係を示す波形図、第２図は理
想的なパルス発生回路のタイミング図、第３図は従来の
パルス発生回路を示す回路図、第４図は第３図のパルス
発生回路の信号波形図、第６図は従来の別のパルス発生
回路を示す回路図、第６図は第６図のパルス発生回路の
信号波形図、第７図は本発明における一実施例のパルス
発生回路を示す回路図、第８図は同実施例の各部信号波
形図である。 ２２〜２６．３０，３１．３７・・・・・・フリップフ
ロップ、２７．２８．２９．３２・・・・・・ＡＮＤゲ
ート、３３・・・・・・ＯＲゲート。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名＠３
図Figure 1 is a waveform diagram showing the standard timing relationship between the horizontal synchronization signal and burst signal of a television signal, Figure 2 is a timing diagram of an ideal pulse generation circuit, and Figure 3 is a conventional pulse generation circuit. Circuit diagram, Fig. 4 is a signal waveform diagram of the pulse generation circuit of Fig. 3, Fig. 6 is a circuit diagram showing another conventional pulse generation circuit, Fig. 6 is a signal waveform diagram of the pulse generation circuit of Fig. 6. , FIG. 7 is a circuit diagram showing a pulse generating circuit according to an embodiment of the present invention, and FIG. 8 is a signal waveform diagram of each part of the same embodiment. 22-26.30, 31.37...Flip-flop, 27.28.29.32...AND gate, 33...OR gate. Name of agent: Patent attorney Toshio Nakao and 1 other person @3
figure

Claims (1)

【特許請求の範囲】[Claims] 水平走査周波数のほぼｎ倍の信号をクロック信号とし、
水平同期信号の前線から前記クロック信号の一定のパル
ス数に相当する時間遅延しかつ前記クロック信号の特定
のパルス数に相当する時間のパルス中を持つ第１のパル
ス発生回路と、この第１のパルスより前後共に前記クロ
ック信号の１個のパルスに相当する時間だけパルス中の
広い第２のパルスを発生する第２のパルス発生回路とを
有し、前記第１のパルスでもってバースト信号を抽出し
、前記第２のパルスでもってバースト信号のレベルを増
減することを特徴とするカラー映像信号処理回路。A signal with approximately n times the horizontal scanning frequency is used as a clock signal,
a first pulse generating circuit having a time delay corresponding to a predetermined number of pulses of the clock signal from the front of the horizontal synchronization signal and having a pulse duration corresponding to a specific number of pulses of the clock signal; a second pulse generating circuit that generates a second wide pulse in the pulse for a time corresponding to one pulse of the clock signal both before and after the pulse, and extracts a burst signal using the first pulse. A color video signal processing circuit characterized in that the level of the burst signal is increased or decreased by the second pulse.