JPS603559A - デイジタル出力回路 - Google Patents
デイジタル出力回路Info
- Publication number
- JPS603559A JPS603559A JP11306783A JP11306783A JPS603559A JP S603559 A JPS603559 A JP S603559A JP 11306783 A JP11306783 A JP 11306783A JP 11306783 A JP11306783 A JP 11306783A JP S603559 A JPS603559 A JP S603559A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- power supply
- output voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電源のオン・オフ動作時に誤出力信号が出
力回路に供給さnることかない工うに改良さf’L7j
ディジタル出力回路に関するものである。
力回路に供給さnることかない工うに改良さf’L7j
ディジタル出力回路に関するものである。
従来この種のディジタル出力回路として第1図に示すも
のがあった。図において、1は例えば出力電圧値が24
V系の第1の電源装置、2は例えば出力電圧値が5V系
の第2の電源装置、3はDフリップフロップ、4はイン
バートゲート、5は電磁リレーである。1穴Sは第1.
第2の電源装置のもとになる交流電源、■□、I2+I
、はいずnも入力制御信号の信号入力端子、 01r
02は出力端子である。
のがあった。図において、1は例えば出力電圧値が24
V系の第1の電源装置、2は例えば出力電圧値が5V系
の第2の電源装置、3はDフリップフロップ、4はイン
バートゲート、5は電磁リレーである。1穴Sは第1.
第2の電源装置のもとになる交流電源、■□、I2+I
、はいずnも入力制御信号の信号入力端子、 01r
02は出力端子である。
仄に動作について説明する。Dフリップフロップ3がハ
イ状態のときリレー5に電流が流nその接点5aがオン
して出力端子O□、0□間が閉路される。−′yjDフ
リップフロップ3がロー状態のときリレー5に電流が流
扛なくなり、その接点5aがオフする。もちろん、Dフ
リップ70ツブ3のオン・オフ制御は図示しない別の装
置η)ら信号人カ端子I□+I2+I5刀1らの入力信
号、タイミング信号、リセット信号圧エリそnぞれ制御
さ扛る。
イ状態のときリレー5に電流が流nその接点5aがオン
して出力端子O□、0□間が閉路される。−′yjDフ
リップフロップ3がロー状態のときリレー5に電流が流
扛なくなり、その接点5aがオフする。もちろん、Dフ
リップ70ツブ3のオン・オフ制御は図示しない別の装
置η)ら信号人カ端子I□+I2+I5刀1らの入力信
号、タイミング信号、リセット信号圧エリそnぞれ制御
さ扛る。
この様なディジタル出力回路において、AClooVの
交流電源Sのオン・オフ動作時に不具合が生じるので、
そのことについて説明する。すなわち、第2図は交流電
源Sをオン刀)らオフに変化するときのタイミング図を
示している。Dフリップフロップ3の内容はロー状態で
あった場合を示す。24V側の第1の電源装置1の負荷
が小さいとき、第2図に示すように5v側の第2の電源
装置2の出力電圧の立下りが24V側の第1の電源装置
1の出力電圧の立下りエリ速いことがよくある。このと
き第2の電源装置2の出力電圧が立下るときインバート
ゲート4の電源電圧の保証範囲以下になるので1例えば
2〜3■のときインバートゲート4の出力信号は、その
入力信号がロー状態のときでも反転せずにロー状態に誤
出力することがある。つ1り第2図に示すようにインバ
ートゲート4の出力信号が一瞬ロー状態になり、リレー
4の状態が動作状態となり、その接点がオンになるとい
う様な誤出力信号が発生することになる。
交流電源Sのオン・オフ動作時に不具合が生じるので、
そのことについて説明する。すなわち、第2図は交流電
源Sをオン刀)らオフに変化するときのタイミング図を
示している。Dフリップフロップ3の内容はロー状態で
あった場合を示す。24V側の第1の電源装置1の負荷
が小さいとき、第2図に示すように5v側の第2の電源
装置2の出力電圧の立下りが24V側の第1の電源装置
1の出力電圧の立下りエリ速いことがよくある。このと
き第2の電源装置2の出力電圧が立下るときインバート
ゲート4の電源電圧の保証範囲以下になるので1例えば
2〜3■のときインバートゲート4の出力信号は、その
入力信号がロー状態のときでも反転せずにロー状態に誤
出力することがある。つ1り第2図に示すようにインバ
ートゲート4の出力信号が一瞬ロー状態になり、リレー
4の状態が動作状態となり、その接点がオンになるとい
う様な誤出力信号が発生することになる。
この様に従来のディジタル出力回路では、その交流電柳
工11供給する電源電圧のオンからオフへの変化時にリ
レー5などの出力素子に誤出力信号を与えてし1つこと
か多々あり、こ扛がためこのディジタル出力回路に接続
されている各種の機器類にも悪影響を与える等欠点が存
在してい7?:。
工11供給する電源電圧のオンからオフへの変化時にリ
レー5などの出力素子に誤出力信号を与えてし1つこと
か多々あり、こ扛がためこのディジタル出力回路に接続
されている各種の機器類にも悪影響を与える等欠点が存
在してい7?:。
この発明は、上記のような従来のものの欠点を除去する
ためになさA7tもので1例えば5V系の電源装置の出
力電圧を常時監視して、該出力電圧が低くなればリレー
等への出力素子への別の電源装置1例えば24V系の出
力電圧の供給を阻止するように構成したディジタル出力
回路を提供することを目的としている。
ためになさA7tもので1例えば5V系の電源装置の出
力電圧を常時監視して、該出力電圧が低くなればリレー
等への出力素子への別の電源装置1例えば24V系の出
力電圧の供給を阻止するように構成したディジタル出力
回路を提供することを目的としている。
以下、この発明の一実施例を図について説明する。第3
図において第1図と同一符号は、同−又は相当部分を示
しているので詳しい説明は省略する。さらに第3図中、
6は例えば既に述べた5■系の第2の電源装置2の出力
電圧の電圧監視回路、17は抵抗、8はNPN )ラン
ジスタである。この電圧監視回路6.抵抗7お工びトラ
ンジスタ8以外の構成は全て第1図の場合と同様である
。
図において第1図と同一符号は、同−又は相当部分を示
しているので詳しい説明は省略する。さらに第3図中、
6は例えば既に述べた5■系の第2の電源装置2の出力
電圧の電圧監視回路、17は抵抗、8はNPN )ラン
ジスタである。この電圧監視回路6.抵抗7お工びトラ
ンジスタ8以外の構成は全て第1図の場合と同様である
。
仄に本実施例の動作を述べる。い1.第2の電源装置2
の5V系の出力電圧が十分高いときは。
の5V系の出力電圧が十分高いときは。
電圧監視回路6がオフ状態になり、従ってトランジスタ
8に抵抗Iを弁してベース電流が流入するためトランジ
スタ8がオン状態になる。このため。
8に抵抗Iを弁してベース電流が流入するためトランジ
スタ8がオン状態になる。このため。
リレー5への24V系の第1の電源装置1の出力電圧は
供給さnうる。′!Fた仄に5v系の出力電圧が低くな
ると、電圧監視回路6がオン状態になり。
供給さnうる。′!Fた仄に5v系の出力電圧が低くな
ると、電圧監視回路6がオン状態になり。
ベース電圧が低下してトランジスタ8がオフ状態に変化
する。そこでリレー5へは第1の電源装置1からの出力
電圧は供給さnないことになる。
する。そこでリレー5へは第1の電源装置1からの出力
電圧は供給さnないことになる。
この様に本実施例のディジタル出力回路においては、交
流電源Sの交流電源電圧がオンからオフに変化した場合
、第2図に示すようにインバートゲート4の出力信号と
しては一瞬ロー状態になり得るが、この時に5V系の出
力電圧が低いときには、電圧監視回路6が作動するため
リレー5への24V系の出力電圧に供給さ扛ないので、
ディジタル出力回路の出力端子O工、0゜に対して誤出
力信号は送出しないことになる。したがって既に述ベア
2:ような、交流電源1のオンからオフへの変化時に招
来す誤出力信号の送出が防止できるので、従来から不都
合とされてきた他の機器への悪影響も解消される。
流電源Sの交流電源電圧がオンからオフに変化した場合
、第2図に示すようにインバートゲート4の出力信号と
しては一瞬ロー状態になり得るが、この時に5V系の出
力電圧が低いときには、電圧監視回路6が作動するため
リレー5への24V系の出力電圧に供給さ扛ないので、
ディジタル出力回路の出力端子O工、0゜に対して誤出
力信号は送出しないことになる。したがって既に述ベア
2:ような、交流電源1のオンからオフへの変化時に招
来す誤出力信号の送出が防止できるので、従来から不都
合とされてきた他の機器への悪影響も解消される。
なお、上記実施例では、ディジタル出力回路の最終段の
出力素子としてリレー5の場合を開示したが、出力素子
としてはトライアック出力の場合でも、’!7を他の半
導体スイッチング素子でも同様の効果を奏する。
出力素子としてリレー5の場合を開示したが、出力素子
としてはトライアック出力の場合でも、’!7を他の半
導体スイッチング素子でも同様の効果を奏する。
以上のように、この発明のディジタル出力回路に工nば
、電圧監視回路を設け1例えば5■系の出力電圧の低下
時には出力素子への供給電源をストップさせるように構
成したので、交流電源のオンオフ時のディジタル出力回
路としての出力信号が、−瞬オンになるという様な誤出
力信号を確実に防止すると共に、このディジタル出力回
路に結線さnている他の機器に上記の誤出力信号を与え
ることがないので、これ等の関連機器への制御も円滑に
行うことができその悪影響な阻止できる効果がある。
、電圧監視回路を設け1例えば5■系の出力電圧の低下
時には出力素子への供給電源をストップさせるように構
成したので、交流電源のオンオフ時のディジタル出力回
路としての出力信号が、−瞬オンになるという様な誤出
力信号を確実に防止すると共に、このディジタル出力回
路に結線さnている他の機器に上記の誤出力信号を与え
ることがないので、これ等の関連機器への制御も円滑に
行うことができその悪影響な阻止できる効果がある。
第1図は従来のディジタル出力回路の回路構成図、第2
図は第1図のディジタル出力回路の交流電源をオンから
オフにしたとき、誤出力信号が出力さnる場合の各部の
信号波形図、第3図はこの発明の実施例によるディジタ
ル出力回路の回路構成図を示す。 1・・・第1の電源装置、2・・・第2の電源装置、3
・・・Dフリップフロップ、4・・・インバー1ゲ−)
。 5・・・出力素子又はリレー、6・・・電圧監視回路、
7・・・抵抗、8・・・トランジスタ、11・・・入力
信号端子。 ■2・・・タイミング信号端子、■、・・・リセット信
号端子、O□r 02・・・出力信号端子。 なお1図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第 1 図 −瞬ON
図は第1図のディジタル出力回路の交流電源をオンから
オフにしたとき、誤出力信号が出力さnる場合の各部の
信号波形図、第3図はこの発明の実施例によるディジタ
ル出力回路の回路構成図を示す。 1・・・第1の電源装置、2・・・第2の電源装置、3
・・・Dフリップフロップ、4・・・インバー1ゲ−)
。 5・・・出力素子又はリレー、6・・・電圧監視回路、
7・・・抵抗、8・・・トランジスタ、11・・・入力
信号端子。 ■2・・・タイミング信号端子、■、・・・リセット信
号端子、O□r 02・・・出力信号端子。 なお1図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第 1 図 −瞬ON
Claims (1)
- 交流電源に接続した第1および第2の電源装置のうち上
記第1の電源装置の高い出力電圧によって出力素子を、
でた上記第2の電源装置の低い出力電圧によって制御回
路をそれぞn駆動し、上記制御回路の出力信号で上記出
力素子を制御するディジタル出力回路において、上記第
1の電源装置の出力電圧に工ってスイッチング素子を介
して上記出力素子を付勢させ、さらに上記第2の電源装
置の出力電圧を監視し所定以下に電圧低下が生じ次とき
上記スイッチング素子を非導通にする電圧監視回路を設
置することにエリ上記交流電源のオン・オフ時に生ずる
誤出力信号の供給を阻止させたことを特徴とするディジ
タル出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11306783A JPS603559A (ja) | 1983-06-21 | 1983-06-21 | デイジタル出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11306783A JPS603559A (ja) | 1983-06-21 | 1983-06-21 | デイジタル出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS603559A true JPS603559A (ja) | 1985-01-09 |
Family
ID=14602657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11306783A Pending JPS603559A (ja) | 1983-06-21 | 1983-06-21 | デイジタル出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS603559A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749506A (zh) * | 2012-07-10 | 2012-10-24 | 上海市电力公司 | 一种直流电流数字信号采样电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810116B2 (ja) * | 1979-10-13 | 1983-02-24 | 株式会社 廣瀬製作所 | ボビンケ−ス |
-
1983
- 1983-06-21 JP JP11306783A patent/JPS603559A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810116B2 (ja) * | 1979-10-13 | 1983-02-24 | 株式会社 廣瀬製作所 | ボビンケ−ス |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749506A (zh) * | 2012-07-10 | 2012-10-24 | 上海市电力公司 | 一种直流电流数字信号采样电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS603559A (ja) | デイジタル出力回路 | |
US3643115A (en) | Interface circuit for industrial control systems | |
JPH0294812A (ja) | スイッチ回路 | |
JPH038126B2 (ja) | ||
JP2844883B2 (ja) | スイッチ制御回路 | |
JPS5913045U (ja) | 電源電圧監視回路 | |
JPH0454662Y2 (ja) | ||
JPH01194713A (ja) | 半導体集積回路装置 | |
JPH04223712A (ja) | 論理回路デバイスのドライバ回路 | |
JPH0578209B2 (ja) | ||
JP2512993B2 (ja) | リセット回路 | |
JPH0421232Y2 (ja) | ||
JPS6338694Y2 (ja) | ||
JPH04242032A (ja) | 電源断検出回路 | |
KR850000771Y1 (ko) | 오동작 방지회로를 갖는 전자타이머 회로 | |
JPS61206012A (ja) | 電源制御装置 | |
SU1257835A1 (ru) | Мажоритарный элемент | |
JPS6059552A (ja) | 電源回路 | |
JPH04136726U (ja) | 電源供給制御装置 | |
JPS5956981U (ja) | トランジスタ安定化直流電源装置 | |
JPH02189021A (ja) | 制御回路 | |
JPS6054031A (ja) | デジタル回路装置のデ−タ保持装置 | |
JPH0143412B2 (ja) | ||
JPS63240338A (ja) | 電源切替回路 | |
JPS61182156A (ja) | プログラマブル・インタフエ−ス |