JPS60256275A - テレビジヨン受像管のデジタル偏向補正方法および補正回路 - Google Patents
テレビジヨン受像管のデジタル偏向補正方法および補正回路Info
- Publication number
- JPS60256275A JPS60256275A JP60109479A JP10947985A JPS60256275A JP S60256275 A JPS60256275 A JP S60256275A JP 60109479 A JP60109479 A JP 60109479A JP 10947985 A JP10947985 A JP 10947985A JP S60256275 A JPS60256275 A JP S60256275A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- digital
- read
- output
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
- H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、クロック信号によりデジタル化され、デジ
タル−アナログ変換装置を介してデジタル的に再条件付
られたビデオ信号によりｌｌｌ１ｌされ、水平および垂
直偏向がそれぞれ水平または垂直同期パルスによりライ
ンまたはフィールド的にトリガーされる水平または垂直
発振器のなお修正されるべき鋸歯状波にそれぞれ基づい
ているテレビジョン受像管のデジタル偏向補正方法に関
するみのである。
タル−アナログ変換装置を介してデジタル的に再条件付
られたビデオ信号によりｌｌｌ１ｌされ、水平および垂
直偏向がそれぞれ水平または垂直同期パルスによりライ
ンまたはフィールド的にトリガーされる水平または垂直
発振器のなお修正されるべき鋸歯状波にそれぞれ基づい
ているテレビジョン受像管のデジタル偏向補正方法に関
するみのである。
この発明はまた、クロック信号によりデジタル化された
複合カラー信号がその入力側に供給されるビデオプロセ
ッサによりデジタル的に再条件付られたビデオ信号によ
りデジタル−アナログ変換装置を介して制御され、それ
ぞれ水平または垂直同期パルスによりラインまたはフィ
ールド的にトリガーされ、なお修正されるべき鋸歯状波
を生成するに水平または垂直発振器がそれぞれ水平およ
び垂直偏向を行なっているテレビジョン受像管の一〇− デジタル偏向補正回路に関するものである。
複合カラー信号がその入力側に供給されるビデオプロセ
ッサによりデジタル的に再条件付られたビデオ信号によ
りデジタル−アナログ変換装置を介して制御され、それ
ぞれ水平または垂直同期パルスによりラインまたはフィ
ールド的にトリガーされ、なお修正されるべき鋸歯状波
を生成するに水平または垂直発振器がそれぞれ水平およ
び垂直偏向を行なっているテレビジョン受像管の一〇− デジタル偏向補正回路に関するものである。
［発明の技術的背Ｉｔ］
複合カラー信号のデジタル処理を使用するカラーテレビ
ジョン受像機は例えば雑誌エレクトロニクス（Ｅ Ｉｅ
ｃｔｒｏｎｉｃｓ） １９８１年８月１１日＠９７〜１
０３頁に記載されている。特に第１０１頁においては同
頁第５図と関連して観察スクリーンが球面ではないため
に通常の形式のテレビジョン受像管において必要とされ
ているテレビジョン技術の初期の段階から通常使用され
ている幾何学的補正について記載されている。従来のテ
レビジョン受像機では幾何学的補正はまた前記のような
デジタル信号処理を使用したテレビジョン受像機の場合
にも行われており、その場合に水平および垂直偏向信号
の両者は対応して補正され、これはまた当業省にはパラ
ボラ補正としてよく知られている。
ジョン受像機は例えば雑誌エレクトロニクス（Ｅ Ｉｅ
ｃｔｒｏｎｉｃｓ） １９８１年８月１１日＠９７〜１
０３頁に記載されている。特に第１０１頁においては同
頁第５図と関連して観察スクリーンが球面ではないため
に通常の形式のテレビジョン受像管において必要とされ
ているテレビジョン技術の初期の段階から通常使用され
ている幾何学的補正について記載されている。従来のテ
レビジョン受像機では幾何学的補正はまた前記のような
デジタル信号処理を使用したテレビジョン受像機の場合
にも行われており、その場合に水平および垂直偏向信号
の両者は対応して補正され、これはまた当業省にはパラ
ボラ補正としてよく知られている。
しかしながら、この種の幾何学的補正はある程度以上の
補正を合理的な費用で実現することはできない。それ故
、特に観察スクリーンの縁部においてエラーが生じるの
を避けることができず、そ１０− れはまた一般に可視状態である。さらに通常の幾何学的
補正は電気偏向信号を単に電気的に制御することによっ
て行われることはできず、それに加えて偏向コイルによ
って生成される磁界を磁気的に制御しなければならない
。
補正を合理的な費用で実現することはできない。それ故
、特に観察スクリーンの縁部においてエラーが生じるの
を避けることができず、そ１０− れはまた一般に可視状態である。さらに通常の幾何学的
補正は電気偏向信号を単に電気的に制御することによっ
て行われることはできず、それに加えて偏向コイルによ
って生成される磁界を磁気的に制御しなければならない
。
［発明の概要］
この発明の目的は、それ故、前記のような幾何学的補正
の基本的原理とは別に一方では可視スクリーンの縁部に
おいても良好な補正が行われると共に、他方では追加の
磁気的補正手段を必要とせずに行なうことができるよう
なすぐれた方法およびその方法を行なうのに適した回路
を提供することである。
の基本的原理とは別に一方では可視スクリーンの縁部に
おいても良好な補正が行われると共に、他方では追加の
磁気的補正手段を必要とせずに行なうことができるよう
なすぐれた方法およびその方法を行なうのに適した回路
を提供することである。
したがって、この発明の効果の一つは、幾何学的補正が
純粋に電子的な手段によって行われ、かつこれらの電子
的な手段が集積回路の形態でそのまますぐに実現できる
ことである。
純粋に電子的な手段によって行われ、かつこれらの電子
的な手段が集積回路の形態でそのまますぐに実現できる
ことである。
［発明の実施例］
以下、添附図面を参照に実施例で説明する。
まず第１図のブロック図によってこの発明の基礎になる
基本的なアイディアについて説明する。
基本的なアイディアについて説明する。
テレビジョン受像管ｆｒの偏向補正は、水平または垂直
発振器ｈｏ、 ｖｏにより生成される一般的に線形の電
圧一時間特性を有する鋸歯状波信号を使用し、それは補
正されておらず、ライン当りデジタル−アナログ変換装
置ｄａを制御するデジタルビデオ信号ｄｖ−の一時的な
位置はビデオプロセッサｐｒにより再条件付されるビデ
オ信号ｄｖの一時的な位置に対して受像管ｆｒのスクリ
ーン上の画像スポットの各軌跡に応じた補正値によって
変化される。したがって、従来の通常の方法との相違は
、幾何学的補正が偏向信号の補正によって行われるので
はなく、所望の補正のためにデジタルビデオ信号の一時
的な位置に影響を与えることである。この発明の好まし
い１実ｍｇ様においては、これは水平同期パルスｈｓが
最大東西偏差１０Ｖに対応する時間だけ少なくとも遅延
され、その後においてのみ遅延された水平同期パルスｈ
ｓ−として水平発振器ｈＯに供給されることによって行
われる。さらにこの実施例においては再条件付されたビ
デオ信号ｄｖはクロック信号ｒｔの周波数で読込みおよ
び読み出しアドレスによりアドレス可能であるメモリｍ
ｙ中に読込まれ、このメモリから同じ周波数で同期的に
読み出されることによって行われる。このようにして得
られたビデオ信号は挿間器ｉｐにより挿間されることに
よってその振幅を補正される。
発振器ｈｏ、 ｖｏにより生成される一般的に線形の電
圧一時間特性を有する鋸歯状波信号を使用し、それは補
正されておらず、ライン当りデジタル−アナログ変換装
置ｄａを制御するデジタルビデオ信号ｄｖ−の一時的な
位置はビデオプロセッサｐｒにより再条件付されるビデ
オ信号ｄｖの一時的な位置に対して受像管ｆｒのスクリ
ーン上の画像スポットの各軌跡に応じた補正値によって
変化される。したがって、従来の通常の方法との相違は
、幾何学的補正が偏向信号の補正によって行われるので
はなく、所望の補正のためにデジタルビデオ信号の一時
的な位置に影響を与えることである。この発明の好まし
い１実ｍｇ様においては、これは水平同期パルスｈｓが
最大東西偏差１０Ｖに対応する時間だけ少なくとも遅延
され、その後においてのみ遅延された水平同期パルスｈ
ｓ−として水平発振器ｈＯに供給されることによって行
われる。さらにこの実施例においては再条件付されたビ
デオ信号ｄｖはクロック信号ｒｔの周波数で読込みおよ
び読み出しアドレスによりアドレス可能であるメモリｍ
ｙ中に読込まれ、このメモリから同じ周波数で同期的に
読み出されることによって行われる。このようにして得
られたビデオ信号は挿間器ｉｐにより挿間されることに
よってその振幅を補正される。
第２の実施例では、再条件付されたビデオ信号ｄｖはク
ロック信号ｆｔの周波数で読込みおよび読み出しアドレ
スによりアドレス可能であるメモリ■ｙ中に読込まれ、
このメモリから補正値に応じて増加された周波数で読み
出しアドレスが付勢されるようにして読み出され、この
ようにして補正されたビデオ信号ｄｖ＝はデジタル−ア
ナログ変換装置ｄａに供給される。
ロック信号ｆｔの周波数で読込みおよび読み出しアドレ
スによりアドレス可能であるメモリ■ｙ中に読込まれ、
このメモリから補正値に応じて増加された周波数で読み
出しアドレスが付勢されるようにして読み出され、この
ようにして補正されたビデオ信号ｄｖ＝はデジタル−ア
ナログ変換装置ｄａに供給される。
前記第１の実施例は第１図に示された回路によるもので
あり、第２の実施例は第２図に示された回路によるもの
である。両方の実施例において同一の要素回路には同一
符号が付されており、以下の説明は同一部分については
両方の図面に同じように適用される。
あり、第２の実施例は第２図に示された回路によるもの
である。両方の実施例において同一の要素回路には同一
符号が付されており、以下の説明は同一部分については
両方の図面に同じように適用される。
１３−
アナログ形態でアナログ−デジタル変換ｉｉｗＩａｗに
供給される複合カラー信号ｒｂは、クロック信号発生器
ｆｇによって発生されるクロック信号ｆｔのリズムでア
ナログ−デジタル変換装置１ａｗによって並列デジタル
ワードに変換され、それはさらにクロック信号ｆ【のリ
ズムで別の回路部分により処理される。クロック信号ｔ
【の周波数は副搬送波周波数の整数倍、好ましくは４倍
である。
供給される複合カラー信号ｒｂは、クロック信号発生器
ｆｇによって発生されるクロック信号ｆｔのリズムでア
ナログ−デジタル変換装置１ａｗによって並列デジタル
ワードに変換され、それはさらにクロック信号ｆ【のリ
ズムで別の回路部分により処理される。クロック信号ｔ
【の周波数は副搬送波周波数の整数倍、好ましくは４倍
である。
アナログ−デジタル変換装置ａＷの出力信号はビデオプ
ロセッサｐｒに供給され、そのビデオプロセッサｐｒは
再条件付された信号ｄｖを生成すると共に水平または垂
直同期パルスｈｓ、 ｖｓを複合カラー信号から分離す
る作用も行なう。水平同期パルスｈｓは最大東西偏差−
ｏｗ （第３図参照）に等しい遅延時間を有する遅延段
ｄ１により遅延され、その後遅延された水平同期パルス
ｈｓ−の形態で水平発振器ｈｏに供給され、この水平発
振器ｈｏは受像管ｆｒの偏向手段を制御する。
ロセッサｐｒに供給され、そのビデオプロセッサｐｒは
再条件付された信号ｄｖを生成すると共に水平または垂
直同期パルスｈｓ、 ｖｓを複合カラー信号から分離す
る作用も行なう。水平同期パルスｈｓは最大東西偏差−
ｏｗ （第３図参照）に等しい遅延時間を有する遅延段
ｄ１により遅延され、その後遅延された水平同期パルス
ｈｓ−の形態で水平発振器ｈｏに供給され、この水平発
振器ｈｏは受像管ｆｒの偏向手段を制御する。
垂直同期パルスＶＳは垂直発振器ＶＯに供給され、その
定格周波数は両発振器間の接続で示すように１４− 水平発振器ｈＯの定格周波数から例えば周波数分割によ
って導出され、その出力は受像管ｆｒの垂直偏向手段を
制御する。
定格周波数は両発振器間の接続で示すように１４− 水平発振器ｈＯの定格周波数から例えば周波数分割によ
って導出され、その出力は受像管ｆｒの垂直偏向手段を
制御する。
再条件付された信号ｄｖは読込みおよび読み出しアドレ
スによってアドレス可能なメモリ１ｖに供給され、その
読込みアドレス人力ｅｅは読込みアドレス発生器ｅｇの
出力に接続され、この読込みアドレス発生器ｅΩはクロ
ック信号「ｔおよびリセットパルスとして作用する水平
同期パルスｈｓによってクロックされ、その読出しアド
レス人力ａｅは読出しアドレス発生器ａｇの出力に接続
され、この読出しアドレス発生器ｅｇはり０ツク信号「
【およびリセットパルスとして作用する遅延された水平
同期パルスｈｓ′によって同期的にクロックされる。読
込みアドレス発生器ｅｇは例えばクロック信号ｆｔのパ
ルスを計数するカウンタ、特に２進カウンタによって構
成することができる。そのカウントは直接読込みアドレ
スとして作用する。
スによってアドレス可能なメモリ１ｖに供給され、その
読込みアドレス人力ｅｅは読込みアドレス発生器ｅｇの
出力に接続され、この読込みアドレス発生器ｅΩはクロ
ック信号「ｔおよびリセットパルスとして作用する水平
同期パルスｈｓによってクロックされ、その読出しアド
レス人力ａｅは読出しアドレス発生器ａｇの出力に接続
され、この読出しアドレス発生器ｅｇはり０ツク信号「
【およびリセットパルスとして作用する遅延された水平
同期パルスｈｓ′によって同期的にクロックされる。読
込みアドレス発生器ｅｇは例えばクロック信号ｆｔのパ
ルスを計数するカウンタ、特に２進カウンタによって構
成することができる。そのカウントは直接読込みアドレ
スとして作用する。
第１図に示すように、ｎ次（ｎは１以上の整数）のグレ
ードである挿間器ｉｐの入力にはメモリＩｙの出力がｎ
＋１本の並列バスで接続され、そのバスによってアドレ
スに応じて関係する蓄積値およびｎのそれに続くアドレ
スと関係する蓄積値が同時に挿間器ｉｐに読出される。
ードである挿間器ｉｐの入力にはメモリＩｙの出力がｎ
＋１本の並列バスで接続され、そのバスによってアドレ
スに応じて関係する蓄積値およびｎのそれに続くアドレ
スと関係する蓄積値が同時に挿間器ｉｐに読出される。
それ故、二つの最も簡単を挙げれば、挿間器ｉｐは線形
または２乗挿間器であり、ｎ−１またはｎ−２であるか
ら、それぞれ２本または３本のバスが設けられる。読出
しアドレス発生器ａＯから低次側におけるアドレスデジ
ット数ｍｓを越える出力信号の位置ＩＳを挿間器パフォ
ーマンス特性として受ける。
または２乗挿間器であり、ｎ−１またはｎ−２であるか
ら、それぞれ２本または３本のバスが設けられる。読出
しアドレス発生器ａＯから低次側におけるアドレスデジ
ット数ｍｓを越える出力信号の位置ＩＳを挿間器パフォ
ーマンス特性として受ける。
デジタル−アナログ変換装＠ｄａを制御するデジタルビ
デオ信号ｄｖ′は第１図に示されるように挿間器ｉｐの
出力に現われ、アナログ信号に変換されて受像管ｆｒを
制御する。
デオ信号ｄｖ′は第１図に示されるように挿間器ｉｐの
出力に現われ、アナログ信号に変換されて受像管ｆｒを
制御する。
第２図に示す変形実施例では、第１図に示されるような
挿間器ｉｐは省略され、メモリーｙは単一のバスによっ
てデジタル−アナログ変換装置ｉｄａに接続されている
。出力信号のデジットＩＳが低次側にあり、アドレスデ
ジットｍｓの数を越えることにより、読出しアドレス発
生器ａｇは非整数周波数逓倍器ｎｖを制御（選択）し、
この周波数逓倍器Ｏｖはクロック信号ｒｔから対応する
もつと高い周波数の補助クロック信号ｈｔを生成し、そ
の非整数の係数１はデジットＩＳに比例し、最も簡単な
場合にはそれはこれらのデジットに等しい。
挿間器ｉｐは省略され、メモリーｙは単一のバスによっ
てデジタル−アナログ変換装置ｉｄａに接続されている
。出力信号のデジットＩＳが低次側にあり、アドレスデ
ジットｍｓの数を越えることにより、読出しアドレス発
生器ａｇは非整数周波数逓倍器ｎｖを制御（選択）し、
この周波数逓倍器Ｏｖはクロック信号ｒｔから対応する
もつと高い周波数の補助クロック信号ｈｔを生成し、そ
の非整数の係数１はデジットＩＳに比例し、最も簡単な
場合にはそれはこれらのデジットに等しい。
第３図には、受像管ｆｒのスクリーン上の水平幾何学的
歪みが計算によってどのように確認できるかを示してい
る。スクリーンの左半分における水平歪みは西歪みＷａ
と呼び、スクリーンの右半分における対応する水平歪み
は東歪みＯａと呼ぶ。スクリーン上の一つの画像スポッ
トに対するこれらの二つの歪みは異なった値を有する。
歪みが計算によってどのように確認できるかを示してい
る。スクリーンの左半分における水平歪みは西歪みＷａ
と呼び、スクリーンの右半分における対応する水平歪み
は東歪みＯａと呼ぶ。スクリーン上の一つの画像スポッ
トに対するこれらの二つの歪みは異なった値を有する。
最大画歪ＩＷａと最大東歪■Ｏａの両者の和が最大東西
歪−〇Ｗとして定義され、最大画歪ｉｗａと最大東歪■
Ｏａの両者は受像管のスクリーンの左手頂部または一番
底部または右手頂部または一番底部隅に生じる。
歪−〇Ｗとして定義され、最大画歪ｉｗａと最大東歪■
Ｏａの両者は受像管のスクリーンの左手頂部または一番
底部または右手頂部または一番底部隅に生じる。
第４図は１次挿間器についての好ましい実施例を示す。
したがってこれは線形であり、第１図（ｎ−１，ｎ＋１
−２）と関連して使用される。
−２）と関連して使用される。
第４図は挿間器に関係する第１図の要素回路−ｙ。
１７−
ａｇのみを示している。第１の蓄積（メモリ）値のため
のメモリＩＴ／の出力は第１のバスによって第１の乗算
器−１の入力に接続され、この乗算器１の第２の入力に
は読出しアドレス発生器ａｇからの出力信号の低次デジ
ットＩＳが供給され、その出力は加算器ａｄの第１の入
力に接続され、この加算器ａｄの出力にはデジタル−ア
ナログ変換装［ｄａを制御するデジタルビデオ信号ｄｖ
＝が得られる。第２の乗算器１２の第１の入力は第２の
蓄積（メモリ）蛇のためのメモリｌｙの出力に第２のバ
スによって接続され、この乗算器−２の第２の入力は減
算器ｓｐの出力に接続され、この減算器ｓｐの被減数入
力には数１が供給され、その減数入力には読出しアドレ
ス発生器ａｇからの出力信号の低次デジットＩｓが供給
される。第２の乗算器−２の出力は加綽器ａｄの第２の
入力に接続されている。
のメモリＩＴ／の出力は第１のバスによって第１の乗算
器−１の入力に接続され、この乗算器１の第２の入力に
は読出しアドレス発生器ａｇからの出力信号の低次デジ
ットＩＳが供給され、その出力は加算器ａｄの第１の入
力に接続され、この加算器ａｄの出力にはデジタル−ア
ナログ変換装［ｄａを制御するデジタルビデオ信号ｄｖ
＝が得られる。第２の乗算器１２の第１の入力は第２の
蓄積（メモリ）蛇のためのメモリｌｙの出力に第２のバ
スによって接続され、この乗算器−２の第２の入力は減
算器ｓｐの出力に接続され、この減算器ｓｐの被減数入
力には数１が供給され、その減数入力には読出しアドレ
ス発生器ａｇからの出力信号の低次デジットＩｓが供給
される。第２の乗算器−２の出力は加綽器ａｄの第２の
入力に接続されている。
メモリＩＶ中に読込まれたビデオ信号ｄｖと同期して現
われるビデオ信号ｄｖ′はしたがって球面からの偏差に
関係なくスクリーン上の電子ビームの入射点における振
幅が所望の正しい画像表示を生成１８− するように挿間される。
われるビデオ信号ｄｖ′はしたがって球面からの偏差に
関係なくスクリーン上の電子ビームの入射点における振
幅が所望の正しい画像表示を生成１８− するように挿間される。
第５図に示すように、デジタル水平パラボラまたはデジ
タル垂直パラボラ発生器ａｐ、 ｖｐにより第１図およ
び第２図の読出しアドレス発生器は部分ｍｓ、 Ｉｓよ
りなり、クロック信号ｒｔによりクロックされる出力信
号を生成し、それはそれぞれ水平および垂直同期パルス
ｈｓ、 ｖｓによってリセットされる。
タル垂直パラボラ発生器ａｐ、 ｖｐにより第１図およ
び第２図の読出しアドレス発生器は部分ｍｓ、 Ｉｓよ
りなり、クロック信号ｒｔによりクロックされる出力信
号を生成し、それはそれぞれ水平および垂直同期パルス
ｈｓ、 ｖｓによってリセットされる。
テレビジョン受像機製造業溝によってプログラム可能な
対応する第１および第２の読取り専用メモリｐｈ、 ｐ
ｖはそれぞれパラボラ発生器ｈｐ、 ｖｐに接続されて
いる。これらの読取り専用メモリは、スクリーン水平中
央パラボラを決定する３個の係数ａ、ｂ、ｃおよびその
垂直方向依存性補正値ｖｋ、或いはスクリーン垂直中央
パラボラを決定する３個の係数ｅ、ｆ、ｇおよびその水
平方向依存性補正値ｈｋを含んでいる。
対応する第１および第２の読取り専用メモリｐｈ、 ｐ
ｖはそれぞれパラボラ発生器ｈｐ、 ｖｐに接続されて
いる。これらの読取り専用メモリは、スクリーン水平中
央パラボラを決定する３個の係数ａ、ｂ、ｃおよびその
垂直方向依存性補正値ｖｋ、或いはスクリーン垂直中央
パラボラを決定する３個の係数ｅ、ｆ、ｇおよびその水
平方向依存性補正値ｈｋを含んでいる。
前記スクリーン中央パラボラを生成するために第６図の
ような要素回路を使用することが好ましい。その回路は
第１および第２の合算器ｓ１． ｓ２および第１および
第２の遅延ラインレジスタｒｌ、 ｒ２を備えている。
ような要素回路を使用することが好ましい。その回路は
第１および第２の合算器ｓ１． ｓ２および第１および
第２の遅延ラインレジスタｒｌ、 ｒ２を備えている。
第１の合算器Ｓ１へは係数ａまたはｄが供給されると共
に第１の遅延ラインレジスタｒ１を介してその出力信号
が供給され、係数すまたはｅはレジスタｒ１中に入力さ
れる。
に第１の遅延ラインレジスタｒ１を介してその出力信号
が供給され、係数すまたはｅはレジスタｒ１中に入力さ
れる。
一つの入力信号で第２０合韓器ｓ２は第１の合算器（ア
ナログ加算器）ｓｌの出力信号を受け、第２の入力信号
として第２の遅延ラインレジスタｒ２を介して自分の出
力信号を受ける。係数Ｃまたはｒはレジスタｒ２中に入
力される。第１および第２の遅延ラインレジスタｒ１．
ｒ２の遅延時間はり０ツク信号ｔｔの周期長に等しく
される。補正値ハに、νには読取り専用メモリｐｈ、
ｐｖ中にそれぞれ係数ａ、ｂ。
ナログ加算器）ｓｌの出力信号を受け、第２の入力信号
として第２の遅延ラインレジスタｒ２を介して自分の出
力信号を受ける。係数Ｃまたはｒはレジスタｒ２中に入
力される。第１および第２の遅延ラインレジスタｒ１．
ｒ２の遅延時間はり０ツク信号ｔｔの周期長に等しく
される。補正値ハに、νには読取り専用メモリｐｈ、
ｐｖ中にそれぞれ係数ａ、ｂ。
Ｃまたはｅ、ｆ、ｇの加数および、または乗数補正値と
して蓄積される。
して蓄積される。
第７図は非整数係数■を使用する非整数周波数逓倍器ｎ
ｖの好ましい実施例を示す。それは、整数の係数Ｑを持
つ整数倍の周波数逓倍器ｇｖと、それに後続して配置さ
れた整数でない除数ｐを有する非整数周波数分割器ｎｔ
より構成されており、それに読出しアドレス発生器ａｇ
のデジットＩｓが供給され、その出力に補助クロック信
号ｈｔが発生する。
ｖの好ましい実施例を示す。それは、整数の係数Ｑを持
つ整数倍の周波数逓倍器ｇｖと、それに後続して配置さ
れた整数でない除数ｐを有する非整数周波数分割器ｎｔ
より構成されており、それに読出しアドレス発生器ａｇ
のデジットＩｓが供給され、その出力に補助クロック信
号ｈｔが発生する。
したがって、前述の係数１．０．ｌ）については次の関
係ｍ−ｏ／ｐが適用される。非整数周波数分割器ｎｔと
しては例えばヨーロッパ特許公報ＥＰ８０９７０号に記
載されたような装置が使用できる。
係ｍ−ｏ／ｐが適用される。非整数周波数分割器ｎｔと
しては例えばヨーロッパ特許公報ＥＰ８０９７０号に記
載されたような装置が使用できる。
この発明の効果と関連して前述したように、この発明は
半導体集積回路の形態で構成するのに特に適している。
半導体集積回路の形態で構成するのに特に適している。
それは専らデジタル回路の原理に基づいて動作するから
、デジタル信号処理の分野で通常使用されている半導体
回路が使用でき、いわゆるＭＯ８集積回路、すなわち集
積された絶縁ゲート電界効果トランジスタ回路は特に適
したものである。さらにこの発明はテレビジョン受像機
のデジタル信号処理のための前述の文献に記載したよう
なデジタル回路と関連して使用するのに特に適している
。すなわち、そのような形式の回路に関して存在する回
路の概念に含まれる。そのような場合には通常の偏向プ
ロセッサは非常に簡単２１− なものとなり、原理上簡単なトリガーされる鋸歯状波発
振器である必要があるだけである。
、デジタル信号処理の分野で通常使用されている半導体
回路が使用でき、いわゆるＭＯ８集積回路、すなわち集
積された絶縁ゲート電界効果トランジスタ回路は特に適
したものである。さらにこの発明はテレビジョン受像機
のデジタル信号処理のための前述の文献に記載したよう
なデジタル回路と関連して使用するのに特に適している
。すなわち、そのような形式の回路に関して存在する回
路の概念に含まれる。そのような場合には通常の偏向プ
ロセッサは非常に簡単２１− なものとなり、原理上簡単なトリガーされる鋸歯状波発
振器である必要があるだけである。
第１図は、この発明の第１の実施例のブロック図であり
、第２図は、この発明の第２の実施例のブロック図であ
る。第３図は受像管の水平幾何学的偏差の過程を示す概
略図であり、第４図は第１図に示す装置で使用される挿
間器の１例のブロック図であり、第５図はこの発明で使
用するアドレス発生器の１例のブロック図であり、第６
図はこの発明で使用するパラボラ発生器の１例のブロッ
ク図であり、第７図は第２図に示す装置で使用される非
整数周波数逓倍器の１例のブロック図である。 ａＷ・・・アナログ−デジタル変換装置、ｐｒ・・・ビ
デオプロセッサ、ｌｙ・・・メモリ、ｉｐ・・・挿間器
、ｄａ・・・デジタル−アナログ変換装置、ｆｒ・・・
受像管、ｔＱ・・・クロック発生器、ｄｌ・・・遅延装
置。 出願人代理人 弁理士 鈴江武彦 ２２− ｈｔ −ＡりＡ− ＦＩＧ、７
、第２図は、この発明の第２の実施例のブロック図であ
る。第３図は受像管の水平幾何学的偏差の過程を示す概
略図であり、第４図は第１図に示す装置で使用される挿
間器の１例のブロック図であり、第５図はこの発明で使
用するアドレス発生器の１例のブロック図であり、第６
図はこの発明で使用するパラボラ発生器の１例のブロッ
ク図であり、第７図は第２図に示す装置で使用される非
整数周波数逓倍器の１例のブロック図である。 ａＷ・・・アナログ−デジタル変換装置、ｐｒ・・・ビ
デオプロセッサ、ｌｙ・・・メモリ、ｉｐ・・・挿間器
、ｄａ・・・デジタル−アナログ変換装置、ｆｒ・・・
受像管、ｔＱ・・・クロック発生器、ｄｌ・・・遅延装
置。 出願人代理人 弁理士 鈴江武彦 ２２− ｈｔ −ＡりＡ− ＦＩＧ、７
Claims (8)
- （１）クロック信号によりデジタル化され、デジタル−
アナログ変換装置を介してデジタル的に再条件付られた
ビデオ信号により制御され、水平および垂直偏向がそれ
ぞれ水平または垂直同期パルスによりラインまたはフィ
ールド的にトリガーされる水平または垂直発振器のなお
修正されるべき鋸歯状波にそれぞれ基づいているテレビ
ジョン受像管のデジタル偏向補正方法において、鋸歯状
波信号がそれぞれ補正されないままであり、 ライン当りデジタル−アナログ変換装置を制御するデジ
タルビデオ信号の時間関係は、受像管のスクリーン上の
画像スポットのそれぞれの軌跡に応じた補正値により再
条件づけビデオ信号の時間関係に対して変化されること
を特徴とするテレビジョン受像管のデジタル偏向補正方
法。 - （２）水平同期パルス（ｈｓ）は少なくとも最大東西歪
み（ＳＯＷ）に対応する時間だけ遅延され、その後にの
み水平発振器に供給され、再条件づけビデオ信号（ｄｖ
）がクロック信号の周波数（ｆｔ）で読込みおよび読み
出しアドレスによりアドレス可能であるメモリ（ｍｙ）
中に読み込まれ、同じ周波数でそれから同期的に読み出
され、得られたビデオ信号が挿間法によりそれらの振幅
を補正され、これらの補正されたビデオ信号がデジタル
−アナログ変換装置（ｄａ）に供給されることを特徴と
する特許請求の範囲第１項記載のテレビジョン受像管の
デジタル偏向補正方法。 - （３）再条件づけビデオ信号（ｄｖ）がクロック信号の
周波数（ｆｔ）で読込みおよび読み出しアドレスにより
アドレス可能であるメモリ（ｍｙ）中に読み込まれ、読
出しアドレスが補正値に従って増加された周波数（ｈｔ
）において付勢され、これらの補正されたビデオ信号が
デジタル−アナログ変換装＠（ｄａ）に供給されるよう
に読み出されことを特徴とする特許請求の範囲第１項記
載のテレビジョン受像管のデジタル偏向補正方法。 - （４）クロック信号によりデジタル化された複合カラー
信号がその入力側に供給されるビデオプロセッサにより
デジタル的に再条件付られたビデオ信号によりデジタル
−アナログ変換装置を介して制御され、それぞれ水平ま
たは垂直同期パルスによりラインまたはフィールド的に
トリガーされ、なお修正されるべき鋸歯状波を生成する
水平または垂直発振器がそれぞれ水平および垂直偏向を
行なっているテレビジョン受像管のデジタル偏向補正回
路において、 水平同期パルスは少なくとも最大東西歪みに等しい遅延
時間の遅延ライン段を介して鋸歯状波信号を受像管に供
給している水平発振器に供給され、再条件づけビデオ信
号は読込みおよび読み出しアドレスによってアドレス可
能であるメモリに供給され、その読込アドレス入力はク
ロック信号およびリセットパルスとしての水平同期パル
スによりトリガーされる読込みアドレス発生器の出力に
接続され、その読み出しアドレス入力はクロック信号お
よびリセットパルスとして遅延ライン段の出力に現われ
る遅延された水平同期パルスによりクロックに同期され
る読み出しアドレス発生器の出力に接続され、 後者はそれに接続されたデジタル水平および垂直パラボ
ラ発生器および第１および第２の読取り専用メモリを備
え、それらデジタル水平および垂直パラボラ発生器はそ
れぞれ水平または垂直同期パルスによりリセットされ、
前記第１および第２の読取り専用メモリはテレビジョン
受ｓａｇ造業者によってプログラム可能なスクリーン水
平中心パラボラを決定する３個の係数および垂直方向依
存性補正値またはスクリーン垂直中心パラボラを決定す
る３個の係数および水平方向依存性補正値のためのもの
であり、 前記メモリに後続してｎを１以上の整数として０次グレ
ードの挿間装置が耐重され、読み出しアドレス発生器の
出力信号のデジットはその挿間特性として作用する低次
側のアドレス位置番号を超過し、その出力はデジタル−
アナログ変換装置に接続され、 前記メモリはｎ＋１の並列バスによりアドレスに応じて
関係する蓄積された値および次のアドレスと関係する蓄
積された値をｎ番目のオーダーの挿間装置へ同時に送付
することを特徴とするテレビジョン受像管のデジタル偏
向補正回路。 - （５）挿間装置が第１次（ｎ−１）のものであり、第１
の乗算器と、第２の乗算器と、減算器とを具備しており
、第１の乗算器は第１の入力が第１のバスを介して第１
の蓄積値のためのメモリ（−ｙ）の出力に接続され、出
力が加算器（ａｄ）の第１の入力に接続され、第２の乗
算器は第１の入力が第２のバスを介して第２の蓄積値の
ためのメモリ（ａｎｙ）の出力に接続され、減算器はそ
の被減数入力に数１が、減数入力には第１の乗算器（１
）の第２の入力と共に読み出しアドレス発生器（ａｇ）
の出力信号の低いオーダーのデジット（Ｉｓ）が供給さ
れ、その出力は加算器（ａｄ）の第２の入力に接続され
ていることを特徴とする特許請求の艶聞５− 第４項記載の回路。 - （６）クロック信号によりデジタル化された複合カラー
信号がその入力側に供給されるビデオプロセッサにより
デジタル的に再条件付られたビデオ信号によりデジタル
−アナログ変換装置を介して制御され、それぞれ水平ま
たは垂直同期パルスによりラインまたはフィールド的に
トリガーされ、なお修正されるべき鋸歯状波を生成する
水平または垂直発振器がそれぞれ水平および垂直偏向を
行なっているテレビジョン受像管のデジタル偏向補正回
路において、 再条件づけビデオ信号は読込みおよび読み出しアドレス
によってアドレス可能であるメモリに供給され、その出
力はデジタル−アナログ変換装置に接続され、その読込
アドレス入力はクロック信号およびリセットパルスとし
ての水平同期パルスによりクロックされる読込みアドレ
ス発生器の出力に接続され、その読み出しアドレス入力
はもつと高い周波数の補助クロック信号によりクロック
される読み出しアドレス発生器の出力に接続され、６一 これはそれに接続されたデジタル水平および垂直パラボ
ラ発生器および第１および第２の読取り専用メモリを備
え、それらデジタル水平および垂直パラボラ発生器はそ
れぞれ水平または垂直同期パルスによりリセットされ、
前記第１および第２の読取り専用メモリはテレビジョン
受像機製造業者によってプログラム可能なスクリーン水
平中心パラボラを決定する３個の係数およびそれらの垂
直方向依存性補正値またはスクリーン垂直中心パラボラ
を決定する３個の係数およびそれらの水平方向依存性補
正値のためのものであり、前記より高い周波数の補助ク
ロック信号は整数でない周波数逓倍器によって生成され
、その整数でない係数は低次側におけるアドレスデジッ
トの数を越える読み出しアドレス発生器の出力信号のデ
ジットに比例していることを特徴とするテレビジョン受
像管のデジタル偏向補正回路。 - （７）整数でない係数（ｎ＋）を得るために、整数でな
い周波数逓倍器（ｎｖ）は整数（ＣＩ ＞周波数逓倍器
およびそれに後続して配置された整数でない（ｐ）周波
数分割器（ｎｌ）よりなり、それによってｌ −０／ｐ
が得られることを特徴とする特許請求の範囲第６項記載
の回路。 - （８）パラボラ発生器（ｈｐ、 ｖｐ）は第１および第
２の合算器（ｓｌおよびｓ２）を備え、第１の合算器（
Ｓｌ）の１人力には係数ａまたはｄが永久的に与えられ
、その出力は係数すまたはｅで充電された第１の遅延ラ
インを介して自分の入力に接続され、第２の合算器（Ｓ
２）の第１の出力は係数Ｃまたはｔで充電された第２の
遅延ラインを介してその１人力に接続され、その他方の
入力は第１の合算器（Ｓｌ）の出力に接続され、遅延ラ
インレジスタ（ｒｌ、 ｒ２）の遅延時間はクロック信
＠（ｒｔ）周期の長さに等しく、補正値（ｈｋ、 ｖｋ
）はそれぞれ係数ａ、ｂ、ｃまたはｄ、ｅ、ｆの加算的
および、または乗算的補正として読取り専用メモリ（１
）ｉ、 １）Ｖ）中に蓄積されることを特徴とする特許
請求の範囲第４項または第６項記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP84105866.2 | 1984-05-23 | ||
| EP84105866A EP0162123B2 (de) | 1984-05-23 | 1984-05-23 | Verfahren und Schaltungsanordnung zur digitalen Ablenkkorrektur von Fernsehbildröhren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60256275A true JPS60256275A (ja) | 1985-12-17 |
Family
ID=8191952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109479A Pending JPS60256275A (ja) | 1984-05-23 | 1985-05-23 | テレビジヨン受像管のデジタル偏向補正方法および補正回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4689526A (ja) |
| EP (1) | EP0162123B2 (ja) |
| JP (1) | JPS60256275A (ja) |
| DE (1) | DE3473201D1 (ja) |
| ES (1) | ES8608257A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274873A (ja) * | 1986-05-17 | 1987-11-28 | ドイチエ・アイテイ−テイ−・インダストリ−ズ・ゲゼルシヤフト・ミト・ベシユレンクタ・ハフツンク | 受像管を備えたテレビジヨン受像機用デジタル回路システム |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2180714B (en) * | 1985-08-22 | 1989-08-16 | Rank Xerox Ltd | Image apparatus |
| GB2188205B (en) * | 1986-03-20 | 1990-01-04 | Rank Xerox Ltd | Imaging apparatus |
| US4929935A (en) * | 1986-05-02 | 1990-05-29 | John Fluke Mfg. Co., Inc. | Apparatus for aligning raster scanned image to touch panel |
| US4730216A (en) * | 1986-07-03 | 1988-03-08 | Rca Corporation | Raster distortion correction circuit |
| JP2542592B2 (ja) * | 1986-12-17 | 1996-10-09 | 株式会社東芝 | カラ−映像管装置 |
| US4933769A (en) * | 1987-12-07 | 1990-06-12 | U.S. Philips Corporation | Picture display device including a staircase generator |
| US4992706A (en) * | 1990-02-21 | 1991-02-12 | North American Philips Corporation | CRT raster distortion correction circuit |
| US5041764A (en) * | 1990-10-22 | 1991-08-20 | Zenith Electronics Corporation | Horizontal misconvergence correction system for color video display |
| EP0497428B1 (en) * | 1991-01-31 | 1997-09-03 | Matsushita Electric Works, Ltd. | Interphone with television |
| JP3327398B2 (ja) * | 1991-03-12 | 2002-09-24 | ソニー株式会社 | 偏向補正波形発生回路 |
| EP0573104A3 (en) * | 1992-06-02 | 1994-07-13 | Philips Electronics Nv | Display device including a correction circuit for correcting pictures to be displayed, and correction circuit for use in a display device |
| US5739870A (en) * | 1996-03-11 | 1998-04-14 | Display Laboratories, Inc. | Math engine for generating font gradients |
| US6281950B1 (en) | 1997-06-16 | 2001-08-28 | Display Laboratories, Inc. | High speed digital zone control |
| KR100272168B1 (ko) | 1997-11-19 | 2000-11-15 | 윤종용 | 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 |
| US6496231B1 (en) * | 1999-06-30 | 2002-12-17 | Koninklijke Philips Electronics N.V. | Method and apparatus for correcting convergence and geometry errors in display devices |
| US6717377B1 (en) * | 2001-10-31 | 2004-04-06 | Zilog, Inc. | Circuit and method for reducing east-west geometry mismatch between the top and bottom of a raster display |
| US7170239B2 (en) * | 2001-10-31 | 2007-01-30 | Zilog, Inc. | Circuit and method for reducing east-west geometry mismatch between the top and bottom of a raster display |
| JP6036228B2 (ja) * | 2012-11-30 | 2016-11-30 | 株式会社デンソー | 車両用映像処理装置および車両用映像処理システム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039075U (ja) * | 1973-08-03 | 1975-04-22 | ||
| JPS5222214A (en) * | 1975-08-13 | 1977-02-19 | Riyouda Satou | Drive apparatus for electric car, etc. |
| JPS5789374A (en) * | 1980-11-25 | 1982-06-03 | Mitsubishi Electric Corp | Correction circuit for left and right pincushion distortion |
| JPS57160274A (en) * | 1981-03-30 | 1982-10-02 | Fujitsu Ltd | Correction circuit for pincushion distortion |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893174A (en) * | 1972-07-01 | 1975-07-01 | Tokyo Shibaura Electric Co | Colour television receiver |
| US4282546A (en) * | 1979-11-28 | 1981-08-04 | Rca Corporation | Television image size altering apparatus |
| GB2066029B (en) * | 1979-12-15 | 1983-03-23 | Ibm | Digitally stored differences for correction of crt aberrations |
| JPS57212492A (en) * | 1981-06-24 | 1982-12-27 | Hitachi Ltd | Color diviation corrector for color braun tube |
| GB2101459A (en) * | 1981-07-08 | 1983-01-12 | Philips Electronic Associated | Television display correction |
| JPS59167194A (ja) * | 1983-03-11 | 1984-09-20 | Hitachi Ltd | カラ−・テレビジヨン・カメラのレジストレ−シヨン補正回路 |
| US4600945A (en) * | 1983-03-31 | 1986-07-15 | Rca Corporation | Digital video processing system with raster distortion correction |
-
1984
- 1984-05-23 DE DE8484105866T patent/DE3473201D1/de not_active Expired
- 1984-05-23 EP EP84105866A patent/EP0162123B2/de not_active Expired - Lifetime
-
1985
- 1985-05-22 US US06/736,939 patent/US4689526A/en not_active Expired - Fee Related
- 1985-05-23 JP JP60109479A patent/JPS60256275A/ja active Pending
- 1985-05-23 ES ES543437A patent/ES8608257A1/es not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039075U (ja) * | 1973-08-03 | 1975-04-22 | ||
| JPS5222214A (en) * | 1975-08-13 | 1977-02-19 | Riyouda Satou | Drive apparatus for electric car, etc. |
| JPS5789374A (en) * | 1980-11-25 | 1982-06-03 | Mitsubishi Electric Corp | Correction circuit for left and right pincushion distortion |
| JPS57160274A (en) * | 1981-03-30 | 1982-10-02 | Fujitsu Ltd | Correction circuit for pincushion distortion |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274873A (ja) * | 1986-05-17 | 1987-11-28 | ドイチエ・アイテイ−テイ−・インダストリ−ズ・ゲゼルシヤフト・ミト・ベシユレンクタ・ハフツンク | 受像管を備えたテレビジヨン受像機用デジタル回路システム |
Also Published As
| Publication number | Publication date |
|---|---|
| ES543437A0 (es) | 1986-06-01 |
| EP0162123B2 (de) | 1992-03-04 |
| ES8608257A1 (es) | 1986-06-01 |
| US4689526A (en) | 1987-08-25 |
| EP0162123A1 (de) | 1985-11-27 |
| EP0162123B1 (de) | 1988-08-03 |
| DE3473201D1 (en) | 1988-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60256275A (ja) | テレビジヨン受像管のデジタル偏向補正方法および補正回路 | |
| JP2646532B2 (ja) | 信号補間回路 | |
| US4549117A (en) | Circuit for generating signal for correcting deflection of electron beam | |
| FI82347C (fi) | Omvandlare foer att omvandla en oeverlappad avsoekning av rgb-videoingaongssignaler till en icke oeverlappad avsoekning. | |
| CA1215774A (en) | Automatic registration adjusting system | |
| US4980614A (en) | Convergence correction circuit | |
| JPH05219399A (ja) | パラボラ波形発生回路 | |
| US4598314A (en) | Method and apparatus for converting a video signal to a corresponding signal of lower line count | |
| US5940146A (en) | Video apparatus with image memory function | |
| US6219104B1 (en) | Picture processing apparatus and processing method | |
| US5537154A (en) | Edge compensation method and apparatus of image signal | |
| US4649421A (en) | Circuit for generating a signal for correcting registration in a color television camera with reduction in generation of shading | |
| GB2080073A (en) | Time correcting a digital switching signal | |
| JP3981260B2 (ja) | 階調補正装置 | |
| JPH07162700A (ja) | ディスプレイの一様性補正信号発生装置 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JP2532775B2 (ja) | 電子ズ―ム回路 | |
| JPH0793692B2 (ja) | 画像歪補正装置 | |
| US4647822A (en) | Television camera | |
| AU744436B2 (en) | Image display and horizontal speed modulator | |
| US6806916B1 (en) | Video apparatus with image memory function | |
| JPS62291283A (ja) | デイジタルコンバ−ゼンス補正回路 | |
| JPH0738805A (ja) | 画像拡大装置 | |
| JP3031961B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JP3104122B2 (ja) | 補正波形発生回路 |